專利名稱：電熔絲結(jié)構(gòu)及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于一種電熔絲結(jié)構(gòu)，特別是一種在陰極上不形成硅化金屬層的電熔絲 結(jié)構(gòu)。
背景技術(shù)：
隨著半導(dǎo)體制程的微型化以及復(fù)雜度的提高，半導(dǎo)體元件也變得更容易受各式缺 陷或雜質(zhì)所影響，而單一金屬連線、二極管或晶體管等的失效往往即構(gòu)成整個(gè)芯片的缺陷。 因此為了解決這個(gè)問題，現(xiàn)行技術(shù)便會(huì)在集成電路中形成一些可熔斷的連接線(fusible links)，也就是熔絲(fuse)，以確保集成電路的可利用性。一般而言，熔絲是連接集成電路中的冗余電路(redundancy circuit)，一旦檢測(cè) 發(fā)現(xiàn)部分電路具有缺陷時(shí)，這些連接線就可用于修復(fù)(impairing)或取代這些有缺陷的電 路。另外，目前的熔絲設(shè)計(jì)更可以提供程式化(programmingelements)的功能，以使各種 客戶可依不同的功能設(shè)計(jì)來程式化電路。而從操作方式來說，熔絲大致分為熱熔絲和電熔 絲(eFuse)兩種。所謂熱熔絲，是借由一激光切割(laser zip)的步驟來切斷；至于電熔絲 則是利用電致遷移(electro-migration)的原理使熔絲出現(xiàn)斷路，以達(dá)到修補(bǔ)的效果或程 式化的功能。此外，半導(dǎo)體元件中的電熔絲可為例如多晶硅電熔絲(poly efuSe)、M0S電 容反熔絲(MOS capacitor anti-fuse)、擴(kuò)散電熔絲(diffusion fuse)、接觸插塞電熔絲 (contact efuse)、接觸插塞反熔絲(contact anti-fuse)等等。典型上，電熔絲的斷開機(jī)制如圖1所示，一電熔絲結(jié)構(gòu)1的陰極與一熔斷裝置 (blowing device) 2的晶體管的漏極電連接，在電熔絲結(jié)構(gòu)1的陽極上施加一電壓Vfs，在 晶體管的柵極施加一電壓Vg，晶體管的源極接地。電流(I)由電熔絲結(jié)構(gòu)1的陽極流向電 熔絲結(jié)構(gòu)1的陰極，電子流(e_)由電熔絲結(jié)構(gòu)1的陰極流向電熔絲結(jié)構(gòu)1的陽極。進(jìn)行熔 斷時(shí)所使用的電流有一段優(yōu)選范圍，電流太低時(shí)，所得的阻值太低，會(huì)使電性遷移不完整， 而電流太高時(shí)，會(huì)導(dǎo)致電熔絲熱破裂。傳統(tǒng)電熔絲結(jié)構(gòu)中的熔絲本體、陰極與陽極通常是由多晶硅材料所構(gòu)成，且多晶 硅材料上又設(shè)有硅化金屬層與多個(gè)連接陰極與陽極的接觸插塞。硅化金屬層主要用來幫助 各接觸插塞與各電極之間形成良好的電性接觸。陰極上所設(shè)置的接觸插塞則提供足夠的電 子流至陰極，并流動(dòng)至熔絲本體的多晶硅層及硅化金屬層中，產(chǎn)生電致遷移現(xiàn)象，而使熔絲 本體斷開。一般對(duì)于45nm制程的電熔絲結(jié)構(gòu)的熔斷電流約介于9毫安培至14. 5毫安培 (mA)。然而，為了達(dá)到此電流量通常也需要較大尺寸的熔斷裝置(如MOS晶體管等)，不但 在制程上不易制作，也造成集成度無法降低。因此，如何提供一種可在較低電流下就達(dá)到電 致遷移的電熔絲結(jié)構(gòu)即為現(xiàn)今一重要課題
發(fā)明內(nèi)容
因此本發(fā)明是公開一種電熔絲結(jié)構(gòu)，以改良現(xiàn)今上述電熔絲結(jié)構(gòu)所遭遇的缺點(diǎn)。本發(fā)明優(yōu)選實(shí)施例是公開一種電熔絲結(jié)構(gòu)，包括一熔絲本體設(shè)在一半導(dǎo)體基底表面上；一陽極電性連接熔絲本體的一端；以及一陰極電性連接熔絲本體的另一端，其中 至少部分陰極上無任何硅化金屬層(silicide)。本發(fā)明另一實(shí)施例是公開一種制作電熔絲結(jié)構(gòu)的方法，包括下列步驟。首先提供 一半導(dǎo)體基底，且半導(dǎo)體基底上具有一晶體管區(qū)以及一電熔絲區(qū)。然后形成一晶體管在晶 體管區(qū)的半導(dǎo)體基底上，并形成一熔絲本體、一陰極與一陽極在電熔絲區(qū)的半導(dǎo)體基底上。 接著形成一硅化金屬阻擋層(SAB)并至少部分覆蓋該陰極表面，然后再形成一硅化金屬層 在 晶體管區(qū)及部分電熔絲區(qū)。


圖1為傳統(tǒng)的一電熔絲裝置的斷開機(jī)制。圖2為本發(fā)明優(yōu)選實(shí)施例的一電熔絲結(jié)構(gòu)的上視圖。圖3為圖2中沿著切線BB’的截面示意圖。圖4至圖6為本發(fā)明不同實(shí)施例的電熔絲結(jié)構(gòu)的上視圖。圖7為本發(fā)明一實(shí)施例的電熔絲結(jié)構(gòu)的上視圖。圖8至圖9為本發(fā)明整合一 MOS晶體管與一電熔絲結(jié)構(gòu)的制程示意圖。主要元件符號(hào)說明1電熔絲結(jié)構(gòu)2熔斷裝置30半導(dǎo)體基底31絕緣層32多晶硅層34硅化金屬層36熔絲本體38陽極40陰極42硅化金屬阻擋層46接觸插塞50半導(dǎo)體基底52、54淺溝隔離結(jié)構(gòu) 56柵極電極58柵極介電層60電熔絲圖案層62、64源極/漏極區(qū)域66側(cè)壁子68硅化金屬層7O介電層72、74、76、78、80 接觸插塞82、84金屬內(nèi)連線 86區(qū)域88區(qū)域90區(qū)域92硅化金屬阻擋層102晶體管區(qū)104電熔絲區(qū)
具體實(shí)施例方式請(qǐng)參照?qǐng)D2及圖3，圖2為本發(fā)明優(yōu)選實(shí)施例之一的電熔絲結(jié)構(gòu)的上視圖，圖3則 為圖2中沿著切線BB’的截面示意圖。如圖中所示，本發(fā)明主要先提供一半導(dǎo)體基底30，接 著在半導(dǎo)體基底30上形成一由碳硅氧氫化物(SiCOH)、二氧化硅(Si02)或氮化硅(Si3N4) 所構(gòu)成的絕緣層31。然后覆蓋一多晶硅層(圖未示)在半導(dǎo)體基底30上，并對(duì)多晶硅層進(jìn) 行一圖案轉(zhuǎn)移制程，例如利用一圖案化光阻層當(dāng)作掩膜去除部分多晶硅層，以在半導(dǎo)體基底30的絕緣層31上形成一由圖案化的多晶硅層32所構(gòu)成的熔絲本體(fuSeelement)36 及連接熔絲本體36兩端的陽極38與陰極40。在本實(shí)施例中，熔絲本體36與陽極38、陰極 40雖優(yōu)選由多晶硅材料所構(gòu)成，并伴隨熔絲本體36的圖案化制程同時(shí)制備而得，但不局限 于此，熔絲本體36與陽極38、陰極40的材料又可包括任何導(dǎo)電材料，例如多晶硅、金屬、或 二者的組合，且可彼此相同或不同。 接著進(jìn)行一硅化金屬(silicide)制程，例如先形成一由二氧化硅(Si02)、氮化硅 (SiN)或四乙基硅烷(TEOS)所構(gòu)成的硅化金屬阻擋層(salicide block，SAB)42并覆蓋至 少部分陰極40表面，然后沉積一由鈷、鈦、鎳、鉬、鈀或鉬等所構(gòu)成的金屬層(圖未示)在未 被硅化金屬阻擋層42所遮蔽的區(qū)域，如至少部分熔絲本體36、陽極38與未被硅化金屬阻擋 層42所遮蔽的部分陰極40等區(qū)域。接著進(jìn)行一快速升溫退火制程，利用高溫使金屬層與 多晶硅層32表面反應(yīng)為一硅化金屬層34。最后再去除未反應(yīng)的金屬層。然后覆蓋一介電層(圖未示)在熔絲本體36、陰極40與陽極38上并進(jìn)行一光刻 制程，去除部分的介電層，以在介電層中形成多個(gè)接觸洞并暴露出部分陽極38與部分陰極 40。接著在接觸洞中填入由鎢、鋁、銅、鉭、氮化鉭、鈦或氮化鈦等所構(gòu)成的金屬材料，以形成 多個(gè)連接陽極38與陰極40的接觸插塞46。至此即完成本發(fā)明優(yōu)選實(shí)施例的一電熔絲結(jié) 構(gòu)。值得注意的是，上述的硅化金屬阻擋層42雖優(yōu)選覆蓋至少部分陰極40表面，但不 局限于此，又可依照產(chǎn)品需求調(diào)整硅化金屬阻擋層42的面積與位置，進(jìn)而控制后續(xù)硅化金 屬層34所形成的所在位置。舉例來說，可參照?qǐng)D4至圖6，圖4至圖6為本發(fā)明不同實(shí)施 例將硅化金屬阻擋層設(shè)在一電熔絲結(jié)構(gòu)的上視圖。舉例來說，本發(fā)明的硅化金屬阻擋層42 所設(shè)置的位置可依照制程需求任意調(diào)整，例如可將硅化金屬阻擋層42設(shè)在區(qū)域86 (如圖4 所示)、區(qū)域88 (如圖5所示)或區(qū)域90 (如圖6所示)。其中，區(qū)域86代表硅化金屬阻擋 層42僅覆蓋陰極40中央的接觸插塞46及部份的熔絲本體36，因此硅化金屬層34優(yōu)選形 成在陰極40兩端的兩個(gè)接觸插塞46處及部分未被區(qū)域86所遮蔽的熔絲本體36與陽極38 上。區(qū)域88代表硅化金屬阻擋層42覆蓋陰極40的所有接觸插塞46與一部份的熔絲本體 36，因此硅化金屬層34優(yōu)選形成在部分未被區(qū)域88所遮蔽的熔絲本體36及整個(gè)陽極38 上。區(qū)域90代表硅化金屬阻擋層42僅覆蓋陰極40的接觸插塞46但未蓋住任何熔絲本體 36及陽極38，因此硅化金屬層34優(yōu)選形成在整個(gè)熔絲本體36及陽極38上。由于設(shè)置在陽極38上的接觸插塞46均是與金屬硅化物層34相接觸，而至少一設(shè) 置在陰極40上的接觸插塞46則是貫穿硅化金屬阻擋層42并與多晶硅層32直接接觸，因 此電熔絲結(jié)構(gòu)的阻值在陰極40處會(huì)較大，生熱較多，溫度提高，可有利于陰極40中直接接 觸多晶硅層32的接觸插塞46的鎢金屬發(fā)生電致遷移以造成斷開。依據(jù)本發(fā)明的優(yōu)選實(shí)施 例，利用此電熔絲結(jié)構(gòu)僅需小于9毫安培的電流便可完全斷開整個(gè)電熔絲結(jié)構(gòu)，達(dá)到電致 遷移的效果。此外，本發(fā)明的另一優(yōu)點(diǎn)在于，由于陰極40靠近熔絲本體36的部分并無硅化 金屬層34，故在熔斷過程中，因無任何硅化金屬從陰極40補(bǔ)充至熔絲本體36，本發(fā)明可借 此減少熔斷熔絲所需的時(shí)間。其次，本實(shí)施例在陰極40端所形成的接觸插塞46雖以單排三個(gè)為例，但接觸插塞 46的數(shù)量又可依據(jù)制程需求任意調(diào)整，例如可在陰極40端形成兩排總數(shù)八個(gè)的接觸插塞 46，如圖7所示，并可如上述形成硅化金屬阻擋層42的方法任意調(diào)整硅化金屬阻擋層42所遮蔽的位置，此實(shí)施例也屬本發(fā)明所涵蓋的范圍。本發(fā) 明上述實(shí)施例僅在半導(dǎo)體基底30上制作一電熔絲結(jié)構(gòu)，但不局限于上述設(shè) 計(jì)，本發(fā)明又可依照制程需求在制作電熔絲結(jié)構(gòu)的同時(shí)整合MOS晶體管的制程，此設(shè)計(jì)也 屬本發(fā)明所涵蓋的范圍。請(qǐng)參照?qǐng)D8至圖9，圖8至圖9為本發(fā)明整合一 MOS晶體管與一 電熔絲結(jié)構(gòu)的制程示意圖。如圖8所示，首先提供一半導(dǎo)體基底50，其上定義有一晶體管 區(qū)102以及一電熔絲區(qū)104。然后進(jìn)行一隔離(isolation)制程，以在晶體管區(qū)102及電熔 絲區(qū)104之間的半導(dǎo)體基底50中形成一例如淺溝隔離(STI)的隔離結(jié)構(gòu)52，并同時(shí)在電 熔絲區(qū)104的半導(dǎo)體基底50中同時(shí)形成另一淺溝隔離54。接著全面沉積一由氧化物所構(gòu) 成的介電層(圖未示)在半導(dǎo)體基底50表面，并形成一由多晶硅所構(gòu)成的柵極材料層(圖 未示)在介電層上。然后進(jìn)行一光刻制程，去除部分的柵極材料層與介電層，以在晶體管區(qū) 102的半導(dǎo)體基底50上形成一柵極電極56與設(shè)在其下的柵極介電層58，并同時(shí)在電熔絲 區(qū)104的淺溝隔離54上形成一具有熔絲本體、陰極區(qū)塊以及陽極區(qū)塊的電熔絲圖案層60。 本實(shí)施例的柵極材料層雖由多晶硅所構(gòu)成，但不局限于此，柵極材料層又可由金屬、金屬與 多晶硅上下堆疊等材料所構(gòu)成，此均屬本發(fā)明所涵蓋的范圍。然后形成一側(cè)壁子66在晶體管區(qū)102的柵極電極56與電熔絲圖案層60側(cè)壁，并 進(jìn)行一離子注入制程，以在晶體管區(qū)102的側(cè)壁子66兩側(cè)的半導(dǎo)體基底50中形成一源極 /漏極區(qū)域62/64。需注意的是，本實(shí)施例是以單一結(jié)構(gòu)的側(cè)壁子66及一源極/漏極區(qū)域 62/64為例，但又可依制程需求在柵極電極56的側(cè)壁上形成多層結(jié)構(gòu)的側(cè)壁子，并可同時(shí) 搭配輕摻雜漏極的制作。舉例來說，可先形成一偏位側(cè)壁子在柵極電極側(cè)壁，然后進(jìn)行一輕 摻雜離子注入，以在偏位側(cè)壁子兩側(cè)的半導(dǎo)體基底中形成一輕摻雜漏極。接著在偏位側(cè)壁 子周圍形成一主側(cè)壁子，并進(jìn)行一重?fù)诫s離子注入，以在主側(cè)壁子兩側(cè)的半導(dǎo)體基底中形 成一源極/漏極區(qū)域。另外，形成偏位側(cè)壁子、主側(cè)壁子、輕摻雜漏極與源極/漏極區(qū)域的 先后順序又可依制程需求任意調(diào)整，而不局限于此。接著進(jìn)行一硅化金屬制程，例如先形成一由二氧化硅(Si02)或四乙基硅烷 (TEOS)所構(gòu)成的硅化金屬阻擋層(salicide block, SAB) 92并覆蓋晶體管區(qū)102不欲形成 硅化金屬層的區(qū)域，如柵極電極56與漏極/源極區(qū)域62/64以外的區(qū)域，以及電熔絲區(qū)104 中電熔絲圖案層60的至少部分陰極表面。然后覆蓋一由鈷、鈦、鎳、鉬、鈀或鉬等所構(gòu)成的 金屬層(圖未示)在未被硅化金屬阻擋層92所遮蔽的區(qū)域，并搭配進(jìn)行一快速升溫退火制 程，以在晶體管區(qū)102的柵極電極56與源極/漏極區(qū)域62/64及電熔絲區(qū)104的熔絲本 體、陽極與未被硅化金屬阻擋層92所遮蔽的部分陰極上形成一硅化金屬層68，如圖9所示。 最后再去除未反應(yīng)的金屬層，以在晶體管區(qū)102完成一 MOS晶體管以及在電熔絲區(qū)104完 成一電熔絲結(jié)構(gòu)。如上述實(shí)施例所提到，硅化金屬層68優(yōu)選設(shè)在至少部分熔絲本體及陽極 上，且陰極上也可視制程需求設(shè)置部分硅化金屬層68，在此不另加贅述。然后沉積一由氧化物或氮化物所構(gòu)成的介電層70覆蓋在晶體管區(qū)102及電熔絲 區(qū)104。隨后進(jìn)行一光刻制程，去除部分介電層70以形成多個(gè)接觸洞并暴露出MOS晶體管 的柵極電極56頂部與源極/漏極區(qū)域62、64及電熔絲區(qū)104由多晶硅材料所構(gòu)成的陰極 與陽極端的部分硅化金屬層68。接著填入由鎢、鋁、銅、鉭、氮化鉭、鈦或氮化鈦等所構(gòu)成的金屬材料在接觸洞中， 以在晶體管區(qū)102及電熔絲區(qū)104分別形成多個(gè)貫穿介電層70并電性連接MOS晶體管與電熔絲圖案層60的接觸插塞72/74/76/78/80。其中，接觸插塞72/76/78/80均直接接觸相 對(duì)應(yīng)的硅化金屬層68，而接觸插塞74則貫穿硅化金屬阻擋層92并直接接觸陰極中多晶硅 層。然后可進(jìn)行一金屬內(nèi)連線制程， 例如形成一金屬內(nèi)連線82連接陰極上的接觸插塞74 與源極/漏極區(qū)域62上的接觸插塞76以及一金屬內(nèi)連線84連接陽極上的接觸插塞72與 周邊的邏輯電路。至此即完成本發(fā)明另一實(shí)施例的整合性MOS晶體管與電熔絲結(jié)構(gòu)。
以上所述僅為本發(fā)明的優(yōu)選實(shí)施例，凡根據(jù)本發(fā)明所做的均等變化與修飾，均應(yīng) 屬本發(fā)明的涵蓋范圍。
權(quán)利要求
1.一種電熔絲結(jié)構(gòu)，包括一熔絲本體設(shè)在一半導(dǎo)體基底表面上； 一陽極電性連接該熔絲本體的一端；以及一陰極電性連接該熔絲本體的另一端，其中至少部分該陰極上無任何硅化金屬層。
2.根據(jù)權(quán)利要求1所述的電熔絲結(jié)構(gòu)，其中該陰極上完全無任何硅化金屬層。
3.根據(jù)權(quán)利要求1所述的電熔絲結(jié)構(gòu)，其中部分該熔絲本體上無任何硅化金屬層。
4.根據(jù)權(quán)利要求1所述的電熔絲結(jié)構(gòu)，其中該陽極上設(shè)有一硅化金屬層。
5.根據(jù)權(quán)利要求1所述的電熔絲結(jié)構(gòu)，其中該熔絲本體的寬度是分別小于該陽極的寬 度及該陰極的寬度。
6.根據(jù)權(quán)利要求1所述的電熔絲結(jié)構(gòu)，更包括多個(gè)接觸插塞電連接該陰極與該陽極。
7.一種制作電熔絲結(jié)構(gòu)的方法，包括提供一半導(dǎo)體基底，該半導(dǎo)體基底上具有一晶體管區(qū)以及一電熔絲區(qū)； 形成一晶體管在該晶體管區(qū)的該半導(dǎo)體基底上； 形成一熔絲本體、一陰極與一陽極在該電熔絲區(qū)的該半導(dǎo)體基底上； 形成一硅化金屬阻擋層(SAB)并至少部分覆蓋該陰極表面；以及 形成一硅化金屬層在該晶體管區(qū)及部分該電熔絲區(qū)。
8.根據(jù)權(quán)利要求7所述的方法，還包括利用該硅化金屬阻擋層完全覆蓋該陰極表面。
9.根據(jù)權(quán)利要求7所述的方法，還包括利用該硅化金屬阻擋層部分覆蓋該熔絲本體。
10.根據(jù)權(quán)利要求7所述的方法，還包括形成該硅化金屬層在該晶體管區(qū)的該晶體管 的源極/漏極區(qū)域。
11.根據(jù)權(quán)利要求7所述的方法，還包括形成該硅化金屬層在該電熔絲區(qū)的該陽極。
12.根據(jù)權(quán)利要求7所述的方法，還包括形成該硅化金屬層在該電熔絲區(qū)的部分該熔 絲本體。
13.根據(jù)權(quán)利要求7所述的方法，還包括形成該硅化金屬層在該電熔絲區(qū)的部分該陰極。
14.根據(jù)權(quán)利要求7所述的方法，還包括形成多個(gè)接觸插塞連接該晶體管區(qū)及該電熔 絲區(qū)的該硅化金屬層。
全文摘要
本發(fā)明優(yōu)選實(shí)施例是公開一種電熔絲結(jié)構(gòu)，包括一熔絲本體設(shè)在一半導(dǎo)體基底表面上；一陽極電性連接熔絲本體的一端；以及一陰極電性連接熔絲本體的另一端，其中至少部分陰極上無任何硅化金屬層。
文檔編號(hào)H01L21/768GK102034790SQ200910178909
公開日2011年4月27日 申請(qǐng)日期2009年9月28日 優(yōu)先權(quán)日2009年9月28日
發(fā)明者吳貴盛, 翁彰鍵, 黃紫娟 申請(qǐng)人:聯(lián)華電子股份有限公司