專利名稱：半導(dǎo)體裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體裝置及其制造方法，尤其涉及LDMOS晶體管及其制造方法。
背景技術(shù)：
歷來，利用LDMOS晶體管(橫向雙擴(kuò)散金屬氧化物晶體管)的切換速度快、電壓驅(qū)動系統(tǒng)易于使用等特點(diǎn)，作為高功率/高耐壓領(lǐng)域的主要器件，LDMOS晶體管廣泛應(yīng)用于交換式調(diào)節(jié)器、各種驅(qū)動器和DC-CD轉(zhuǎn)換器等。
一般而言，根據(jù)OFF(非導(dǎo)通)時的耐壓(擊穿電壓)和ON(導(dǎo)通)時的導(dǎo)通電阻來表示LDMOS晶體管的性能。但是，在通常情況下，上述兩項(xiàng)呈折衷(對立)關(guān)系，即，難以同時實(shí)現(xiàn)高耐壓和低導(dǎo)通電阻。因此，如何同時實(shí)現(xiàn)這兩者，是一直以來的研究課題。
圖15、圖16(a)、圖16(b)以及圖17表示了一種現(xiàn)有的LDMOS晶體管(例如，參照專利文獻(xiàn)l)。圖15是表示在P型半導(dǎo)體基板上形成的N型溝道LDMOS晶體管的平面概略圖，圖16(a)和圖16(b)是沿著圖15中的Ll-L2方向(LDMOS晶體管的溝道的長度方向，即，源-漏方向，以下也稱之為L方向)的剖面概略圖。圖17是沿著圖15中的Wl-W2方向(LDMOS晶體管的溝道的寬度方向，即，垂直于源-漏方向的方向，以下也稱之為W方向)的剖面概略圖。
如圖16 (a)所示，N型溝道LDMOS晶體管包括P型半導(dǎo)體基板1、設(shè)在P型半導(dǎo)體基板1上的P型外延層2、在P型半導(dǎo)體基板1和P型外延層2的界面部分形成的P型埋入擴(kuò)散區(qū)域4。
在上述P型外延層2內(nèi)設(shè)有P型主體區(qū)域6、 P型擴(kuò)散區(qū)域4a和N型漂移區(qū)域7，其中，形成上述P型擴(kuò)散區(qū)域4a的目的是在上述P型主體區(qū)域6和上述P型埋入擴(kuò)散區(qū)域4之間實(shí)現(xiàn)良好的電連接。另外，在平面上與上述P型主體區(qū)域6彼此分離的位置形成N型漂移區(qū)域7。
另夕卜，在P型主體區(qū)域6內(nèi)形成N型源區(qū)域8和P型主體接觸區(qū)域9,在N型漂移區(qū)域7內(nèi)形成N型漏區(qū)域10。此外，在P型主體區(qū)域6上隔著柵絕緣膜(未圖示)而形成柵電極ll。
另外，在N型源區(qū)域8和P型主體接觸區(qū)域9上形成源接觸部8b和源電才及8a。通過該源電才及8a， N型源區(qū)i或8和P型主體區(qū)i或6實(shí)現(xiàn)相同電位的電連接。此外，在N型漏區(qū)域10上形成漏4妾觸部10b和漏電極10a,在源電極8a和漏電極10a之間設(shè)有柵板(gate plate )12。
一般而言，為了測定N型溝道LDMOS晶體管的非導(dǎo)通(OFF)時的耐壓，將源電才及8a以及4冊電才及11設(shè)定為GND電位，并且向漏電極10a施加正電位。按照這樣的操作在漏-源電極之間施加反偏壓時，在某電壓值下耗盡層內(nèi)的電場達(dá)到臨界電場，從而發(fā)生雪崩擊穿(avalanche breakdown )，漏-源電極之間突然產(chǎn)生電流。此時施加的電壓即是晶體管的耐壓值。
一般在LDMOS晶體管的L方向上，在漏-源電極之間施加反偏壓時，電場集中到漏側(cè)的柵邊緣(gate edge)(圖16 (a)中的A)，是導(dǎo)致耐壓降低的要因。
因此，要提高耐壓，重要的是緩和該柵邊緣的電場。另外，電場集中于柵邊緣附近會導(dǎo)致電荷多少殘留于柵絕緣膜中，從而有可能降低可靠性。因此，從提高晶體管的可靠性的方面來看，緩和柵邊緣的電場也具有重要意義。
圖16 (b)表示在該LDMOS晶體管的源電極8a和柵電極11設(shè)為GND電位，并且向漏電極10a施加正電位時的L方向上電位的等電位線的一部分(虛線)。
如圖16(b)所示，在漏-源電極之間施加反偏壓時，雖然從P型主體區(qū)域6擴(kuò)散耗盡層，但是由于P型埋入擴(kuò)散區(qū)域4和柵板12的存在，使耗盡層向漏側(cè)偏移，從而能夠緩和表面電場。由此，漏側(cè)的柵邊緣(圖16 (b)中的A)的電場被緩和，從而能夠增大耐壓。該技術(shù)能夠有效地改善耐壓和導(dǎo)通電阻之間的折衷關(guān)系。
圖18、圖19 (a)、圖19 (b)、圖20 (a)和圖20 (b)表示另一種現(xiàn)有LDMOS晶體管(例如，參照專利文獻(xiàn)2)。圖18是表示在P型半導(dǎo)體基板上形成的N型溝道LDMOS晶體管的平面概略圖，圖19 (a)和圖19 (b)是沿著圖18中的Ll-L2方向的剖面概略圖，圖18中的Wl-W2方向的剖面概略圖。
如圖19 (a)所示，該LDMOS晶體管包括P型半導(dǎo)體基板101、設(shè)在P型半導(dǎo)體基板101上的N型外延層102、在P型半導(dǎo)體基板101和N型外延層102的界面部分形成的N型埋入層103。
上述N型外延層102包括P型埋入擴(kuò)散區(qū)域104、與上述P型埋入擴(kuò)散區(qū)域104相鄰而設(shè)的N型擴(kuò)散區(qū)域105、與上述P型埋入擴(kuò)散區(qū)域104相接觸的P型主體區(qū)域106、與上述P型主體區(qū)域106相鄰而設(shè)的N型漂移區(qū)域107。
另外，P型主體區(qū)域106內(nèi)形成了 N型源區(qū)域108和P型主體接觸區(qū)域109,在N型漂移區(qū)域107內(nèi)形成了 N型漏區(qū)域110。
在P型主體區(qū)域106上，隔著柵絕緣膜而形成有柵電極111。還在N型漏區(qū)域110上形成漏接觸部110a和漏電才及110b,在N型源區(qū)域108和P型主體接觸區(qū)域109上形成源接觸部108a和源電極108b。通過源電極108b，建立N型源區(qū)域108和P型主體區(qū)域106之間的同電位電連接。
該LDMOS晶體管與例如在專利文獻(xiàn)1中所述的現(xiàn)有LDMOS晶體管的最大區(qū)別在于在該LDMOS晶體管，P型主體區(qū)域106形成于N型漂移層102的內(nèi)部，P型主體區(qū)域106和P型半導(dǎo)體基板101之間處于良好的電分離狀態(tài)。在圖15、圖16 (a)、圖16 (b)和圖17所示的專利文獻(xiàn)1的現(xiàn)有LDMOS晶體管，P型主體區(qū)域6通過第2P型擴(kuò)散區(qū)域4a和P型埋入擴(kuò)散區(qū)域4，與P型半導(dǎo)體基板1構(gòu)成良好的電連接。通常，由于P型半導(dǎo)體基板1被固定于GND電位，因此，P型主體區(qū)域6和N型源區(qū)域8也被固定于GND電位。
在電路上，例如在電源和GND之間的多段中串聯(lián)N型溝道晶體管的情況下，配置于電源側(cè)的N型溝道晶體管的導(dǎo)通(ON)時的源區(qū)域的電位大致上被固定在電源電壓。因此，相對于P型半導(dǎo)體基板(通常是GND電位)，要求源區(qū)域具有相當(dāng)于電源電壓的耐壓。
如上所述，在要求源區(qū)域相對P型半導(dǎo)體基板(通常是GND電位)具有相當(dāng)于電源電壓的耐壓的情況下，由于專利文獻(xiàn)1所記載的現(xiàn)有LDMOS晶體管的源區(qū)域和P型半導(dǎo)體基板(通常是GND電位)彼此電連接，源區(qū)域凈皮固定在GND電位，因此無法4吏用該LDMOS晶體管。
8另一方面，專利文獻(xiàn)2所記載的現(xiàn)有LDMOS晶體管，其源區(qū)域 和P型半導(dǎo)體基板(GND電位)處于良好的電分離狀態(tài)，因此，即 使要求具有相當(dāng)于電源電壓的耐壓的情況下，也能夠使用該LDMOS 晶體管。與專利文獻(xiàn)1所記載的現(xiàn)有LDMOS晶體管相比較，在電路 上的利用范圍廣是其效果所在。
此外，圖19 (b)表示了在專利文獻(xiàn)2的現(xiàn)有LDMOS晶體管的 漏-源電極之間施加反偏壓時，L方向(圖18中的Ll-L2方向)上電 位的等電位線的一部分(虛線)。可以看出，由于P型埋入擴(kuò)散區(qū)域 104的存在，耗盡層容易移到漏側(cè)，能夠充分緩和柵邊緣(圖19 (b) 中的A)的電場，從而能夠提高耐壓。
但是，對于上述專利文獻(xiàn)2所記載的LDMOS晶體管，當(dāng)與上述 專利文獻(xiàn)1所記載的LDMOS晶體體同樣引出4冊配線時，會出現(xiàn)以下 的問題。
圖20 (a)是沿著W方向(圖18中的Wl-W2)的剖面概略圖。 如圖20 (a)所示，W方向上的剖面結(jié)構(gòu)不同于L方向上(圖18中 的Ll-L2)的剖面結(jié)構(gòu)，在橫方向上，柵電極111離開P型主體區(qū)域 106的距離，大于P型埋入擴(kuò)散區(qū)域104離開P型主體區(qū)域106的距 離。在漏-源電極之間施加反偏壓時，如圖20(b)所示，出現(xiàn)不同于 L方向上的剖面結(jié)構(gòu)的電位分布，即電場集中于P型埋入擴(kuò)散區(qū)域104 的底部(圖20 (b)中的B)。
這是由于柵電極111離開P型主體區(qū)域106的距離大于P型埋入 擴(kuò)散區(qū)域104離開P型主體區(qū)域106的距離，從而P型埋入擴(kuò)散區(qū)域 104的電場緩和效果下降所致。其結(jié)果，W方向上的耐壓低于L方向 上的耐壓，最終導(dǎo)致LDMOS晶體管整體的耐壓降低。
此外，在W方向上的耐壓低于L方向上的耐壓的情況下，向漏 區(qū)域施加電涌(surge)等的過電壓、過電流時，雪崩擊穿發(fā)生由W 方向所支配，從而無法有效利用具有大寬度的溝道。即，電涌耐性低 也是問題之一。
一般而言，向LDMOS晶體管的漏區(qū)域施加電涌等的過電壓、過 電流時，首先，因該過電壓所致的電場位增大，在漏區(qū)域近旁發(fā)生雪 崩擊穿。然后，由于在此發(fā)生的空穴向P型主體區(qū)域擴(kuò)散時的電位差， 由N型漏區(qū)域和P型主體區(qū)域和N型源區(qū)域構(gòu)成的寄生二才及(bipolar )被導(dǎo)通。其結(jié)果，大電流從漏區(qū)域流入源區(qū)域，最終導(dǎo)致熱破壞。
一般而言，為了增大LDMOS晶體管對于過電壓、過電流的電涌 耐性，重要的是使雪崩擊穿均勻分散于裝置整體。尤其是在排列多個 LDMOS晶體管的情況下，由于晶體管的溝道寬度W變大，因此，重 要是將W方向上的耐壓設(shè)計(jì)得高于L方向上的耐壓，雪崩擊穿的發(fā) 生由L方向所支配，這樣可以有效利用大溝道寬度W。
專利文獻(xiàn)1:日本專利申請公開特開平7- 05413號公報，
公開日
1995年2月21日。
專利文獻(xiàn)2:美國第6979875B2號專利說明書，登記日2005年 12月27日。

發(fā)明內(nèi)容
本發(fā)明是鑒于上述課題而開發(fā)的，其目的在于提供一種通過防止 發(fā)生LDMOS晶體管的W方向上的耐壓降低，從而改善導(dǎo)通電阻和耐 壓之間的折衷(trade off)關(guān)系，進(jìn)而增強(qiáng)對于電涌等的過電壓、過 電流耐性的半導(dǎo)體裝置及其制造方法。
為了達(dá)到上述目的，本發(fā)明的半導(dǎo)體裝置包括第1導(dǎo)電型半導(dǎo)體 基板、在上述半導(dǎo)體基板上形成的第2導(dǎo)電型區(qū)域、在上述第2導(dǎo)電 型區(qū)域內(nèi)形成的第1導(dǎo)電型主體區(qū)域、在上述第2導(dǎo)電型區(qū)域內(nèi)、在 上述第1導(dǎo)電型半導(dǎo)體基板和上述第1導(dǎo)電型主體區(qū)域之間與上述第 1導(dǎo)電型主體區(qū)域相接觸而形成的第1導(dǎo)電型埋入擴(kuò)散區(qū)域、在上述 第1導(dǎo)電型主體區(qū)域內(nèi)形成的第2導(dǎo)電型源區(qū)域和第1導(dǎo)電型主體接 觸區(qū)域、在上述第2導(dǎo)電型區(qū)域內(nèi)的與上述第1導(dǎo)電型主體區(qū)域相離 的位置上形成的第2導(dǎo)電型漂移區(qū)域、在上述第2導(dǎo)電型漂移區(qū)域內(nèi) 形成的第2導(dǎo)電型漏區(qū)域、在上述第1導(dǎo)電型主體區(qū)域上形成的柵絕 緣膜、以及在上述柵絕緣膜上形成的柵電極，在垂直于源-漏方向的剖 面上，上述第1導(dǎo)電型埋入擴(kuò)散區(qū)域離開上述第l導(dǎo)電型主體區(qū)域的 距離大于上述柵電極離開上述第l導(dǎo)電型主體區(qū)域的距離。
根據(jù)上述結(jié)構(gòu)，比較于上述專利文獻(xiàn)2等現(xiàn)有技術(shù)所揭示的在垂 直于源-漏方向的剖面上柵電極離開主體區(qū)域的距離大于第1導(dǎo)電型 擴(kuò)散區(qū)域遠(yuǎn)離主體區(qū)域的距離的結(jié)構(gòu)，本發(fā)明的半導(dǎo)體裝置具有在垂 直于源-漏方向的剖面上第1導(dǎo)電型埋入擴(kuò)散區(qū)域離開主體區(qū)域的距
10離大于柵電極離開主體區(qū)域的距離的結(jié)構(gòu)，因此能夠大幅緩和P型埋 入?yún)^(qū)域底部的電場集中，顯著提高半導(dǎo)體裝置的耐壓。
另外，本發(fā)明的半導(dǎo)體裝置，包括第1導(dǎo)電型半導(dǎo)體基板、在上
述半導(dǎo)體基板上形成的第2導(dǎo)電型區(qū)域、在上述第2導(dǎo)電型區(qū)域內(nèi)形 成的第l導(dǎo)電型主體區(qū)域、在上述第2導(dǎo)電型區(qū)域內(nèi)的、在上述第1 導(dǎo)電型半導(dǎo)體基板和上述主體區(qū)域之間與上述主體區(qū)域相接觸而形 成的第1導(dǎo)電型埋入擴(kuò)散區(qū)域、在上述主體區(qū)域內(nèi)形成的第2導(dǎo)電型 源區(qū)域和第l導(dǎo)電型主體接觸區(qū)域、在上述源區(qū)域上形成且與上述第 2導(dǎo)電型源區(qū)域的源電極電連接的金屬配線、在上述第2導(dǎo)電型區(qū)域 內(nèi)的與上述第1導(dǎo)電型主體區(qū)域相離的位置上形成的第2導(dǎo)電型漂移 區(qū)域、在上述第2導(dǎo)電型漂移區(qū)域內(nèi)形成的第2導(dǎo)電型漏區(qū)域、在上 述主體區(qū)域上形成的柵絕緣膜、在上述柵絕緣膜上形成的柵電極，在 垂直于源-漏方向的剖面上，上述第1導(dǎo)電型埋入擴(kuò)散區(qū)域離開上述第 1導(dǎo)電型主體區(qū)域的距離大于上述金屬配線離開上述第1導(dǎo)電型主體 區(qū)域的距離。
根據(jù)上述結(jié)構(gòu)，本發(fā)明的半導(dǎo)體裝置，由于在垂直于源-漏方向的 剖面上，第1導(dǎo)電型埋入擴(kuò)散區(qū)域離開主體區(qū)域的距離大于金屬配線 離開主體區(qū)域的距離，因此能夠大幅緩和P型埋入?yún)^(qū)域底部的電場集 中，顯著提高半導(dǎo)體裝置的耐壓。
此外，本發(fā)明的半導(dǎo)體裝置制造方法，包括準(zhǔn)備第l導(dǎo)電型半導(dǎo) 體基板的工序、在上述第1導(dǎo)電型半導(dǎo)體基板上形成第2導(dǎo)電型區(qū)域 的工序、在上述第2導(dǎo)電型區(qū)域內(nèi)形成第1導(dǎo)電型主體區(qū)域的工序、 在上述第2導(dǎo)電型區(qū)域內(nèi)的、在上述第1導(dǎo)電型半導(dǎo)體基板和上述第 1導(dǎo)電型主體區(qū)域之間與上述第1導(dǎo)電型主體區(qū)域相接觸而形成第1 導(dǎo)電型埋入擴(kuò)散區(qū)域的工序、在上述主體區(qū)域內(nèi)形成第2導(dǎo)電型源區(qū) 域和第1導(dǎo)電型主體接觸區(qū)域的工序、在上述第2導(dǎo)電型區(qū)域內(nèi)的與 上述第1導(dǎo)電型主體區(qū)域相離的位置上形成第2導(dǎo)電型漂移區(qū)域的工 序、在上述第2導(dǎo)電型漂移區(qū)域內(nèi)形成第2導(dǎo)電型漏區(qū)域的工序、在 上述第1導(dǎo)電型主體區(qū)域上形成柵絕緣膜的工序、在上述柵絕緣膜上 形成柵電極的工序，其中，在垂直于源-漏方向的剖面上，上述第1 導(dǎo)電型埋入擴(kuò)散區(qū)域離開上述第1導(dǎo)電型主體區(qū)域的距離大于上述柵 電極離開上述第1導(dǎo)電型主體區(qū)域的距離。根據(jù)上述半導(dǎo)體裝置制造方法，根據(jù)上述結(jié)構(gòu)，比較于上述專利 文獻(xiàn)2等現(xiàn)有技術(shù)所揭示的在垂直于源-漏方向的剖面上柵電極離開 主體區(qū)域的距離大于第1導(dǎo)電型擴(kuò)散區(qū)域遠(yuǎn)離主體區(qū)域的距離的結(jié) 構(gòu)，本發(fā)明的半導(dǎo)體裝置具有在垂直于源-漏方向的剖面上第1導(dǎo)電型 埋入擴(kuò)散區(qū)域離開主體區(qū)域的距離大于柵電極離開主體區(qū)域的距離 的結(jié)構(gòu)，因此能夠大幅緩和P型埋入?yún)^(qū)域底部的電場集中，顯著提高 半導(dǎo)體裝置的耐壓。
本發(fā)明的半導(dǎo)體裝置制造方法，包括準(zhǔn)備第l導(dǎo)電型半導(dǎo)體基板
的工序、在上述第1導(dǎo)電型半導(dǎo)體基板上形成第2導(dǎo)電型區(qū)域的工序、 在上述第2導(dǎo)電型區(qū)域內(nèi)形成第1導(dǎo)電型主體區(qū)域的工序、在上述第 2導(dǎo)電型區(qū)域內(nèi)的、在上述第1導(dǎo)電型半導(dǎo)體基板和上述第1導(dǎo)電型 主體區(qū)域之間與上述主體區(qū)域相接觸而形成第1導(dǎo)電型埋入擴(kuò)散區(qū)域 的工序、在上述第1導(dǎo)電型主體區(qū)域內(nèi)形成第2導(dǎo)電型源區(qū)域和第1 導(dǎo)電型主體接觸區(qū)域的工序、在上述源區(qū)域上形成與上述源區(qū)域的源 電極電連接的金屬配線的工序、在上述第2導(dǎo)電型區(qū)域內(nèi)的、與上述 第1導(dǎo)電型主體區(qū)域相離的位置上形成第2導(dǎo)電型漂移區(qū)域的工序、 在上述第2導(dǎo)電型漂移區(qū)域內(nèi)形成第2導(dǎo)電型漏區(qū)域的工序、在上述 第1導(dǎo)電型主體區(qū)域上形成柵絕緣膜的工序、在上述柵絕緣膜上形成 柵電極的工序，其中在垂直于源-漏方向的剖面上，上述第l導(dǎo)電型 埋入擴(kuò)散區(qū)域離開上述第1導(dǎo)電型主體區(qū)域的距離大于上述金屬配線 離開上述第l導(dǎo)電型主體區(qū)域的距離。
根據(jù)上述半導(dǎo)體裝置制造方法，由于在垂直于源-漏方向的剖面 上，第1導(dǎo)電型埋入擴(kuò)散區(qū)域離開主體區(qū)域的距離大于金屬配線離開 主體區(qū)域的距離，因此能夠大幅緩和P型埋入?yún)^(qū)域底部的電場集中， 顯著提高半導(dǎo)體裝置的耐壓。
根據(jù)本發(fā)明，在LDMOS晶體管等半導(dǎo)體裝置，可防止溝道方向 為原因的耐壓低下，能夠改善導(dǎo)通電阻和耐壓之間的折哀關(guān)系，進(jìn)而 增大對于電涌等的過電壓、過電流的耐性。


圖1是實(shí)施方式1的N型溝道LDMOS晶體管的平面圖。 圖2 (a)是沿著圖1中Ll-L2方向的剖面概略圖。
12圖2 (b)是用于說明在圖1所示的N型溝道LDMOS晶體管，將 源電極和柵電極設(shè)定成GND電位，并在漏電極施加正電位的狀態(tài)下 的L方向上的電位分布的剖面圖。
圖3 ( a)表示在圖1所示的N型溝道LDMOS晶體管，W方向
賴性的曲線圖。 、°、 、,' 、，
圖3 (b)是表示圖3 (a)的X'例如是0pm時的W方向上的電位 分布的剖面圖。
圖3 (c)是表示圖3 (a)的X，例如是16jxm時的W方向上的電 位分布的剖面圖。
圖4 (a)表示在圖1所示的N型溝道LDMOS晶體管，從P型主 體區(qū)域至柵電極211的延長距離Y，發(fā)生變化時的Y'和W方向上的 耐壓的關(guān)系的圖。
圖4 (b)是表示圖4 (a)的Y，例如是lnm時的W方向上的電位 分布的剖面圖。
圖4 (c)是表示圖4 (a)的Y，例如是20(mi時的W方向上的電
位分布的剖面圖。
圖5 (a)是沿著圖1的Wl-W2方向的剖面概略圖。
圖5 (b)是表示在圖1所示的N型溝道LDMOS晶體管，將源電
極和柵電極i殳定成GND電位，并在漏電纟及施加正電位的狀態(tài)下的W
方向上的電位分布的剖面圖。
圖6是實(shí)施方式2的N型溝道LDMOS晶體管的平面圖。
圖7 (a)是沿著圖6的Wl-W2方向的剖面概略圖。
圖7 (b)是表示在圖6所示的N型溝道LDMOS晶體管，W方
向上的耐壓和(X，-Y，)的關(guān)系的圖。
圖8是實(shí)施方式3的N型溝道LDMOS晶體管的平面圖。
圖9 (a)是沿著圖8中Ll-L2方向的剖面概略圖。
圖9(b)是表示在圖8所示的N型溝道LDMOS晶體管，將源電
極和柵電極設(shè)定成GND電位，并在漏電才及施加正電位的狀態(tài)下的L
方向上的電位分布的剖面圖。
圖10 (a)是沿著圖8的Wl-W2方向的剖面概略圖。
圖10 (b)是表示在圖8所示的N型溝道LDMOS晶體管，將源電極和柵電極設(shè)定成GND電位，并在漏電極施加正電位的狀態(tài)下的 w方向上的電位分布的剖面圖。
圖11是實(shí)施方式4的N型溝道LDMOS晶體管的平面圖。
圖12 (a)是沿著圖11的Wl-W2方向的剖面概略圖。
圖12 (b)是表示在圖11所示的N型溝道LDMOS晶體管，W 方向上的耐壓和(X，-Y，)的關(guān)系的圖。
圖13 (a)是作為實(shí)施方式5來說明實(shí)施方式1、 2的N型溝道 LDMOS晶體管制造工程的剖面圖。
圖13 (b)是作為實(shí)施方式5來說明實(shí)施方式1、 2的N型溝道 LDMOS晶體管制造工程的剖面圖。
圖13 (c)是作為實(shí)施方式5來說明實(shí)施方式1、 2的N型溝道 LDMOS晶體管制造工程的剖面圖。
圖14 (a)是作為實(shí)施方式6來說明實(shí)施方式3、 4的N型溝道 LDMOS晶體管制造工程的剖面圖。
圖14 (b)是作為實(shí)施方式6來說明實(shí)施方式3、 4的N型溝道 LDMOS晶體管制造工程的剖面圖。
圖14 (c)是作為實(shí)施方式6來說明實(shí)施方式3、 4的N型溝道 LDMOS晶體管制造工程的剖面圖。
圖14 (d)是作為實(shí)施方式6來說明實(shí)施方式3、 4的N型溝道 LDMOS晶體管制造工程的剖面圖。
圖15是專利文獻(xiàn)1所揭示的現(xiàn)有N型溝道LDMOS晶體管的平 面概略圖。
圖16 (a)是沿著圖15中Ll-L2方向的剖面概略圖。
圖16(b)是表示在圖15所示的N型溝道LDMOS晶體管，將源
電極和柵電極設(shè)定成GND電位，并在漏電極施加正電位的狀態(tài)下的L
方向上的電位分布的剖面圖。
圖17是沿著圖15的Wl-W2方向的剖面概略圖。
圖18是在專利文獻(xiàn)2所揭示的現(xiàn)有N型溝道LDMOS晶體管，
進(jìn)行與專利文獻(xiàn)i所揭示的現(xiàn)有N型溝道LDMOS晶體管相同的配線
時的平面扭無略圖。
圖19 (a)是沿著圖18中Ll-L2方向的剖面概略圖。
圖19(b)是表示在圖18所示的N型溝道LDMOS晶體管，將源電極和柵電極設(shè)定成GND電位，并在漏電才及施加正電位的狀態(tài)下的L
方向上的電位分布的剖面圖。
圖20 (a)是沿著圖18的Wl-W2方向的剖面概略圖。
圖20(b)是表示在圖18所示的N型溝道LDMOS晶體管，將源
電極和柵電才及設(shè)定成GND電位，并在漏電才及施加正電位的狀態(tài)下的
W方向上的電位分布的剖面圖。
附圖標(biāo)記"i兌明 1， 101， 201 2
102 202
103
4， 104， 204
4a
105
6， 106， 206 7， 107， 207 8， 108， 208 8a, 108a, 208a 8b, 108b, 208b 10， 110， 210 10a, 110a, 210a 10b， 110b, 210b 11， 111， 211 12 213
P型半導(dǎo)體基板(第l導(dǎo)電型半導(dǎo)體基板) P型外延層 N型外延層
N型擴(kuò)散區(qū)域(第2導(dǎo)電型區(qū)域) N型高濃度埋入擴(kuò)散層 P型埋入擴(kuò)散區(qū)域(第1導(dǎo)電型埋入擴(kuò)散區(qū)域) P型擴(kuò)散區(qū)域 N型擴(kuò)散區(qū)域 P型主體區(qū)域(第1導(dǎo)電型主體區(qū)域) N型漂移區(qū)域(第2導(dǎo)電型漂移區(qū)域) N型源區(qū)域(第2導(dǎo)電型源區(qū)域) 源電極 源接觸部
N型漏區(qū)域(第2導(dǎo)電型漏區(qū)域) 漏4極 漏接觸部 柵電極
柵板(gate plate ) 源區(qū)域的金屬配線
具體實(shí)施例方式
以下，參照附圖對本發(fā)明的實(shí)施方式進(jìn)行說明。 (實(shí)施方式l)
圖1是實(shí)施方式1的N型溝道LDMOS晶體管的平面圖，圖2(a)和圖2 (b)是L方向(圖1中的Ll-L2方向)上的剖面圖，圖5 (a) 和圖5(b)是W方向(圖1中的Wl-W2方向)上的剖面概略圖。
本實(shí)施方式的N型溝道LDMOS晶體管如圖2 (a)所示，包括P 型半導(dǎo)體基板201、在上述P型半導(dǎo)體基板201上形成的N型擴(kuò)散區(qū) 域202。在上述N型擴(kuò)散區(qū)域202內(nèi)形成用于緩和表面電場的P型埋 入擴(kuò)散區(qū)域204、 P型主體區(qū)域206、 N型漂移區(qū)域207。上述N型漂 移區(qū)域207與上述P型主體區(qū)域206在平面上彼此分離。
此外，上述N型擴(kuò)散區(qū)域202除了是擴(kuò)散區(qū)域，還可由外延層形成。
另夕卜，在P型主體區(qū)域206內(nèi)形成N型源區(qū)域208和P型主體接 觸區(qū)域209，在N型漂移區(qū)域207內(nèi)形成了 N型漏區(qū)域210。在P型 主體區(qū)域206上隔著柵絕緣膜而形成柵電極211。
此外，在N型漏區(qū)域210上形成漏接觸部210b和漏電極210a， 在N型源區(qū)域208和P型主體4妄觸區(qū)域209上形成源4妾觸部208b和 源電極208a。通過源電極208a，建立N型源區(qū)域208和P型主體區(qū) 域206的同電位電連接。
另外，在上述N型擴(kuò)散區(qū)域202內(nèi)、在上述半導(dǎo)體基板201和上 述主體區(qū)域206之間形成上述P型埋入擴(kuò)散區(qū)域204，該P(yáng)型埋入擴(kuò) 散區(qū)域204與上述主體區(qū)域206相接觸。
其中，P型主體區(qū)域206、 N型漂移區(qū)域207和P型埋入擴(kuò)散區(qū) 域204的濃度小于P型主體接觸區(qū)域209和漏接觸部210b的濃度， 而大于N型擴(kuò)散區(qū)域202的濃度。
本發(fā)明的N型溝道LDMOS晶體管如圖5(a)所示，其特征在于 為緩和表面電場而設(shè)的P型埋入擴(kuò)散區(qū)域204在W方向(圖5 (a) 中的水平方向)上離開P型主體區(qū)域206的距離大于柵電極211離開 P型主體區(qū)域206的距離(X，2Y，)。根據(jù)上述結(jié)構(gòu)，能夠大大緩解P 型埋入擴(kuò)散區(qū)域204底部的電場集中，增大W方向上的耐壓。
以下，具體說明本發(fā)明的上述結(jié)構(gòu)對于作為以往技術(shù)的問題的W 方向上的耐壓低下的改善效果。
首先，關(guān)于在W方向上的P型埋入擴(kuò)散區(qū)域204的電場緩和效 果，參照附圖進(jìn)行說明。圖3 (a)表示W(wǎng)方向上的耐壓和從P型主 體區(qū)域206至P型埋入擴(kuò)散區(qū)域204的延長距離X，的關(guān)系，圖3 (b)
16時的電位分布，圖3 (c)表示X，是16pm時的電位分布。
如圖3 (a)所示，隨著從P型主體區(qū)域206至P型埋入擴(kuò)散區(qū)域 204的延長距離X，的增大，W方向上的耐壓也增大。理由是例如 X，為Ofxm時，電位集中在P型埋入擴(kuò)散區(qū)域204的底部(圖3 (b) 中的B)，從而耐壓降低，而P型埋入擴(kuò)散區(qū)域204從P型主體區(qū)域 206充分延長(X，=16(im)時，如圖3 (c)所示，P型埋入擴(kuò)散區(qū)域 204的底部的電場被充分緩和，耐壓也隨之增大。
下面，參照

柵電極211對W方向上的耐壓的影響。圖4 (a)表示將從P型主體區(qū)域206至P型埋入擴(kuò)散區(qū)域204的延長距 離X，固定在16fxm，并且從P型主體區(qū)域206至柵電極211的延長距 離Y，發(fā)生變化的情況下，延長距離Y，和W方向上的耐壓的關(guān)系。 如圖4(a)所示，W方向上的耐壓在延長距離Y，從與延長距離X， (16pm)相近的水平變大時大幅降低。理由是例如延長距離Y，為lnm 時，與上述相同，P型埋入擴(kuò)散區(qū)域204底部的電場得以充分緩和(圖 4(b))，而在柵電極211從P型主體區(qū)域206充分延長(Y，=20pm)， 并且滿足X》Y，時，P型埋入擴(kuò)散區(qū)域204的電場緩和效果降低。
從而，根據(jù)本發(fā)明的上述結(jié)構(gòu)，通過將從P型主體區(qū)域206至P 型埋入擴(kuò)散區(qū)域204的延長距離X，設(shè)計(jì)得大于L方向(圖2(a)中 的水平方向)上的從P型主體區(qū)域206至P型埋入擴(kuò)散區(qū)域204的延 長距離X(參照圖2(a))，能夠緩解P型埋入擴(kuò)散區(qū)域204底部(圖 3 (b)中的B)的電場，從而增大W方向上的耐壓。
另外，關(guān)于本發(fā)明的N型溝道LDMOS晶體管，在其漏-源電極 之間施加反偏壓時，如表示L方向(圖1中的L1-L2)上的電位分布 的圖2 (b)所示，漏側(cè)的柵邊緣(圖2 (b)中的A)的電場被P型 埋入擴(kuò)散區(qū)域204充分緩和，因此，在確保同樣的耐壓情況下，能夠 提高N型漂移區(qū)域207的濃度，從而降低導(dǎo)通電阻，改善耐壓和導(dǎo)通 抵抗之間折衷關(guān)系。
此外，在本發(fā)明的N型溝道LDMOS晶體管，從P型主體區(qū)域206 至P型埋入擴(kuò)散區(qū)域204的W方向上的延長距離X，大于(X》X) L 方向上的延長距離(圖2 (a)中的X)。
根據(jù)上述結(jié)構(gòu)，能夠設(shè)計(jì)成W方向上的耐壓高于L方向上的耐壓的結(jié)構(gòu)。即，通過適當(dāng)設(shè)定P型埋入擴(kuò)散區(qū)域204和柵極211的位 置關(guān)系，將決定LDMOS晶體管整體的耐壓的方向確定在L方向上， 則不用考慮W方向上的耐壓降低的問題。
另一方面，關(guān)于L方向上的耐壓，在漏-源電極之間施加反偏壓時， 如圖2 (b)所示，柵邊緣(圖2 (b)中的A)區(qū)域的電場被P型埋 入擴(kuò)散區(qū)域204充分緩和，在確保同樣的耐壓的情況下，能夠?qū)型 漂移領(lǐng)區(qū)域207設(shè)定成高濃度，因此能夠降低導(dǎo)通電阻。
從而，向漏區(qū)域210施加電涌等的過電壓、過電流時，雪崩擊穿 會在L方向上發(fā)生。這樣，例如在排列多個LDMOS晶體管的情況下， 能夠有效利用大的溝道寬度W，從而能夠大幅提高電涌耐性。
根據(jù)上述結(jié)構(gòu)，在LDMOS晶體管，能夠防止W方向上的耐壓低 下，并且能改善導(dǎo)通電阻和耐壓之間的折衷關(guān)系，進(jìn)而能夠增強(qiáng)對于 電涌等的過電壓、過電流的耐性。 (實(shí)施方式2)
以下，參照附圖對實(shí)施方式2的N型溝道LDMOS晶體管進(jìn)^f亍"i兌 明。關(guān)于那些在上述實(shí)施方式中已出現(xiàn)過的結(jié)構(gòu)要素，其參照符號與 上述相同。并且，省略與這些相同結(jié)構(gòu)要素相關(guān)的詳細(xì)說明。圖6是 實(shí)施方式2的N型溝道LDM0S晶體管的平面圖，圖7(a)是沿著圖 6中的Wl-W2方向的剖面概略圖。圖6所示的沿著Ll-L2方向的剖 面結(jié)構(gòu)與實(shí)施方式l中的N型溝道LDMOS晶體管的剖面結(jié)構(gòu)(圖2 (a))相同。另外，圖7 (b)表示(X，-Y，)和N型溝道LDMOS晶 體管的耐性的關(guān)系。
如圖6和圖7 ( a)所示，本實(shí)施方式的N型溝道LDMOS晶體管 與圖1所示實(shí)施方式1的不同之處在于在W方向(圖6中的Wl-W2) 上的柵電極211的從P型主體區(qū)域206的延長距離Y，比L方向(圖 6中的Ll-L2)上的柵電極211的從P型主體區(qū)域206的延長距離(圖 中的Y )小。
如圖7 ( b)所示，在固定了 W方向上的從P型主體區(qū)域206至 P型埋入擴(kuò)散區(qū)域204的延長距離X，的情況下，使柵電極211和P型 主體區(qū)域206分離，即，(X，-Y，)變小時，P型埋入擴(kuò)散區(qū)域204對 于電場緩和的影響變小，電場集中于P型埋入擴(kuò)散區(qū)域204的底部， 耐壓降低(圖4 (c)中的B)。因此，在本實(shí)施方式的N型溝道LDMOS晶體管，通過將W方 向(圖6中的Wl-W2)上的從P型主體區(qū)域206至柵電極211的延 長距離Y，設(shè)定得小于L方向(圖6中的Ll-L2)上的延長距離(圖 6中的Y),能夠進(jìn)一步提高W方向上的耐壓高于L方向上的耐壓的程度。
(實(shí)施方式3 )
在實(shí)施方式1和實(shí)施方式2的N型溝道LDMOS晶體管，對P型 埋入擴(kuò)散區(qū)域204和柵電極211之間的位置關(guān)系進(jìn)行了說明。在晶體 管不導(dǎo)通時，與柵電極211同樣，源區(qū)域的金屬配線213也被固定在 GND電位，因此，P型埋入擴(kuò)散區(qū)域204和源區(qū)域的金屬配線213的 位置關(guān)系也很重要。
在以下的實(shí)施方式3和實(shí)施方式4的N型溝道LDMOS晶體管， 對P型埋入擴(kuò)散區(qū)域204和設(shè)在源區(qū)域上的源區(qū)域金屬配線213的位 置關(guān)系進(jìn)行說明。
圖8是實(shí)施方式3的N型溝道LDMOS晶體管的平面圖，圖9(a) 和圖9 (b)是L方向(圖8中的Ll-L2)上的剖面概略圖，圖10 (a) 和圖10(b)是W方向(圖8中的Wl-W2)上的剖面概略圖。
本發(fā)明的N型溝道LDMOS晶體管，其特征在于用于緩和表面 電場的P型埋入擴(kuò)散區(qū)域204在W方向上離開P型主體區(qū)域206的 距離大于源區(qū)域的金屬配線213離開P型主體區(qū)域206的距離 (X》Y，，參照圖10 (a))。
如圖10(b)所示，由于P型埋入擴(kuò)散區(qū)域204在W方向上離開 P型主體區(qū)域206的距離大于源區(qū)域的金屬配線213離開P型主體區(qū) 域206的距離，因此能夠大幅緩和P型埋入擴(kuò)散區(qū)域204底部的電場 集中(圖4(c)中的B)。上述電場集中是現(xiàn)有技術(shù)的課題。
此外，本發(fā)明的N型溝道LDMOS晶體管，其特征還在于設(shè)計(jì) 成在W方向上P型埋入擴(kuò)散區(qū)域204離開P型主體區(qū)域206的延長 距離X，，大于在L方向上P型埋入擴(kuò)散區(qū)域204離開P型主體區(qū)域 206的延長距離(圖9 (a)中的X) (X》X)。
由此，能夠?qū)方向的耐壓設(shè)定得高于L方向上的耐壓。其結(jié) 果，LDMOS晶體管的耐壓被決定在L方向，不用考慮在W方向上發(fā) 生耐壓低下的問題。
19另 一 方面，關(guān)于L方向上的耐壓，在漏-源電才及之間施加反偏壓時， 如圖9 (b)所示，柵邊緣(圖9 (b)中的A)區(qū)域的電場被P型埋 入擴(kuò)散區(qū)域204充分緩和，在確保同樣的耐壓的情況下，能夠?qū)型 漂移區(qū)域207設(shè)定成高濃度，從而能夠降低導(dǎo)通電阻。
另外，在漏區(qū)域施加電涌等過電壓、過電流時，雪崩擊穿會先在 L方向上發(fā)生。因此，例如在排列多個LDMOS晶體管的情況下，能 夠有效利用大的溝道寬度W ，從而能夠大幅提高電涌耐性。
從而，根據(jù)本發(fā)明的LDMOS晶體管，能夠防止W方向上的耐壓 低下，并能改善導(dǎo)通電阻和耐壓之間的折衷關(guān)系，進(jìn)而能夠增強(qiáng)對于 電涌等的過電壓、過電流的耐性。 (實(shí)施方式4)
以下，參照附圖對實(shí)施方式4的N型溝道LDMOS晶體管進(jìn)行i^ 明。圖11是實(shí)施方式4的N型溝道LDMOS晶體管的平面圖，圖12 (a)是沿著圖11中的Wl-W2方向的剖面概略圖。閨11所示沿著 Ll-L2方向的剖面結(jié)構(gòu)與實(shí)施方式3的N型溝道LDMOS晶體管的剖 面結(jié)構(gòu)(圖2 (a))相同。另外，圖12 (b)表示(X，-Y，)和N型 溝道LDMOS晶體管的耐性的關(guān)系。
實(shí)施方式4如圖11和圖12 (a)所示，其與圖8所示的實(shí)施方式 3的N型溝道LDMOS晶體管的不同之處在于在W方向(圖11中 的Wl-W2)上的金屬配線213離開P型主體區(qū)域206的延長距離Y， 比L方向(圖11中的Ll-L2)上的金屬配線213離開P型主體區(qū)域 206的延長距離(圖中的Y)小。
如圖12 (b)所示，在固定了 W方向上的從P型主體區(qū)域206至 P型埋入擴(kuò)散區(qū)域204的延長距離X，的情況下，使金屬配線213和P 型主體區(qū)域206分離，即，使(X，-Y，)變小時，P型埋入擴(kuò)散區(qū)域 204對于電場緩和的影響變小，電場集中在P型埋入擴(kuò)散區(qū)域204的 底部，耐壓降低(圖4(c)中的B)。
因此，本實(shí)施方式的N型溝道LDMOS晶體管的特征在于將W 方向上的柵電極211離開P型主體區(qū)域206的延長距離Y，設(shè)定得小 于L方向(圖U中的Ll-L2)上的柵電極211離開P型主體區(qū)域206 的延長距離(圖中的Y)。其結(jié)果，能夠?qū)方向上的耐壓設(shè)定得高 于L方向上的耐壓。
20(實(shí)施方式5 )
以下，作為實(shí)施方式5，參照附圖對第1、實(shí)施方式2的N型溝 道LDMOS晶體管的制造方法進(jìn)行說明。
圖13 (a) 、 13 (b)和13 (c)是用于說明本發(fā)明的實(shí)施方式1、 2的N型溝道LDMOS晶體管的制造方法的概略圖。
如圖13(a)所示，為形成N型溝道LDMOS晶體管，先準(zhǔn)備P 型半導(dǎo)體基板201。向上述P型半導(dǎo)體基板201注入N型雜質(zhì)，通過 進(jìn)行高溫干燥(drive in)時產(chǎn)生的熱擴(kuò)散，在所希望的深度形成N型 擴(kuò)散區(qū)域202。作為N型雜質(zhì)例如可使用磷，注入能量例如在2MeV 以上，劑量1.0xl013cm—2以下。另外，例如使用能夠?qū)?yīng)于高能量注 入的厚膜的抗蝕劑，采用光刻技術(shù)等對注入?yún)^(qū)域進(jìn)行開口作業(yè)，形成 圖案，從而規(guī)定注入雜質(zhì)的區(qū)域。此外，在N型擴(kuò)散區(qū)域202表面的 一部分形成LOCOS酸化膜(圖13 (a)、圖13 (b)和13 (c)中陰 影線表示的部分)。
然后，如圖13(b)所示，通過注入例如硼等P型雜質(zhì)，形成P 型主體區(qū)域206。關(guān)于形成P型埋入擴(kuò)散區(qū)域204，例如在1MeV以 上的高能量注入條件下注入硼來實(shí)施。此時，P型擴(kuò)散區(qū)域204在W 方向延長，延長到相對 于此后形成的柵極211更遠(yuǎn)離P型主體區(qū)域206 的位置。并且，將W方向上的從P型主體區(qū)域206到P型擴(kuò)散區(qū)域 204的延長距離X，被設(shè)計(jì)得比L方向上的延長距離大(圖13 (c)中 的X)大(X》Y，、 X》X)。這些尺寸關(guān)系都可以通過抗蝕膜來規(guī)定。 另外，形成P型擴(kuò)散區(qū)域204，使其在P型主體區(qū)域206的底部側(cè)與 該P(yáng)型主體區(qū)域206相接觸。即，在N型擴(kuò)散區(qū)域202內(nèi)的P型半導(dǎo) 體基板201和P型主體區(qū)域206之間形成P型擴(kuò)散區(qū)域204，并且， 該P(yáng)型擴(kuò)散區(qū)域204與P型主體區(qū)域206相接觸。然后，在與P型主 體區(qū)域206相離的位置上，在例如300KeV以上的能量注入條件下注 入例如磷等N型雜質(zhì)，形成N型漂移區(qū)域207。形成該N型漂移區(qū)域 207的目的在于降低導(dǎo)通電阻，從而避免LDMOS晶體管耐壓下降。
然后，如圖13 (c)所示，在N型擴(kuò)散區(qū)域202的表面區(qū)域形成 柵絕緣膜(未圖示)，再形成柵電極211，該柵電極211橫跨P型主 體區(qū)域206的一部分和LOCOS酸化膜(陰影線部分)的一部分。該 柵電極211例如可通過以下方法形成使用CVD (Chemicl VaporDeposition:化學(xué)氣相沉積)法形成摻磷多晶硅膜，然后使用光刻技 術(shù)在上述形成的抗蝕層上形成圖形，再通過干性蝕刻技術(shù)等對上述多 晶硅膜進(jìn)行加工。
柵電極211按照以下方式形成。在實(shí)施方式1的N型溝道LDMOS 晶體管中，使W方向(圖1中的Wl-W2)上的柵電極211離開P型 主體區(qū)域206的延長距離Y，大于L方向上的柵電極211離開P型主 體區(qū)域206的延長距離(圖中的Y)。
然后，例如通過注入磷或者砷，形成N型源區(qū)域208和N型漏區(qū) 域210,與此同時，例如通過注入硼等形成P型主體4妾觸區(qū)域209。
然后，在此雖然未圖示，在表面上例如通過常壓CVD方法形成 酸化膜，通過回流(reflow)，減小表面段差。然后，在柵電極211、 N型漏區(qū)域210、 N型源區(qū)域208和P型主體接觸區(qū)域209上，分別 在上述酸化膜上進(jìn)行接觸蝕刻形成開口。進(jìn)而，還可以使用濺鍍方法 形成鋁膜，然后通過光刻和干性蝕刻形成圖案，形成金屬電極。 (實(shí)施方式6)
以下，作為實(shí)施方式6，參照附圖對實(shí)施方式3、 4的N型溝道 LDMOS晶體管的制造方法進(jìn)行說明。
圖14 (a) 、 14 (b) 、 14 (c)和14 (d)是用于說明本發(fā)明的實(shí) 施方式3、 4的N型溝道LDMOS晶體管的制造方法的概略圖。
圖14 (a)與上述實(shí)施方式5的圖13 (a)相同。
然后，如圖14(b)所示，通過注入例如硼等P型雜質(zhì)，形成P 型主體區(qū)域206。關(guān)于形成P型埋入擴(kuò)散區(qū)域204,例如在lMeV以 上的高能量注入條件下注入硼而實(shí)施。此時，P型埋入擴(kuò)散區(qū)域204 在W方向延長，延長到相對于此后形成的金屬配線213更遠(yuǎn)離P型 主體區(qū)域206的位置。并且，使得W方向上的P型擴(kuò)散區(qū)域204從P 型主體區(qū)域206離開的延長距離X，被設(shè)計(jì)成比L方向上的P型擴(kuò)散 區(qū)域204從P型主體區(qū)域206離開的延長距離(圖14 (c)中的X) 大(X》Y，、 X》X)。這些尺寸關(guān)系都可以通過抗蝕膜來規(guī)定。然后， 在與P型主體區(qū)域206相離的位置上，在例如3 OOKeV以上的能量注 入條件下注入例如磷等N型雜質(zhì)，形成N型漂移區(qū)域207。形成該N 型漂移區(qū)域207的目的在于降低導(dǎo)通電阻，從而避免LDMOS晶體管 耐壓下降。然后，如圖14(c)所示，在N型擴(kuò)散區(qū)域202的表面區(qū)域形成 柵絕緣膜(未圖示)，再形成柵電極211,該柵電極211橫跨P型主 體區(qū)域206的一部分和LOCOS酸化膜(陰影線部分)的一部分。該 柵電極211例如可通過以下方法形成使用CVD (Chemicl Vapor Deposition:化學(xué)氣相沉積)法形成摻磷多晶硅膜，然后使用光刻技 術(shù)在上述形成的抗蝕層上形成圖形，再通過干性蝕刻技術(shù)等對上述多 晶硅膜進(jìn)行加工。
然后，通過注入磷或者砷，形成N型源區(qū)域208、N型漏區(qū)域210。 與此同時，通過注入硼等形成P型主體沖妄觸區(qū)i或209。
然后，如圖14(d)所示，在表面上例如通過常壓CVD方法形成 酸化膜，通過回流減小表面革殳差。然后，在4冊電才及211、 N型漏區(qū)域 210、 N型源區(qū)域208和P型主體接觸區(qū)域209上，分別在上述酸化 膜上進(jìn)行接觸蝕刻，形成開口。此外，還可以例如使用濺鍍方法形成 鋁膜，然后通過光刻和千性蝕刻形成圖案，形成源電極208a、漏電極 210a和金屬配線213。另外，可在形成源電極208a和漏電極210a的 同時形成金屬配線213，也可先形成源電才及208a和漏電才及210a后形 成金屬配線213。
此時，按照以下方式形成源區(qū)域的金屬配線。在實(shí)施方式4的N 型溝道LDMOS晶體管中，使W方向(圖11中的Wl-W2)上的源區(qū) 域的金屬配線213離開P型主體區(qū)域206的延長距離Y'小于L方向 上的源區(qū)域的金屬配線213離開P型主體區(qū)域206的延長距離(圖14 (d)中的Y )。
另外，在上述各實(shí)施方式的半導(dǎo)體裝置及其制造方法，優(yōu)選是垂 直于源-漏方向的剖面上的上述第l導(dǎo)電型埋入擴(kuò)散區(qū)域離開上述第1 導(dǎo)電型主體區(qū)域的距離大于沿著源-漏方向的剖面上的上述第1導(dǎo)電 型埋入擴(kuò)散區(qū)域離開上述第l導(dǎo)電型主體區(qū)域的距離。
由此，在上述各實(shí)施方式的半導(dǎo)體裝置，能夠?qū)⒋怪庇谏鲜鲈?漏方向的耐壓設(shè)定得高于源-漏方向上的耐壓，因此，半導(dǎo)體裝置的耐 壓^皮決定在源-漏方向。從而，向漏區(qū)域施加電涌等的過電壓、過電流 時，在垂直于源-漏方向的方向上首先發(fā)生雪崩擊穿，因此能夠有效利 用大的溝道，增大電涌耐性。尤其是排列多個上述實(shí)施方式的半導(dǎo)體 裝置時，能夠有效利用大的溝道。源-漏方向的剖面上的上述柵電極的離開上述第1導(dǎo)電型主體區(qū) 域的距離小于沿著源-漏方向的剖面上的上述柵電極離開上述第1導(dǎo) 電型主體區(qū)域的距離。
由此，能夠防止在漏側(cè)的柵邊緣發(fā)生電場集中，能夠進(jìn)一步提高 半導(dǎo)體裝置的耐壓，改善導(dǎo)通電阻和耐壓之間的折衷關(guān)系，從而能夠 增大對于電涌等的過電壓、過電流的耐性。
此外，在上述各實(shí)施方式的半導(dǎo)體裝置及其制造方法優(yōu)選是，上 述第2導(dǎo)電型區(qū)域由擴(kuò)散區(qū)域或者外延層形成。
由此，可根據(jù)情況，以擴(kuò)散區(qū)域或者外延層形成第2導(dǎo)電型區(qū)域。 本發(fā)明能夠適用于半導(dǎo)體界面及其制造方法，尤其是，能夠用于
交換式調(diào)節(jié)器和各種驅(qū)動器、DC-DC轉(zhuǎn)換器等，適用于高功率/高耐
壓區(qū)域的器件用途。
權(quán)利要求
1.一種半導(dǎo)體裝置，包括第1導(dǎo)電型半導(dǎo)體基板、在上述半導(dǎo)體基板上形成的第2導(dǎo)電型區(qū)域、在上述第2導(dǎo)電型區(qū)域內(nèi)形成的第1導(dǎo)電型主體區(qū)域、在上述第2導(dǎo)電型區(qū)域內(nèi)、在上述第1導(dǎo)電型半導(dǎo)體基板和上述第1導(dǎo)電型主體區(qū)域之間與上述第1導(dǎo)電型主體區(qū)域相接觸而形成的第1導(dǎo)電型埋入擴(kuò)散區(qū)域、在上述第1導(dǎo)電型主體區(qū)域內(nèi)形成的第2導(dǎo)電型源區(qū)域和第1導(dǎo)電型主體接觸區(qū)域、在上述第2導(dǎo)電型區(qū)域內(nèi)的與上述第1導(dǎo)電型主體區(qū)域相離的位置上形成的第2導(dǎo)電型漂移區(qū)域、在上述第2導(dǎo)電型漂移區(qū)域內(nèi)形成的第2導(dǎo)電型漏區(qū)域、在上述第1導(dǎo)電型主體區(qū)域上形成的柵絕緣膜、以及在上述柵絕緣膜上形成的柵電極，在垂直于源-漏方向的剖面上，上述第1導(dǎo)電型埋入擴(kuò)散區(qū)域離開上述第1導(dǎo)電型主體區(qū)域的距離大于上述柵電極離開上述第1導(dǎo)電型主體區(qū)域的距離。
2. 根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于 垂直于源-漏方向的剖面上的上述第1導(dǎo)電型埋入擴(kuò)散區(qū)域離開上述第1導(dǎo)電型主體區(qū)域的距離大于沿著源-漏方向的剖面上的上述 第1導(dǎo)電型埋入擴(kuò)散區(qū)域離開上述第1導(dǎo)電型主體區(qū)域的距離。
3. 根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于 垂直于源-漏方向的剖面上的上述柵電極的離開上述第1導(dǎo)電型主體區(qū)域的距離小于沿著源-漏方向的剖面上的上述柵電極離開上述 第1導(dǎo)電型主體區(qū)域的距離。
4. 根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于 上述第2導(dǎo)電型區(qū)域由擴(kuò)散區(qū)域或者外延層形成。
5. —種半導(dǎo)體裝置，包括第1導(dǎo)電型半導(dǎo)體基板、 在上述半導(dǎo)體基板上形成的第2導(dǎo)電型區(qū)域、 在上述第2導(dǎo)電型區(qū)域內(nèi)形成的第1導(dǎo)電型主體區(qū)域、 在上述第2導(dǎo)電型區(qū)域內(nèi)的、在上述第1導(dǎo)電型半導(dǎo)體基板和上述主體區(qū)域之間與上述主體區(qū)域相接觸而形成的第1導(dǎo)電型埋入擴(kuò)散區(qū)域、在上述主體區(qū)域內(nèi)形成的第2導(dǎo)電型源區(qū)域和第1導(dǎo)電型主體接 觸區(qū)域、在上述源區(qū)域上形成且與上述第2導(dǎo)電型源區(qū)域的源電極電連接 的金屬配線、在上述第2導(dǎo)電型區(qū)域內(nèi)的與上述第1導(dǎo)電型主體區(qū)域相離的位 置上形成的第2導(dǎo)電型漂移區(qū)域、在上述第2導(dǎo)電型漂移區(qū)域內(nèi)形成的第2導(dǎo)電型漏區(qū)域、 在上述主體區(qū)域上形成的柵絕緣膜、 在上述柵絕緣膜上形成的柵電極，在垂直于源-漏方向的剖面上，上述第1導(dǎo)電型埋入擴(kuò)散區(qū)域離開 上述第1導(dǎo)電型主體區(qū)域的距離大于上述金屬配線離開上述第1導(dǎo)電 型主體區(qū)域的距離。
6. 根據(jù)權(quán)利要求5所述的半導(dǎo)體裝置，其特征在于 垂直于源-漏方向的剖面上的上述第1導(dǎo)電型埋入擴(kuò)散區(qū)域離開上述第1導(dǎo)電型主體區(qū)域的距離大于沿著源-漏方向的剖面上的上述 第1導(dǎo)電型埋入擴(kuò)散區(qū)域離開上述第1導(dǎo)電型主體區(qū)域的距離。
7. 根據(jù)權(quán)利要求5所述的半導(dǎo)體裝置，其特征在于 垂直于源-漏方向的剖面上的上述金屬配線的離開上述第1導(dǎo)電型主體區(qū)域的距離小于沿著源-漏方向的剖面上的上述金屬配線離開 上述第l導(dǎo)電型主體區(qū)域的距離。
8. 根據(jù)權(quán)利要求5所述的半導(dǎo)體裝置，其特征在于 上述第2導(dǎo)電型區(qū)域由擴(kuò)散區(qū)域或者外延層形成。
9. 一種半導(dǎo)體裝置制造方法，包括準(zhǔn)備第1導(dǎo)電型半導(dǎo)體基板 的工序、在上述第1導(dǎo)電型半導(dǎo)體基板上形成第2導(dǎo)電型區(qū)域的工序、 在上述第2導(dǎo)電型區(qū)域內(nèi)形成第1導(dǎo)電型主體區(qū)域的工序、 在上述第2導(dǎo)電型區(qū)域內(nèi)的、在上述第1導(dǎo)電型半導(dǎo)體基板和上述第1導(dǎo)電型主體區(qū)域之間與上述第1導(dǎo)電型主體區(qū)域相接觸而形成第1導(dǎo)電型埋入擴(kuò)散區(qū)域的工序、在上述主體區(qū)域內(nèi)形成第2導(dǎo)電型源區(qū)域和第1導(dǎo)電型主體接觸區(qū)域的工序、在上述第2導(dǎo)電型區(qū)域內(nèi)的與上述第1導(dǎo)電型主體區(qū)域相離的位 置上形成第2導(dǎo)電型漂移區(qū)域的工序、在上述第2導(dǎo)電型漂移區(qū)域內(nèi)形成第2導(dǎo)電型漏區(qū)域的工序、 在上述第1導(dǎo)電型主體區(qū)域上形成柵絕緣膜的工序、 在上述柵絕緣膜上形成柵電極的工序，其中，在垂直于源-漏方向的剖面上，上述第l導(dǎo)電型埋入擴(kuò)散區(qū) 域離開上述第1導(dǎo)電型主體區(qū)域的距離大于上述柵電極離開上述第1 導(dǎo)電型主體區(qū)域的距離。
10. 根據(jù)權(quán)利要求9所述的半導(dǎo)體裝置制造方法，其特征在于 垂直于源-漏方向的剖面上的上述第1導(dǎo)電型埋入擴(kuò)散區(qū)域離開上述第1導(dǎo)電型主體區(qū)域的距離大于沿著源-漏方向的剖面上的上述 第1導(dǎo)電型埋入擴(kuò)散區(qū)域離開上述第1導(dǎo)電型主體區(qū)域的距離。
11. 根據(jù)權(quán)利要求9所述的半導(dǎo)體裝置制造方法，其特征在于 垂直于源-漏方向的剖面上的上述柵電極的離開上述第1導(dǎo)電型主體區(qū)域的距離小于沿著源-漏方向的剖面上的上述柵電極離開上述 第1導(dǎo)電型主體區(qū)域的距離。
12. 根據(jù)權(quán)利要求9所述的半導(dǎo)體裝置制造方法，其特征在于 上述第2導(dǎo)電型區(qū)域由擴(kuò)散區(qū)域或者外延層形成。
13. —種半導(dǎo)體裝置制造方法，包括準(zhǔn)備第1導(dǎo)電型半導(dǎo)體基板 的工序、在上述第1導(dǎo)電型半導(dǎo)體基板上形成第2導(dǎo)電型區(qū)域的工序、 在上述第2導(dǎo)電型區(qū)域內(nèi)形成第1導(dǎo)電型主體區(qū)域的工序、 在上述第2導(dǎo)電型區(qū)域內(nèi)的、在上述第1導(dǎo)電型半導(dǎo)體基板和上述第1導(dǎo)電型主體區(qū)域之間與上述主體區(qū)域相接觸而形成第l導(dǎo)電型埋入擴(kuò)散區(qū)域的工序、在上述第1導(dǎo)電型主體區(qū)域內(nèi)形成第2導(dǎo)電型源區(qū)域和第1導(dǎo)電型主體接觸區(qū)域的工序、在上述源區(qū)域上形成與上述源區(qū)域的源電極電連接的金屬配線的工序、在上述第2導(dǎo)電型區(qū)域內(nèi)的、與上迷第1導(dǎo)電型主體區(qū)域相離的 位置上形成第2導(dǎo)電型漂移區(qū)域的工序、在上述第2導(dǎo)電型漂移區(qū)域內(nèi)形成第2導(dǎo)電型漏區(qū)域的工序、在上述第1導(dǎo)電型主體區(qū)域上形成柵絕緣膜的工序、 在上述柵絕緣膜上形成柵電極的工序，其中在垂直于源-漏方向的剖面上，上述第l導(dǎo)電型埋入擴(kuò)散區(qū) 域離開上述第1導(dǎo)電型主體區(qū)域的距離大于上述金屬配線離開上述第 1導(dǎo)電型主體區(qū)域的距離。
14. 根據(jù)權(quán)利要求13所述的半導(dǎo)體裝置制造方法，其特征在于 垂直于源-漏方向的剖面上的上述第1導(dǎo)電型埋入擴(kuò)散區(qū)域離開上述第1導(dǎo)電型主體區(qū)域的距離大于沿著源-漏方向的剖面上的上述 第1導(dǎo)電型埋入擴(kuò)散區(qū)域離開上述第l導(dǎo)電型主體區(qū)域的距離。
15. 根據(jù)權(quán)利要求13所述的半導(dǎo)體裝置制造方法，其特征在于 垂直于源-漏方向的剖面上的上述金屬配線的離開上述第1導(dǎo)電型主體區(qū)域的距離小于沿著源-漏方向的剖面上的上述金屬配線離開 上述第l導(dǎo)電型主體區(qū)域的距離。
16. 根據(jù)權(quán)利要求13所述的半導(dǎo)體裝置制造方法，其特征在于 上述第2導(dǎo)電型區(qū)域由擴(kuò)散區(qū)域或者外延層形成。
全文摘要
本發(fā)明提供一種能夠防止垂直于源-漏方向上的耐壓低下的、能夠增大對于過電壓、過電流的耐性的半導(dǎo)體裝置及其制造方法。本發(fā)明的半導(dǎo)體裝置包括P型半導(dǎo)體基板(201)、N型擴(kuò)散區(qū)域(202)、在N型擴(kuò)散區(qū)域(202)內(nèi)形成的P型主體區(qū)域(206)、在N型擴(kuò)散區(qū)域(202)內(nèi)形成的P型埋入擴(kuò)散區(qū)域(204)、在P型主體區(qū)域(206)內(nèi)形成的N型源區(qū)域(208)和P型主體接觸區(qū)域(209)、在N型擴(kuò)散區(qū)域(202)內(nèi)形成的N型漂移區(qū)域(207)、在N型漏區(qū)域(207)內(nèi)形成的N型漏區(qū)域(210)、在P型主體區(qū)域(206)上形成的柵絕緣膜和在該柵絕緣膜上形成的柵電極(211)，在垂直于源-漏方向的剖面上，P型埋入擴(kuò)散區(qū)域(204)離開P型主體區(qū)域(206)的距離大于柵電極(211)離開P型主體區(qū)域(206)的距離。
文檔編號H01L21/336GK101677109SQ20091017316
公開日2010年3月24日 申請日期2009年9月14日 優(yōu)先權(quán)日2008年9月17日
發(fā)明者一條尚生 申請人:夏普株式會社