專利名稱：一種溝槽mosfet的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體功率器件的單元結(jié)構(gòu)和器件構(gòu)造及工藝制造方法。特別涉 及一種具有改進的雪崩擊穿特性的溝槽MOSFET (金屬氧化物半導(dǎo)體場效應(yīng)晶體管)的結(jié)構(gòu) 及其利用三層掩模板的制造方法。
背景技術(shù)：
美國專利公開號US. 6，888，196公開了一種溝槽MOSFET的結(jié)構(gòu)及制造方法，如圖 IA所示。該溝槽MOSFET的結(jié)構(gòu)包括N+導(dǎo)電類型的襯底100 ；N導(dǎo)電類型的外延層102 ；多 個溝槽柵105 ；P導(dǎo)電類型的體區(qū)103以及N+導(dǎo)電類型的源區(qū)104。其中，源區(qū)104是經(jīng)源 區(qū)掩模板定義后，由離子注入和隨后的擴散形成，如圖IB所示。因此，源區(qū)104在沿著外延 層102表面的方向上具有相同的摻雜濃度和相同的結(jié)深(如圖IA中Ds所示)，這會導(dǎo)致在 UIS(Unclampedlnductance Switching)測試中產(chǎn)生失效點，如圖IC所示。該圖為圖IA中 所示的溝槽MOSFET單元結(jié)構(gòu)的源區(qū)104和溝槽源體接觸區(qū)106的俯視圖，Rbe為溝槽源體接 觸區(qū)106到單元拐角處的電阻，Rbe為溝槽源體接觸區(qū)106到單元邊緣處的電阻。由于溝槽 源體接觸區(qū)106到單元拐角處的距離大于其到單元邊緣處的距離，因而Rb。的阻值大于Rbe 的阻值，這就會導(dǎo)致在UIS測試中在單元拐角處產(chǎn)生失效點。另一方面，在封閉單元結(jié)構(gòu)的拐角處會寄生NPN雙極性晶體管，如圖IA所示。當 存在外加電壓的時候，該NPN雙極性晶體管很容易導(dǎo)通，從而使得器件的雪崩擊穿特性進
一步變差。
發(fā)明內(nèi)容
本發(fā)明克服了現(xiàn)有技術(shù)中存在的一些缺點，提供了一種改進了的溝槽MOSFET結(jié) 構(gòu)，從而提高了溝槽MOSFET器件的雪崩擊穿特性。根據(jù)本發(fā)明的實施例，提供了一種溝槽MOSFET器件，包括(a)第一導(dǎo)電類型的襯底；(b)襯底上的第一導(dǎo)電類型的外延層，該外延層的多數(shù)載流子濃度低于襯底；(c)在所述外延層中的多個溝槽，包括位于有源區(qū)的多個第一溝槽和至少一個第 二溝槽，該第二溝槽用于形成與柵金屬相連的溝槽柵；(d)第一絕緣層，例如氧化物層，襯于所述溝槽中；(e)導(dǎo)電區(qū)域，例如多晶硅區(qū)域，位于靠近第一絕緣層的所述溝槽中；(f)第二導(dǎo)電類型的體區(qū)，該體區(qū)位于所述外延層的上部分；(g)第一導(dǎo)電類型的源區(qū)，該源區(qū)位于所述體區(qū)的上部分，與所述溝槽相鄰，該源 區(qū)的多數(shù)載流子濃度高于所述外延層，且其濃度沿所述外延層表面從源體接觸溝槽向溝道 區(qū)呈現(xiàn)高斯分布，該源區(qū)的結(jié)深從源體接觸溝槽向溝道區(qū)逐漸變淺。(h)第二絕緣層，位于所述外延層表面之上；(i)溝槽源體接觸區(qū)，形成于所述源體接觸溝槽中，穿過所述第二絕緣層、所述源區(qū)，并延伸如所述體區(qū)，用以將所述源區(qū)、所述體區(qū)連接至柵金屬；(j)溝槽柵接觸區(qū)，形成于柵接觸溝槽中，穿過所述第二絕緣層并延伸入所述第二 溝槽中的導(dǎo)電區(qū)域。在一些優(yōu)選的實施例中，所述溝槽MOSFET中源體接觸溝槽的側(cè)壁垂直于所述外 延層的表面。在一些優(yōu)選的實施例中，所述溝槽MOSFET中源體接觸溝槽的側(cè)壁位于所述體區(qū) 的部分與相鄰的外延層表面之間的夾角大于90度。在一些優(yōu)選的實施例中所述溝槽MOSFET中源體接觸溝槽的側(cè)壁位于所述源區(qū)和 所述體區(qū)的部分與相鄰的外延層表面之間的夾角大于90度。在一些優(yōu)選的實施例中，所述源體接觸溝槽內(nèi)襯有一層勢壘層，并在該勢壘層上 填充以金屬，例如鎢插塞或者源區(qū)金屬。在一些優(yōu)選的實施例中，所述溝槽MOSFET包括終端區(qū)，例如由多個懸浮溝槽環(huán) (floating trench ring)構(gòu)成的終端區(qū)。在一些優(yōu)選的實施例中，所述溝槽MOSFET優(yōu)選地包括第二導(dǎo)電類型的體接觸區(qū)， 該體接觸區(qū)位于體區(qū)內(nèi)，且多數(shù)載流子濃度高于所述體區(qū)。更優(yōu)選地，該體接觸區(qū)包圍所述 源體接觸溝槽的底部。在一些優(yōu)選的實施例中，所述第二絕緣層包括未摻雜的SRO層和其上的BPSG層或 PSG層。更優(yōu)選地，所述溝槽源體接觸區(qū)和所述溝槽柵接觸區(qū)上方的BPSG或PSG層中的寬 度大于BPSG或PSG層以下的寬度。在一些優(yōu)選的實施例中，所述第一絕緣層在各個溝槽中沿溝槽側(cè)壁的厚度小于或 等于沿溝槽底部的厚度。根據(jù)本發(fā)明的另一個方面，提供了一種形成溝槽MOSFET器件的方法，該方法包 括(a)提供第一導(dǎo)電類型的襯底；(b)在所述襯底上形成第一導(dǎo)電類型的外延層，該外延層的多數(shù)載流子濃度低于 所述襯底；(c)在所述外延層上提供第一層掩模板并刻蝕該外延層，形成位于有源區(qū)的多個 第一溝槽、位于柵金屬下方的第二溝槽和位于終端區(qū)的多個第三溝槽，所述溝槽中襯有第 一絕緣層并填充導(dǎo)電區(qū)域，所述導(dǎo)電區(qū)域靠近第一絕緣層；(d)在所述外延層的上部分形成第二導(dǎo)電類型的體區(qū)；(e)在所述外延層之上形成第二絕緣層并在該第二絕緣層之上提供第二層掩模 板，利用該第二層掩模板定義的源體接觸溝槽和柵接觸溝槽，將所述接觸溝槽分別刻蝕至 外延層的上表面；(f)在所述體區(qū)上部分形成第一導(dǎo)電類型的源區(qū)，包括通過所述接觸溝槽進行源 區(qū)多數(shù)載流子的離子注入和擴散，該源區(qū)的多數(shù)載流子濃度高于所述外延層，且其濃度沿 所述外延層表面從源體接觸溝槽向溝道區(qū)呈現(xiàn)高斯分布，該源區(qū)的結(jié)深從源體接觸溝槽向 溝道區(qū)逐漸變淺；和(g)將所述源體接觸溝槽刻蝕至穿過所述源區(qū)，并延伸入所述體區(qū)，將所述柵接觸 溝槽刻蝕至延伸入所述第二溝槽中的導(dǎo)電區(qū)域；
(h)形成溝槽源體接觸區(qū)和溝槽柵接觸區(qū)；(i)在所述第二絕緣層以及所述溝槽源體接觸區(qū)和溝槽柵接觸區(qū)上方提供金屬 層，并利用第三層掩模板分別形成源金屬層和柵金屬層。在一些優(yōu)選的實施例中，所述第一絕緣層優(yōu)選地為氧化物層，而且形成氧化物的 步驟優(yōu)選地包括干氧氧化。在一些優(yōu)選的實施例中，在溝槽中提供所述導(dǎo)電區(qū)域的步驟包括淀積摻雜的多晶 硅層和隨后刻蝕該摻雜的多晶硅層。在一些優(yōu)選的實施例中，形成所述體區(qū)的步驟包括向所述外延層中注入和擴散第 二導(dǎo)電類型的摻雜劑。在一些優(yōu)選的實施例中，源區(qū)多數(shù)載流子的注入和擴散的步驟包括使源區(qū)多數(shù)載 流子擴散至正好到達單元邊緣處。在一些優(yōu)選的實施例中，源區(qū)多數(shù)載流子的注入和擴散的步驟包括使源區(qū)多數(shù)載 流子到達單元邊緣后繼續(xù)進行，來達到器件的雪崩擊穿特性和Rds之間的優(yōu)化。在一些優(yōu)選的實施例中，形成所述源區(qū)的步驟優(yōu)選地包括在離子注入之前在所述 第二絕緣層的上表面和所述接觸溝槽的內(nèi)表面淀積一層屏蔽氧化物層，其厚度優(yōu)選地為 300A。在一些優(yōu)選的實施例中，還包括在形成所述溝槽源體接觸區(qū)和溝槽柵接觸區(qū)之 前，利用在淡HF環(huán)境中使用濕法刻蝕使得接觸溝槽位于BPSG或PSG層中的寬度增大 300 A~2000 A。本發(fā)明的一個優(yōu)點是，源區(qū)是通過對接觸溝槽的開口處進行離子注入和擴散形 成，使得源區(qū)的摻雜濃度沿著所述外延層的表面從接觸溝槽到溝道區(qū)域呈現(xiàn)高斯分布，并 且源區(qū)的結(jié)深從接觸溝槽到溝道區(qū)域逐漸變淺，與現(xiàn)有技術(shù)相比，用本發(fā)明的方法得到的 結(jié)構(gòu)電阻更小。本發(fā)明的另一個優(yōu)點是，在一些優(yōu)選的實施例中，源區(qū)多數(shù)載流子的擴散正好到 達單元邊緣處，如圖2B中俯視圖所示。圖中虛線包圍區(qū)域為第一導(dǎo)電類型的源區(qū)，其摻雜 濃度不小于lX1019cnT3。在單元拐角處第一導(dǎo)電類型的區(qū)域，由于高斯分布該區(qū)域的摻雜 濃度小于lX1019cnT3。因此，所述單元拐角處第一導(dǎo)電類型的區(qū)域的源區(qū)鎮(zhèn)流電阻(Source Ballast Resistance)將降低寄生雙極性晶體管發(fā)射極的注入效率，使得寄生管不易開啟， 從而避免了 UIS測試中失效點的出現(xiàn)，提高了器件的雪崩擊穿特性。本發(fā)明的另一個優(yōu)點是，在一些優(yōu)選的實施例中，源區(qū)多數(shù)載流子擴散至單元邊 緣處后進行進一步擴散，如圖2C中俯視圖所示。采用這種方法，單元拐角處第一導(dǎo)電類型 的區(qū)域面積減小，使得源區(qū)電阻減小，因而器件的Rds進一步減小。同時，雖然，源區(qū)電阻的 減小使得耐壓有所減小，但是這種方法可以在器件的Rds和器件的雪崩擊穿特性之間達到 優(yōu)化。本發(fā)明的另一個優(yōu)點是，在一些優(yōu)選的實施例中，所述溝槽MOSFET包括第二絕緣 層，例如未摻雜的SRO層和其上一層BPSG或PSG層。當形成溝槽接觸區(qū)時，接觸溝槽在所 述BPSG或PSG中的寬度比在SRO中的寬度大，這種接觸溝槽結(jié)構(gòu)擴大了源體溝槽接觸區(qū)與 源區(qū)金屬(柵溝槽接觸區(qū)與柵金屬層)之間的接觸面積，從而使得金屬接觸特性進一步提高。
本發(fā)明的另一個優(yōu)點是，在一些優(yōu)選的實施例中，所述接觸溝槽內(nèi)直接填充以用 以形成源金屬層或柵金屬層的金屬，這種結(jié)構(gòu)一方面提高了溝槽接觸區(qū)與金屬層的接觸特 性，另一方面降低了制造成本。本發(fā)明的另一個優(yōu)點是，在一些優(yōu)選的實施例中，所述源體接觸溝槽區(qū)在體區(qū)內(nèi) 的部分其側(cè)壁與相鄰的外延層表面之間的夾角大于90度，這種傾斜的側(cè)墻結(jié)構(gòu)擴大了源 體溝槽接觸區(qū)于體接觸區(qū)的接觸面積，從而進一步降低了體區(qū)與源體溝槽接觸區(qū)之間的接 觸電阻。本發(fā)明的另一個優(yōu)點是，在一些優(yōu)選實施例中，工藝制造的過程僅僅需要使用三 次掩模板，分別為柵溝槽掩模板、接觸溝槽掩模板、金屬層掩模板，這大大節(jié)省了制造成本。本發(fā)明的這些和其他實施方式的優(yōu)點將通過下面結(jié)合附圖的詳細說明和所附權(quán) 利要求書，使得本領(lǐng)域的普通技術(shù)人員明了。
圖IA示出了現(xiàn)有技術(shù)中的溝槽MOSFET器件單元的剖視圖；圖IB示出了現(xiàn)有技術(shù)中的溝槽MOSFET器件單元中源區(qū)形成的剖視圖；圖IC示出了現(xiàn)有技術(shù)中的溝槽MOSFET器件單元中源區(qū)和源體接觸區(qū)的俯視圖；圖2A示出了根據(jù)本發(fā)明的實施例的溝槽MOSFET器件單元中源區(qū)形成的剖視圖；圖2B示出了根據(jù)本發(fā)明的實施例的溝槽MOSFET器件單元中源區(qū)和源體接觸區(qū)的 俯視圖；圖2C示出了根據(jù)本發(fā)明的另外的實施例的溝槽MOSFET器件單元中源區(qū)和源體接 觸區(qū)的俯視圖；圖3A示出了根據(jù)本發(fā)明的一個優(yōu)選實施例的溝槽MOSFET器件單元的剖視圖，該 剖視圖也示出了圖2A的X1-X/剖面；圖3B示出了溝槽接觸區(qū)和溝道區(qū)到外延層表面的距離和多數(shù)載流子摻雜濃度之 間的曲線關(guān)系；圖3C示出了圖3A所示溝槽MOSFET器件單元的另外一個剖視圖，該剖視圖也示出 了圖2A的X2-X2'剖面；圖4示出了根據(jù)本發(fā)明的另一個優(yōu)選實施例的溝槽MOSFET器件單元的剖視圖；圖5示出了根據(jù)本發(fā)明的另一個優(yōu)選實施例的溝槽MOSFET器件單元的剖視圖；圖6示出了根據(jù)本發(fā)明的另一個優(yōu)選實施例的溝槽MOSFET器件單元的剖視圖。圖7A示出了根據(jù)本發(fā)明的一些實施例的具有封閉單元結(jié)構(gòu)的溝槽MOSFET器件單 元的俯視圖；圖7B示出了根據(jù)本發(fā)明的另一些實施例的具有帶狀單元結(jié)構(gòu)的溝槽MOSFET器件 單元的俯視圖；圖8示出了根據(jù)本發(fā)明的一些實施例的具有懸浮溝槽環(huán)作為終端區(qū)的溝槽 MOSFET器件單元的剖視圖；圖9A到9D示出了圖8中溝槽MOSFET器件單元制造方法的剖視圖。
具體實施例方式下面參照附圖更詳細地說明本發(fā)明，其中示出了本發(fā)明的優(yōu)選實施例。本發(fā)明可 以，但是以不同的方式體現(xiàn)，但是不應(yīng)該局限于在此所述的實施例。例如，這里的說明更多 地引用N溝道的溝槽M0SFET，但是很明顯其他器件也是可能的。參照圖3A示出的本發(fā)明的一個優(yōu)選實施例。該圖同時也示出了圖2B或圖2C所示 俯視圖的X1-X1'方向的剖視圖。根據(jù)該優(yōu)選實施例的溝槽MOSFET中，N型外延層301形成于 N+襯底300之上，形成在所述外延層里的溝槽內(nèi)襯有柵極氧化物320并填充了摻雜的多晶硅 形成溝槽柵311。P型體區(qū)304形成于所述外延層中，并位于每兩個相鄰的溝槽柵之間。N+型源區(qū)308形成于靠近所述體區(qū)表面的部分，其多數(shù)載流子的濃度沿外延層表 面方向，從溝槽源體接觸區(qū)(trench source-bodycontact) 314向溝道區(qū)呈現(xiàn)高斯分布，且 其結(jié)深從溝槽源體接觸區(qū)314向溝道區(qū)逐漸變淺。所述溝槽源體接觸區(qū)314中于襯有Ti/ TiN或Co/TiN勢壘層313的源體接觸溝槽內(nèi)填充以鎢插塞，并且該源體接觸溝槽的側(cè)壁垂 直于所述外延層的表面。所述溝槽源體接觸區(qū)穿過了(1)由未摻雜的BPSG層330-2和未 摻雜的SRO層330-1構(gòu)成的絕緣層；(2)所述源區(qū)308，并且延伸入所述體區(qū)312。從這個 剖視圖來看，所述源體接觸區(qū)314在BPSG層330-2中的寬度大于該BPSG層以下部分的寬 度，這樣會提高源體接觸區(qū)314與源金屬層340的接觸特性。在所述體區(qū)304內(nèi)，形成了一個P+型體接觸區(qū)312包圍所述源體接觸區(qū)314的底 部，該體接觸區(qū)312的作用是減小所述源體接觸區(qū)314與所述體區(qū)304之間的接觸電阻。在BPSG層330-2和所述源體接觸區(qū)314的開口處上面，覆蓋了一層Ti層308以 減小其上的源金屬層340和所述源體接觸區(qū)314之間的接觸電阻。漏金屬層390覆蓋在所 述襯底300的下表面。圖3B示出了圖3A中溝槽MOSFET的溝槽源體接觸區(qū)和溝道區(qū)到外延層表面的距 離和多數(shù)載流子摻雜濃度之間的曲線關(guān)系。其中N+代表N+型源區(qū)308，P代表P型體區(qū) 304，P+代表P+型體接觸區(qū)312。圖3C示出了圖2B或圖2C中的俯視圖沿X2-X2'方向的 剖視圖。在單元拐角處，N區(qū)域328多數(shù)載流子的濃度低于N+源區(qū)308，相對于現(xiàn)有技術(shù)而 言，耐壓增大，從而進一步提高了溝槽MOSFET的雪崩擊穿特性。參照圖4示出的本發(fā)明的另外一個優(yōu)選實施例。該圖同時也示出了圖2B和圖2C 所示俯視圖沿X1-X1'方向的另外一種剖視圖。與圖3A所示溝槽MOSFET的不同之處在于， 圖4所示溝槽MOSFET中所述溝槽源體接觸區(qū)的側(cè)壁在位于所述BPSG層330-2、所述SRO層 330-1和所述源區(qū)308中的部分垂直于所述外延層的表面，而在所述體區(qū)304中的部分與相 鄰的外延層表面之間的夾角大于90度。通過采用這樣的傾斜側(cè)墻結(jié)構(gòu)，增大了所述體接觸 區(qū)312和所述溝槽源體接觸區(qū)的接觸面積，從而進一步降低了所述溝槽源體接觸區(qū)與所述 體區(qū)之間的接觸電阻，提高了雪崩擊穿特性。參照圖5示出的本發(fā)明的另外一個優(yōu)選實施例。該圖同時也示出了圖2B和圖2C 所示俯視圖沿X1-X1'方向的另外一種剖視圖。與圖3A所示溝槽MOSFET的不同之處在于， 圖5所示溝槽MOSFET中所述勢壘層313襯于源體接觸溝槽之中，并且覆蓋在絕緣層330-2 的上表面。在所述勢壘層上直接淀積源金屬，形成溝槽源體接觸區(qū)和源金屬層。通過采用 這樣的結(jié)構(gòu)提高了源金屬層和所述溝槽源體接觸區(qū)之間的接觸特性。參照圖6示出的本發(fā)明的另外一個優(yōu)選實施例。該圖同時也示出了圖2B和圖2C所示俯視圖沿X1-X1'方向的另外一種剖視圖。與圖4所示溝槽MOSFET的不同之處在于，圖 6所示溝槽MOSFET中所述勢壘層313襯于源體接觸溝槽之中，并且覆蓋在絕緣層330-2的 上表面。在所述勢壘層上直接淀積源金屬，形成溝槽源體接觸區(qū)和源金屬層。通過采用這 樣的結(jié)構(gòu)提高了源金屬層和所述溝槽源體接觸區(qū)之間的接觸特性。參照圖7A示出的根據(jù)本發(fā)明的一些優(yōu)選實施例的俯視圖。如該圖所示的溝槽 MOSFET具有由多個懸浮溝槽環(huán)構(gòu)成的終端區(qū)，并且該溝槽MOSFET的單元結(jié)構(gòu)為封閉單元 結(jié)構(gòu)。參照圖7B示出的根據(jù)本發(fā)明的一些優(yōu)選實施例的俯視圖。如該圖所示的溝槽 MOSFET具有由多個懸浮溝槽環(huán)構(gòu)成的終端區(qū)，并且該溝槽MOSFET的單元結(jié)構(gòu)為帶狀單元 結(jié)構(gòu)。圖8示出了圖7A或圖7B沿A-B-C-D方向的剖視圖。圖中所示溝槽MOSFET的有 源區(qū)采用的是圖3A的結(jié)構(gòu)。終端區(qū)為多個懸浮溝槽環(huán)311-2。在所述有源區(qū)和所述終端區(qū) 之間，一個較寬的溝槽柵311-1通過溝槽柵接觸區(qū)315與柵金屬340-1相連。圖9A-9D示出了形成圖8中所示溝槽MOSFET的工藝步驟。在圖9A中，首先在N+ 襯底300上生長N型外延層301。然后在該外延層上表面形成第一層掩模板(未示出)來定 義多個溝槽，并刻蝕這些溝槽分別形成多個位于有源區(qū)的第一溝槽、至少一個位于柵金屬 之下的較寬的第二溝槽和多個位于終端區(qū)的第三溝槽。其中，刻蝕的方法優(yōu)選地為干法硅 刻蝕。之后，生長一層犧牲氧化層(未示出)，并通過去除該犧牲氧化層來消除可能引入的 缺陷。接著在所有溝槽的內(nèi)表面淀積一層氧化層作為柵氧化層320，并在該柵氧化層上淀積 摻雜的多晶硅，隨后進行回刻(etch back)或者CMP (ChemicalMechanical Polishing)去 除多余的多晶硅，形成該溝槽MOSFET有源區(qū)的溝槽柵311，用以連接?xùn)沤饘俚臏喜蹡?11-1 以及終端區(qū)的溝槽環(huán)311-2。之后，對外延層進行P型離子注入和擴散，形成體區(qū)304。在圖9B中，在所述外延層的上表面依次淀積一層未摻雜的SR0330-1和一層未摻 雜的BPSG或PSG 330-2。隨后在330-2層上形成第二層掩模板(未示出)來定義多個接觸 溝槽，并刻蝕這些接觸溝槽到達所述外延層的上表面。移去所述第二層掩模板后，在330-2 層的上表面和接觸溝槽的內(nèi)表面生長一層氧化物屏蔽層380，該氧化物屏蔽層的厚度優(yōu)選 地為約300 A。之后，在所述氧化物屏蔽層上方進行N型離子注入，在體區(qū)內(nèi)接觸溝槽的開 口處形成N+源區(qū)308，并通過之后的擴散，使得該源區(qū)多數(shù)載流子的濃度沿外延層表面，從 接觸溝槽的開口處向溝道區(qū)呈現(xiàn)高斯分布，且該源區(qū)的結(jié)深從接觸溝槽的開口處向溝道區(qū) 逐漸變淺。在圖9C中，氧化物屏蔽層308被移除，方法優(yōu)選地為干法氧化物刻蝕。之后，對接 觸溝槽進行進一步的刻蝕使其穿過源區(qū)308，延伸入體區(qū)304，刻蝕方法優(yōu)選地為干法硅刻 蝕，同時對溝槽柵311-1上方的接觸溝槽進行進一步的刻蝕使其延伸入多晶硅，刻蝕方法 優(yōu)選地為干法多晶硅刻蝕。接著進行BF2離子注入，在延伸入體區(qū)的接觸溝槽底部周圍形 成體接觸區(qū)312，隨后進行RTA (Rapid ThermalAnnealing)來激活BF2。在圖9D中，首先通過在HF氛圍中濕法刻蝕接觸溝槽來擴大接觸溝槽在330-2層 的寬度，因為在濕法刻蝕在BPSG或PSG中的刻蝕速率是在SRO中的5 10倍，因此，所得 到的接觸溝槽在330-2層中具有較其他部分較大的寬度。接著在接觸溝槽內(nèi)表面淀積勢壘 層Ti/TiN或Co/TiN，并在勢壘層上方淀積金屬鎢，隨后通過回刻或CMP在接觸溝槽中形成金屬插塞，以形成溝槽源體接觸區(qū)314和溝槽柵接觸區(qū)315。接著在所形成器件的上表面 淀積一層Ti并在其上淀積金屬Al合金或Cu合金。在該金屬上形成第三層掩模板(未示 出)來定義柵金屬層和源金屬層并對金屬層和Ti層進行刻蝕，刻蝕方法優(yōu)選地為干法金屬 刻蝕。刻蝕后，形成源金屬層340和柵金屬層340-1。最后，對襯底的下表面進行打磨并淀 積漏金屬層390。 盡管在此說明了各種實施例，可以理解，在不脫離本發(fā)明的精神和范圍的所附權(quán) 利要求書的范圍內(nèi)，通過上述的指導(dǎo)，可以對本發(fā)明作出各種修改。例如，可以用本發(fā)明的 方法形成其導(dǎo)電類型與文中所描述的相反的導(dǎo)電類型的各種半導(dǎo)體區(qū)域的結(jié)構(gòu)。
權(quán)利要求
一種溝槽MOSFET，包括第一導(dǎo)電類型的襯底；第一導(dǎo)電類型的外延層，該外延層位于所述襯底之上，并且該外延層的多數(shù)載流子濃度低于所述襯底；在所述外延層中的多個溝槽，包括多個第一溝槽和至少一個第二溝槽，該第一溝槽位于有源區(qū)，用于形成有源區(qū)溝槽柵，該第二溝槽用于形成與柵金屬相連的溝槽柵；第一絕緣層，襯于所述溝槽中；導(dǎo)電區(qū)域，位于靠近所述第一絕緣層的溝槽中；第二導(dǎo)電類型的體區(qū)，該體區(qū)位于所述外延層的上部分，且所述第二導(dǎo)電類型與所述第一導(dǎo)電類型相反；第一導(dǎo)電類型的源區(qū)，位于所述體區(qū)的上部分，與所述溝槽相鄰，所述源區(qū)的多數(shù)載流子濃度高于所述外延層，且其濃度分布沿所述外延層表面從源體接觸溝槽向溝道區(qū)呈現(xiàn)高斯分布，所述源區(qū)的結(jié)深從所述源體接觸溝槽向溝道區(qū)逐漸變淺；第二絕緣層，位于所述外延層表面之上；溝槽源體接觸區(qū)，形成于所述源體接觸溝槽中，穿過所述第二絕緣層、所述源區(qū)，并延伸入所述體區(qū)，用以將所述源區(qū)、所述體區(qū)連接至柵金屬；溝槽柵接觸區(qū)，形成于柵接觸溝槽中，穿過所述第二絕緣層并延伸入所述第二溝槽中的導(dǎo)電區(qū)域。
2.根據(jù)權(quán)利要求1所述溝槽M0SFET，其中所述源體接觸溝槽的側(cè)壁垂直于所述外延層 的表面。
3.根據(jù)權(quán)利要求1所述溝槽M0SFET，其中所述源體接觸溝槽的側(cè)壁在位于所述體區(qū)的 部分與相鄰的外延層表面之間的夾角大于90度。
4.根據(jù)權(quán)利要求1所述溝槽M0SFET，其中所述源體接觸溝槽的側(cè)壁在位于所述源區(qū)和 所述體區(qū)的部分與相鄰的外延層表面之間的夾角大于90度。
5.根據(jù)權(quán)利要求1所述溝槽M0SFET，還包括第二導(dǎo)電類型的體接觸區(qū)，該體接觸區(qū)位 于所述體區(qū)內(nèi)，包圍所述源體接觸溝槽的底部，所述體接觸區(qū)的多數(shù)載流子濃度高于所述 體區(qū)。
6.根據(jù)權(quán)利要求1所述溝槽M0SFET，其中所述源體接觸溝槽內(nèi)表面襯有一層勢壘層， 且在該勢壘層之上填充金屬W插塞以形成溝槽源體接觸區(qū)。
7.根據(jù)權(quán)利要求1所述溝槽M0SFET，其中所述源體接觸溝槽內(nèi)表面襯有一層勢壘層， 且在該勢壘層之上直接填充源金屬以形成溝槽源體接觸區(qū)。
8.根據(jù)權(quán)利要求7所述溝槽M0SFET，其中所述源區(qū)金屬是Al合金或Cu合金。
9.根據(jù)權(quán)利要求6或7所述溝槽M0SFET，其中所述勢壘層是Ti/TiN層或Co/TiN層。
10.根據(jù)權(quán)利要求1所述溝槽M0SFET，其單元結(jié)構(gòu)是正方形的封閉單元或矩形的封閉 單元。
11.根據(jù)權(quán)利要求1所述溝槽M0SFET，其單元結(jié)構(gòu)是帶狀單元。
12.根據(jù)權(quán)利要求1所述溝槽M0SFET，其中所述第二絕緣層包括一層未摻雜的SRO層 和該SRO層上方的BPSG層或PSG層。
13.根據(jù)權(quán)利要求1所述溝槽M0SFET，其中所述第二溝槽的寬度大于或者等于第一溝槽的寬度。
14.根據(jù)權(quán)利要求1所述溝槽M0SFET，還包括終端區(qū)。
15.根據(jù)權(quán)利要求14所述溝槽M0SFET，所述終端區(qū)包括懸浮溝槽環(huán)結(jié)構(gòu)，該溝槽環(huán)由 多個形成于第三溝槽中的溝槽柵組成，該第三溝槽與所述第一溝槽和所述第二溝槽同時形 成與所述外延層中，該第三溝槽柵內(nèi)表面襯有第一絕緣層，并填充以靠近第一絕緣層的導(dǎo) 電區(qū)域，該第三溝槽由體區(qū)包圍，且每兩個相鄰的第三溝槽之間沒有源區(qū)。
16.根據(jù)權(quán)利要求1和15所述溝槽M0SFET，其中第一絕緣層在各個溝槽中沿溝槽側(cè)壁 的厚度和沿溝槽底部的厚度相等。
17.根據(jù)權(quán)利要求1和15所述溝槽M0SFET，其中第一絕緣層在各個溝槽中沿溝槽側(cè)壁 的厚度小于沿溝槽底部的厚度。
18.根據(jù)權(quán)利要求1所述溝槽M0SFET，其中所述襯底由低電阻率的材料構(gòu)成。
19.根據(jù)權(quán)利要求12所述溝槽M0SFET，其中所述溝槽源體接觸區(qū)和溝槽柵接觸區(qū)在所 述BPSG層或PSG層中的寬度大于在所述BPSG層或PSG層以下部分的寬度。
20.據(jù)權(quán)利要求1或15所述溝槽M0SFET，其中所述第一絕緣層是氧化物層。
21.根據(jù)權(quán)利要求1或15所述溝槽M0SFET，其中所述導(dǎo)電區(qū)域是多晶硅區(qū)域。
全文摘要
本發(fā)明公開了一種溝槽MOSFET結(jié)構(gòu)與其制造方法，與現(xiàn)有技術(shù)中溝槽MOSFET源區(qū)的形成方法不同，該結(jié)構(gòu)的源區(qū)是由在源體接觸溝槽的開口處進行源區(qū)多數(shù)載流子的離子注入和擴散形成，使得源區(qū)多數(shù)載流子的濃度分布沿外延層表面方向從源體接觸溝槽向溝道區(qū)呈現(xiàn)高斯分布，且源區(qū)的結(jié)深從源體接觸溝槽向溝道區(qū)逐漸變淺。采用本發(fā)明的該結(jié)構(gòu)的溝槽MOSFET器件具有較現(xiàn)有技術(shù)更好的雪崩擊穿特性，并且相應(yīng)地在制造過程中，本發(fā)明公開了一種只需要使用三次掩模板的制造方法，大大減少了生產(chǎn)成本。
文檔編號H01L29/36GK101989602SQ200910164440
公開日2011年3月23日 申請日期2009年8月3日 優(yōu)先權(quán)日2009年8月3日
發(fā)明者謝福淵 申請人:力士科技股份有限公司