專利名稱：半導(dǎo)體裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種半導(dǎo)體裝置及其制造技術(shù)，尤其是關(guān)于--種在布線襯底上搭載 有半導(dǎo)體芯片，且在布線襯底的半導(dǎo)體芯片搭載面(表面)的相反側(cè)的面(背面)上具 備外部連接用端子的半導(dǎo)體裝置及適用于此半導(dǎo)體裝置的制造且有效的技術(shù)。
背景技術(shù)：
在日本專利特開2006-190928號公報(專利文獻l)中，記載有一種與如下的BGA (Ball Grid Array,球柵陣列)相關(guān)的技術(shù)，即此BGA是防止在形成于布線襯底上的通 孔中形成有空孔或凹坑。在此技術(shù)中，在布線襯底的內(nèi)部形成有不貫穿布線襯底的通孔 (盲孔(blind via)),且以與此通孔直接連接的方式在布線襯底的背面形成有焊盤(焊 墊)。即，揭示了在形成于布線襯底的背面的焊盤上配置有通孔的所謂焊墊內(nèi)通孔(Pad on via)的構(gòu)造。此時，形成于布線襯底的背面的焊盤的端部由阻焊劑覆蓋，在焊盤的 中央部形成有使阻焊劑開口的開口部。即，專利文獻1中所記載的焊盤形成所謂的SMD (Solder Mask Defined,阻焊膜定義)的構(gòu)造，此構(gòu)造是指形成于阻焊劑上的開口部的 孔徑小于焊盤的直徑，且此開口部形成為在平面上內(nèi)包于焊盤內(nèi)。在形成此SMD的構(gòu) 造的焊盤上搭載有焊球而形成BGA。
在日本專利特開2002-368154號公報(專利文獻2)中，形成有貫穿布線襯底的通 孔，且以與此通孔直接連接的方式在布線襯底的背面上形成有焊盤(焊墊)。即，在專 利文獻2中也揭示有所謂的焊墊內(nèi)通孔的構(gòu)造。此時，在專利文獻2中作為對象的封裝 是LGA (Land Grid Array,接點柵格陣列)，且以在布線襯底的背面上未涂布有阻焊劑 的方式構(gòu)成。
日本專利特開2006-190928號公報 [專利文獻2]
日本專利特開2002-368154號公報
近年來，在半導(dǎo)體芯片的封裝形態(tài)中，例如有被稱為BGA (Ball Grid Array)的形
8態(tài)。BGA是首先將半導(dǎo)體芯片搭載在布線襯底的表面上，并使用導(dǎo)線來連接形成于此半 導(dǎo)體芯片上的焊接墊與形成于布線襯底的表面的電極。且，使布線襯底的表面上所形成 的電極與貫穿布線襯底的通孔電性連接。使貫穿布線襯底的通孔與布線襯底的背面上所 形成的焊盤連接。在此焊盤上搭載焊球而構(gòu)成外部連接端子。
以上述方式構(gòu)成的BGA中，在布線襯底的背面成矩陣狀地配置有焊盤。因此，與 僅從引線框(lead frame)的四個方向取出引線(外部連接端子)的QFP(Quad Flat Package， 四方扁平封裝)相比，能夠在更小面積的布線襯底上配置較多的外部連接端子。因此， BGA較QFP具有如下優(yōu)點，即相對于外部連接端子伴隨半導(dǎo)體芯片的高集成化及高功 能化而增加，趨于小型化。
在上述的BGA中，對布線襯底的背面上所形成的焊盤的構(gòu)成進行說明。通常，BGA 是以如下方式構(gòu)成，即形成于布線襯底的背面的配線的一端連接于貫穿布線襯底的通 孔，且焊盤連接于此配線的另一端。此時，以覆蓋焊盤的方式在布線襯底的背面上涂布 有阻焊劑，在此阻焊劑上形成有使悍盤露出的開口部。根據(jù)此開口部的口徑與焊盤的直 徑的關(guān)系，區(qū)分成SMD與NSMD (Non Solder Mask Defined,非阻焊膜定義)。
所謂SMD是指開口部的口徑小于焊盤的直徑，且開口部在平面上內(nèi)包于焊盤中的 構(gòu)造，所謂NSMD是指開口部的口徑大于焊盤的直徑，且焊盤在平面上內(nèi)包于開口部中 的構(gòu)造。B口，在SMD中，悍盤的端部由阻焊劑覆蓋，面積小于焊盤的面積的開口部形 成于焊盤的中央部。相對于此，在NSMD中，整個焊盤從開口部露出。在BGA中雖存 在使悍盤的構(gòu)造為SMD或NSMD的形態(tài)，但就提高焊盤與焊球的密接性的觀點而言， NSMD優(yōu)于SMD。對其原因進行說明。當焊盤的構(gòu)造為SMD時，因開口部內(nèi)包于焊盤 中，所以從開口部露出的悍盤的區(qū)域僅為焊盤的上表面。相對于此，當焊盤的構(gòu)造為 NSMD時，因整個焊盤從開口部露出，所以不僅焊盤的上表面，焊盤的側(cè)面也從開口部 露出。即，焊盤由例如金屬膜形成，當焊盤的構(gòu)造為SMD時僅金屬膜的表面露出，相 對于此，當焊盤的構(gòu)造為NSMD時不僅金屬膜的表面，金屬膜的膜厚方向的側(cè)面也露出。 因此，NSMD較SMD露出的面積更大，焊盤與搭載于其上的焊球的黏接面積增大。由 此可知，NSMD與SMD相比，可以提高焊盤與焊球的密接性。即，如果考慮提高焊盤 與焊球的黏接強度，則可以認為使用NSMD較使用SMD更理想。
然而，NSMD存在如下所示的問題。在NSMD中，開口部的口徑大于焊盤的直徑 的結(jié)果，不僅焊盤，與焊盤連接的配線的一部分也從開口部露出。此時，例如，如果使 阻焊劑開口而形成的開口部相對于悍盤偏離地形成，則從開口部露出的配線的面積將產(chǎn) 生變化。gp，即便開口部的偏離是可以內(nèi)包焊盤的程度的輕微偏離，從開口部露出的配線的面積也會產(chǎn)生變化。此時，從開口部露出的焊盤與配線的合計露出面積會于各個開口部上而不同。如此一來，與焊球接觸(濡濕)的露出面積將于各個開口部上而不同。其結(jié)果，于各個開口部上焊球的高度會變得不同，在搭載于布線襯底的背面的多個焊球中，高度不均增大。如果焊球的高度不均增大，則將布線襯底安裝于母板上時有可能會產(chǎn)生安裝不良。
因此，現(xiàn)實中，就確保布線襯底與母板的安裝可靠性的觀點而言，使用SMD的焊盤而非使用NSMD的焊盤。然而，在SMD中，因焊盤與焊球的黏接強度變?nèi)?，所以無法避免將BGA安裝于母板上時的連接壽命下降的問題。g卩，因NSMD較SMD能夠增強焊盤與焊球的黏接強度，所以NSMD較SMD能夠延長BGA與母板的連接壽命。因此，只要可以抑制作為NSMD的問題的焊球的高度不均，則便能夠獲得使用NSMD的優(yōu)點。
本發(fā)明的目的在于提高半導(dǎo)體裝置的特性，尤其在于提供一種使用NSMD作為焊盤的構(gòu)造時可以抑制焊球的高度不均的技術(shù)。
本發(fā)明的上述及其它目的與新穎特征當根據(jù)本說明書的描述及附圖而變得明確。

發(fā)明內(nèi)容
如果對本申請案中所揭示的發(fā)明之中的具有代表性的發(fā)明的概要進行簡單的說明，則為如下所述。
具有代表性的實施形態(tài)的半導(dǎo)體裝置的特征在于具備(a)布線襯底；(b)半導(dǎo)體芯片，其搭載于所述布線襯底的第1面上；以及(c)多根導(dǎo)線，此等將形成于所述布線襯底上的多個電極與形成于所述半導(dǎo)體芯片上的多個焊接墊分別連接于一起。此處，所述布線襯底具有(al)所述多個電極，此等形成于所述布線襯底的所述第1面上；(a2)多個第1焊盤，此等形成于所述布線襯底的所述第1面上，且設(shè)置為不與所述多個電極在平面上重疊；及(a3)多根第1配線，此等形成于所述布線襯底的所述第1面上，將所述多個電極與所述多個第1焊盤分別電性連接于一起。進而，所述布線襯底具有(a4)多個通孔，形成為在平面上內(nèi)包于所述多個第1焊盤的各個焊盤中，且貫穿所述布線襯底；以及U5)多個第2焊盤，此等形成于作為所述布線襯底的所述第1面的相反側(cè)的面的第2面上，且形成為在平面上內(nèi)包所述多個通孔的各個通孔，且與所述多個通孔的各個通孔電性連接。此外，所述布線襯底具有(a6)保護膜，其形成于所述布線襯底的所述第2面上且具有多個第1開口部，此等第1開口部的面積大于所述多個第2焊盤的各個焊盤的面積，且內(nèi)包著所述多個第2焊盤的各個焊盤；及(a7)多個第1突起電極，此等設(shè)置于所述保護膜上所形成的所述多個第1開口部的各個開口部，且與所述多個第2焊盤的各個焊盤電性連接。
另外，具有代表性的實施形態(tài)的半導(dǎo)體裝置的制造方法的特征在于包括如下步驟(a)將半導(dǎo)體芯片搭載于布線襯底的第1面上；及(b)使用多根導(dǎo)線將形成于所述布線襯底上的多個電極與形成于所述半導(dǎo)體芯片上的多個焊接墊分別連接于一起。進而包括如下步驟(c)利用樹脂密封搭載于所述布線襯底的所述第1面上的所述半導(dǎo)體芯片；及(d)經(jīng)由掩膜在所述布線襯底的所述第1面的相反側(cè)的第2面上涂布焊膏，由此形成多個第1突起電極。此處，在所述(a)步驟前所準備的所述布線襯底上形成有所述多個電極，此等形成于所述布線襯底的所述第1面上；多個第1焊盤，此等形成于所述布線襯底的所述第1面上，且設(shè)置為不與所述多個電極在平面上重疊；及多根第l配線，此等形成于所述布線襯底的所述第1面上，且將所述多個電極與所述多個第1焊盤分別電性連接于一起。進而，在所述布線襯底上形成有多個通孔，此等形成為在平面上內(nèi)包于所述多個第1焊盤的各個焊盤中，且貫穿所述布線襯底；多個第2焊盤，此等形成于作為所述布線襯底的所述第l面的相反側(cè)的面的第2面上，且形成為在平面上內(nèi)包著所述多個通孔的各個通孔，且與所述多個通孔的各個通孔電性連接。此外，在所述布線襯底上形成有保護膜，所述保護膜是形成于所述布線襯底的所述第2面上且具有多個第1開口部，此等第1開口部的面積大于所述多個第2焊盤的各個焊盤的面積，且內(nèi)包著所述多個第2焊盤的各個焊盤。此時，所述(d)步驟是以經(jīng)由所述保護膜上所形成的所述第1開口部與所述多個第2焊盤的各個焊盤連接的方式，形成所述多個第1突起電極。
如果對由本申請案中所揭示的發(fā)明之中具有代表性的發(fā)明所獲得的效果進行簡單的說明，則為如下所述。
當使用NSMD作為焊盤的構(gòu)造時，可以抑制焊球的高度不均。


圖1是表示手機的收發(fā)部的構(gòu)成的方塊圖。
圖2是對RFIC的功能進行說明的方塊圖。
圖3是表示形成有RFIC的半導(dǎo)體芯片CHP的布局構(gòu)成的圖。
圖4是表示半導(dǎo)體芯片的示意性的截面的截面圖。
圖5是表示本發(fā)明的實施形態(tài)1中的半導(dǎo)體裝置的封裝的圖。
圖6是表示布線襯底的背面的圖。圖7是以截面對圖5及圖6所示的半導(dǎo)體裝置的封裝形態(tài)的一例進行說明的圖。圖8是以截面對圖5及圖6所示的半導(dǎo)體裝置的封裝形態(tài)的一例進行說明的圖。圖9是表示本發(fā)明者們所研究的半球LGA中的布線襯底的構(gòu)成的圖。
圖io是表示形成于布線襯底的背面的焊盤的構(gòu)成形態(tài)的一例的圖。
圖ll是以圖IO的A-A線進行切斷的截面圖。
圖12是表示形成于布線襯底的背面的焯盤的構(gòu)成形態(tài)的一例的圖。圖13是以圖12的A-A線進行切斷的截面圖。
圖14 (a)是表示相對于焊盤而正常地形成開口部的NSMD的圖，圖14 (b)是表示相對于焊盤而使開口部向紙面下側(cè)方向偏離來形成開口部的NSMD的圖。而且，圖14 (c)是表示相對于焊盤而使開口部向紙面上側(cè)方向偏離來形成開口部的NSMD的圖。
圖15 (a)是表示相對于焊盤而正常地形成開口部的SMD的圖，圖15 (b)是表示相對于焊盤而使開口部向紙面下側(cè)方向偏離來形成開口部的SMD的圖。而且，圖15(c)是表示相對于焊盤而使開口部向紙面上側(cè)方向偏離來形成開口部的SMD的圖。
圖16是表示實施形態(tài)1中的布線襯底的示意性的構(gòu)成的圖。
圖17是表示布線襯底的背面的圖。
圖18是表示形成于布線襯底的背面的焊盤內(nèi)通孔構(gòu)造，且焊盤的構(gòu)成形態(tài)為NSMD的構(gòu)造的截面圖。
圖19是將形成于布線襯底的背面的一個焊盤LND的構(gòu)成加以放大表示的圖。圖20是以圖19的A-A線進行切斷的截面圖。
圖21 (a)是表示在本實施形態(tài)1中的焊盤內(nèi)通孔構(gòu)造中，相對于焊盤而正常地形成開口部的NSMD的圖。圖21 (b)是表示在本實施形態(tài)1中的焊盤內(nèi)通孔構(gòu)造中，相對于焊盤而使開口部向紙面下側(cè)方向偏離來形成開口部的NSMD的圖。圖21 (c)是表示在本實施形態(tài)1中的焊盤內(nèi)通孔構(gòu)造中，相對于焊盤而使開口部向紙面上側(cè)方向偏離來形成開口部的NSMD的圖。
圖22是從芯片搭載面(表面)側(cè)觀察實施形態(tài)1中的布線襯底1S的圖。
圖23是表示未使用焊盤內(nèi)通孔構(gòu)造時的連接電極與焊盤的配線的布局構(gòu)成的放大圖。
圖24是表示使用焊盤內(nèi)通孔構(gòu)造時的連接電極與焊盤的配線的布局構(gòu)成的放大圖。圖25是表示使用焊盤內(nèi)通孔構(gòu)造時的連接電極與焊盤的配線的布局構(gòu)成的放大圖。圖26是表示對半球LGA與BGA的對于沖擊力的耐受性進行測定所獲得的結(jié)果的圖27是表示實施形態(tài)1中的布線襯底的制造步驟的截面圖。圖28是表示緊接圖27的布線襯底的制造步驟的截面圖。圖29是表示緊接圖28的布線襯底的制造步驟的截面圖。圖30是表示緊接圖29的布線襯底的制造步驟的截面圖。圖31是表示緊接圖30的布線襯底的制造步驟的截面圖。圖32是表示緊接圖31的布線襯底的制造步驟的截面圖。圖33是表示緊接圖32的布線襯底的制造步驟的截面圖。圖34是表示緊接圖33的布線襯底的制造步驟的截面圖。圖35是表示緊接圖34的布線襯底的制造步驟的截面圖。圖36是表示緊接圖35的布線襯底的制造步驟的截面圖。圖37是表示形成半球LGA的制造步驟的流程的流程圖。圖38是表示半球LGA的制造步驟的截面圖。圖39是表示緊接圖38的半球LGA的制造步驟的截面圖。圖40是表示緊接圖39的半球LGA的制造步驟的截面圖。圖41是表示緊接圖40的半球LGA的制造步驟的截面圖。圖42是表示緊接圖41的半球LGA的制造步驟的截面圖。圖43是表示緊接圖42的半球LGA的制造步驟的截面圖。圖44是表示緊接圖43的半球LGA的制造步驟的截面圖。圖45是表示緊接圖44的半球LGA的制造步驟的截面圖。圖46是表示緊接圖45的半球LGA的制造步驟的截面圖。圖47是表示半球LGA的截面圖。
圖48是表示將半球LGA安裝于母板上的狀態(tài)的截面圖。
圖49是表示將半球LGA安裝于母板上的安裝步驟的截面圖。
圖50是表示緊接圖49的安裝步驟的截面圖。
圖51是表示緊接圖50的安裝步驟的截面圖。
圖52是表示緊接圖51的安裝步驟的截面圖。 圖53是表示實施形態(tài)2的半球LGA中的布線襯底的構(gòu)成的圖。
圖54是表示在布線襯底的表面上連接電極與焊盤的配線的布局構(gòu)成的圖。
圖55是表示實施形態(tài)3的半球LGA中的布線襯底的構(gòu)成的圖。
圖56是表示在布線襯底的表面上連接電極與焊盤的配線的布局構(gòu)成的圖。
圖57是表示實施形態(tài)4的由BGA形成的封裝的示意性的構(gòu)成的截面圖。圖58是表示實施形態(tài)4中的BGA的制造步驟的流程圖。
圖59是表示BGA的制造步驟的截面圖。
圖60是表示緊接圖59的BGA的制造步驟的截面圖。
圖61是表示實施形態(tài)5的由LGA形成的封裝的示意性的構(gòu)成的截面圖。
圖62是表示實施形態(tài)5中的LGA的制造步驟的流程圖。
[符號的說明J
1 手機
IS 布線襯底
2 應(yīng)用程序處理器
3 存儲器
4 基帶部
5 RFIC
6 功率放大器
7 SAW濾波器
8 天線開關(guān)
9 天線
10 LNA
11 可調(diào)式放大器
12、 34、 37、 44 混頻器
13、 15、 17、 19 低通濾波器
14、 16、 18 PGA
20 解調(diào)器
21 ADC/DAC&DC偏置用控制邏輯電路部22、 35 卯度移相器
23 RF合成器
24 IF合成器
25 緩沖器
26 RFVCO27、 28、 41 分頻器29、 30 開關(guān)
31 分頻器
1432 IFVCO
33 VCXO
36 加法器
38 DPD
39 環(huán)路濾波器
40 TXVCO
42 耦合器
43 放大器45 焊墊
50 半導(dǎo)體基板
51 嵌入式絕緣膜
52 硅層
53 元件分離區(qū)域
54 溝槽
55a、 55c、 56a、 56e、 57a、 57c、 57d、 60a、 60c、 61a、 61b、 61c、 64a
n型半導(dǎo)體區(qū)域
55b、 55d、 55f、 57b n+型半導(dǎo)體區(qū)域
55e、 56c、 56f、 57e、 60b p型半導(dǎo)體區(qū)域
56b、 56d p+型半導(dǎo)體區(qū)域
58 柵極絕緣膜
59 柵極電極
62 電容絕緣膜
63 上部電極
65 多晶硅膜
66 氮化硅膜
67 氧化硅膜
68 配線a、 b 距離Ba 焊球
BK 下部模具
BL 外部連接端子c電容元件
CI夾頭
C2毛細管
CF1、 CF2、 CF3導(dǎo)電膜
CHP半導(dǎo)體芯片
DB切斷刀片
DF干膜
DFM切斷框
DT切斷膠帶
E電極
G研磨機
HBa半球
K開口部
K2開口部
Ll、 L2、 L3配線
LND1、 LND2、 LND3、 LND4、 LND5焊盤
M樹脂
MB母板
MS基板
MSK金屬掩膜
P絕緣膏
Pa封裝
PLG插塞
PT保護膠帶
QlPNP型雙極晶體管
Q2NPN型雙極晶體管
Q3p通道型MISFET
Q4n通道型MISFET
R電阻元件
Sl刮刀
SB接合焊SP 焊膏
SP2 焊膏
SR、 SR2 阻焊劑
UK 上部模具
V、 V2 通孔
W 導(dǎo)線
WF 半導(dǎo)體晶片
具體實施例方式
在以下的實施形態(tài)中，方便起見，在需要時會分割成多個部分或?qū)嵤┬螒B(tài)來迸行說明，但除了特別明示的情況以外，這些部分或?qū)嵤┬螒B(tài)并非互不相關(guān)，而是處于一方為另一方的一部分或全部的變形例、詳細說明、補充說明等的關(guān)系。
另外，在以下的實施形態(tài)中，當言及要素的數(shù)等(包含個數(shù)、數(shù)值、量、范圍等)時，除了特別明示的情況及原理上明顯限定于特定的數(shù)的情況等以外，并不限定于特定的數(shù)，可以是特定的數(shù)以上，也可以是特定的數(shù)以下。
進而，在以下的實施形態(tài)中的構(gòu)成要素(也包含要素步驟等)除了特別明示的情況及認為原理上明顯是必需的構(gòu)成要素的情況等以外，當然存在并非為必需的構(gòu)成要素。
同樣，在以下的實施形態(tài)中，當言及構(gòu)成要素等的形狀、位置關(guān)系等時，除了特別明示的情況及原理上認為明顯并非如此的情況等以外，實質(zhì)上包含與構(gòu)成要素等的形狀等近似或類似的形狀等。此點對于上述數(shù)值及范圍而言也相同。
另外，在用于說明實施形態(tài)的所有圖式中，原則上對相同的構(gòu)件附上相同的符號，并省略重復(fù)的說明。此外，為了便于理解圖式，有時即便是平面圖也會附上影線。
(實施形態(tài)1)圖1是表示手機的收發(fā)部的構(gòu)成的方塊圖。如圖1所示，手機1具有應(yīng)用程序處理器2、存儲器3、基帶部4、 RFIC (Radio Fr叫uency Integrated Circuit,射頻集成電路)5、功率放大器6、 SAW (Surface Acoustic Wave,聲表面波)濾波器7、天線開關(guān)8及天線9。
應(yīng)用程序處理器2由例如CPU (Central Processing Unit,中央處理器)構(gòu)成，其具有實現(xiàn)手機1的應(yīng)用程序功能的功能。具體而言，從存儲器3讀出命令后進行解碼，根據(jù)解碼結(jié)果進行各種運算或控制，由此來實現(xiàn)應(yīng)用程序功能。存儲器3具有存儲數(shù)據(jù)的功能，其以對例如使應(yīng)用程序處理器2動作的程序或應(yīng)用程序處理器2中的處理數(shù)據(jù)進行存儲的方式構(gòu)成。另外，存儲器3不僅可供應(yīng)用程序處理器2進行存取，也可以供基
17帶部4進行存取，也可以用于對基帶部中所處理的數(shù)據(jù)進行存儲。
基帶部4內(nèi)置有作為中央控制部的CPU,其以在進行發(fā)送時能夠?qū)?jīng)由操作部的來自用戶(通話方)的聲音信號(模擬信號)進行數(shù)字處理而生成基帶信號的方式構(gòu)成。另一方面，其以在進行接收時能夠從作為數(shù)字信號的基帶信號中生成聲音信號的方式構(gòu)成。
RFIC5以如下方式構(gòu)成，即在進行發(fā)送時可以對基帶信號進行調(diào)制而生成射頻信號，在進行接收時可以對接收信號進行解調(diào)而生成基帶信號。功率放大器6是利用從電源中供給的電力重新生成與微弱的輸入信號相似的大功率的信號并將此信號輸出的電路。SAW濾波器7是以僅使接收信號中的特定的頻帶的信號通過的方式構(gòu)成。
天線開關(guān)8是用于將輸入到手機1中的接收信號與從手機1中輸出的發(fā)送信號分離，天線9是用于收發(fā)電波的天線。
手機l以上述的方式構(gòu)成，以下，對手機1的動作進行簡單的說明。首先，對發(fā)送信號的情形進行說明。將利用基帶部4對聲音信號等模擬信號進行數(shù)字處理而生成的基帶信號輸入到RFIC5中。在RFIC5中，利用調(diào)制信號源及混頻器將所輸入的基帶信號轉(zhuǎn)換為射頻(RF (Radio Frequency)頻率)信號。將轉(zhuǎn)換為射頻的信號從RFIC5輸出到功率放大器(RF模塊)6。輸入到功率放大器6中的射頻信號由功率放大器6放大后，將經(jīng)由天線開關(guān)8而從天線9發(fā)送。
其次，對接收信號的情形進行說明。通過天線9所接收到的射頻信號(接收信號)將在通過SAW濾波器7后輸入到RFIC5中。在RFIC5中，對所輸入的接收信號進行放大后，通過調(diào)制信號源及混頻器進行頻率轉(zhuǎn)換。然后，對經(jīng)頻率轉(zhuǎn)換的信號進行檢波，提取出基帶信號。其后，將此基帶信號從RFIC5輸出到基帶部4。此基帶信號在基帶部4經(jīng)過處理后輸出聲音信號。
如上所述，當從手機l發(fā)送信號時，RFIC5具有對基帶信號進行調(diào)制而生成射頻信號的功能，且當從手機l接收信號時，RFIC5具有對射頻信號進行解調(diào)而生成基帶信號的功能。接著，對具有此種功能的RFIC5的構(gòu)成進行說明。
圖2是對RFIC5的功能進行說明的方塊圖。本實施形態(tài)1中的手機是進行例如三頻信號處理的手機，其可以進行例如900 MHz頻帶的GSM (Global System for MobileCommunications,全球移動通訊系統(tǒng))通信方式、1800 MHz頻帶的DCS (Digital CellularSystem,數(shù)字蜂窩系統(tǒng))1800通信方式、1900 MHz頻帶的PCS (Personal CommunicationsService,個人通訊服務(wù))1900通信方式的信號處理。進行此種三頻信號處理的RFIC5示于圖2中。在圖2所示的RFIC5中形成有接收電路與發(fā)送電路。首先，對接收電路的構(gòu)成進行說明。RFIC5的接收電路是經(jīng)由天線9、天線開關(guān)8及與天線開關(guān)8并聯(lián)連接的3個SAW濾波器7而配置。具體而言，RFIC5的接收電路具有與各個SAW濾波器7連接的3個低噪聲放大器(LNA (Low Noise Amplifier) 10)，以及與這3個LNA10連接、且并聯(lián)連接的兩個可調(diào)式放大器11。且，這兩個可調(diào)式放大器11上分別連接有混頻器12、低通濾波器13、 PGA (Programmable Gain Amplifier,可編程增益放大器)14、低通濾波器15、 PGA16、低通濾波器17、 PGA18、低通濾波器19及解調(diào)器20。 PGA14、 PGA16及PGA18由ADC(Analog國to-Digital Converter,模擬-數(shù)字轉(zhuǎn)換器)/DAC(Digital-to-AnalogConverter,數(shù)字-模擬轉(zhuǎn)換器)及直流偏置(DC offset)用控制邏輯電路部21控制。進而，兩個混頻器12由卯度移相器(卯度相位轉(zhuǎn)換器)22控制相位。
由90度移相器22及兩個混頻器12所構(gòu)成的I/Q (in-phase/quadrature，同相/正交)調(diào)制器為了對應(yīng)各個頻段，分別對應(yīng)于3個LNA10而設(shè)置，但在圖2中，為了簡略化而合成一個來進行圖示。
在RFIC5中，作為信號處理IC (Integrated Circuit,集成電路)，設(shè)置有包含RF合成器23及IF (Intermediate Frequency,中頻)合成器24的合成器。RF合成器23經(jīng)由緩沖器25與RFVCO (Radio Fr叫uency Voltage Controlled Oscillator,射頻壓控振蕩器)26連接，且以使RFVC026輸出RF局部信號的方式進行控制。緩沖器25上串聯(lián)有兩個局部信號用的分頻器27及分頻器28，分頻器27及分頻器28的各自輸出端上連接有開關(guān)29與開關(guān)30。從RFVC026輸出的RF局部信號通過開關(guān)29的切換而輸入到90度移相器22中。根據(jù)此RF局部信號，90度移相器22對混頻器12進行控制。
IF合成器24經(jīng)由分頻器31與IFVCO (Intermediate Frequency Voltage ControlledOscillator,中頻壓控振蕩器)32連接，且以使IFVC032輸出IF局部信號的方式進行控制。而且以如下方式構(gòu)成，即通過RF合成器23及IF合成器24對VCXO( Voltage ControlX-tal Oscillator,壓控晶體振蕩器)33進行控制，由此從VCX033輸出基準信號并輸出到基帶部4中。
在RFIC5的接收電路中，以LNA10及可調(diào)式放大器11將通過SAW濾波器7的射頻信號放大后，由混頻器12將此射頻信號轉(zhuǎn)換為中頻的信號。此混頻器12由90度移相器22，根據(jù)來自受到RF合成器23控制的RFVC026的RF局部信號來控制。繼而，利用PGA14、 16、 18將由混頻器12轉(zhuǎn)換而成的中頻的信號放大。此時，PGA14、 16、18由ADC/DAC&偏置用控制邏輯電路部21來控制。然后，以解調(diào)器20將經(jīng)放大的中頻信號轉(zhuǎn)換為基帶信號(1、 Q信號)后將此基帶信號輸出到基帶部4。 RFIC5的接收電路以上述方式動作。
其次，對發(fā)送電路的構(gòu)成進行說明。RFIC5的發(fā)送電路具有將從基帶部4輸出的I、Q信號作為輸入信號的兩個混頻器34、以及對這兩個混頻器34的相位進行控制的90度移相器35。進而，發(fā)送電路具有對兩個混頻器34的輸出信號進行相加的加法器36、將加法器36的輸出信號均作為輸入信號的混頻器37及DPD (Digital Phase Detector,數(shù)字鑒相器)38。而且，發(fā)送電路具有混頻器37及DPD38的輸出信號均輸入的環(huán)路濾波器
(loop filter) 39、以及將環(huán)路濾波器39的輸出信號均作為輸入信號的兩個TXVCO
(Transmit Voltage Controlled Oscillator,發(fā)射壓控振蕩器)40。
由混頻器34、 90度移相器35及加法器36構(gòu)成正交調(diào)制器。90度移相器35以如下方式構(gòu)成，即經(jīng)由分頻器41而與分頻器31連接，且根據(jù)從IFVC032輸出的IF局部信號而受到控制。
通過耦合器42對從兩個TXVCO40輸出的輸出信號的電流值進行檢測。通過此耦合器42所檢測出的檢測信號將經(jīng)由放大器43輸入到混頻器44中。此混頻器44是根據(jù)經(jīng)由開關(guān)30從RFVC026輸出的RF局部信號而受到控制。來自混頻器44的輸出信號與加法器36的輸出信號一同輸入到混頻器37及DPD38中。由混頻器37與DPD38構(gòu)成偏置PLL (Phase-Locked Loop,鎖相環(huán)路)電路。
在RFIC5的發(fā)送電路中，以正交調(diào)制器對從基帶部4輸出的I、 Q信號(基帶信號)進行調(diào)制。其后，經(jīng)由偏置PLL電路及TXVCO40將此I、 Q信號轉(zhuǎn)換為射頻信號。此射頻信號由功率放大器6加以放大后，將經(jīng)由天線開關(guān)8從天線9發(fā)送。RFIC5的發(fā)送電路以上述方式動作。此外，圖2中記載有兩個TXVCO40,兩個TXVCO40中的一個TXVCO40是GSM通信方式的TXVCO，其輸出信號的頻率為例如880 915 MHz。另一方面，另一個TXVCO40是DCS通信方式及PCS通信方式的TXVCO，其輸出信號的頻率為1710 1785 MHz或1850 MHz 1910 MHz。因此，在本實施形態(tài)l中，將來自RFIC5的輸出信號放大的功率放大器6中內(nèi)置有高頻用放大器與低頻用放大器。即，功率放大器6是以如下方式構(gòu)成，即由低頻放大器將880 915 MHz的信號放大，由高頻放大器將1710 1785 MHz或1850 MHz 1910 MHz的信號放大。
如上所示，RFIC5具有對收發(fā)信號進行調(diào)制及解調(diào)的功能，半導(dǎo)體芯片中形成有實現(xiàn)此功能的調(diào)制/解調(diào)電路等。以下，對形成有實現(xiàn)RFIC5的功能的集成電路的半導(dǎo)體芯片的布局進行說明。
圖3是表示形成有RFIC5的半導(dǎo)體芯片CHP的布局構(gòu)成的圖。如圖3所示，半導(dǎo)體芯片CHP形成矩形形狀，沿四條邊配置有焊墊45。而且，在形成有焊墊45的區(qū)域的內(nèi)側(cè)區(qū)域中形成有實現(xiàn)RFIC5的功能的集成電路。具體而言，例如在半導(dǎo)體芯片CHP的中央部形成有ADC/DAC及偏置用控制邏輯電路部21，在此區(qū)域的左側(cè)，并排形成有混頻器12及混頻器37與3個LNAIO。在形成有ADC/DAC及偏置用控制邏輯電路部21的區(qū)域的上側(cè)區(qū)域中形成有RFVC026，在形成有ADC/DAC及偏置用控制邏輯電路部21的區(qū)域的右側(cè)，自上而下形成有RF合成器23、VCX033、IF合成器24及IFVC032。進而，在形成有ADC/DAC及偏置用控制邏輯電路部21的區(qū)域的下側(cè)，形成有偏置PLL(電路)與TXVC040。如此，在半導(dǎo)體芯片CHP中形成實現(xiàn)RFIC5的功能的集成電路。在半導(dǎo)體芯片CHP中形成有實現(xiàn)RFIC5的功能的集成電路，其次，對構(gòu)成此集成電路的元件進行說明。圖4是表示半導(dǎo)體芯片CHP的示意性的截面的截面圖。如圖4所示，例如在導(dǎo)入有p型雜質(zhì)的半導(dǎo)體基板50上形成有嵌入式絕緣膜51，在此嵌入式絕緣膜51上形成有硅層52。且，在此硅層52上形成有各個元件。即，在本實施形態(tài)l中，在包含半導(dǎo)體基板50、嵌入式絕緣膜51及硅層52的SOI (Silicon On Insulator,絕緣體上硅)基板上形成有元件。就形成于SOI基板上的元件而言，例如從圖4的左側(cè)到右側(cè)，形成有NPN型雙極晶體管Ql、 PNP型雙極晶體管Q2、 p通道型MISFET (MetalInsulator Semiconductor Field Effect Transistor,金屬絕緣半導(dǎo)體場效應(yīng)晶體管)Q3、 n通道型MISFET Q4、電容元件C及電阻元件R。各個元件通過由例如LOCOS (LocalOxidation of Silicon,硅局部氧化)形成的元件分離區(qū)域53分離，進而，形成有從元件分離區(qū)域53到達嵌入式絕緣膜51的溝槽54。溝槽54中嵌入有絕緣膜，由此，各個元件形成區(qū)域相互電性分離。
以下，對各個元件的構(gòu)成進行說明。首先，對NPN型雙極晶體管Ql的構(gòu)成進行說明。如圖4所示，在NPN型雙極晶體管Ql的形成區(qū)域中，在形成于嵌入式絕緣膜51上的硅層52上形成有導(dǎo)入著磷(P)或砷(As)等n型雜質(zhì)的n型半導(dǎo)體區(qū)域55a，在此n型半導(dǎo)體區(qū)域55a上形成有n+型半導(dǎo)體區(qū)域55b。 n+型半導(dǎo)體區(qū)域55b較n型半導(dǎo)體區(qū)域55a更高濃度地導(dǎo)入有n型雜質(zhì)。繼而，在n+型半導(dǎo)體區(qū)域55b上形成有n型半導(dǎo)體區(qū)域55c。而且，以自此n型半導(dǎo)體區(qū)域55c的表面的一部分到達n+型半導(dǎo)體區(qū)域55b的方式形成有n+型半導(dǎo)體區(qū)域55d。此時，n+型半導(dǎo)體區(qū)域55b成為NPN型雙極晶體管Q1的集電極區(qū)域，n+型半導(dǎo)體區(qū)域55d成為集電極引出區(qū)域。進而，在n型半導(dǎo)體區(qū)域55c的一部分上方形成有p型半導(dǎo)體區(qū)域55e，在此p型半導(dǎo)體區(qū)域55e的表面上形成有n+型半導(dǎo)體區(qū)域55f。 p型半導(dǎo)體區(qū)域55e成為NPN型雙極晶體管Ql的基極區(qū)域，n+型半導(dǎo)體區(qū)域55f成為NPN型雙極晶體管Ql的發(fā)射極區(qū)域。如此，在硅層52上形成NPN型雙極晶體管Ql。在硅層52上形成有包含氮化硅膜66與氧化硅膜67的
21疊層膜的層間絕緣膜，且以貫穿此層間絕緣膜的方式形成有插塞PLG。在插塞PLG中，存在與成為集電極引出區(qū)域的n+型半導(dǎo)體區(qū)域55d電性連接的插塞PLG、或者與成為基極區(qū)域的p型半導(dǎo)體區(qū)域55e電性連接的插塞PLG。進而，也存在與成為發(fā)射極區(qū)域的n+型半導(dǎo)體區(qū)域55f電性連接的插塞PLG。在層間絕緣膜上形成有配線68，配線68與插塞PLG電性連接。由此，NPN型雙極晶體管Q1的集電極區(qū)域、基極區(qū)域及發(fā)射極區(qū)域可以通過配線68與其它元件電性連接。
繼而，對PNP型雙極晶體管Q2的構(gòu)成進行說明。如圖4所示，在PNP型雙極晶體管Q2的形成區(qū)域中，在形成于嵌入式絕緣膜51上的硅層52上形成有導(dǎo)入著磷(P)或砷(As)等n型雜質(zhì)的n型半導(dǎo)體區(qū)域56a，在此n型半導(dǎo)體區(qū)域56a上形成有p+型半導(dǎo)體區(qū)域56b。在p+型半導(dǎo)體區(qū)域56b中高濃度地導(dǎo)入有硼(B)等p型雜質(zhì)。繼而，在p+型半導(dǎo)體區(qū)域56b上形成有p型半導(dǎo)體區(qū)域56c。此p型半導(dǎo)體區(qū)域56c中的p型雜質(zhì)的濃度小于p+型半導(dǎo)體區(qū)域56b中的p型雜質(zhì)的濃度。而且，以自此p型半導(dǎo)體區(qū)域56c的表面的一部分到達p+型半導(dǎo)體區(qū)域56b的方式形成有p+型半導(dǎo)體區(qū)域56d。此時，p+型半導(dǎo)體區(qū)域56b成為PNP型雙極晶體管Q2的集電極區(qū)域，p+型半導(dǎo)體區(qū)域56d成為集電極引出區(qū)域。進而，在p型半導(dǎo)體區(qū)域56c的一部分上方形成有n型半導(dǎo)體區(qū)域56e，在此n型半導(dǎo)體區(qū)域56e的表面形成有p型半導(dǎo)體區(qū)域56f。 n型半導(dǎo)體區(qū)域56e成為PNP型雙極晶體管Q2的基極區(qū)域，p型半導(dǎo)體區(qū)域56f成為PNP型雙極晶體管Q2的發(fā)射極區(qū)域。如此，在硅層52上形成PNP型雙極晶體管Q2。在硅層52上形成有包含氮化硅膜66與氧化硅膜67的疊層膜的層間絕緣膜，且以貫穿此層間絕緣膜的方式形成有插塞PLG。在插塞PLG中，存在與成為集電極引出區(qū)域的p+型半導(dǎo)體區(qū)域56d電性連接的插塞PLG、或者與成為基極區(qū)域的n型半導(dǎo)體區(qū)域56e電性連接的插塞PLG。進而，也存在與成為發(fā)射極區(qū)域的p型半導(dǎo)體區(qū)域55f電性連接的插塞PLG。在層間絕緣膜上形成有配線68，配線68與插塞PLG電性連接。由此，PNP型雙極晶體管Q2的集電極區(qū)域、基極區(qū)域及發(fā)射極區(qū)域可以通過配線68與其它元件電性連接。
其次，對p通道型MISFET Q3的構(gòu)成進行說明。如圖4所示，在p通道型MISFETQ3的形成區(qū)域中，在形成于嵌入式絕緣膜51上的硅層52上形成有導(dǎo)入著磷(P)或砷(As)等n型雜質(zhì)的n型半導(dǎo)體區(qū)域57a，在此n型半導(dǎo)體區(qū)域57a上形成有n+型半導(dǎo)體區(qū)域57b。在此n+型半導(dǎo)體區(qū)域57b中，較n型半導(dǎo)體區(qū)域57a更高濃度地導(dǎo)入有n型雜質(zhì)。且，在n+型半導(dǎo)體區(qū)域57b上形成有n型半導(dǎo)體區(qū)域57c，在此n型半導(dǎo)體區(qū)域57c上形成有n型半導(dǎo)體區(qū)域57d。此n型半導(dǎo)體區(qū)域57d成為例如p通道型MISFET Q3的井區(qū)域。而且，在n型半導(dǎo)體區(qū)域57d的表面上形成有僅相隔一定距離的一對p型半導(dǎo)體區(qū)域57e。此一對p型半導(dǎo)體區(qū)域57e成為p通道型MISFET Q3的源極區(qū)域與漏極區(qū)域，在源極區(qū)域與漏極區(qū)域之間形成有通道區(qū)域。在此通道區(qū)域上形成有由例如氧化硅膜形成的柵極絕緣膜58，在柵極絕緣膜58上形成有由例如多晶硅膜形成的柵極電極59。如此，在硅層52上形成p通道型MISFET Q3。在硅層52上形成有包含氮化硅膜66與氧化硅膜67的疊層膜的層間絕緣膜，且以貫穿此層間絕緣膜的方式形成有插塞PLG。在插塞PLG中，存在與成為漏極區(qū)域的p型半導(dǎo)體區(qū)域57e電性連接的插塞PLG、或者與成為源極區(qū)域的p型半導(dǎo)體區(qū)域57e電性連接的插塞PLG。在層間絕緣膜上形成有配線68，配線68與插塞PLG電性連接。由此，p通道型MISFETQ3的源極區(qū)域及漏極區(qū)域可以通過配線68與其它元件電性連接。
繼而，對n通道型MISFETQ4的構(gòu)成進行說明。如圖4所示，在n通道型MISFETQ4的形成區(qū)域中，在形成于嵌入式絕緣膜51上的硅層52上形成有導(dǎo)入著磷(P)或砷(As)等n型雜質(zhì)的n型半導(dǎo)體區(qū)域60a，在此n型半導(dǎo)體區(qū)域60a上形成有p型半導(dǎo)體區(qū)域60b。在p型半導(dǎo)體區(qū)域60b中導(dǎo)入有硼(B)等p型雜質(zhì)，且此p型半導(dǎo)體區(qū)域60b成為n通道型MISFET Q4的井區(qū)域。且，在p型半導(dǎo)體區(qū)域60b的表面上形成有僅相隔一定距離的一對n型半導(dǎo)體區(qū)域60c。此一對n型半導(dǎo)體區(qū)域60c成為n通道型MISFET Q4的源極區(qū)域與漏極區(qū)域，在源極區(qū)域與漏極區(qū)域之間形成有通道區(qū)域。在此通道區(qū)域上形成有由例如氧化硅膜形成的柵極絕緣膜58，在柵極絕緣膜58上形成有由例如多晶硅膜形成的柵極電極59。如此，在硅層52上形成n通道型MISFET Q4。在硅層52上形成有包含氮化硅膜66與氧化硅膜67的疊層膜的層間絕緣膜，且以貫穿此層間絕緣膜的方式形成有插塞PLG。在插塞PLG中，存在與成為漏極區(qū)域的n型半導(dǎo)體區(qū)域60c電性連接的插塞PLG、或者與成為源極區(qū)域的n型半導(dǎo)體區(qū)域60c電性連接的插塞PLG。在層間絕緣膜上形成有配線68，配線68與插塞PLG電性連接。由此，n通道型MISFET Q4的源極區(qū)域及漏極區(qū)域可以通過配線68與其它元件電性連接。
其次，對電容元件C的構(gòu)成進行說明。如圖4所示，在電容元件C的形成區(qū)域中，在形成于嵌入式絕緣膜51上的硅層52上形成有導(dǎo)入著磷(P)或砷(As)等n型雜質(zhì)的n型半導(dǎo)體區(qū)域61a，在此n型半導(dǎo)體區(qū)域61a上形成有n型半導(dǎo)體區(qū)域61b。進而，在n型半導(dǎo)體區(qū)域61b上形成有n型半導(dǎo)體區(qū)域61c。此n型半導(dǎo)體區(qū)域61c作為電容元件C的下部電極發(fā)揮功能。在成為下部電極的n型半導(dǎo)體區(qū)域61c上形成有由例如氧化硅膜形成的電容絕緣膜62，在電容絕緣膜62上形成有由例如多晶硅膜(形成)的上部電極63。如此，形成包含上部電極、電容絕緣膜及下部電極的電容元件C。在硅層52上形成有包含氮化硅膜66與氧化硅膜67的疊層膜的層間絕緣膜，且以貫穿此層間絕緣膜的方式形成有插塞PLG。在插塞PLG中，存在與成為下部電極的n型半導(dǎo)體區(qū)域61c電性連接的插塞PLG、或者與上部電極63電性連接的插塞PLG (未圖示)。在層間絕緣膜上形成有配線68，配線68與插塞PLG電性連接。由此，電容元件C的上部電極63及下部電極(n型半導(dǎo)體區(qū)域61c)可以通過配線68與其它元件電性連接。
進而，對電阻元件R的構(gòu)成進行說明。如圖4所示，在電阻元件R的形成區(qū)域中，在形成于嵌入式絕緣膜51上的硅層52上形成有導(dǎo)入著磷(P)或砷(As)等n型雜質(zhì)的n型半導(dǎo)體區(qū)域64a，在此n型半導(dǎo)體區(qū)域64a上形成有元件分離區(qū)域53。在元件分離區(qū)域53上形成有多晶硅膜65。此多晶硅膜65成為電阻元件R。在硅層52上形成有包含氮化硅膜66與氧化硅膜67的疊層膜的層間絕緣膜，且以貫穿此層間絕緣膜的方式形成有插塞PLG。在插塞PLG中，存在與成為電阻元件R的多晶硅膜65電性連接的插塞PLG。在層間絕緣膜上形成有配線68，配線68與插塞PLG電性連接。由此，構(gòu)成電阻元件R的多晶硅膜65可以通過配線68與其它元件電性連接。
如上所述，利用圖4 (截面圖)對形成于半導(dǎo)體芯片CHP中的具有代表性的元件進行了說明，但實際上是將這些元件加以組合來形成集成電路。即，通過將圖4所示的具有代表性的元件加以組合，而在半導(dǎo)體芯片CHP中形成實現(xiàn)RFIC5的各個功能的集成電路。
本實施形態(tài)l中的半導(dǎo)體裝置的一例即RFIC5具有對收發(fā)信號進行調(diào)制及解調(diào)的功能，在半導(dǎo)體芯片CHP中形成有實現(xiàn)此功能的調(diào)制/解調(diào)電路等。而且，通過對此半導(dǎo)體芯片CHP進行封裝而作為產(chǎn)品來完成RFIC5。 RFIC5的封裝為例如BGA (ball gridArray)或半球LGA (land grid Array)。 BGA或半球LGA是IC封裝的一種，且是指在布線襯底的背面(芯片搭載面的相反側(cè)的面)上成格子狀地配置有使焊錫等金屬成球狀而形成的來自封裝的外部連接用電極的形態(tài)，它們是表面安裝型的封裝的一種。以下，對RFIC5的安裝構(gòu)成進行說明。
圖5是表示本實施形態(tài)1中的半導(dǎo)體裝置的封裝的圖。如圖5所示，本實施形態(tài)l中的半導(dǎo)體裝置在成矩形形狀的布線襯底IS上搭載有半導(dǎo)體芯片CHP。半導(dǎo)體芯片CHP成矩形形狀，并形成有實現(xiàn)上述的RFIC的功能的集成電路。沿布線襯底的四條邊形成有成矩形形狀的電極E，此電極E是以導(dǎo)線W與沿半導(dǎo)體芯片CHP的四條邊所形成的焊墊PD電性連接。如此，半導(dǎo)體芯片CHP與布線襯底IS電性連接。
繼而，圖6是表示布線襯底IS的背面的圖。即，圖6是表示搭載有半導(dǎo)體芯片CHP的布線襯底的表面(芯片搭載面)的相反側(cè)的背面的圖。如圖6所示，在布線襯底IS的背面上形成有多個外部連接端子BL，此外部連接端子BL是成格子狀配置在布線襯底IS的背面上。圖6所示的外部連接端子BL與圖5所示的形成于布線襯底IS的表面上的電極E電性連接。因此，向形成于半導(dǎo)體芯片CHP中的集成電路輸入及輸出的信號，從形成于半導(dǎo)體芯片CHP的表面上的焊墊PD經(jīng)由導(dǎo)線W而傳輸?shù)叫纬捎诓季€襯底IS的表面上的電極E中。然后，傳輸?shù)讲季€襯底1S的表面上所形成的電極E的輸入及輸出信號將經(jīng)由電極E及例如貫穿布線襯底IS的通孔，傳輸?shù)讲季€襯底IS的背面上所形成的外部連接端子BL。即，向半導(dǎo)體芯片CHP輸入及輸出的信號以經(jīng)由形成于布線襯底1S上的外部連接端子BL傳輸?shù)酵獠康姆绞綐?gòu)成。
在本實施形態(tài)l中，在布線襯底1S的背面形成有外部連接端子BL，根據(jù)此外部連接端子BL的狀態(tài)而實現(xiàn)多種不同的封裝形態(tài)。圖7是以截面來對圖5及圖6所示的半導(dǎo)體裝置的封裝形態(tài)的一例進行說明的圖。如圖7所示，在布線襯底IS的表面(上表面)上搭載有半導(dǎo)體芯片CHP，此半導(dǎo)體芯片CHP與布線襯底IS是以導(dǎo)線W連接于一起。且，布線襯底1S的芯片搭載面(表面)由樹脂M密封。另一方面，在布線襯底1S的背面(芯片搭載面的相反側(cè)的面)上形成有外部連接端子BL。在圖7所示的封裝形態(tài)中，由焊球Ba形成外部連接端子BL。將此圖7所示的封裝形態(tài)稱為BGA(Ball GridArray), BGA的特征在于形成為焊球Ba的高度高于0.1 mm。
相對于此，圖8也是以截面對圖5及圖6所示的半導(dǎo)體裝置的封裝形態(tài)的一例進行說明的圖。在圖8所示的半導(dǎo)體裝置的封裝中，也在布線襯底IS的表面(上表面)上搭載有半導(dǎo)體芯片CHP，此半導(dǎo)體芯片CHP與布線襯底IS是以導(dǎo)線W連接于一起。而且，布線襯底IS的芯片搭載面(表面)由樹脂M密封。另一方面，在布線襯底IS的背面(芯片搭載面的相反側(cè)的面)上形成有外部連接端子BL。在圖8所示的封裝形態(tài)中，由包含焊錫的半球HBa形成外部連接端子BL。將此圖8所示的封裝形態(tài)稱為半球LGA (Land Grid Array),半球LGA的特征在形成為半球HBa的高度為0.1 mm以下。
如此，根據(jù)外部連接端子BL的構(gòu)成，半導(dǎo)體裝置的封裝形態(tài)可以分成BGA與半球LGA。在以下所說明的本實施形態(tài)1中，以半球LGA為例進行說明。
圖9是表示本發(fā)明者所研究的半球LGA中的布線襯底IS的構(gòu)成的圖。圖9將布線襯底IS的芯片搭載面(表面)的構(gòu)成及布線襯底IS的芯片搭載面的相反側(cè)的面(背面)的構(gòu)成疊加在一起進行圖示。即，在圖9中，沿布線襯底IS的四條邊配置的電極E與在電極E的內(nèi)側(cè)區(qū)域成格子狀配置的焊盤LND1是形成于布線襯底IS的表面的構(gòu)成要素。此處，形成于布線襯底IS的表面上的電極E與焊盤LND1是以配線連接于一起，但在圖9中，因變得復(fù)雜，所以省略連接電極E與焊盤LND1的配線的圖示。
相對于此，在圖9中，配線L2及成格子狀配置的焊盤LND3是形成于布線襯底IS的背面的構(gòu)成要素。而且，圖示有貫穿布線襯底IS的表面與布線襯底IS的背面的通孔 V。根據(jù)以上的構(gòu)成要素可知形成于布線襯底IS的表面的焊盤LND1與形成于焊盤 LND1的正下方的通孔V連接。而且，到達布線襯底IS的背面的通孔V與形成于布線 襯底IS的背面的配線L2連接，此配線L2與形成于布線襯底IS的背面的悍盤LND3 連接。在形成于布線襯底IS的背面的焊盤LND3上搭載有包含焊錫的半球，但圖9中 省略半球的圖示。
此處，要強調(diào)的是在本發(fā)明者所研究的技術(shù)中的通孔V與形成于布線襯底IS的背 面的焊盤LND3的位置關(guān)系。目卩，如圖9所示，通孔V與形成于布線襯底IS的背面的 焊盤LND3偏離配置為不在平面上重疊，通孔V與焊盤LND3以由形成于布線襯底IS 的背面的配線L2連接的方式構(gòu)成。此種通孔V與焊盤LND3的位置關(guān)系在本發(fā)明者所 研究的技術(shù)中較普遍。
以上述方式在布線襯底IS的背面上形成有焊盤LND3，但此焊盤LND3的構(gòu)成形態(tài) 有多種形態(tài)。以下，對形成于布線襯底IS的背面的焊盤LND3的構(gòu)成形態(tài)進行說明。
圖IO是表示形成于布線襯底IS的背面的焊盤LND3的構(gòu)成形態(tài)的一例的圖。圖10 中放大表示形成于布線襯底IS的背面的一個焊盤LND3與一個通孔V。如圖IO所示， 布線襯底IS的背面由阻焊劑SR覆蓋，在此阻焊劑SR上形成有開口部K。且，將焊盤 LND3配置為內(nèi)包在此開口部K中。SP，開口部K及焊盤LND3由圓形形狀構(gòu)成，且開 口部K的口徑形成為大于焊盤LND3的直徑。將此種焊盤LND3的構(gòu)成形態(tài)稱為NSMD (Non Solder Mask Defined)。 NSMD可以稱作如下的構(gòu)成形態(tài)，即焊盤LND3的直徑小 于形成于阻焊劑SR上的開口部K的口徑，整個焊盤LND3內(nèi)包于開口部K中且焊盤 LND3露出。從開口部K露出的焊盤LND3上連接有配線L2，此配線L2與通孔V連接。 具體而言，在布線襯底IS的背面以與通孔V在平面上重疊的方式形成有內(nèi)包著通孔V 的焊盤LND2，此焊盤LND2與焊盤LND3是以配線L2連接于一起。通孔V與焊盤LND2 及配線L2的一部分由阻焊劑SR覆蓋。另一方面，因以內(nèi)包于阻焊劑SR上所形成的開 口部K中的方式形成有焊盤LND3，所以焊盤LND3及與此焊盤LND3連接的配線L2 的一部分從開口部K露出。
圖ll是以圖10的A-A線進行切斷而成的截面圖。如圖ll所示，在布線襯底1S中 形成有通孔V，在此孔的側(cè)面形成有導(dǎo)電膜CF2。在形成有導(dǎo)電膜CF2的通孔V上，一 體地形成有焊盤LND2、配線L2及焊盤LND3。而且，可知一體地形成的焊盤LND2及 配線L2的一部分由阻焊劑SR覆蓋，另一方面，配線L2的一部分及焊盤LND3從形成 于阻焊劑SR上的開口部K露出。此種焊盤LND3的構(gòu)成形態(tài)為NSMD。繼而，對焊盤LND3的其它構(gòu)成形態(tài)進行說明。圖12中放大表示形成于布線襯底 1S的背面的一個焊盤LND3及一個通孔V。如圖12所示，布線襯底1S的背面由阻焊劑 SR覆蓋，在此阻焊劑SR上形成有開口部K。而且，焊盤LND3從開口部K露出。圖 12所示的焊盤LND3較形成于阻焊劑SR上的開口部K形成得更大，焊盤LND3的外周 區(qū)域由阻焊劑SR覆蓋。g卩，焊盤LND3及開口部K成圓形形狀，且焊盤LND3的直徑 大于開口部K的口徑。將此種焊盤LND3的構(gòu)成形態(tài)稱為SMD (Solder Mask Defined)。 SMD與焊盤LND3的直徑小于開口部K的口徑的NSMD不同，焊盤LND3的直徑大于 開口部K的口徑。因此，在SMD中，并非是整個焊盤LND3從形成于阻焊劑SR上的 開口部K露出，而是僅焊盤LND3的中央?yún)^(qū)域露出，焊盤LND3的周邊區(qū)域由阻焊劑 SR覆蓋。g卩，SMD可以稱作如下的構(gòu)成形態(tài)，即焊盤LND3的直徑大于形成于阻焊劑 SR上的開口部K的口徑，開口部K內(nèi)包于焊盤LND3中且焊盤LND3的一部分露出。
焊盤LND3上連接有配線L2，且此配線L2與通孔V連接。具體而言，在布線襯底 1S的背面以與通孔V在平面上重疊的方式形成有內(nèi)包著通孔V的焊盤LND2，此焊盤 LND2與焊盤LND3是以配線L2連接于一起。通孔V與焊盤LND2及配線L2由阻焊劑 SR覆蓋。S卩，在SMD中，僅焊盤LND3的一部分從開口部K露出，與焊盤LND3連接 的配線L2、焊盤LND2及通孔V全部由阻焊劑覆蓋。
圖13是以圖12的A-A線切斷的截面圖。如圖13所示，在布線襯底1S中形成有通 孔V，在此通孔的側(cè)面上形成有導(dǎo)電膜CF2。在形成有導(dǎo)電膜CF2的通孔V上， 一體地 形成有焊盤LND2、配線L2及焊盤LND3。而且，可知一體地形成的焊盤LND2、配線 L2的全部及焊盤LND3的一部分(外周區(qū)域)由阻焊劑SR覆蓋，另一方面，焊盤LND3 的一部分(中央?yún)^(qū)域)從形成于阻焊劑SR上的開口部K露出。此種焊盤LND3的構(gòu)成 形態(tài)為SMD。
如上所述，形成于布線襯底1S的背面的焊盤LND3可以根據(jù)與形成于阻悍劑SR上 的開口部K的關(guān)系而分成NSMD與SMD中的任一種構(gòu)成形態(tài)。NSMD可以稱作如下的 構(gòu)成形態(tài)，即整個焊盤LND3從形成于阻焊劑SR上的開口部K露出，且與焊盤LND3 連接的配線L2的一部分也從開口部K露出。另一方面，SMD可以稱作如下的構(gòu)成形態(tài)， 即僅焊盤LND3的一部分(中央?yún)^(qū)域)從形成于阻焊劑SR上的開口部K露出，且與焊 盤LND3連接的配線L2由阻焊劑SR覆蓋。
如上所述，根據(jù)本發(fā)明者所研究的技術(shù)，形成于布線襯底1S的背面的焊盤LND3 的構(gòu)成形態(tài)有NSMD與SMD，但就提高焊盤LND3與半球的密接性的觀點而言，NSMD 優(yōu)于SMD。對其原因進行說明。當焊盤LND3的構(gòu)成形態(tài)為SMD時，因開口部K內(nèi)包于焊盤LND3內(nèi)，所以從開口部K露出的焊盤LND3的區(qū)域僅為焊盤LND3的上表面(參 照圖13)。相對于此，當焊盤LND3的構(gòu)成形態(tài)為NSMD時，因整個焊盤LND3從開口 部K露出，所以不僅焊盤LND3的上表面，焊盤LND3的側(cè)面也從開口部K露出(參 照圖11)。即，焊盤LND3由例如金屬膜形成，當焊盤LND3的構(gòu)成形態(tài)為SMD時僅 金屬膜的表面露出，相對于此，當焊盤LND3的構(gòu)成形態(tài)為NSMD時不僅金屬膜的表面， 金屬膜的膜厚方向的側(cè)面也露出。因此，NSMD較SMD露出的面積更大，焊盤LND3 與搭載于焊盤LND3上的半球的黏接面積增大。由此可知，NSMD與SMD相比，可以 提高焊盤LND3與半球的密接性。S卩，如果考慮提高焊盤LND3與半球的黏接強度，則 可以認為使用NSMD較使用SMD更理想。
但是，NSMD存在如下所示的問題。關(guān)于此方面將利用圖14進行具體說明。圖14 (a)是表示相對于焊盤LND3而正常地形成有開口部K的NSMD的圖。相對于此，圖 14 (b)表示相對于焊盤LND3而使開口部K向紙面下側(cè)方向偏離來形成開口部K的 NSMD，圖14 (c)表示相對于焊盤LND3而使開口部K向紙面上側(cè)方向偏離來形成開 口部K的NSMD。
在NSMD中，如圖14 (a) 圖14 (c)所示，開口部K的口徑大于焊盤LND3的 直徑的結(jié)果，不僅焊盤LND3，與焊盤LND3連接的配線L2的一部分也從開口部K露 出。此時，例如，如圖14 (b)或圖14 (c)所示，如果將阻焊劑SR開口而形成的開口 部K是相對于焊盤LND3偏離地形成，則從開口部K露出的配線L2的面積會產(chǎn)生變化。 例如，如圖14 (b)所示，如果開口部K相對于焊盤LND3向紙面下側(cè)方向偏離，則從 開口部K露出的配線L2的面積會變小。另一方面，如圖14 (c)所示，如果開口部K 相對于焊盤LND3向紙面上側(cè)方向偏離，則從開口部K露出的配線L2的面積增大。其 結(jié)果，如果開口部K是相對于焊盤LND3偏離地形成，則將從開口部K露出的焊盤LND3 的面積與從開口部K露出的配線L2的面積相加而成的總面積會產(chǎn)生變化。即，即便開 口部K的偏離是可以內(nèi)包焊盤LND3的程度的輕微偏離，從開口部K露出的配線L2的 面積也會產(chǎn)生變化。此時，與半球接觸(濡濕)的露出面積會于各個開口部K上而改變。 由此，半球的高度會于各個開口部K上而變得不同，在搭載于布線襯底1S的背面的多 個半球中，高度不均將增大。如果半球的高度不均增大，則將布線襯底1S安裝在母板 上時有可能會產(chǎn)生安裝不良。
上述問題的前提是相對于焊盤LND3而產(chǎn)生開口部K的對位偏離，實際上在半導(dǎo)體 裝置的制造步驟中會產(chǎn)生焊盤LND3與開口部K的對位偏離。因此，在NSMD中，形 成于焊盤LND3上的半球的高度不均成為重要的問題。相對于此，在SMD中并未產(chǎn)生
28上述問題。圖15 (a)是表示相對于焊盤LND3而正常地形成開口部K的SMD的圖。 相對于此，圖15 (b)表示相對于焊盤LND3而使開口部K向紙面下側(cè)方向偏離來形成 開口部K的SMD，圖15 (c)表示相對于焊盤LND3而使開口部K向紙面上側(cè)方向偏 離來形成開口部K的SMD。
在SMD中，如圖15 (a) 圖15 (c)所示，開口部K的口徑小于焊盤LND3的直 徑的結(jié)果，僅焊盤LND3從開口部K露出。例如，如圖15 (b)或圖15 (c)所示，即 便將阻焊劑SR開口而形成的開口部K是相對于焊盤LND3偏離地形成，也只有焊盤 LND3的一部分從開口部K露出，從開口部K露出的露出面積未產(chǎn)生變化。因此，在 SMD中，即便開口部K相對于焊盤LND3偏離地形成，與半球接觸(濡濕)的露出面 積在多個開口部K上也相同。由此可以認為，不存在半球的高度在各個開口部K上不 同的情況，在搭載于布線襯底1S的背面的多個半球中，不存在高度不均成為問題的情 況。
由此，現(xiàn)實中為了確保布線襯底1S與母板的安裝可靠性，使用SMD的焊盤LND3 而非使用NSMD的焊盤LND3。但是，在SMD中，因焊盤LND3與半球的黏接強度變 弱，所以無法避免將半球LGA安裝在母板上時的連接壽命下降的問題。S卩，因NSMD 較SMD更能夠增強焊盤LND3與半球的黏接強度，所以NSMD較SMD更能夠延長半 球LGA與母板的連接壽命。因此，只要可以抑制作為NSMD的問題點的半球的高度不 均，則就能夠獲得使用NSMD的優(yōu)點。因此，在本實施形態(tài)1中，使形成于布線襯底 1S的背面的焊盤LND3的構(gòu)成形態(tài)為NSMD，并設(shè)法能夠抑制因使用NSMD作為焊盤 LND3的構(gòu)成形態(tài)而產(chǎn)生的半球的高度不均。以下，對使用NSMD作為焊盤LND3的構(gòu) 成形態(tài)，并且實現(xiàn)抑制半球的高度不均的實施形態(tài)1中的半導(dǎo)體裝置進行說明。
圖16是表示本實施形態(tài)1中的布線襯底1S的示意性的構(gòu)成的圖。圖16將布線襯 底1S的芯片搭載面(表面)的主要構(gòu)成與布線襯底1S的芯片搭載面的相反側(cè)的面(背 面)的主要構(gòu)成疊加在一起進行圖示。目卩，在圖16中，沿布線襯底1S的四條邊配置的 電極E與在電極E的內(nèi)側(cè)區(qū)域成格子狀配置的焊盤LND1是形成于布線襯底1S的表面 的構(gòu)成要素。此處，形成于布線襯底1S的表面的電極E與焊盤LND1是以配線連接一 起，但在圖16中，因變得復(fù)雜，所以省略連接電極E與焊盤LND1的配線的圖示。
相對于此，在圖16中，形成為格子狀的焊盤LND3 (以點線表示)是形成于布線襯 底1S的背面的構(gòu)成要素。而且，圖示有貫穿布線襯底1S的表面與布線襯底1S的背面 的通孔V。根據(jù)以上的構(gòu)成要素可知形成于布線襯底1S的表面的焊盤LND1與形成于 焊盤LND1的正下方的通孔V連接。而且，到達布線襯底1S的背面的通孔V與形成于布線襯底IS的背面的焊盤LND3直接連接。即，在布線襯底IS的背面，在平面上包含 通孔V的焊盤LND3形成于通孔V的正上方。此點是與圖9中所說明的技術(shù)的不同點， 且此點是本實施形態(tài)1的特征之一。如圖16所示，本實施形態(tài)1的特征在于如下方面 在布線襯底1S的背面，并非以配線L2連接通孔V與焊盤LND3，而是直接在通孔V上 形成焊盤LND3。在本說明書中，將如下構(gòu)造稱為「焊盤內(nèi)通孔(land on via)構(gòu)造」， 此構(gòu)造是指將形成于布線襯底IS的背面的焊盤LND3形成為與通孔V在平面上重疊， 且以在平面上內(nèi)包通孔V的方式形成焊盤LND3。此焊盤內(nèi)通孔構(gòu)造也被稱為所謂的焊 墊內(nèi)通孔(padonvia)。 S卩，焊盤內(nèi)通孔與焊墊內(nèi)通孔的意思相同。
此外，在形成于布線襯底1S的背面的悍盤LND3上搭載有包含焊錫的半球，在圖 16中省略半球的圖示。
其次，圖17是表示布線襯底1S的背面的圖。如圖17所示，多個焊盤LND3成格 子狀地形成于布線襯底1S的背面。此焊盤LND3形成所謂的焊盤內(nèi)通孔構(gòu)造，即直接 形成于在平面上內(nèi)包于焊盤LND3中的通孔V上，且焊盤LND3成為NSMD的形態(tài)。 即，以在平面上內(nèi)包悍盤LND3的方式在阻焊劑SR上形成有開口部K。如上所述，在 本實施形態(tài)1中的布線襯底1S的背面，以在平面上內(nèi)包于阻焊劑SR上所形成的開口部 K中的方式形成焊盤LND3，且以在平面上內(nèi)包于此焊盤LND3的方式形成通孔V。換 言之，焊盤LND3與通孔V的電性連接未使用配線(例如圖9的配線L2)。
繼而，圖18是表示形成于布線襯底1S的背面的焊盤內(nèi)通孔構(gòu)造，且焊盤LND3的 構(gòu)成形態(tài)為NSMD的構(gòu)造的截面圖。在圖18中，以貫穿布線襯底1S的方式形成有通 孔V，在此通孔V的側(cè)面形成有導(dǎo)電膜CF2。而且，在布線襯底1S的背面(圖18的下 面)，以與通孔V直接連接的方式形成有焊盤LND3。即，構(gòu)成在焊盤LND3上直接形 成有通孔V的焊盤內(nèi)通孔構(gòu)造。而且，以包含焊盤LND3的方式形成開口部K。此開口 部K形成為將形成于布線襯底1S的背面的阻焊劑SR開口，且開口部K的口徑大于焊 盤LND3的直徑，以使焊盤LND3的構(gòu)成形態(tài)為NSMD。在成為NSMD形態(tài)的焊盤LND3 上配置有半球HBa。
另一方面，在布線襯底1S的表面(圖18的上面)，以與通孔V連接的方式形成焊 盤LND1，且配線L1以與此焊盤LND1連接的方式延伸。在布線襯底1S的表面形成有 阻焊劑SR，形成于布線襯底1S的表面的焊盤LND1及配線Ll由阻焊劑SR覆蓋。
其次，圖19是將形成于布線襯底1S的背面的一個悍盤LND3的構(gòu)成放大表示的圖。 如圖19所示，在阻焊劑SR上形成有圓形形狀的開口部K，且以包含于此開口部K的內(nèi) 部的方式形成有圓形形狀的焊盤LND3。因此，本實施形態(tài)1中的焊盤LND3的構(gòu)成形態(tài)成為NSMD，但僅整個焊盤LND3從開口部K露出，例如配線并未露出。其原因在于 在本實施形態(tài)1中形成如下的焊盤內(nèi)通孔構(gòu)造，即焊盤LND3與通孔并未使用配線進行 連接，而直接在通孔上形成焊盤LND3。 S卩，本實施形態(tài)1的特征在于雖然使焊盤LND3 的構(gòu)成形態(tài)為NSMD，但僅有焊盤LND3的整個面積從開口部K露出。
圖20是以圖19的A-A線切斷的截面圖。如圖20所示，在布線襯底1S上形成有貫 穿布線襯底1S的通孔V，在通孔V的側(cè)面形成有導(dǎo)電膜CF2。以與此通孔V直接連接 的方式形成有焊盤LND3。目卩，通過將焊盤LND3配置于通孔V的正上方，不使用配線 而使通孔V與焊盤LND3電性連接。因此，在布線襯底1S的背面(圖20的上面)，即 便形成使開口部K的口徑大于焊盤LND3的直徑的NSMD，也只有焊盤LND3從開口部 K露出。另一方面，在布線襯底1S的表面(圖20的下面)，也如圖18所說明般，以與 通孔V連接的方式形成有焊盤LND1，且配線L1以與此焊盤LND1連接的方式延伸。 在布線襯底1S的表面形成有阻焊劑SR，形成于布線襯底1S的表面的焊盤LND1及配 線L1由阻焊劑SR覆蓋。
根據(jù)以上的說明可知，本實施形態(tài)1的特征在于，采用將形成于布線襯底1S的背 面的焊盤LND3直接形成于通孔V上的焊盤內(nèi)通孔構(gòu)造，且使焊盤LND3的構(gòu)成形態(tài)為 NSMD。由此，可以一面使焊盤LND3的構(gòu)成形態(tài)為NSMD， 一面使從形成于阻焊劑SR 上的開口部K露出的構(gòu)成要素(構(gòu)件)僅為圓形形狀的焊盤LND3。以下， 一面參照圖 式一面對基于本實施形態(tài)1的特征的效果進行說明。
圖21 (a)是表示在本實施形態(tài)1中的焊盤內(nèi)通孔構(gòu)造中，相對于焊盤LND3而正 常地形成開口部K的NSMD的圖。相對于此，圖21 (b)表示在本實施形態(tài)1中的焊盤 內(nèi)通孔構(gòu)造中，相對于焊盤LND3而使開口部K向紙面下側(cè)方向偏離來形成開口部K 的NSMD，圖21 (c)表示在本實施形態(tài)1中的焊盤內(nèi)通孔構(gòu)造中，相對于焊盤LND3 而使開口部K向紙面上側(cè)方向偏離來形成開口部K的NSMD。在圖21 (a) 圖21 (c) 中的任一者中，均是只有圓形形狀的焊盤LND3從形成于阻焊劑SR上的開口部K露出。 即，如圖21 (a) 圖21 (c)所示，在本實施形態(tài)1中的焊盤內(nèi)通孔構(gòu)造中，即便開 口部K的形成位置相對于焊盤LND3產(chǎn)生略微偏離，也只有圓形形狀的焊盤LND3從開 口部K露出。此表示即便開口部K的形成位置相對于NSMD的焊盤LND3產(chǎn)生偏離， 從開口部K露出的金屬膜的露出面積也不會產(chǎn)生變化。即，在圖14 (a) 圖14 (c) 所示的通常的NSMD中，如果開口部K的形成位置相對于焊盤LND3產(chǎn)生偏離，則必 然會產(chǎn)生與焊盤LND3連接的配線L2的露出面積產(chǎn)生變化的情形。相對于此，在本實 施形態(tài)1中，因采用使形成于布線襯底1S的背面的焊盤LND3與通孔V直接連接的焊盤內(nèi)通孔構(gòu)造，所以不需要連接焊盤LND3與通孔V的配線。因此，即便使焊盤LND3 的構(gòu)成形態(tài)為NSMD，從開口部K露出的金屬膜也僅為圓形形狀的焊盤LND3。因此， 在本實施形態(tài)l中，即便是產(chǎn)生開口部K相對于焊盤LND3偏離的情況時，也可以使從 開口部K露出的焊盤LND3的露出面積在多個開口部K上達到均勻。由此，即便使焊 盤LND3的構(gòu)成形態(tài)為NSMD，也可以使焊盤LND3與形成于其上的半球的接觸面積(濡 濕面積)在各焊盤LND3上達到均勻。其結(jié)果，即便使焊盤LND3的構(gòu)成形態(tài)為NSMD, 也可以抑制形成于焊盤LND3上的半球的高度不均，從而可以提高將半球LGA安裝于 母板上時的連接可靠性。
即，在本實施形態(tài)l中，使形成于布線襯底1S的背面的焊盤LND3與通孔V的連 接構(gòu)成是焊盤內(nèi)通孔構(gòu)造，由此即便使焊盤LND3的構(gòu)成形態(tài)為NSMD，也可以抑制配 置于焊盤LND3上的半球的高度不均。換言之，通過采用本實施形態(tài)1的特征性構(gòu)成而 會產(chǎn)生如下的顯著效果，即可以使用能夠確保布線襯底1S (焊盤LND3)與半球的連接 強度的NSMD，并且可以減輕作為NSMD的弱點的半球的高度不均。
尤其，如本實施形態(tài)1般采用焊盤內(nèi)通孔構(gòu)造是以使焊盤LND3的構(gòu)成形態(tài)為 NSMD為前提，由此會產(chǎn)生顯著的效果。例如即便對SMD的焊盤LND3使用焊盤內(nèi)通 孔構(gòu)造也無意義。如圖15所示，當使焊盤LND3的構(gòu)成形態(tài)為SMD時，因連接焊盤 LND3與通孔V的配線原本就不會從形成于阻焊劑SR上的開口部K露出，所以不存在 因開口部K的對位偏離而導(dǎo)致從開口部K露出的焊盤LND3與配線L2的合計露出面積 產(chǎn)生變化這一作為本發(fā)明的前提的課題。因此，例如以形成于布線襯底1S的背面的焊 盤LND3的構(gòu)成形態(tài)為SMD的情形為前提，即便存在采用焊盤內(nèi)通孔構(gòu)造的技術(shù)，也 不存在容易想到如本實施形態(tài)1般在NSMD的焊盤LND3上形成焊盤內(nèi)通孔構(gòu)造的技術(shù) 的動機。即，在本實施形態(tài)l中，作為前提，NSMD較SMD更能夠提高焊盤LND3與 半球的連接強度，因此作為半球LGA，有時欲采用NSMD的焊盤LND3。然而，在知 道NSMD的焊盤LND3存在會產(chǎn)生半球的高度不均的弱點之后，便會有克服此弱點的課 題(動機)。此動機是在以使焊盤LND3的構(gòu)成形態(tài)為SMD為前提的技術(shù)中不可能存在 的動機。即，當使焊盤LND3的構(gòu)成形態(tài)為SMD時，即便使焊盤LND3與通孔V的構(gòu) 成為焊盤內(nèi)通孔構(gòu)造，也不存在有意義的優(yōu)點。如本實施形態(tài)l般，將焊盤內(nèi)通孔構(gòu)造 應(yīng)用于N S MD的焊盤LND 3,由此初次可以獲得如下顯著的效果，即可以抑制作為N S MD 的弱點的半球的高度不均，并且可以利用能夠謀求焊盤LND3與半球的安裝強度的提高 這一 NSMD的優(yōu)點。
進而，通過在NSMD的焊盤LND3上采用焊盤內(nèi)通孔構(gòu)造而會產(chǎn)生新的效果。對此效果進行說明。例如當使用配線連接焊盤LND3與通孔V而非采用焊盤內(nèi)通孔構(gòu)造時， 焊盤LND3與配線的一部分將從形成于阻焊劑SR上的開口部露出。因此，半球形成為 覆蓋露出的焊盤LND3與露出的配線的一部分。此時，焊盤LND3成圓形形狀且面積也 較大，因此焊盤LND3與半球的黏接強度較高。然而，配線較細且面積也較小，因此在 黏接配線與半球的部分上，因施加于半球上的應(yīng)力而會產(chǎn)生半球與配線一同從布線襯底 1S脫落的情形。此時，半球從半球LGA上脫離而導(dǎo)致安裝不良。
關(guān)于此點，在本實施形態(tài)l中，使焊盤LND3與通孔V的構(gòu)成為焊盤內(nèi)通孔構(gòu)造。 因此，即便為使焊盤LND3的構(gòu)成形態(tài)為NSMD的情形時，從形成于阻焊劑SR上的開 口部露出的金屬膜也只有焊盤LND3。由此，在本實施形態(tài)l中，半球僅與形成圓形形 狀的焊盤LND3黏接。g卩，在本實施形態(tài)1中，即便使焊盤LND3的構(gòu)成形態(tài)為NSMD， 因不存在連接焊盤LND3與通孔V的配線，所以不存在配線與半球黏接的情形。因此， 半球僅與面積較大且與布線襯底牢固地粘接的焊盤LND3黏接，因此可以防止半球從布 線襯底1S上脫落。
在本實施形態(tài)1中，通過在NSMD的焊盤LND3上采用焊盤內(nèi)通孔構(gòu)造，也會產(chǎn)生 其它效果。例如，搭載于半球LGA上的半導(dǎo)體芯片CHP形成實現(xiàn)處理高頻信號的RFIC 的功能的集成電路。此時，就高頻信號而言，如果配線長度變長則會引起阻抗(電感) 上升，從而導(dǎo)致高頻電路的電氣特性劣化。由此，例如在使用配線連接焊盤LND3與通 孔V的情形時，因配線而引起的阻抗(電感)的上升會成為問題。相對于此，在本實施 形態(tài)1中，使焊盤LND3與通孔V的構(gòu)成為焊盤內(nèi)通孔構(gòu)造。因此，可以省去連接焊盤 LND3與通孔V的配線。此意味著半球LGA中的配線長度變短，尤其，可以抑制高頻 電路的電氣特性的劣化。即，在本實施形態(tài)1中，例如當在半球LGA上搭載組裝有RFIC 等高頻電路的半導(dǎo)體芯片CHP時，可以獲得如下顯著的效果，即不僅能夠提高半球LGA 的安裝可靠性，也能夠抑制高頻電路的電氣特性的劣化。
其次，對布線襯底1S的表面(芯片搭載面)上的配線的布局進行說明。圖22是從 芯片搭載面(表面)側(cè)觀察本實施形態(tài)1中的布線襯底1S的圖。如圖22所示，沿成形 成矩形形狀的布線襯底1S的四條邊并排配置有成矩形形狀的電極E。而且，在此電極E 的內(nèi)側(cè)區(qū)域配置有焊盤LND1及通孔V。焊盤LND1及通孔V在布線襯底1S的表面上 成格子狀地形成有多個。這些電極E及焊盤LND1是形成于布線襯底1S的表面的構(gòu)成 要素，通孔V以貫穿布線襯底1S的方式形成。此時，以例如導(dǎo)線來連接沿布線襯底1S 的四條邊形成的電極E與搭載于布線襯底1S的表面上的半導(dǎo)體芯片(未圖示)。而且， 此電極E與形成于布線襯底1S的表面的焊盤LND1連接，其后，焊盤LND1經(jīng)由通孔V與形成于布線襯底IS的背面的外部連接端子(例如半球)連接。
以下，對在布線襯底IS的表面連接電極E與焊盤LND1的配線布局進行說明。如 圖22所示，利用形成于布線襯底IS的表面的配線Ll使電極E與焊盤LND1電性連接。 在圖22中，簡化起見，僅在一部分上圖示有配線Ll，但實際上，相對于全部的電極E 與焊盤LND1均連接有配線Ll。此處，因焊盤LND1成格子狀地配置于電極E的內(nèi)頂IJ， 所以例如將配置于最內(nèi)側(cè)的焊盤LND1與電極E連接于一起的配線Ll形成為避開配置 成格子狀的外側(cè)的焊盤LND1，并通過焊盤LND1間的空間。因此，必須確保使配線L1 延伸的空間。
此處，本實施形態(tài)1的特征在于如下方面使形成于布線襯底1S的背面的焊盤(焊 盤LND3 (在圖22中未圖示))與通孔V為焊盤內(nèi)通孔構(gòu)造。如此，形成焊盤內(nèi)通孔構(gòu) 造是指在形成于布線襯底1S的背面的焊盤(焊盤LND3)上配置通孔V。換言之，因在 配置于布線襯底1S的背面的焊盤(焊盤LND3)上搭載有作為外部連接端子的半球，所 以對應(yīng)于半球的搭載位置來規(guī)定形成于布線襯底1S的背面的悍盤(焊盤LND3)的配置 位置。而且，在焊盤內(nèi)通孔構(gòu)造中，因在形成于布線襯底1S的背面的焊盤(焊盤LND3) 上配置通孔V，所以通孔V的配置位置被規(guī)定于半球的搭載位置。S卩，在本實施形態(tài)l 中，將通孔V的配置位置規(guī)定成與半球的搭載位置在平面上重疊的位置。以上述方式規(guī) 定通孔V的位置的結(jié)果，在布線襯底1S的表面上，將形成于通孔V上的焊盤LND1配 置在與半球的搭載位置在平面上重疊的位置上。g卩，在本實施形態(tài)l中，因規(guī)定使通孔
V的配置位置與半球的搭載位置在平面上重疊，所以也對應(yīng)于半球的搭載位置來規(guī)定形 成于布線襯底1S的表面的焊盤LND1。因此，無法以較容易地纏繞的方式自由地配置配 線Ll，此配線Ll是用于連接形成于布線襯底1S的表面的焊盤LND1與形成于布線襯 底1S的表面的電極E。如此，在本實施形態(tài)l中，因通孔V的配置位置受到規(guī)定，而 產(chǎn)生連接形成于布線襯底1S的表面的焊盤LND1與電極E的配線L1的布局自由度下降 的副作用。
例如，圖23表示未使用焊盤內(nèi)通孔構(gòu)造時的連接電極E與焊盤LND1的配線Ll的 布局構(gòu)成。具體而言，圖23表示形成于布線襯底1S的表面的電極E、焊盤LND1及配 線L1，并且表示形成于布線襯底1S的背面的焊盤LND3與配線L2。 S卩，如圖23所示， 在布線襯底1S的背面，對應(yīng)于半球的搭載位置來配置焊盤LND3。然而，在圖23中， 因未采用焊盤內(nèi)通孔構(gòu)造，所以無法對應(yīng)于布線襯底1S的背面上所形成的焊盤LND3 的位置來設(shè)置通孔V。即，通孔V的配置位置可以不規(guī)定于搭載有半球的焊盤LND3的 配置位置而自由地配置。因利用形成于布線襯底的背面的配線L2來連接形成于布線襯底IS的背面的焊盤LND3與通孔V，所以無需對應(yīng)于布線襯底IS的背面上所形成的焊 盤LND3的位置來設(shè)置通孔V。通孔V的位置可以對應(yīng)于布線襯底IS的表面上所形成 的焊盤LND1而自由地設(shè)置。此意味著形成于布線襯底IS的表面的焊盤LNDl的配置 自由度得以提高，例如，如圖23所示，可以在布線襯底IS的表面配置焊盤LND1。因 此，可以比較容易地纏繞連接路板IS的表面上所形成的電極E與焊盤LND1的配線Ll。
然而，在本實施形態(tài)l中，因采用焊盤內(nèi)通孔構(gòu)造，所以例如圖24所示，以與半 球的搭載位置在平面上重疊的方式規(guī)定通孔V的配置位置。如此規(guī)定通孔V的配置位 置意味著也規(guī)定了形成于布線襯底IS的表面的焊盤LND1的配置位置。即，規(guī)定形成 于布線襯底IS的表面的焊盤LNDl的配置位置的結(jié)果，在布線襯底IS的表面，連接電 極E與焊盤LNDl的配線Ll的布局自由度下降。
因此，在本實施形態(tài)1中，設(shè)法能夠減小在布線襯底IS的表面連接電極E與焊盤 LND1的酉B線L1的布局自由度的下降。關(guān)于此點，利用圖25進行說明。圖25表示使用 焊盤內(nèi)通孔構(gòu)造時的連接電極E與焊盤LND1的配線L1的布局構(gòu)成。具體而言，圖25 表示形成于布線襯底IS的表面的電極E、焊盤LNDl及配線Ll。在圖25中，通孔V 對應(yīng)于未圖示的搭載于布線襯底IS的背面的半球的搭載位置而設(shè)置。因此，對于對應(yīng) 于通孔V而形成于布線襯底IS的表面的焊盤LNDl而言，也是對應(yīng)于半球的搭載位置 來規(guī)定焊盤LNDl的配置位置。此處，圖24與圖25的不同點在于，從布線襯底IS的 外周線到排列著焊盤LND1的最外列之間的距離不同。即，在圖24中，從布線襯底IS 的外周線到排列著悍盤LND1的最外列為止的距離為距離a，相對于此，在圖25中，從 配線IS的外周線到排列著焊盤LNDl的最外列為止的距離為距離b。距離b大于距離a。 具體而言，圖24中所示的距離a小于焊盤LNDl的間距(也可以稱為焊盤LND3的間 距)，圖25中所示的距離b大于焊盤LNDl的間距(也可以稱為焊盤LND3的間距)。
因此，進行了本實施形態(tài)1中的設(shè)計的圖25，與圖24相比確保到排列著電極E與 焊盤LND1的最外列為止的空間。由此，圖25與圖24相比，可以提高形成于布線襯底 1S的表面的配線L1的布局自由度。因確保到排列著電極E與焊盤LND1的最外列為止 的空間，所以可以充分地確保配線L1的纏繞區(qū)域。例如在圖24中，通過焊盤LND1間 的配線Ll的根數(shù)為2根，但在圖25中，可以使通過焊盤LND1間的配線Ll的根數(shù)為 3根，從而成為可以更容易地將配線Ll纏繞到配置于布線襯底1S的內(nèi)側(cè)區(qū)域的焊盤 LND1的構(gòu)成。
如上所述，充分地確保到排列著電極E與焊盤LND1的最外列為止的空間，由此在 本實施形態(tài)1中，可以減小因采用焊盤內(nèi)通孔構(gòu)造而導(dǎo)致形成于布線襯底1S的表面的配線Ll的自由度下降這一副作用。
在本實施形態(tài)l中，作為半導(dǎo)體裝置，以半球LGA為例進行了說明，但本發(fā)明并 不限定于半球LGA，也可以應(yīng)用于例如BGA。其原因在于，BGA與半球LGA除外部 連接端子的高度不同以外，其它構(gòu)成均相同。但是，如果如本實施形態(tài)l般，特別是將 本發(fā)明適用于半球LGA，則會產(chǎn)生如下所示的有用的效果。
第l點在半球LGA中，外部連接端子(半球)的高度低于BGA的外部連接端子 (焊球)的高度，因此可以使將半球LGA安裝于母板(安裝基板)上時的總厚度，薄 于將BGA安裝于母板上時的總厚度。此意味著通過使用半球LGA則可以實現(xiàn)半導(dǎo)體裝 置的薄板化。
第2點半球LGA與BGA相比，安裝在母板上時相對于沖擊力的沖擊強度增強。 在本實施形態(tài)1中，使形成于布線襯底1S的背面的焊盤LND3與通孔V的連接構(gòu)成是 焊盤內(nèi)通孔構(gòu)造，由此即便使焊盤LND3的構(gòu)成形態(tài)為NSMD,也可以抑制配置于焊盤 LND3上的半球的高度不均。半球LGA與BGA雙方均可以獲得此效果，進而，在半球 LGA中，使形成于布線襯底1S的背面的焊盤LND3的構(gòu)成形態(tài)為NSMD，由此與BGA 相比沖擊強度得以提高。關(guān)于此點， 一面參照圖26—面進行說明。
圖26是表示對半球LGA與BGA對于沖擊力的耐受性進行測定所獲得的結(jié)果的表。 測定以在0.5 ms間施加1500 G的沖擊力為條件來進行。測定對象是以NSMD的BGA 與NSMD的半球LGA為對象。首先，就對于NSMD的BGA的評價結(jié)果進行說明。如 圖26所示，對于NSMD的BGA而言，當評價次數(shù)為30次、50次時未產(chǎn)生BGA從母 板上脫落的不良情況。但是，如果評價次數(shù)變成100次，則存在一個不良的BGA，進而， 如果評價次數(shù)變成150次，則存在兩個不良的BGA。然后，如果評價次數(shù)變成200次， 則在BGA中存在三個不良的BGA。相對于此，如圖26所示，對于NSMD的半球LGA 而言，當評價次數(shù)為30次、50次、100次、150次及200次中的任一者時均未產(chǎn)生半球 LGA從母板上脫落的不良情況。此表示，與BGA相比，半球LGA對于沖擊力的耐受 性更高。因此，可知如本實施形態(tài)l般，將焊盤內(nèi)通孔構(gòu)造、且使焊盤LND3的構(gòu)成形 態(tài)為NSMD的構(gòu)成應(yīng)用于半球LGA，由此可以兼顧提高半球的安裝強度與抑制配置于 焊盤LND3上的半球的高度不均，并且可以提高半球LGA對于沖擊力的耐受性。
本實施形態(tài)1中的半導(dǎo)體裝置以上述方式構(gòu)成，以下，對其制造方法進行說明。首 先，對構(gòu)成半球LGA的布線襯底1S的制造步驟進行說明。
如圖27所示，例如準備兩表面上貼附有由銅箔形成的導(dǎo)電膜CF1的布線襯底1S。 此時，構(gòu)成布線襯底的基材由例如玻璃-BT (BismaleimideTriazine，雙馬來酰亞胺三嗪)材料或者玻璃-耐熱環(huán)氧樹脂材料構(gòu)成。繼而，如圖28所示，在通孔形成區(qū)域中形成通 孔V。通孔V是使用鉆孔器實施開孔而以貫穿兩表面貼附有導(dǎo)電膜CF1的布線襯底1S 的方式形成。
其次，如圖29所示，在貼附于布線襯底1S上的導(dǎo)電膜CF1的兩表面形成由鍍銅膜 形成的導(dǎo)電膜CF2。由鍍銅膜形成的導(dǎo)電膜CF2可以采用例如無電電鍍法或者電解電鍍 法形成。此由鍍銅膜形成的導(dǎo)電膜CF2也形成于貫穿布線襯底1S的通孔V的側(cè)面。此 外，在形成于布線襯底1S的兩表面的導(dǎo)電膜CF1上也形成有導(dǎo)電膜CF2,但在圖29以 下的圖中將導(dǎo)電膜CF1與導(dǎo)電膜CF2—體地記載為導(dǎo)電膜CF1。
繼而，如圖30所示，對導(dǎo)電膜CF1的表面進行研磨后，在兩表面的導(dǎo)電膜CF1上 貼附干膜DF。此干膜DF是受到紫外線照射后硬化的薄膜，它用于在對導(dǎo)電膜CF1進 行圖案化時形成掩膜。
其后，如圖31所示，在布線襯底1S的兩側(cè)配置掩膜(未圖示)，并經(jīng)由此掩膜照 射紫外線。由此，將形成于掩膜上的圖案轉(zhuǎn)印到干膜DF上。然后，對轉(zhuǎn)印有圖案的干 膜DF進行顯影，由此使干膜DF圖案化。例如，通過顯影處理而將干膜DF的未受紫外 線照射的區(qū)域去除。
其次，如圖32所示，使經(jīng)圖案化的干膜DF作為掩膜而對導(dǎo)電膜CF1進行蝕刻。 由此，使形成于干膜DF上的圖案反映在導(dǎo)電膜CF1上。具體而言，在布線襯底1S的 表面(上表面)形成與通孔V連接的焊盤LND1、以及與焊盤LND1連接并延伸的配線 Ll。另一方面，在布線襯底1S的背面(下表面)形成與通孔V連接的焊盤LND3。由 此，形成如下的焊盤內(nèi)通孔構(gòu)造在形成于布線襯底1S的背面的焊盤LND3上配置有 通孔V。
其后，如圖33所示，將經(jīng)圖案化的干膜DF去除。由此，在布線襯底1S的表面(上 表面)，與通孔V連接的焊盤LND1以及與焊盤LND1連接并延伸的配線L1露出，而在 布線襯底1S的背面(下表面)，與通孔V連接的焊盤LND3露出。對在此階段是否正常 地形成圖案進行檢查。檢査中使用例如光學(xué)式檢查機等。
繼而，如圖34所示，在布線襯底1S的兩表面涂布阻焊劑SR。在布線襯底1S的兩 表面涂布阻焊劑SR時，首先在布線襯底1S的一方的面上涂布阻焊劑SR并使其暫時干 燥。然后，阻焊劑SR暫時干燥后，在布線襯底1S的另一方的面上涂布阻焊劑SR并使 其暫時干燥。由此，可以在布線襯底1S的兩表面形成阻焊劑SR。此時，在布線襯底1S 的表面(上表面)，焊盤LND1及配線Ll由阻焊劑SR覆蓋。同樣，在布線襯底1S的 背面(下表面)，焊盤LND3由阻焊劑SR覆蓋。其次，如圖35所示，使用光刻技術(shù)在阻焊劑SR上形成開口部K。即，在布線襯底 1S的背面(下表面)形成開口部K。此開口部K是以使形成于布線襯底1S的背面(下 表面)的焊盤LND3露出的方式形成。具體而言，以如下方式形成開口部K，即開口部 K的口徑大于焊盤LND3的直徑，且開口部K在平面上內(nèi)包著焊盤LND3。由此，可以 使形成于布線襯底1S的背面(下表面)的焊盤LND3的構(gòu)成形態(tài)為NSMD。然后，使 阻焊劑SR完全硬化(完全干燥)后，在從開口部K露出的焊盤LND3上形成鍍鎳/金膜。 如此，可以形成在焊盤LND3上形成有鍍鎳/金膜的端子。其后，對布線襯底1S進行清 洗，并實施外觀檢查，由此完成布線襯底1S的制作。以上述的方式可以制作本實施形 態(tài)1中的布線襯底1S。
此外，在本實施形態(tài)l中，如圖28所示，作為形成貫穿布線襯底1S的通孔V的方 法，由使用鉆孔器進行開孔來形成通孔V的方法，但也可以通過照射激光來形成通孔V。 將此通過照射激光而形成的通孔V示于圖36。如圖36所示，通過照射激光所形成的通 孔V的特征為布線襯底IS的背面(下表面)側(cè)的孔徑小于布線襯底IS的表面(上表 面)側(cè)的孔徑。即，如果從布線襯底IS的表面?zhèn)日丈浼す?，則形成于布線襯底1S的表 面的孔徑變得最大，其后，隨著激光向布線襯底IS的背面前進，孔徑逐漸變小。而且， 通孔V的孔徑在布線襯底1S的背面上變得最小。其結(jié)果，可以使在布線襯底1S的背面 形成于通孔V上的焊盤LND3的凹陷縮小。即，在通過照射激光而形成通孔V時，因 可以使布線襯底1S的背面的孔徑縮小，所以可以使堵塞通孔V的表面的焊盤LND3上 所產(chǎn)生的凹陷縮小。此意味著可以降低形成于焊盤LND3上的半球的高度不均。B卩，在 本實施形態(tài)l中，除利用焊盤內(nèi)通孔構(gòu)造可以降低半球的高度不均的效果以外，通過采 用以激光照射來形成通孔V的方法，可以獲得如下的乘數(shù)效應(yīng)，即因形成于通孔V上 的焊盤LND3上所產(chǎn)生的凹陷縮小而使得可以降低半球的高度不均。
繼而， 一面參照圖式一面對使用上述布線襯底1S來形成半球LGA (半導(dǎo)體裝置) 的制造步驟進行說明。圖37是表示形成半球LGA的制造步驟的流程的流程圖。首先， 使用通常的半導(dǎo)體制造技術(shù)在半導(dǎo)體晶片上形成晶體管(MISFET (Metal Insulator Semiconductor Field Effect Transistor,金屬絕緣半導(dǎo)體場效應(yīng)晶體管))或多層配線，由 此形成構(gòu)成RFIC的集成電路。
其后，如圖38所示，對半導(dǎo)體晶片WF的背面進行研磨(背面研磨)(圖37的SlOl)。 半導(dǎo)體晶片WF的背面研磨是以如下所示的方式實施。即，使用保護膠帶PT覆蓋半導(dǎo) 體晶片WF的元件形成面(表面)，之后使半導(dǎo)體晶片WF的元件形成面(表面)的相 反側(cè)的背面朝上配置于載物臺上。然后，使用研磨機G對半導(dǎo)體晶片WF的背面進行研磨，由此使半導(dǎo)體晶片WF的厚度變薄。由此，可以進行半導(dǎo)體晶片WF的研磨。
其次，如圖39所示，對半導(dǎo)體晶片WF進行切割，由此使半導(dǎo)體晶片WF單片化 成一個個的半導(dǎo)體芯片(圖37的S102)。半導(dǎo)體晶片WF的切割是以如下所示的方式實 施。首先，將切割膠帶DT貼附于同心圓狀的切割框DFM上，之后在此切割膠帶DT上 配置半導(dǎo)體晶片WF。然后，使用切割刀片DB，沿切割線對半導(dǎo)體晶片WF進行切割， 由此使半導(dǎo)體晶片WF單片化為半導(dǎo)體芯片。
然后，如圖40所示，將單片化的半導(dǎo)體芯片CHP搭載(小片焊接)于經(jīng)上述步驟 所形成的布線襯底1S上(圖37的S103)。半導(dǎo)體芯片CHP的小片焊接是以如下方式進 行，艮卩，以夾頭Cl吸附半導(dǎo)體芯片CHP后，將半導(dǎo)體芯片CHP配置于布線襯底1S上， 然后利用絕緣膏P來將此半導(dǎo)體芯片CHP與布線襯底1S黏接于一起。此時，布線襯底 1S以能夠形成多個半球LGA的方式成一體化，且在每個半球LGA獲取區(qū)域上分別搭載 半導(dǎo)體芯片CHP。其后，為了提高半導(dǎo)體芯片CHP與布線襯底1S的黏接強度而進行熱 處理(烘烤)(圖37的S104)。
繼而，對搭載有半導(dǎo)體芯片CHP的布線襯底1S的表面(芯片搭載面)實施等離子 清洗(圖37的S105)。等離子清洗是以提高隨后實施的鑄模步驟中的樹脂與布線襯底 1S的密接性為目的而實施。
其后，如圖41所示，以導(dǎo)線W將形成于布線襯底1S上的電極與半導(dǎo)體芯片CHP 的焊墊連接(絲焊)于一起(圖37的S106)。具體而言，以毛細管C2對半導(dǎo)體芯片CHP 的焊墊進行快速接合，其后，使毛細管C2移動，由此來對布線襯底1S的電極進行第二 接合。由此，以由例如金線形成的導(dǎo)線W使布線襯底1S的電極與半導(dǎo)體芯片CHP的 焊墊電性連接。
其次，如圖42所示，以樹脂M將布線襯底1S的整個芯片搭載面密封(鑄模)(圖 37的S107)。具體而言，以上部模具UK與下部模具BK從上下夾持搭載有半導(dǎo)體芯片 CHP的布線襯底1S，使樹脂M從插入口流入布線襯底1S的芯片搭載面上，由此以樹 脂M將布線襯底1S的芯片搭載面密封。其后，為了使樹脂M硬化，對布線襯底1S進 行熱處理(烘烤)(圖37的S108)。
繼而，如圖43所示，利用焊錫印刷(solder printing)將焊膏SP涂布于布線襯底IS 的背面(圖37的S109)。具體而言，在布線襯底IS的背面配置金屬掩膜MSK，利用刮 刀SI在此金屬掩膜MSK上印刷焊膏SP。由此，如圖44所示，在布線襯底IS的焊盤 (焊盤LND3 (未圖示))上形成焊膏SP。然后，如圖45所示，對布線襯底1S實施回 流焊(圖37的SllO)。由此，形成于布線襯底1S的背面的焊膏SP成為半球狀的半球HBa。由此，可以在布線襯底1S的背面形成由半球HBa形成的外部連接端子。
其次，如圖46所示，對布線襯底1S進行切割(封裝切割)(圖37的S111)。布線 襯底1S的切割是以如下所示的方式進行。首先，將切割膠帶DT貼附于同心圓狀的切割 框DFM上后，在此切割膠帶DT上配置布線襯底1S。然后，使用切割刀片DB對布線 襯底1S進行切割，由此可以獲得一個個封裝。圖47是表示經(jīng)過以上的步驟所制造的封 裝Pa的截面圖。如圖47所示，封裝Pa是半球LGA，且以樹脂M將布線襯底1S的芯 片搭載面密封。另一方面，在布線襯底1S的芯片搭載面的相反側(cè)的面上形成有由半球 HBa形成的外部連接端子。由此，可以制造由半球LGA形成的封裝Pa，將所制造的封 裝Pa加以收納并出貨(圖37的S112)。
繼而，對將由半球LGA形成的封裝Pa安裝于母板(安裝基板)上的步驟進行說明。 圖48是表示將由半球LGA形成的封裝Pa安裝于母板MB上的狀態(tài)的截面圖。如圖48 所示，可知由半球LGA形成的封裝Pa經(jīng)由作為外部連接端子的半球HBa而安裝于母板 MB上。
圖49是對將由半球LGA形成的封裝Pa安裝于母板(安裝基板)上的狀態(tài)進行說 明的放大截面圖。在圖49中，封裝Pa具有布線襯底1S，在此布線襯底1S上形成有貫 穿布線襯底1S的通孔V。在通孔V的側(cè)面形成有包含鍍敷膜的導(dǎo)電膜CF2。且，在布 線襯底1S的背面(下表面)，以與通孔V直接連接的方式形成有焊盤LND3，在焊盤 LND3上形成有作為外部連接端子的半球HBa。由此，形成焊盤內(nèi)通孔構(gòu)造。在布線襯 底1S的背面(下表面)形成有阻焊劑SR，焊盤LND3形成于阻焊劑SR上所形成的開 口部K的內(nèi)部。此時，開口部K的口徑形成為大于焊盤LND3的直徑，焊盤LND3的 構(gòu)成形態(tài)為NSMD。 g卩，本實施形態(tài)1中的封裝Pa (半球LGA)是焊盤內(nèi)通孔構(gòu)造， 且是使焊盤LND3的構(gòu)成形態(tài)為NSMD的封裝。在布線襯底1S的表面(上表面)上， 以與通孔V連接的方式形成有焊盤LND1，且以與此焊盤LND1連接的方式形成有配線 Ll。形成于布線襯底1S的表面上的焊盤LND1及配線L1由阻焊劑SR覆蓋。在此阻焊 劑SR上形成有樹脂M。如果進行詳細說明，雖然圖49中并未圖示，但在形成于布線襯 底1S的表面(上表面)上的阻焊劑SR上搭載有半導(dǎo)體芯片(未圖示)，且以覆蓋此半 導(dǎo)體芯片的方式形成有樹脂M。
相對于此，對母板MB的構(gòu)成進行說明。母板MB具有基板MS，在此基板MS上 形成有貫穿基板MS的通孔V2，在此通孔V2的側(cè)面形成有導(dǎo)電膜CF3。在布線襯底1S 的表面(上表面)，以與通孔V2連接的方式形成有悍盤LND4。在布線襯底1S的表面 (上表面)上形成有阻焊劑SR2，在形成于此阻焊劑SR2上的開口部K2的內(nèi)部形成有焊盤LND4。此處，開口部K2的口徑大于焊盤LND4的直徑，且開口部K2形成為內(nèi)包 著焊盤LND4。以上述方式形成于母板MB上的焊盤LND4成形成于通孔V2的正上方 的焊盤內(nèi)通孔構(gòu)造，且焊盤LND4為NSMD。本實施形態(tài)1的特征也在于使形成于母板 MB上的焊盤LND4的構(gòu)成為焊盤內(nèi)通孔構(gòu)造，且為NSMD。另一方面，在基板MS的 背面(下表面)形成有與通孔V2連接的焊盤LND5、以及與焊盤LND5連接的配線L3。 此焊盤LND5與配線L3由阻焊劑SR覆蓋。
將以上述方式構(gòu)成的封裝Pa與母板MB黏接于一起。具體而言，首先如圖50所示， 在形成于母板MB上的焊盤LND4上形成焊膏(焊料)SP2。然后，如圖51所示，將形 成于母板MB上的焊膏SP2與形成于封裝Pa上的半球HBa加以連接。其后，如圖52 所示，對母板MB及封裝Pa進行回流焊(熱處理)，由此使形成于封裝Pa上的半球HBa 與形成于母板MB上的焊膏SP2—體化，從而形成接合焊錫SB。由此，可以將封裝Pa 與母板MB黏接于一起。
此處，本實施形態(tài)1的特征也在于使形成于母板MB上的焊盤LND4的構(gòu)成為焊盤 內(nèi)通孔構(gòu)造，且為NSMD。具體而言，使形成于母板MB上的焊盤LND4為焊盤內(nèi)通孔 構(gòu)造，由此可以使接合封裝Pa與母板MB的接合焊錫SB的形狀成如下形狀，即接合焊 錫SB的中央部的直徑大于其上部的直徑或下部的直徑，從而可以謀求提高封裝Pa與母 板MB的接合強度。例如當形成于母板MB上的焊盤LND4并非為焊盤內(nèi)通孔構(gòu)造時， 焊盤LND4以及連接焊盤LND4與通孔V的配線的一部分從開口部K2露出。此時，在 母板MB側(cè)，將封裝Pa與母板MB接合的接合焊錫SB不僅與圓形形狀的焊盤LND4 接觸，也與連接焊盤LND4和通孔V的配線的一部分接觸。因此，接合焊錫SB的形狀 因與連接焊盤LND4和通孔V的配線的一部分接觸而并非為接合焊錫SB的中央部的直 徑大于其上部的直徑或下部的直徑的形狀，從而導(dǎo)致安裝強度下降。因此，在本實施形 態(tài)1中，使形成于母板MB上的焊盤LND4為焊盤內(nèi)通孔構(gòu)造，由此可以使在母板MB 側(cè)與接合焊錫SB接觸的構(gòu)成要素僅為圓形形狀的焊盤LND4。其結(jié)果，在本實施形態(tài)1 中，可以使接合焊錫SB的形狀為中央部的直徑大于上部的直徑或下部的直徑的形狀， 從而可以謀求提高封裝Pa與母板MB的接合強度。
(實施形態(tài)2)本實施形態(tài)2也以半球LGA為對象。在上述實施形態(tài)1中，對如下 例子進行了說明，即對形成于布線襯底的背面的所有焊盤釆用焊盤內(nèi)通孔構(gòu)造，且使焊 盤的構(gòu)成形態(tài)為NSMD。相對于此，在本實施形態(tài)2中，對如下例子進行說明，即僅對 形成于布線襯底的背面的焊盤的一部分采用焊盤內(nèi)通孔構(gòu)造，且使焊盤的構(gòu)成形態(tài)為 NSMD，另一方面，對其它焊盤不采用焊盤內(nèi)通孔構(gòu)造，且使焊盤的構(gòu)成形態(tài)為SMD。圖53是表示本實施形態(tài)2的半球LGA中的布線襯底1S的構(gòu)成的圖。圖53將布線 襯底1S的芯片搭載面(表面)的構(gòu)成及布線襯底1S的芯片搭載面的相反側(cè)的面(背面) 的構(gòu)成疊加在一起進行圖示。即，在圖53中，沿布線襯底1S的四條邊配置的電極E與 在電極E的內(nèi)側(cè)區(qū)域成格子狀配置的焊盤LND1是形成于布線襯底1S的表面的構(gòu)成要 素。此處，形成于布線襯底1S的表面的電極E與焊盤LND1是以配線連接于一起，但 在圖53中，因變得復(fù)雜，所以省略連接電極E與焊盤LND1的配線的圖示。
相對于此，在圖53中，配線L2與成格子狀配置的焊盤LND3是形成于布線襯底1S 的背面的構(gòu)成要素。且，圖示有貫穿布線襯底1S的表面與布線襯底1S的背面的通孔V。
在圖53中，本實施形態(tài)2的特征在于形成于布線襯底1S的四角(角部)的焊盤 LND1、通孔V及焊盤LND3的配置關(guān)系。即，在本實施形態(tài)2中，在布線襯底1S的角 部，以與形成于布線襯底1S的表面(芯片搭載面)的焊盤LND1在平面上重疊，且內(nèi) 包于焊盤LND1中的方式形成有通孔V。且，此通孔V與形成于布線襯底1S的背面的 焊盤LND3直接連接。即，形成于布線襯底1S的背面的焊盤LND3配置為形成于通孔 V的正上方，且在平面上內(nèi)包著通孔V。且，形成于布線襯底1S的背面的焊盤LND3 的構(gòu)成形態(tài)為NSMD。如此，形成于布線襯底1S的角部的焊盤LND3與通孔V形成焊 盤內(nèi)通孔構(gòu)造，且焊盤LND3的構(gòu)成形態(tài)為NSMD。由此，在布線襯底1S的角部，能 夠提高形成于布線襯底1S的角部的焊盤LND3與搭載于此焊盤LND3上的半球(未圖 示)的連接強度。
因以下理由，使配置于布線襯底1S的角部的焊盤LND3為悍盤內(nèi)通孔構(gòu)造，且使 焊盤LND3的構(gòu)成形態(tài)為NSMD。成矩形形狀的布線襯底1S的角部易于集中有對布線 襯底1S施加的應(yīng)力。例如，已知因?qū)Σ季€襯底1S施加的溫度循環(huán)而產(chǎn)生反復(fù)的膨脹與 收縮，由此膨脹與收縮而產(chǎn)生應(yīng)力，而此應(yīng)力在布線襯底1S的角部變得最大。由此， 配置于布線襯底1S的角部的焊盤LND3與搭載于此焊盤LND3上的半球容易因應(yīng)力而 分離。即，在布線襯底1S的角部，因應(yīng)力集中而導(dǎo)致焊盤LND3與半球的連接強度下 降。如果半球從形成于布線襯底1S的背面的焊盤LND3上脫落，則會引起不良情況。
如此，就減少半球LGA的不良的觀點而言，可知必須謀求在應(yīng)力集中的布線襯底 1S的角部提高焊盤LND3與半球的連接強度。因此，在本實施形態(tài)2中，使配置于應(yīng)力 集中的布線襯底1S的角部的焊盤LND3的構(gòu)成形態(tài)為NSMD,由此來謀求提高焊盤 LND3與半球的連接強度。但是，如果使焊盤LND3的構(gòu)成形態(tài)為NSMD，則搭載于焊 盤LND3上的半球的高度不均表面化，所以在本實施形態(tài)2中，不使用配線而采用焊盤 內(nèi)通孔構(gòu)造來連接焊盤LND3與通孔V。如上所述，在本實施形態(tài)2中，為了提高位于布線襯底IS的角部的焊盤LND3與半球的安裝強度，使配置于布線襯底IS的角部的焊 盤LND3的構(gòu)成形態(tài)為NSMD，為了降低因使焊盤LND3的構(gòu)成形態(tài)為NSMD而帶來 的半球的高度不均，而以如下方式構(gòu)成，即利用焊盤內(nèi)通孔構(gòu)造來連接焊盤LND3與通 孔V。
繼而，對配置于布線襯底1S的角部以外的部位的焊盤LND3的構(gòu)成進行說明。在 本實施形態(tài)2中，如圖53所示，對于配置于布線襯底1S的角部以外的部位的焊盤LND3 并未采用焊盤內(nèi)通孔構(gòu)造，而使焊盤LND3的構(gòu)成形態(tài)為SMD。如圖53所示，配置于 布線襯底IS的角部以外的部位的焊盤LND3配置為不與通孔V在平面上重疊，此焊盤 LND3與通孔V是以形成于布線襯底1S的背面的配線L2連接于一起。如上所述，配置 于布線襯底1S的角部以外的部位的焊盤LND3與通孔V的連接未采用焊盤內(nèi)通孔構(gòu)造。 因此，未對應(yīng)于形成于布線襯底1S的背面的焊盤LND3的位置來設(shè)置通孔V。 g卩，通 孔V的配置位置可以不規(guī)定于搭載有半球的焊盤LND3的配置位置而自由地配置。因形 成于布線襯底1S的背面的悍盤LND3與通孔V是以形成于布線襯底的背面的配線L2 連接于一起，所以無須對應(yīng)于形成于布線襯底1S的背面的焊盤LND3的位置來設(shè)置通 孔V。通孔V的位置可以對應(yīng)于形成于布線襯底1S的表面的焊盤LND1而自由地設(shè)置。 此意味著形成于布線襯底1S的表面的焊盤LND1的配置自由度得以提高。
圖54是表示在布線襯底1S的表面上連接電極E與焊盤LND1的配線Ll的布局構(gòu) 成的圖。如圖54所示，因能夠以使配線L1易于纏繞的方式來配置通孔V的位置，所以 可以提高配線L1的布局自由度。S卩，在本實施形態(tài)2中，就提高配置于布線襯底1S的 表面的配線Ll的布局自由度的觀點而言，如圖53所示，未使配置于布線襯底1S的角 部以外的區(qū)域中的焊盤LND3與通孔V的連接構(gòu)成是焊盤內(nèi)通孔構(gòu)造。但是，當不使形 成于布線襯底1S的背面的焊盤LND3與通孔V為焊盤內(nèi)通孔構(gòu)造時，如果使形成于布 線襯底1S的背面的焊盤LND3的構(gòu)成形態(tài)為NSMD，則配置于焊盤LND3上的半球的 高度不均表面化。因此，在本實施形態(tài)2中，為了提高配置于布線襯底1S的表面的配 線L1的布局自由度，不使配置于布線襯底1S的角部以外的區(qū)域中的焊盤LND3與通孔 V的連接為焊盤內(nèi)通孔構(gòu)造。另一方面，在形成于布線襯底1S的背面的焊盤LND3與 通孔V的連接中不采用焊盤內(nèi)通孔構(gòu)造的情形時，如果使焊盤LND3的構(gòu)成形態(tài)為 NSMD，則搭載于焊盤LND3上的半球的高度不均會成為問題，因此使形成于布線襯底 1S的背面的焊盤LND3的構(gòu)成形態(tài)為SMD。
如果總結(jié)本實施形態(tài)2的特征性構(gòu)成，則如下使配置于布線襯底1S的角部的焊 盤LND3與通孔V的連接構(gòu)成是焊盤內(nèi)通孔構(gòu)造，且使配置于角部的焊盤LND3的構(gòu)成形態(tài)為NSMD。另一方面，不使配置于布線襯底1S的角部以外的區(qū)域中的焊盤LND3 與通孔V的連接構(gòu)成是焊盤內(nèi)通孔構(gòu)造，且使配置于角部以外的區(qū)域中的焊盤LND3的 構(gòu)成形態(tài)為SMD。通過以上述方式構(gòu)成，本實施形態(tài)2會產(chǎn)生如下的顯著效果，即可以 一面在應(yīng)力易于集中的布線襯底1S的角部抑制半球的高度不均， 一面提高悍盤LND3 與半球的黏接強度，并且可以確保形成于布線襯底1S的表面的配線Ll的布局自由度。 (實施形態(tài)3)本實施形態(tài)3也以半球LGA為對象。在上述實施形態(tài)1中，對如下 例子進行了說明，即對形成于布線襯底的背面的所有焊盤均采用焊盤內(nèi)通孔構(gòu)造，且使 悍盤的構(gòu)成形態(tài)為NSMD。相對于此，在本實施形態(tài)3中，對如下例子進行說明，即僅 對形成于布線襯底的背面的焊盤的一部分采用焊盤內(nèi)通孔構(gòu)造，且使焊盤的構(gòu)成形態(tài)為 NSMD，另一方面，對其它焊盤不采用焊盤內(nèi)通孔構(gòu)造，且使焊盤的構(gòu)成形態(tài)為SMD。
圖55是表示本實施形態(tài)3的半球LGA中的布線襯底1S的構(gòu)成的圖。圖55將布線 襯底1S的芯片搭載面(表面)的構(gòu)成及布線襯底1S的芯片搭載面的相反側(cè)的面(背面) 的構(gòu)成疊加在一起進行圖示。g卩，在圖55中，沿布線襯底1S的四條邊配置的電極E與 在電極E的內(nèi)側(cè)區(qū)域成格子狀配置的焊盤LND1是形成于布線襯底1S的表面的構(gòu)成要 素。此處，形成于布線襯底1S的表面的電極E與焊盤LND1是以配線連接于一起，但 在圖55中，因變得復(fù)雜，所以省略連接電極E與焊盤LND1的配線的圖示。
相對于此，在圖55中，配線L2與成格子狀配置的焊盤LND3是形成于布線襯底1S 的背面的構(gòu)成要素。而且，圖示有貫穿布線襯底1S的表面與布線襯底1S的背面的通孔 V。
在圖55中，本實施形態(tài)3的特征在于形成于布線襯底1S的最外列的焊盤LND1、 通孔V及焊盤LND3的配置關(guān)系。即，在本實施形態(tài)3中，在布線襯底1S的最外列， 以與形成于布線襯底is的表面(芯片搭載面)的焊盤LND1在平面上重疊，且內(nèi)包于 焊盤LND1中的方式形成有通孔V，且此通孔V與形成于布線襯底1S的背面的焊盤 LND3直接連接。即，形成于布線襯底1S的背面的焊盤LND3是配置為形成于通孔V 的正上方，且在平面上內(nèi)包著通孔V。而且，形成于布線襯底1S的背面的焊盤LND3 的構(gòu)成形態(tài)為NSMD。如此，形成于布線襯底1S的最外列的焊盤LND3與通孔V形成 焊盤內(nèi)通孔構(gòu)造，且焊盤LND3的構(gòu)成形態(tài)為NSMD。由此，在布線襯底1S的最外列， 能夠提高形成于布線襯底1S的背面的焊盤LND3與搭載于此焊盤LND3上的半球(未 圖示)的連接強度。
根據(jù)以下理由，使配置于布線襯底1S的最外列的焊盤LND3為焊盤內(nèi)通孔構(gòu)造， 且使焊盤LND3的構(gòu)成形態(tài)為NSMD。如上述實施形態(tài)2中所說明般，對布線襯底1S
44施加的應(yīng)力最易于集中在成矩形形狀的布線襯底IS的角部，且在布線襯底IS的四條邊 的周邊應(yīng)力也增大。即，由于在布線襯底IS的四條邊的周邊應(yīng)力也集中，因此半球有 可能從焊盤LND3上脫落。
因此，在本實施形態(tài)3中，為了提高位于布線襯底IS的最外列的焊盤LND3與半 球的安裝強度，使配置于布線襯底1S的最外列的焊盤LND3的構(gòu)成形態(tài)為NSMD，為 了減輕因使焊盤LND3的構(gòu)成形態(tài)為NSMD所帶來的半球的高度不均，而以如下方式構(gòu) 成，即利用焊盤內(nèi)通孔構(gòu)造來連接焊盤LND3與通孔V。
繼而，對配置于布線襯底1S的最外列以外的部位的焊盤LND3的構(gòu)成進行說明。 在本實施形態(tài)3中，如圖55所示，對于配置于布線襯底IS的最外列以外的部位的焊盤 LND3并未采用焊盤內(nèi)通孔構(gòu)造，而使焊盤LND3的構(gòu)成形態(tài)為SMD。如圖55所示， 配置于布線襯底1S的最外列以外的部位的焊盤LND3配置為不與通孔V在平面上重疊， 此焊盤LND3與通孔V是由形成于布線襯底1S的背面的配線L2連接于一起。如上所 述，配置于布線襯底1S的最外列以外的部位的焊盤LND3與通孔V的連接未采用焊盤 內(nèi)通孔構(gòu)造。因此，未對應(yīng)于形成于布線襯底1S的背面的焊盤LND3的位置來設(shè)置通 孔V。 S卩，通孔V的配置位置可以不被規(guī)定于搭載有半球的焊盤LND3的配置位置而自 由地配置。因形成于布線襯底1S的背面的焊盤LND3與通孔V是由形成于布線襯底的 背面的配線L2連接于一起，所以無須對應(yīng)于形成于布線襯底1S的背面的焊盤LND3的 位置來設(shè)置通孔V。通孔V的位置可以對應(yīng)于形成于布線襯底1S的表面的焊盤LND1 而自由地設(shè)置。此意味著形成于布線襯底1S的表面的焊盤LND1的配置自由度得以提 高。
圖56是表示在布線襯底1S的表面上連接電極E與焊盤LND1的配線Ll的布局構(gòu) 成的圖。本實施形態(tài)3的特征為配置于布線襯底1S的表面(芯片搭載面)的電極E未 配置在布線襯底1S的最外周。即，如圖56所示，沿著成矩形形狀的布線襯底1S的四 條邊排列有電極E，在此電極E的外側(cè)區(qū)域形成有焊盤LND1及通孔V，且在電極E的 內(nèi)側(cè)區(qū)域也形成有焊盤LND1及通孔V。由于以上述方式構(gòu)成，因此可以提高將形成于 布線襯底1S的表面的焊盤LND1與電極E連接于一起的配線L1的布局自由度。即，因 存在從電極E向外側(cè)區(qū)域延伸的配線Ll與從電極E向內(nèi)側(cè)區(qū)域延伸的配線L1，所以與 將全部配線Ll配置于電極E的內(nèi)側(cè)區(qū)域的情形相比，配線Ll的布局變得容易進行。
進而，在本實施形態(tài)3中，為了提高配置于布線襯底1S的表面的配線L1的布局自 由度，如圖55所示，未使配置于電極E的內(nèi)側(cè)區(qū)域的焊盤LND3與通孔V的連接為焊 盤內(nèi)通孔構(gòu)造。另一方面，在形成于布線襯底1S的背面的焊盤LND3與通孔V的連接不采用焊盤內(nèi)通孔構(gòu)造的情形時，如果使焊盤LND3的構(gòu)成形態(tài)為NSMD，則搭載于焊 盤LND3上的半球的高度不均會成為問題，因此使形成于布線襯底1S的背面的焊盤 LND3的構(gòu)成形態(tài)為SMD。
如果根據(jù)以上說明對本實施形態(tài)3的特征性構(gòu)成進行總結(jié)，則如下使配置于布線 襯底1S的最外列的焊盤LND3與通孔V的連接構(gòu)成是焊盤內(nèi)通孔構(gòu)造，且使配置于布 線襯底1S的最外列的焊盤LND3的構(gòu)成形態(tài)為NSMD。另一方面，不使配置于布線襯 底1S的最外列以外的區(qū)域中的焊盤LND3與通孔V的連接構(gòu)成是焊盤內(nèi)通孔構(gòu)造，且 使配置于最外列以外的區(qū)域中的焊盤LND3的構(gòu)成形態(tài)為SMD。而且，形成不僅在形 成于布線襯底1S的表面的電極E的內(nèi)側(cè)區(qū)域設(shè)置有通孔V，在外側(cè)區(qū)域也設(shè)置有通孔 V的構(gòu)造。
通過以上述方式構(gòu)成，本實施形態(tài)3會產(chǎn)生如下的顯著效果，即可以一面在應(yīng)力易 于集中的布線襯底1S的最外列抑制半球的高度不均， 一面提高悍盤LND3與半球的黏 接強度，并且可以確保形成于布線襯底IS的表面的配線Ll的布局自由度。
(實施形態(tài)4)在本實施形態(tài)4中，對將本發(fā)明應(yīng)用于BGA的例子進行說明。在上 述實施形態(tài)1 3中對半球LGA進行了說明，但它們也可以應(yīng)用于本實施形態(tài)4中的 BGA。
圖57是表示本實施形態(tài)4的由BGA形成的封裝Pa的示意性的構(gòu)成的截面圖。圖 57所示的封裝Pa具有與圖49所示的上述實施形態(tài)1的由半球LGA形成的封裝Pa大致 相同的構(gòu)成。不同點在于在圖57所示的封裝Pa中，焊球Ba的高度形成為高于0.1 mm， 相對于此，在圖49所示的封裝Pa中，半球HBa的高度形成為0.1 mm以下。以下，對 圖57所示的封裝Pa的構(gòu)成進行說明。圖57所示的封裝Pa具有布線襯底1S，在此布線 襯底1S上形成有貫穿布線襯底1S的通孔V。在通孔V的側(cè)面形成有由鍍敷膜形成的導(dǎo) 電膜CF2。而且，在布線襯底1S的背面(下表面)，以與通孔V直接連接的方式形成有 焊盤LND3，且在焊盤LND3上形成有作為外部連接端子的半球HBa。由此，形成焊盤 內(nèi)通孔構(gòu)造。在布線襯底1S的背面(下表面)形成有阻焊劑SR，焊盤LND3形成于阻 焊劑SR上所形成的開口部K的內(nèi)部。此時，開口部K的口徑形成為大于焊盤LND3的 直徑，焊盤LND3的構(gòu)成形態(tài)為NSMD。 B卩，本實施形態(tài)1中的封裝Pa (BGA)是焊 盤內(nèi)通孔構(gòu)造，且是使焊盤LND3的構(gòu)成形態(tài)為NSMD的封裝。在布線襯底1S的表面 (上表面)，以與通孔V連接的方式形成有焊盤LND1，且以與此焊盤LND1連接的方 式形成有配線L1。形成于布線襯底1S的表面的焊盤LND1及配線L1由阻焊劑SR覆蓋。 在此阻焊劑SR上形成有樹脂M。如果進行詳細說明，雖然在圖57中并未圖示，但在形成于布線襯底1S的表面(上表面)上的阻焊劑SR上搭載有半導(dǎo)體芯片(未圖示)，且 以覆蓋此半導(dǎo)體芯片的方式形成有樹脂M。
在以上述方式構(gòu)成的本實施形態(tài)4中的BGA中，與上述實施形態(tài)l相同，也可以 通過將焊盤內(nèi)通孔構(gòu)造、且使焊盤LND3的構(gòu)成形態(tài)為NSMD的構(gòu)成應(yīng)用于BGA，而 實現(xiàn)提高焊球Ba的安裝強度、以及抑制配置于焊盤LND3上的焊球Ba的高度不均。
對本實施形態(tài)4中的BGA的優(yōu)點進行說明。在BGA中，使用焊球Ba作為外部連 接端子。此焊球Ba的高度高于O.lmm，與作為半球LGA的外部連接端子的半球相比， 其高度更高。因此，BGA與半球LGA相比，具有能夠使外部連接端子的間隙(高度) 增大的優(yōu)點。即，在BGA中焊球Ba的高度增高，因此當將BGA安裝于母板上時，具 有易于安裝的特征。如果進行具體說明，則如下當將零件安裝于母板上時，在母板上 的端子上涂布焊料后安裝零件，即便使此焊料形成得較厚，由于在BGA中焊球的高度 增高，因此可以抑制遍及鄰接的焊球間而形成有焊料(焊錫橋)，從而可以防止鄰接的 焊球間的短路不良。即，在母板中除BGA等半導(dǎo)體裝置以外，也搭載有芯片電容器或 電阻等被動零件。為了將此被動零件可靠地安裝于母板上，存在使涂布于母板上的焊料 的厚度變厚的傾向。即便于此情形時，如果是BGA,則由于外部連接端子(焊球Ba) 的高度增高，因此可以減少因鄰接的焊球間的焊料所引起的短路不良。如此，BGA具有 安裝于母板上時的安裝容易性較高的優(yōu)點。
其次，對本實施形態(tài)4中的BGA的制造步驟進行說明，本實施形態(tài)4中的BGA的 制造步驟與上述實施形態(tài)1中的半球LGA的制造步驟大致相同。g口，圖58是表示本實 施形態(tài)4中的BGA的制造步驟的流程圖，圖58所示的S201 S212與圖37所示的S101 S112大致相同。不同點是焊球搭載步驟(S209)。對此焊球搭載步驟進行說明。
從圖38到圖42為止與上述實施形態(tài)1同樣。繼而，如圖59所示，拾取焊球Ba， 如圖60所示，將焊球Ba搭載于布線襯底1S的背面。然后，對布線襯底1S實施回流焊 (圖58的S210)。由此，形成于布線襯底1S的背面的焊球Ba成為BGA的外部連接端 子。隨后的步驟與上述實施形態(tài)1相同。由此，可以制造本實施形態(tài)4中的BGA。
(實施形態(tài)5)在本實施形態(tài)5中，對將本發(fā)明應(yīng)用于LGA的例子進行說明。圖 61是表示本實施形態(tài)5的由LGA形成的封裝Pa的示意性的構(gòu)成的截面圖。圖61所示 的封裝Pa具有與圖49所示的上述實施形態(tài)1的由半球LGA形成的封裝Pa大致相同的 構(gòu)成。不同點在于在圖61所示的封裝Pa中未形成有半球，相對于此，在圖49所示 的封裝Pa中形成有半球HBa。以下，對圖61所示的封裝Pa的構(gòu)成進行說明。圖61所 示的封裝Pa具有布線襯底1S，在此布線襯底1S上形成有貫穿布線襯底1S的通孔V。在通孔V的側(cè)面形成有由鍍敷膜形成的導(dǎo)電膜CF2。而且，在布線襯底1S的背面(下 表面)，以與通孔V直接連接的方式形成有焊盤LND3，在焯盤LND3上形成有作為外 部連接端子的焊球Ba。由此，形成焊盤內(nèi)通孔構(gòu)造。在布線襯底1S的背面(下表面) 形成有阻焊劑SR,焊盤LND3形成于阻焊劑SR上所形成的開口部K的內(nèi)部。此時， 開口部K的口徑形成為大于焊盤LND3的直徑，焊盤LND3的構(gòu)成形態(tài)為NSMD。艮卩， 本實施形態(tài)1中的封裝Pa (LGA)是焊盤內(nèi)通孔構(gòu)造，且是使焊盤LND3的構(gòu)成形態(tài)為 NSMD的封裝。在布線襯底1S的表面(上表面)，以與通孔V連接的方式形成有焊盤 LND1，且以與此焊盤LND1連接的方式形成有配線Ll。形成于布線襯底1S的表面的 焊盤LND1及配線Ll由阻焊劑SR覆蓋。在此阻焊劑SR上形成有樹脂M。如果進行詳 細說明，雖然在圖61中并未圖示，但是在形成于布線襯底1S的表面(上表面)上的阻 焊劑SR上搭載有半導(dǎo)體芯片(未圖示)，且以覆蓋此半導(dǎo)體芯片的方式形成有樹脂M。
在本實施形態(tài)5中的LGA中，在形成于布線襯底1S的背面的焊盤LND上未搭載 有半球。因此，在本實施形態(tài)5中的LGA中不存在降低搭載于焊盤LND3上的半球的 高度不均這一課題。盡管如此，使形成于布線襯底1S的背面的焊盤LND3與通孔V的 連接構(gòu)成是焊盤內(nèi)通孔構(gòu)造，且使形成于布線襯底1S的背面的焊盤LND3的構(gòu)成形態(tài) 為NSMD的構(gòu)成在本實施形態(tài)5中的LGA中也有用。對此點進行說明。
當將LGA安裝于母板上時，在母板上涂布焊料，通過此焊料將LGA安裝于母板上。 因此，當將LGA安裝于母板上時，露出的焊盤也與焊錫連接。
此處，例如當形成于LGA上的焊盤LND3并非為焊盤內(nèi)通孔構(gòu)造，而使用配線連 接焊盤LND3與通孔V時，悍盤LND3與配線的一部分從形成于阻焊劑SR上的開口部 露出。因此，涂布于母板上的焊料形成為覆蓋露出的焊盤LND3與露出的配線的一部分。 此時，焊盤LND3成圓形形狀且面積也較大，因此焊盤LND3與焊料的黏接強度較高。 然而，配線較細且面積也較小，因此在黏接配線與焊料的部分上，因施加于LGA或母 板上的應(yīng)力，而易于產(chǎn)生包含配線的焊盤LND3與配線一同從布線襯底1S脫落的情形。 此時，LGA從半球LGA上脫離而導(dǎo)致安裝不良。
關(guān)于此點，在本實施形態(tài)5中，使焊盤LND3與通孔V的構(gòu)成為焊盤內(nèi)通孔構(gòu)造。 因此，即便使焊盤LND3的構(gòu)成形態(tài)為NSMD時，從形成于阻焊劑SR上的開口部露出 的金屬膜也只有焊盤LND3。由此，在本實施形態(tài)5中，悍料僅與成圓形形狀的焊盤LND3 黏接。艮卩，在本實施形態(tài)5中，即便使焊盤LND3的構(gòu)成形態(tài)為NSMD，因不存在連接 焊盤LND3與通孔V的配線，所以不存在配線與焊料黏接的情形。因此，焊料僅與面積 較大且與布線襯底牢固地粘接的焊盤LND3黏接，因此可以防止焊盤LND3從布線襯底
481S上脫落。根據(jù)以上的說明可知，在本實施形態(tài)5中的LGA中，使形成于布線襯底IS 的背面的焊盤LND3與通孔V的連接構(gòu)成是焊盤內(nèi)通孔構(gòu)造，且使形成于布線襯底IS 的背面的焊盤LND3的構(gòu)成形態(tài)為NSMD的構(gòu)成也有用。
其次，對本實施形態(tài)5中的LGA的制造步驟進行說明，本實施形態(tài)5中的LGA的 制造步驟與上述實施形態(tài)1中的半球LGA的制造步驟大致相同。S卩，圖62是表示本實 施形態(tài)5中的LGA的制造步驟的流程圖，圖62所示的S301 S310與圖37所示的S101 S112大致相同。不同點在于不存在于布線襯底上形成半球的步驟。由此，可以制造本實 施形態(tài)5中的LGA。
以上，根據(jù)實施形態(tài)對由本發(fā)明者所完成的發(fā)明進行了具體說明，但本發(fā)明并不限 定于上述實施形態(tài)，當然可以在不脫落發(fā)明主旨的范圍內(nèi)進行各種變更。
在上述實施形態(tài)中，例如對搭載著具有RFIC的功能的半導(dǎo)體芯片的封裝進行了具 體說明，但本發(fā)明并不限定于此，其可以廣泛地應(yīng)用于搭載著具有RFIC以外的功能的 半導(dǎo)體芯片的封裝(例如BGA、半球LGA、 LGA)等。
本發(fā)明可以廣泛地應(yīng)用于制造半導(dǎo)體裝置的制造業(yè)。
權(quán)利要求
1.一種半導(dǎo)體裝置，其特征在于包括(a)布線襯底；(b)半導(dǎo)體芯片，其搭載于所述布線襯底的第1面上；以及(c)多根導(dǎo)線，此等將形成于所述布線襯底上的多個電極與形成于所述半導(dǎo)體芯片上的多個焊接墊分別加以連接；所述布線襯底具有(a1)所述多個電極，此等形成于所述布線襯底的所述第1面上；(a2)多個第1焊盤，此等形成于所述布線襯底的所述第1面上，且設(shè)為不與所述多個電極在平面上重疊；(a3)多根第1配線，此等形成于所述布線襯底的所述第1面上，將所述多個電極與所述多個第1焊盤分別加以電性連接；(a4)多個通孔，此等形成為在平面上內(nèi)包于所述多個第1焊盤的各個焊盤中，且貫穿所述布線襯底；(a5)多個第2焊盤，此等形成于所述布線襯底的所述第1面的相反側(cè)的面即第2面上，形成為在平面上內(nèi)包所述多個通孔的各個通孔，且與所述多個通孔的各個通孔電性連接；(a6)保護膜，其形成于所述布線襯底的所述第2面上且具有多個第1開口部，此等第1開口部的面積大于所述多個第2焊盤的各個焊盤的面積，且內(nèi)包所述多個第2焊盤的各個焊盤；以及(a7)多個第1突起電極，此等設(shè)置于所述保護膜上所形成的所述多個第1開口部的各個開口部，且與所述多個第2焊盤的各個焊盤電性連接。
2. 根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于所述多個第1突起電極的各個電 極的高度為0.1 mm以下。
3. 根據(jù)權(quán)利要求l所述的半導(dǎo)體裝置，其特征在于所述多個第1突起電極的各個電 極的高度高于0.1 mm。
4. 根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于所述多個電極分別形成矩形形狀， 且所述多個第2焊盤的各個焊盤與所述多個第1開口部的各個開口部形成圓形形 狀。
5. 根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于所述布線襯底形成矩形形狀，所 述多個電極配置于所述布線襯底的外周部，且所述多個第1焊盤配置于較配置有所 述多個電極的所述布線襯底的所述外周部更內(nèi)側(cè)的區(qū)域中。
6. 根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于所述布線襯底形成矩形形狀，所 述多個電極沿所述布線襯底的邊配置，所述多個第1焊盤的一部分配置于較配置有 所述多個電極的所述布線襯底的區(qū)域更外側(cè)的區(qū)域中，且所述多個第l焊盤的一部 分配置于較配置有所述多個電極的所述布線襯底的區(qū)域更內(nèi)側(cè)的區(qū)域中。
7. 根據(jù)權(quán)利要求l所述的半導(dǎo)體裝置，其特征在于在所述布線襯底的所述第2面上更包括(a8)多個第3焊盤，此等設(shè)為不與所述多個通孔的各個通孔在平面上重疊； (a9)第2配線，其將所述多個第2焊盤的一部分與所述多個第3焊盤的各個 焊盤電性連接；(a10)所述保護膜，其形成于所述布線襯底的所述第2面上且具有多個第2開 口部，此等第2開口部的面積小于所述多個第3焊盤的各個焊盤的面積，且不使所 述第2配線露出而在平面上包含于所述多個第3焊盤中；以及(all)多個第2突起電極，此等設(shè)置于所述保護膜上所形成的所述多個第2開 口部的各個開口部，且與所述多個第3焊盤的各個焊盤電性連接；且所述多個第2 焊盤之中，與所述多個第3焊盤的各個焊盤電性連接的焊盤由所述保護膜覆蓋。
8. 根據(jù)權(quán)利要求7所述的半導(dǎo)體裝置，其特征在于所述多個第1突起電極的各個電 極的高度與所述多個第2突起電極的各個電極的高度均為0.1 mm以下。
9. 根據(jù)權(quán)利要求7所述的半導(dǎo)體裝置，其特征在于所述多個第1突起電極的各個電 極的高度與所述多個第2突起電極的各個電極的高度均高于0.1 mm。
10. 根據(jù)權(quán)利要求7所述的半導(dǎo)體裝置，其特征在于所述多個第1突起電極配置于所 述布線襯底的角部。
11. 根據(jù)權(quán)利要求7所述的半導(dǎo)體裝置，其特征在于所述布線襯底形成矩形形狀，形成于所述布線襯底的所述第I面上的所述多個電極是沿所述布線襯底的邊配置，且形成于所述布線襯底的所述第2面上的所述多個第1突起電極，在平面上配 置于較配置有所述多個電極的區(qū)域更外側(cè)的區(qū)域中，另一方面，形成于所述布線襯 底的所述第2面上的所述多個第2突起電極，在平面上配置于較配置有所述多個電 極的區(qū)域更內(nèi)側(cè)的區(qū)域中。
12. 根據(jù)權(quán)利要求11所述的半導(dǎo)體裝置，其特征在于所述多個第1突起電極配置于 所述布線襯底的最外周。
13. 根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于貫穿所述布線襯底的所述多個通 孔的各個通孔在所述布線襯底的所述第2面上的孔徑小于在所述布線襯底的所述第 1面上的孔徑，且隨著從所述布線襯底的所述第1面向所述布線襯底的所述第2面 前進，所述多個通孔的各個通孔的孔徑縮小。
14. 根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于所述半導(dǎo)體芯片是手機中所使用 的RFIC芯片。
15. 根據(jù)權(quán)利要求14所述的半導(dǎo)體裝置，其特征在于所述RFIC芯片是形成有如下電 路的芯片，此電路實現(xiàn)在發(fā)送時將基帶信號調(diào)制為射頻發(fā)送信號的功能，以及在接 收時將射頻接收信號解調(diào)為基帶信號的功能。
16. —種半導(dǎo)體裝置的制造方法，其特征在于包括如下步驟(a) 將半導(dǎo)體芯片搭載在布線襯底的第1面上；(b) 使用多根導(dǎo)線將形成于所述布線襯底上的多個電極與形成于所述半導(dǎo)體芯 片上的多個焊接墊分別加以連接；(c) 以樹脂密封搭載于所述布線襯底的所述第1面上的所述半導(dǎo)體芯片；及(d) 經(jīng)由掩膜在所述布線襯底的所述第1面的相反側(cè)的第2面上涂布焊膏，由 此形成多個第1突起電極；在所述(a)步驟前所準備的所述布線襯底上形成有所述多個電極，此等形成于所述布線襯底的所述第1面上；多個第1焊盤，此等形成于所述布線襯底的所述第1面上，且設(shè)為不與所述多 個電極在平面上重疊；多根第1配線，此等形成于所述布線襯底的所述第1面上，且將所述多個電極 與所述多個第1焊盤分別加以電性連接；多個通孔，此等形成為在平面上內(nèi)包于所述多個第1焊盤的各個焊盤中，且貫 穿所述布線襯底；多個第2焊盤，此等形成于所述布線襯底的所述第1面的相反側(cè)的面即第2面 上，且形成為在平面上內(nèi)包所述多個通孔的各個通孔，且與所述多個通孔的各個通 孔電性連接；及保護膜，其形成于所述布線襯底的所述第2面上且具有多個第1開口部，此等 第1開口部的面積大于所述多個第2焊盤的各個焊盤的面積，且內(nèi)包所述多個第2 焊盤的各個焊盤；所述(d)步驟是以經(jīng)由形成于所述保護膜上的所述多個第1開口部與所述多個 第2焊盤的各個焊盤連接的方式，形成所述多個第1突起電極。
17. 根據(jù)權(quán)利要求16所述的半導(dǎo)體裝置的制造方法，其特征在于所述多個第1突起 電極的各個電極的高度為0.1 mm以下。
18. 根據(jù)權(quán)利要求16所述的半導(dǎo)體裝置的制造方法，其特征在于-在所述布線襯底的所述第2面上更形成有-多個第3焊盤，此等設(shè)為不與所述多個通孔的各個通孔在平面上重疊-， 第2配線，其將所述多個第2焊盤的一部分與所述多個第3焊盤的各個焊盤加 以電性連接；及所述保護膜，其形成于所述布線襯底的所述第2面上且具有多個第2開口部， 此等第2開口部的面積小于所述多個第3焊盤的各個焊盤的面積，且不使所述第2 配線露出而在平面上包含于所述多個第3焊盤中；所述(d)步驟是以經(jīng)由形成于所述保護膜的所述多個第1開口部與所述多個第 2焊盤的各個悍盤連接的方式，形成所述多個第1突起電極，且以經(jīng)由形成于所述 保護膜的所述多個第2開口部與所述多個第3焊盤的各個焊盤連接的方式，形成所 述多個第2突起電極。
19. 根據(jù)權(quán)利要求18所述的半導(dǎo)體裝置的制造方法，其特征在于所述多個第1突起 電極配置于所述布線襯底的角部。
20. 根據(jù)權(quán)利要求18所述的半導(dǎo)體裝置的制造方法，其特征在于所述布線襯底形成矩形形狀，形成于所述布線襯底的所述第1面上的所述多個電極是沿所述布線襯底的邊配置，形成于所述布線襯底的所述第2面上的所述多個第1突起電極，在平面上配置 于較配置有所述多個電極的區(qū)域更外側(cè)的區(qū)域中，另一方面，形成于所述布線襯底 的所述第2面上的所述多個第2突起電極，在平面上配置于較配置有所述多個電極 的區(qū)域更內(nèi)側(cè)的區(qū)域中。
21. 根據(jù)權(quán)利要求20所述的半導(dǎo)體裝置的制造方法，其特征在于所述多個第1突起 電極配置于所述布線襯底的最外周。
22. —種半導(dǎo)體裝置的制造方法，其特征在于包括如下步驟(a) 將半導(dǎo)體芯片搭載在布線襯底的第1面上；(b) 使用多根導(dǎo)線將形成于所述布線襯底上的多個電極與形成于所述半導(dǎo)體芯 片上的多個焊接墊分別加以連接；(c) 以樹脂密封搭載于所述布線襯底的所述第1面上的所述半導(dǎo)體芯片；及(d) 將焊球搭載于所述布線襯底的所述第1面的相反側(cè)的第2面上，由此形成 多個第1突起電極；在所述(a)步驟前所準備的所述布線襯底上形成有所述多個電極，此等形成于所述布線襯底的所述第1面上；多個第1焊盤，此等形成于所述布線襯底的所述第1面上，且設(shè)為不與所述多個電極在平面上重疊；多根第1配線，此等形成于所述布線襯底的所述第1面上，且將所述多個電極與所述多個第1焊盤分別加以電性連接；多個通孔，此等形成為在平面上內(nèi)包于所述多個第1焊盤的各個焊盤中，且貫穿所述布線襯底；多個第2焊盤，此等形成于所述布線襯底的所述第1面的相反側(cè)的面即所述第2面上，且形成為在平面上內(nèi)包所述多個通孔的各個通孔，與所述多個通孔的各個通 孔電性連接；及保護膜，其形成于所述布線襯底的所述第2面上且具有多個第1開口部，此等 第1開口部的面積大于所述多個第2焊盤的各個焊盤的面積，且內(nèi)包所述多個第2 焊盤的各個焊盤；所述(d)步驟是以經(jīng)由形成于所述保護膜上的所述第1開口部與所述多個第2 焊盤的各個焊盤連接的方式，形成所述多個第1突起電極。
23.根據(jù)權(quán)利要求22所述的半導(dǎo)體裝置的制造方法，其特征在于所述多個第1突起 電極的各個電極的高度高于0.1 mm。
全文摘要
本發(fā)明提供一種使用NSMD作為焊盤的構(gòu)造時可以抑制焊球的高度不均的技術(shù)。設(shè)置有貫穿布線襯底1S的通孔V。而且，在布線襯底1S的背面上以與通孔V直接連接的方式形成焊盤LND3。此焊盤LND3形成為內(nèi)包在阻焊劑SR上所形成的開口部K中。且，在焊盤LND3上搭載有半球HBa。即，本發(fā)明的特征在于將布線襯底1S的背面上所形成的焊盤LND3與通孔V的連接構(gòu)成作為焊盤內(nèi)通孔構(gòu)造，且使焊盤LND3的構(gòu)成形態(tài)為NSMD。
文檔編號H01L21/50GK101604671SQ20091014649
公開日2009年12月16日 申請日期2009年6月10日 優(yōu)先權(quán)日2008年6月12日
發(fā)明者團野忠敏 申請人:株式會社瑞薩科技