專利名稱：半導體晶體管的制作方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)于半導體組件，尤指適用于模擬及數(shù)字電路的半導體晶體管。
背景技術(shù)：
在過去40年，集成電路產(chǎn)業(yè)采取了縮小組件尺寸與增加芯片面積的發(fā)展路線，使 得芯片的效能與功能皆戲劇性的大幅提升。每2到3年就有新世代的組件出現(xiàn)，也就是所 謂的摩爾定律。相較于前一世代，每一新世代的組件，其晶體管的尺寸約縮小30%，電路的 效能約提升40%，邏輯電路的密度加倍，而記憶容量也成長為4倍。如此持續(xù)不斷的進展， 引領(lǐng)出一種期待，就是速度更快且效能更強大的芯片，將會在可預(yù)見的未來，按照此時程表 持續(xù)的推出。 金屬氧化物半導體場效晶體管(M0SFET)是半導體技術(shù)的基本組件。M0S晶體管 的成功，可歸功于其尺寸可以不斷的被縮小，同時還能增加其電路效能，并降低制造成本。 CMOS之所以能夠成為集成電路的主流架構(gòu)，在于CMOS的效能在持續(xù)改善之際，也能同時降 低能量的消耗?？s小CMOS晶體管的尺寸，已成為增強微處理器效能的主要因素。為了延 續(xù)過去如此快速的進步，如何積極縮小MOS晶體管組件的尺寸，成為半導體產(chǎn)業(yè)目前所面 臨到的一項嚴苛的挑戰(zhàn)。業(yè)界通常認為在未來的10年之內(nèi)，M0SFET將在尺寸縮小方面，遇 到關(guān)鍵技術(shù)的障礙及基本物理的限制。主要的挑戰(zhàn)包括如何控制功率的消耗、減少漏電電 流、提升驅(qū)動電流、獲得具有高介電常數(shù)的閘極絕緣層(Gate Insulator)、具有適當功函數(shù) (Work Function)的金屬閘極、超淺的源極/汲極接合(Source/Drain Junctions)、降低寄 生電阻/電容、降低摻雜濃度分布的不平均、以及提升組件特性的均勻性。
耗電增加是縮小組件尺寸的最大障礙。在芯片表面的功率密度每3. 3年就變成2 倍。造成功率消耗快速增加的主要原因是電源電壓減少的幅度不足及晶體管密度的積極增 加。如果芯片的操作頻率及晶體管數(shù)量維持目前的成長趨勢，高效能微處理器的耗電將在 數(shù)年里達到10KW，且芯片表面的熱產(chǎn)出功率將達1000W/cm2。拿其它發(fā)熱的物體做比較，燈 絲的功率密度約為100W/ci^，火箭噴嘴為1000W/cm、太陽表面為6000W/cm2。此外，我們知 道從表面散熱的速率是有限的。透過傳導散熱，從硅芯片表面(Tmax < 400° K)散熱的最大 速率是約1000W/cm2。 隨著傳統(tǒng)的平面主體型(Planar Bulk)硅CMOS晶體管趨近其微小化的物理極 限，人們必須考慮采用創(chuàng)新的組件結(jié)構(gòu)及材料，以期能延續(xù)晶體管在過去歷史上的輝煌 進展。人們已經(jīng)積極的在傳統(tǒng)MOSFET結(jié)構(gòu)上做一些變化，包括超薄體(UTB)的硅絕緣 (Silicon-on-Insulator， S0I)M0SFET、多閘極MOSFET (例如FinFET及Tri-Gate)、肖特基 能阻金屬氧化物半導體場效晶體管(SB-MOSFET)、奈米碳管晶體管(CNT)及gr即hene奈米 帶晶體管。這些非典型的MOSFET結(jié)構(gòu)其設(shè)計目的主要是改善短通道效應(yīng)，因此比平面主體 型MOSFET具有更佳的可縮性。然而，這些非典型的組件，在結(jié)構(gòu)上來說它們?nèi)允荕OSFET，與 平面主體型的MOSFET面臨著類似的挑戰(zhàn)，例如耗電的增加與效能的飽和。要延續(xù)晶體管成 長的趨勢，繼續(xù)提升芯片速度與功能，對MOSFET而言是非常困難的。半導體技術(shù)必須要有相當大的創(chuàng)新，才能克服晶體管微小化的挑戰(zhàn)，以延續(xù)過去半導體進步的軌跡。因此人們需要新的晶體管以加強電路效能、增加芯片功能和降低制造成本，使得晶體管過去的進步趨勢能得以延續(xù)。 當M0SFET的微小化逼近其物理極限時，人們也會考慮其它的組件結(jié)構(gòu)，以期能延續(xù)微小化的趨勢。本文在此將討論兩種習知組件金屬基極晶體管(MBT)及共振穿隧組件(Resonant Tunneling Devices)，此兩種組件的工作原理都是運用量子力學的穿隧效應(yīng)。
金屬基極晶體管是 一 種為達成比雙載子接合晶體管(BipolarJ皿ctionTransistor， BJT)還具有更佳效能的早期嘗試。金屬基極晶體管有三種不同的組件結(jié)構(gòu)，但都用金屬當作基極。第一種組件結(jié)構(gòu)是金屬_絕緣物_金屬_絕緣物_金屬(MMM)的結(jié)構(gòu)。圖la顯示此種MIMIM結(jié)構(gòu)及其能帶圖。當該組件加上適當?shù)钠珘簳r，電子會從射極穿過射極與基極之間的薄絕緣能阻層射向基極。這些射入的電子被稱為熱電子，因為它們的能量比在基極里的費米能階(Fermi Level)高出幾個kT。該MIMIM組件也是一種熱電子晶體管(Hot-Electron Transistor)及彈道注射晶體管(BallisticInjectionTransistor)。這些熱電子若沒在基極里被重組(Recombine)，則有可能繼續(xù)穿過基極與集極之間的能阻而到達集極。金屬基極晶體管的第二種組件結(jié)構(gòu)是用金屬_半導體的肖特基接合(Schottky Junction)取代基極到集極的MM結(jié)構(gòu)。圖lb顯示此種金屬-絕緣物-金屬-半導體(MIMS)結(jié)構(gòu)及其能帶圖。金屬基極晶體管的第三種組件結(jié)構(gòu)是用金屬_半導體的肖特基接合取代兩個MIM結(jié)構(gòu)。圖lc顯示此種半導體-金屬-半導體(SMS)結(jié)構(gòu)及其能帶圖。在此SMS組件結(jié)構(gòu)，因為肖特基接合的能阻高度較MIM結(jié)構(gòu)為小，熱電子由射極到基極是用熱離子發(fā)射(Thermionic Emission)而非穿隧注射。早期的金屬基極晶體管主要因為以下的兩個問題(一)基極寬度大，導致基極傳送因子aT不良，(二 )在金屬上不易形成好質(zhì)量的單晶半導體材料，使得晶體管的效能不彰，近年來也少有進展與突破。 共振穿隧組件利用量子效應(yīng)產(chǎn)生負差值電阻(NegativeDifferentialResistance，腿)。該組件有雙能阻量子井(Double Barrier Quantum Well)的結(jié)構(gòu)，通常是由具有不連續(xù)導電帶(Conduction Band)的III-V族化合物半導體(例如砷化鎵GaAs及砷化鎵鋁AlGaAs)的異接合(Heterojunction)所構(gòu)成。在量子井里的電子能量被量子化。圖2a顯示雙端雙能阻砷化鎵鋁/砷化鎵/砷化鎵鋁共振穿隧二極管(Resonant Tunneling Diode，RTD)在共振穿隧偏壓之下的能帶圖。當射入電子的能量符合在量子井里的準束縛狀態(tài)的能量，共振現(xiàn)象就會發(fā)生，此時穿隧電流達到最大值。當電子能
量偏離量子井里的不連續(xù)能階時，穿隧電流則變小。在i-v特性上，這導致了負差值電阻。此一效應(yīng)可被用作微波的產(chǎn)生與放大。在i-v特性圖上，電流的最大值與最小值的比值是共振穿隧二極管的一項重要參數(shù)。 圖2b顯示三端共振穿隧晶體管(Resonant Tunneling Transistor, RTT)的能帶圖。射極的能帶隙(Band G即)較基極為大，可以阻擋從基極流向射極的電洞。與兩端組件相比，三端組件提供輸入端與輸出端之間較佳的絕緣、較高的電路增益、與較大的扇出能
力。在某些偏壓條件下，共振穿隧晶體管的i-v特性呈現(xiàn)負差值電阻。集極電流有一系列
的波峰，對應(yīng)著量子井中不同能量狀態(tài)的共振?；旧希舱翊┧斫M件因為具有多狀態(tài)的特性，與傳統(tǒng)的M0SFET電路設(shè)計相比，能夠使用較少的晶體管，因此可以減少電路的復(fù)雜度。
接下來配合圖式及圖號，同時舉一較佳實施例做進一步的說明，期能使貴審查委 員對本創(chuàng)作有更詳細的了解，惟以下所述者僅為用來解釋本創(chuàng)作的較佳實施例，并非企圖 據(jù)以對本創(chuàng)作做任何形式上的限制，因此凡是在本創(chuàng)作的創(chuàng)作精神下，所為任何型式的修 飾或變更，皆仍應(yīng)屬于本創(chuàng)作意圖保護的范疇。

發(fā)明內(nèi)容
本發(fā)明可包含以下一項或多項敘述。本發(fā)明有關(guān)于一種半導體晶體管，其包括一
個或多個導電基極區(qū)、第一半導體能阻區(qū)、第二半導體能阻區(qū)、導電射極區(qū)及導電集極區(qū)。 該導電基極區(qū)連接到第一電子端。該第一半導體能阻區(qū)接觸該導電基極區(qū)。第一肖特基能 阻接合形成于該第一半導體能阻區(qū)與該導電基極區(qū)的界面。該第二半導體能阻區(qū)接觸該導 電基極區(qū)。第二肖特基能阻接合形成于該第二半導體能阻區(qū)與該導電基極區(qū)的界面。該導 電射極區(qū)接觸該第一半導體能阻區(qū)。第三肖特基能阻接合形成于該導電射極區(qū)與該第一半 導體能阻區(qū)的界面。該導電射極區(qū)連接到第二電子端。該導電集極區(qū)接觸該第二半導體能 阻區(qū)。第四肖特基能阻接合形成于該導電集極區(qū)與該第二半導體能阻區(qū)的界面。該導電 集極區(qū)連接到第三電子端。至少該第一半導體能阻區(qū)或該第二半導體能阻區(qū)的尺寸小于
ioo A。 另一方面，本發(fā)明有關(guān)于一種半導體晶體管，其包括一個或多個導電基極區(qū)、第一 半導體能阻區(qū)、第二半導體能阻區(qū)、導電射極區(qū)及導電集極區(qū)。該第一半導體能阻區(qū)接觸該 導電基極區(qū)。第一肖特基能阻接合形成于該第一半導體能阻區(qū)與該導電基極區(qū)的界面。該 第二半導體能阻區(qū)接觸該導電基極區(qū)。第二肖特基能阻接合形成于該第二半導體能阻區(qū)與 該導電基極區(qū)的界面。該導電射極區(qū)接觸該第一半導體能阻區(qū)。第三肖特基能阻接合形成 于該導電射極區(qū)與該第一半導體能阻區(qū)的界面。該導電集極區(qū)接觸該第二半導體能阻區(qū)。 第四肖特基能阻接合形成于該導電集極區(qū)與該第二半導體能阻區(qū)的界面。當適當?shù)碾妷杭?在該導電基極區(qū)時，能產(chǎn)生穿隧電流，通過該第一半導體能阻區(qū)及該第二半導體能阻區(qū)。
另一方面，本發(fā)明有關(guān)于一種半導體晶體管，其包括一個或多個導電基極區(qū)、第一 半導體能阻區(qū)、第二半導體能阻區(qū)、導電射極區(qū)及導電集極區(qū)。該第一半導體能阻區(qū)接觸該 導電基極區(qū)。第一肖特基能阻接合形成于該第一半導體能阻區(qū)與該導電基極區(qū)的界面。該 第二半導體能阻區(qū)接觸該導電基極區(qū)。第二肖特基能阻接合形成于該第二半導體能阻區(qū) 與該導電基極區(qū)的界面。該導電射極區(qū)接觸該第一半導體能阻區(qū)。第三肖特基能阻接合 形成于該導電射極區(qū)與該第一半導體能阻區(qū)的界面。該導電集極區(qū)接觸該第二半導體能 阻區(qū)。第四肖特基能阻接合形成于該導電集極區(qū)與該第二半導體能阻區(qū)的界面。該導電 射極區(qū)、該導電基極區(qū)或該導電集極區(qū)包括一種或多種的金屬、硅化物(Silicide)、鍺化物 (Germanide)及金屬化合物。該第一半導體能阻區(qū)包括介于該導電基極區(qū)與該導電射極區(qū) 之間的第一層。該第二半導體能阻區(qū)包括介于該導電基極區(qū)與該導電集極區(qū)之間的第二 層。該第一層及該第二層的厚度小于50A。該第一層或該第二層包括硅。該第一層平行于 (100)或(110)晶面。在該第一半導體能阻區(qū)及該第二半導體能阻區(qū)之間的該導電基極區(qū)， 形成一個量子井。當適當?shù)碾妷杭釉谠搶щ娀鶚O區(qū)時，能產(chǎn)生穿隧電流，通過該第一半導體 能阻區(qū)及該第二半導體能阻區(qū)。 另一方面，本發(fā)明有關(guān)于一種三維集成電路，其包括
a)—片基板； b)第一半導體晶體管組件，其包括
i)第一導電底部電極層，其位于該基板上； ii)第一半導體能阻層，其接觸該第一導電底部電極層，其中第一 肖特基能阻接合形成于該第一半導體能阻層與該第一導電底部電極層的界面； iii)第一導電基極層，其接觸該第一半導體能阻層，其中第二肖特基能阻接合形成于該第一導電基極層與該第一半導體能阻層的界面； iv)第二半導體能阻層，其接觸該第一導電基極層，其中第三肖特基能阻接合形成于該第二半導體能阻層與該第一導電基極層的界面；及 v)第一導電頂部電極層，其接觸該第二半導體能阻層，其中第四肖特基能阻接合
形成于該第一導電頂部電極層與該第二半導體能阻層的界面； c)第一絕緣層；及 d)第二半導體晶體管組件，其包括 i)第二導電底部電極層，其位于該第一絕緣層上； ii)第三半導體能阻層，其接觸該第二導電底部電極層，其中第五肖特基能阻接合形成于該第三半導體能阻層與該第二導電底部電極層的界面； iii)第二導電基極層，其接觸該第三半導體能阻層，其中第六肖特基能阻接合形成于該第二導電基極層與該第三半導體能阻層的界面； iv)第四半導體能阻層，其接觸該第二導電基極層，其中第七肖特基能阻接合形成于該第四半導體能阻層與該第二導電基極層的界面；及 v)第二導電頂部電極層，其接觸該第四半導體能阻層，其中第八肖特基能阻接合形成于該第二導電頂部電極層與該第四半導體能阻層的界面； 其中該第一半導體能阻層、該第一導電基極層及該第二半導體能阻層形成第一雙能阻量子井；其中該第三半導體能阻層、該第二導電基極層及該第四半導體能阻層形成第二雙能阻量子井；其中加在該第一導電基極層的電壓，控制通過該第一雙能阻量子井的穿隧電流。 本發(fā)明的實施方式可能包括以下一個或多個特點。該第一半導體能阻區(qū)可包括介于該導電基極區(qū)與該導電射極區(qū)之間的第一層，其中該第一層的厚度小于100A。該第一層包括硅，其中該第一層平行于(100)或(110)晶面。該第二半導體能阻區(qū)可包括介于該導
電基極區(qū)與該導電集極區(qū)之間的第二層，其中該第二層的厚度小于iooA。該第一半導體能阻區(qū)或該第二半導體能阻區(qū)可有一種半導體材料是硅、鍺、碳或ni-v化合物半導體。至少
該第一半導體能阻區(qū)或該第二半導體能阻區(qū)包括一個層狀結(jié)構(gòu)，其厚度小于50 A。在該第
一半導體能阻區(qū)與該第二半導體能阻區(qū)之間的該導電基極區(qū)，形成一個量子井。當適當?shù)碾妷杭釉谠搶щ娀鶚O區(qū)時，可產(chǎn)生穿隧電流，通過該第一半導體能阻區(qū)及該第二半導體能
阻區(qū)。當該導電基極區(qū)的工作函數(shù)(Work Function)較接近該第一半導體能阻區(qū)或該第二半導體能阻區(qū)的導電帶邊緣(Conduction Band Edge)，而較遠離其價帶邊緣(ValenceBandEdge)時，該穿隧電流的主要載子(Carriers)為電子。其中施于該導電基極區(qū)的電壓相對于射極電壓可能是正的。其中導電基極區(qū)可能包括一層厚度小于20A的二硅化鎳(NiSi》。該二硅化鎳層平行于(100)晶面。當該導電基極區(qū)的工作函數(shù)較接近該第一半導體能阻區(qū)或該第二半導體能阻區(qū)的價帶邊緣，而較遠離其導電帶邊緣時，該穿隧電流的主要載子為 電洞。其中施于該導電基極區(qū)的電壓相對于射極電壓可能是負的。其中該導電基極區(qū)可能 包括一層厚度小于20A的二硅化鈷(CoSi2)。該二硅化鈷層平行于(100)晶面。至少該第 一半導體能阻區(qū)或第二半導體能阻區(qū)可以未被摻雜。該導電射極區(qū)、該導電基極區(qū)或該導 電集極區(qū)可以包括一種或多種的金屬、硅化物、鍺化物及金屬化合物。至少該第一半導體能 阻區(qū)或該第二半導體能阻區(qū)可包括硅/鍺異接合結(jié)構(gòu)。該硅/鍺異接合結(jié)構(gòu)的組合厚度小 于60A。該導電基極區(qū)可包括第一導電基極區(qū)、一個半導體基極能阻區(qū)及第二導電基極區(qū)，
其中該第一導電基極區(qū)接觸該第一半導體能阻區(qū)，其中該半導體基極能阻區(qū)接觸該第一導 電基極區(qū)，其中該第二導電基極區(qū)接觸該第二半導體能阻區(qū)。 本發(fā)明的實施方式可能包括以下一個或多個的優(yōu)勢。本說明書揭露的肖特基能阻 量子井共振穿隧晶體管(SBQWRTT)，突破傳統(tǒng)的MOSFET組件所面臨的物理限制，并對未來 組件微小化提供了解答。在此揭露的SBQWRTT比傳統(tǒng)的MOSFET有更簡單的組件結(jié)構(gòu)及更 佳的可縮性。在此揭露的SBQWRTT不需使用微影(Photolithography)制程來定義其關(guān)鍵 尺寸。磊晶法(Epitaxy)以精確的厚度控制形成主動層(Active Layers)。其組件結(jié)構(gòu)并 無M0SFET所需的淺接合及薄閘極絕緣層。其組件特性的變化也較M0SFET為小，因為影響 MOSFET組件特性變化的兩個主要來源，統(tǒng)計摻雜起伏(Statistical Dopant Fluctuation) 及線邊粗糙度(Line EdgeRoughness，LER)并不存在于SBQWRTT。 SBQWRTT有較小的晶體管 尺寸及較大的電路密度。SBQWRTT能以較快的速度運作，因為其組件的運作原理是基于量 子力學的穿隧及彈道傳輸(Ballistic Transport)。因為SBQWRTT具有較小的次臨界擺動 (Subthreshold Swing)及較快的啟動能力，所以可在較低的電源電壓下運作并消耗較少的 能量。其基極層只有數(shù)個原子層的厚度，卻沒有類似MOSFET短通道效應(yīng)(Short-Cha皿el Effect)的困擾。SBQWRTT的制程較為簡單并且生產(chǎn)成本較低，因為其使用較少的照相光罩 步驟，且不需使用超淺接合、高-k金屬閘極堆(High-k Metal-GateStack)、嵌入式硅鍺源 極/汲極接合及雙應(yīng)力層(Dual Stressor Layers)等復(fù)雜且昂貴的制程。因此，對未來組 件微小化，SBQWRTT比MOSFET更具有可縮性。 本說明書揭露的SBQWRTT芯片比兼容的CMOS芯片消耗更少的電力。SBQWRTT比 MOSFET可在更低的電源電壓下運作，例如0. 2V或更低。較小的次臨界擺動是獲致低VCC的 關(guān)鍵，使得SBQWRTT可在較小的電壓范圍內(nèi)啟動及關(guān)閉。導電機制是共振穿隧。共振時的 高穿透系數(shù)(Transmission Coefficient)，大幅提升驅(qū)動電流。若注入載子的能量稍微偏 離共振能量，則穿透系數(shù)會以級數(shù)下降。較小的次臨界擺動及較快的啟動能力歸功于共振 穿隧效應(yīng)。因為短通道效應(yīng)，M0SFET的次臨界擺動會隨著閘極長度縮小而變差。對有相同 的載子傳輸距離(即是源極_到_汲極或射極_到_集極的距離)的MOSFET及SBQWRTT 而言，SBQWRTT比MOSFET有較小的次臨界擺動。 本說明書揭露的SBQWRTT比MOSFET有更小的寄生電阻。較少的電力被浪費在寄 生組件，因此SBQWRTT可輸出較高的驅(qū)動電流。對MOSFET而言，源極/汲極延伸(Source/ Drain Extensions)須為淺接合，以有效的控制短通道效應(yīng)。當接合深度(Junction D印th) 及接觸尺寸(ContactSize)變小時，源極/汲極串聯(lián)電阻及接觸電阻也隨之增加。增加 的寄生電阻大幅降低驅(qū)動電流，并消耗更多的功率。超淺接合很難降低其片電阻(Sheet Resistance) 。 SBQWRTT的射極/基極/集極是由低電阻的金屬或硅化物組成。因此SBQWRTT的射極/集極串聯(lián)電阻遠小于M0SFET的源極/汲極串聯(lián)電阻。SBQWRTT的射極/基極/集極接觸電阻，其值遠小于MOSFET的源極/汲極接觸電阻，因為前者為金屬對金屬或金屬對硅化物的接觸電阻，而后者為硅化物對半導體的接觸電阻。 本發(fā)明書揭露的SBQWRTT可在高速運作，因為其低寄生電阻、小基極寬度、量子力學的穿隧效應(yīng)、載子的彈道傳輸及大驅(qū)動電流。SBQWRTT的射/基/集極區(qū)是以低電阻的金屬或硅化物所構(gòu)成，能大幅降低其串聯(lián)電阻。半導體射/集極能阻區(qū)可為無雜質(zhì)摻雜，因而消除雜質(zhì)碰撞(ImpurityScattering)。以穿隧效應(yīng)運作的組件，天生就占有速度上的優(yōu)勢，其速度遠高于以漂移(Drift)或擴散(Diffusion)作用來運作的組件，例如FET或BJT。在高速應(yīng)用方面，SBQWRTT有著吸引人的優(yōu)勢。對MOSFET而言，當源極/汲極的接合深度及接觸尺寸變小時，源極/汲極的串聯(lián)電阻及接觸電阻隨之變大。通常的做法是提高通道的摻雜濃度，以壓制短通道效應(yīng)。增加的寄生電阻及通道摻雜濃度，大幅降低了驅(qū)動電流。雖然借著縮小閘極長度，組件速度略有改善，但效能的改善在這幾年已趨遲緩。寄生電阻所造成速度上的延遲，在未來會扮演著愈來愈重要的角色。目前的做法是提高VDD (其代價是增加耗電)及加應(yīng)力于硅晶格，以改善MOSFET的驅(qū)動電流及提升載子的移動性(CarrierMobility)，進而提高速度。吾人認為這兩種策略，將在不久的未來失去功效。
本說明書揭露的SBQWRTT比MOSFET有較小的晶體管尺寸及較高的包裝密度。SBQWRTT的最小尺寸基本上取決于微影及蝕刻制程所能提供最小的接觸尺寸及接觸與接觸之間的距離。SBQWRTT是三端組件，通常在布局上是長方形。使用硅/鍺異接合在p型組件，更能平衡n與p型SBQWRTT的驅(qū)動電流。N與p型SBQWRTT可占據(jù)相同的工作區(qū)(ActiveArea)，其中一個迭在另一個之上，這更進一步提高了包裝密度。傳統(tǒng)的平面主體型MOSFET是四端組件，其第四端為基板接觸。設(shè)計規(guī)則也要求源極/汲極到閘極之間保持一個安全距離。MOSFET的布局通常因為閘極延伸端(Poly End C即)與門極接觸而有不規(guī)則的形狀。MOSFET晶體管的尺寸通常比SBQWRTT大。 本發(fā)明書揭露的SBQWRTT是為一般用途的晶體管。雖然SBQWRTT的運作機制與MOSFET及BJT大不相同，但SBQWRTT的I-V特性及反相器的傳輸曲線(Transfer Curve)卻與它們相似。SBQWRTT適合數(shù)字及模擬的電路應(yīng)用。在數(shù)字應(yīng)用中，晶體管是為一個三端切換器，其中兩端之間的導電度，取決于第三端。因為Ic是Ve的指數(shù)函數(shù)，SBQWRTT的I-V特性取決于VB，因此SBQWRTT適合低功率及高速的應(yīng)用。在模擬設(shè)計方面，SBQWRTT與傳統(tǒng)的BJT模擬設(shè)計有些相似，因為兩種組件的Ic與VB之間都是指數(shù)關(guān)系。 本發(fā)明書揭露的SBQWRTT可以做在硅基板上，以降低成本，并與今日的半導體制造技術(shù)兼容。SBQWRTT制程比CMOS制程簡單且成本較低，因為需要較少的微影光罩步驟。SBQWRTT不需要有極高摻雜濃度的超淺源極/汲極接合。SBQWRTT不需要有高介電常數(shù)、低漏電及低界面狀態(tài)密度(Interface State Density)的薄閘絕緣體。SBQWRTT也不需要有薄硅體(例如UTB MOSFET在SOI上所用的)或薄硅鰭(例如FinFET所用的)。SBQWRTT不需要利用應(yīng)力技術(shù)，來提升粒子的移動性。其工作層是在超高真空(UHV)的環(huán)境下，以分子束磊晶法(Molecular Beam Epitaxy, MBE)或原子層積法(Atomic Layer D印osition，ALD)進行磊晶生長。組件結(jié)構(gòu)若用磊晶生長，其關(guān)鍵尺寸是在垂直的方向，比用微影制程來定義的水平尺寸更為精確。目前ALD已被用在先進CMOS制程上，用以沉積高介電常數(shù)的閘極絕緣層，所以SBQWRTT制程與今日的硅制造技術(shù)兼容。
本發(fā)明書揭露的SBQWRTT可與其它傳統(tǒng)組件(例如M0SFET與BJT)做在同一芯片 上。其中，MOSFET與BJT可用于高電壓、高電流的應(yīng)用(例如輸入/輸出組件)及精密度 高的模擬應(yīng)用(例如感應(yīng)放大器)。SBQWRTT可用于核心邏輯或低Vee高速數(shù)字的應(yīng)用。


本發(fā)明上述的和/或附加的方面和優(yōu)點從下面結(jié)合附圖對實施例的描述中將變 得明顯和容易理解，其中 圖la為有MnOM結(jié)構(gòu)的金屬基極晶體管，其組件結(jié)構(gòu)及能帶圖。 圖lb為有MIMS結(jié)構(gòu)的金屬基極晶體管，其組件結(jié)構(gòu)及能帶圖。 圖lc為有SMS結(jié)構(gòu)的金屬基極晶體管，其組件結(jié)構(gòu)及能帶圖。 圖2a為有雙能阻砷化鎵鋁/砷化鎵/砷化鎵鋁量子井的共振穿隧二極管，在共振
穿隧的偏壓條件下的能帶圖。 圖2b為有不連貫射極及雙能阻砷化鎵鋁/砷化鎵/砷化鎵鋁量子井基極的共振 穿隧晶體管，在共振穿隧的偏壓條件下的能帶圖。 圖3為本發(fā)明有金屬_半導體_金屬_半導體_金屬結(jié)構(gòu)的SBQWRTT的示意圖。 圖4a-e為n型SBQWRTT，在不同偏壓條件下的能帶圖。 圖5a為顯示在n型SBQWRTT，其穿透系數(shù)與電子能量的關(guān)系。 圖5b為顯示在n型SBQWRTT，其示范性電流-電壓特性曲線。 圖6a為顯示在n型SBQWRTT，當WEB = WCB = 13、19、25原子層，其電子及電洞穿隧
電流(Jtn及Jtp)與基極電壓VB的關(guān)系。 圖6b為顯示在n型SBQWRTT，當WEB = WCB = 13、19、25原子層且VB = OV，其電子 穿透系數(shù)與能量的關(guān)系。 圖6c為顯示在n型SBQWRTT，其次臨界擺動及電子穿隧電流Jtn與能阻層厚度的 關(guān)系，其中W^二W『 圖7a為顯示在n型SBQWRTT，當WB = 1、2、3原子層，其電子及電洞穿隧電流(Jtn 及Jtp)與基極電壓Ve的關(guān)系。 圖7b為顯示在n型SBQWRTT，當WB = 1、2、3原子層且VB = OV，其電子穿透系數(shù)與 能量的關(guān)系。 圖7c為顯示在n型SBQWRTT，其次臨界擺動及電子穿隧電流Jtn與WB的關(guān)系。
圖8a為顯示在n型SBQWRTT,當q(Dbn = 0. 24、0. 4、0. 56eV，其電子及電洞穿隧電 流(Jtn及Jtp)與基極電壓VB的關(guān)系。 圖8b為顯示在n型SBQWRTT,當qObn = 0. 24、0. 4、0. 56eV且VB = 0V，其電子穿
透系數(shù)與能量的關(guān)系。 圖8c為顯示在n型SBQWRTT，其次臨界擺動及電子穿隧電流Jtn與qObn的關(guān)系。
圖9a為顯示在熱平衡條件下的p型SBQWRTT的能帶圖，其中射極及集極能阻是由 無摻雜半導體的均質(zhì)層所構(gòu)成。 圖9b為顯示在熱平衡條件下的p型SBQWRTT的能帶圖，其中射極及集極能阻是由 硅/鍺/硅異接合結(jié)構(gòu)所構(gòu)成。 圖9c為顯示如圖9b所示的p型SBQWRTT，在共振偏壓時的能帶圖，其中射極及集極能阻是由硅/鍺/硅異接合結(jié)構(gòu)所構(gòu)成。 圖10a為顯示在p型SBQWRTT，當WEB = WCB = 15原子層且q。bp = 0. 2、0. 3、0. 4eV，其電洞及電子穿隧電流(JtD及Jtn)與基極電壓VB的關(guān)系。
界, 圖10b為顯示在p型SBQWRTT，當WEB = W(
q。bp的關(guān)系。 圖10c為顯示在p型SBQWRTT，當WEB
Jtp/Jtn比值與q①bp的關(guān)系。
圖11a為顯示在p型SBQWRTT，當WSi,隧電流Jtp與W^的關(guān)系。 圖llb為顯示在p型SBQWRTT，當W仏 圖llc為顯示在p型SBQWRTT，當Wsw比值與W^的關(guān)系。 圖12a為顯示在p型SBQWRTT，當WCe
穿隧電流Jtp與Wsu的關(guān)系。 圖12b為顯示在p型SBQWRTT，當Wee =關(guān)系。 圖12c為顯示在p型SBQWRTT，當W(;e =比值與Wsw的關(guān)系。 圖13a為顯示在p型SBQWRTT，當:
(J邊及Jtn)與Vb的失系。 圖13b為顯示在p型SBQWRTT,當WGe
系數(shù)與能量的關(guān)系。 圖14a為顯示在p型SBQWRTT，當WSi,
(Jtp及Jtn)與Vb的失系。 圖14b為顯示在p型SBQWRTT，當WSi,2
:11、15、19原子層，其次臨界擺動與11、15、19原子層，在關(guān)閉狀態(tài)時，其=6、9、12原子層，在導通狀態(tài)時，其電洞穿=6、9、12原子層，其次臨界擺動與W^的關(guān)=6、9、12原子層，在關(guān)閉狀態(tài)時，其Jtp/Jtn:10、14、18原子層，在導通狀態(tài)時，其電洞10、 14、 18原子層，其次臨界擺動與WSi,2的10、14、18原子層，在關(guān)閉狀態(tài)時，其Jtyjtn
'右
10、 14、 18原子層，其電洞及電子穿隧電、》
10、14、18原子層且Ve = OV，其電洞穿透
'右
6、9、12原子層，其電洞及電子穿隧電賴
6、9、 12原子層且VB = 0V，其電洞穿透系
數(shù)與能量的關(guān)系。 圖15a為顯示對2個不同的Vc，在n型SBQWRTT的電子穿隧電流Jtn及在p型SBQWRTT的電洞穿隧電流Jtp與VB的關(guān)系。 圖15b為顯示n型SBQWRTT及p型SBQWRTT的Jt_Vc特性。
圖15c為SBQWRTT反相器的傳輸曲線及電路圖。 圖16為由一個n型SBQWRTT及一個p型SBQWRTT所組成的反相器電路，其布局的俯視圖。 圖17a為圖16的SBQWRTT反相器，在磊晶及氧化物沉積之后，其層狀結(jié)構(gòu)的橫剖 圖17b為沿圖16的B-B'切線所截取的SBQWRTT反相器的橫剖圖, 圖17c為沿圖16的C-C'切線所截取的SBQWRTT反相器的橫剖圖, 圖17d為沿圖16的D-D'切線所截取的SBQWRTT反相器的橫剖圖, 圖18為有超晶格基極結(jié)構(gòu)的n型SBQWRTT其能帶圖。
圖19a為顯示有超晶格基極結(jié)構(gòu)的n型SBQWRTT，其次臨界擺動及電子穿隧電流
Jtn與Ws的關(guān)系。 圖19b為顯示n型SBQWRTT，當Ws = 8、12、16原子層，其電子及電洞穿隧電流(Jtn及Jtp)與Ve的關(guān)系。主要組件符號說明30SBOWRTT31 射極區(qū)
32射極能阻區(qū)33 基極區(qū)
34基極能阻區(qū)35 集極區(qū)
36射極37基極38集極41 44 電子能阻高度45 48 電洞能阻高度90射極能阻區(qū)91集極能阻區(qū)92、94硅膜93、96鍺膜95、97硅膜98導電帶偏移99價帶偏移1601n工作區(qū)1602n基部區(qū)1611P工作區(qū)1612P基部區(qū)1621地1622輸入端1623輸出端1624vcc1631n射極接點1632n基極接點1633n集極接點1641P射極接點1642P基極接點1643P集極接點1701硅晶圓1702氟化鈣膜1703硅緩沖膜1704二硅化鈷膜1705硅/鍺/硅復(fù)合膜1706硅化鈷膜1707硅/鍺/硅復(fù)合膜1708二硅化鈷膜1709硅緩沖膜1710氟化鈣膜1711硅緩沖膜1712二硅化鎳膜1713硅膜1714二硅化鎳膜1715硅膜1716二硅化鎳膜1717二氧化硅膜1721n頂部電極臺地1722n基部臺地1723P頂部電極臺地1724P基部臺地1731層際介電層1741側(cè)壁分隔體1742側(cè)壁分隔體1743觸腳1751介電層1752金屬_1層
具體實施例方式
本發(fā)明將提供詳細的參考數(shù)據(jù)來說明較佳的實施例，并提供圖標作為范例。雖然借著這些實施例來說明本發(fā)明，但并非意圖限制本發(fā)明于這些實施例。相反地，本申請書的專利范圍將定義本發(fā)明的精髓及范圍，依此原則，本發(fā)明應(yīng)當涵蓋其它各種替代方案、修改及等效方法。另外，在本發(fā)明以下的敘述中，為使能徹底了解本發(fā)明的內(nèi)容，將提供眾多特定的詳細敘述。然而，在此領(lǐng)域里具有普通技術(shù)的人士皆明了，欲實施本發(fā)明，并無需這些細節(jié)。另一方面，一般習知的方法、程序、組件與電路，在此未加詳細敘述，并非意圖隱藏本發(fā)明的內(nèi)容。 肖特基能阻量子井共振穿隧晶體管(SBQWRTT)是一種有金屬_半導體_金屬_半導體-金屬(MSMSM)結(jié)構(gòu)的三端組件。圖3顯示一個SBQWRTT30的示意圖。那三端是射極36、基極37及集極38。該MSMSM結(jié)構(gòu)是由射極區(qū)31、射極能阻區(qū)32、基極區(qū)33、集極能阻區(qū)34及集極區(qū)35所組成。射極區(qū)31、基極區(qū)33及集極區(qū)35是由金屬、金屬化合物、金屬硅化物或金屬鍺化物所構(gòu)成。射極能阻區(qū)32及集極能阻區(qū)34是由半導體所構(gòu)成，其可為單層半導體或有不同能帶隙的半導體的異接合結(jié)構(gòu)。該等半導體層可不被摻雜(以減少粒子對雜質(zhì)的碰撞及降低摻雜濃度分布的不平均)或被摻雜。在此結(jié)構(gòu)里有4個肖特基能阻接合。金屬(或金屬硅化物)與半導體的緊密接觸產(chǎn)生肖特基能阻接合。We是基極區(qū)的寬度(或厚度)，WEB是射極能阻區(qū)32的寬度(或厚度)，Wffl是集極能阻區(qū)34的寬度(或厚度)。以磊晶法來制造該結(jié)構(gòu)時，所謂的寬度，亦即是垂直方向上的厚度。因此，區(qū)域的寬度，有時亦表示層的厚度。射極區(qū)31、射極能阻區(qū)32、基極區(qū)33、集極能阻區(qū)34及集極區(qū)35亦可分別被稱為射極層、射極能阻層、基極層、集極能阻層及集極層。導電的射極區(qū)31、基極區(qū)33及集極區(qū)35還可被統(tǒng)稱為電極層。在本說明書里，「端」(Terminal) 、 「電子端」(Electrical Terminal)、或「電極」(Electrode)表示一個電子接點，用來將半導體組件的一個區(qū)域連接到一個外部電路。導電材料，例如金屬，可被用來形成端子。
SBQWRTT可為對稱或非對稱組件。舉例來說，射極能阻區(qū)32及集極能阻區(qū)34可有相同或不同的寬度、摻雜濃度、或半導體材料。射極區(qū)31及集極區(qū)35可用相同或不同的金屬或硅化物做成。當SBQWRTT是對稱組件時，它的射極36與集極38在電路設(shè)計上是可互換的。 圖4a 4e顯示一個n型SBQWRTT在不同偏壓條件下的能帶圖條件(a)是熱平衡，亦即VE = VB = Vc = 0V，條件(b-d)是VB > 0V， Vc = Vcc且VE = 0V，條件(e)是Vc =Vcc且VE = VB = 0V。 Ec是導電帶邊緣，Ev是價帶邊緣，EF是費米能階，Vrc是電源電壓。四個肖特基能阻(射極能阻區(qū)_至_射極、射極能阻區(qū)_至_基極、集極能阻區(qū)_至_基極及集極能阻區(qū)_至_集極)，對電子的能阻高度qObn(Schottky Barrier Height, SBH)，分別標上41、42、43及44。四個肖特基能阻(射極能阻區(qū)_至_射極、射極能阻區(qū)_至_基極、集極能阻區(qū)_至_基極及集極能阻區(qū)_至_集極)，對電洞的能阻高度qObp，分別標上45、46、47及48。該SBQWRTT可被簡稱為「H晶體管」，因為在圖4a里啞鈴形狀的能帶圖，看起來像英文字母「H」。 該SBQWRTT有兩種互補組件型，亦即n型及p型。在n型SBQWRTT，其主要載子是電子，在p型SBQWRTT，其主要載子是電洞。在電路設(shè)計里，需要兩種互補組件型，以減少耗電。CMOS技術(shù)至今極為成功，部分原因是它有兩種互補組件型，因而減少耗電。在n型SBQWRTT，對電子的肖特基能阻高度q。bn 41-44通常小于對電洞的肖特基能阻高度qObp45-48。在p型SBQWRTT，對電洞的肖特基能阻高度q。bp 45_48通常小于對電子的肖特基能阻高度q。bn41-44。
肖特基接合在導電帶及價帶產(chǎn)生不連續(xù)。肖特基接合可被用來建立異接合結(jié)構(gòu)，
類似于由不同能帶隙的ni-v化合物半導體所構(gòu)成的異接合結(jié)構(gòu)。兩者的運作原理，皆可依據(jù)量子力學的效應(yīng)。SBQWRTT的導電帶形成如圖4a所示的雙能阻量子井?；鶚O的費米能階低于射極能阻及集極能阻的導電帶能階，相差為電子SBH q①b。42及43。若基極的寬度We(亦即量子井的厚度)小于德布洛伊波長，則電子在量子井中與肖特基接合垂直方向的運動將被量子化。電子只能在量子井里有不連續(xù)的能階值。E工是在量子井里的基態(tài)能量(Ground State Energy) 。 主要取決于WB，基本上與WEB及WGB無關(guān)。 在圖4b-d里，漸漸提高基極電壓，且仍保持VE = OV及Vc = Vcc。在能帶圖上，量子井里的能階因VB提高而下降。圖5a顯示電子由射極到集極的穿透系數(shù)(TransmissionCoefficient)與射入電子的能量的關(guān)系。圖5b顯示n型SBQWRTT的電流-電壓特性曲線。解一維Schroedinger方程式，可得到穿透系數(shù)。穿隧電流正比于穿透系數(shù)乘以射極區(qū)的占據(jù)機率及集極區(qū)的空乏機率。在圖5b里標示為B、C及D的三個工作點分別對應(yīng)到圖4b-d里的三種不同的偏壓條件。 在圖4b里，當射極里的費米能階低于E工時，僅有能量等于Ej勺高能量電子能穿透雙能阻。電子密度與能量的關(guān)系依循費米-德瑞克分布(Fermi-Dirac Distribution)。隨著VB增加，將有更多的電子其能量等于Ep所以穿隧電流與VB呈現(xiàn)指數(shù)正比的關(guān)系。理論上，在室溫下，能獲得最小的次臨界擺動是KT/q In (10) = 60mV/dec，其受制于費米-德瑞克分布。 當基極電壓繼續(xù)增加，射極里的費米能階與E工相當時，如圖4c所示。若入射電子的能量等于量子井里不連續(xù)能階的其中之一，則它將能完全穿透此雙能阻量子井，穿透系數(shù)可達100X，如圖5a所示。此現(xiàn)象稱為共振，此時有最大的電流通過該結(jié)構(gòu)。在圖5b里，此峰值電流標示為C。 當基極電壓進一步增加時，隨著能量E偏離不連續(xù)能階，穿透系數(shù)迅速降低。對于在射極里有能力穿透雙能阻的電子而言，在集極里必須要有相同能量的空乏態(tài)。若EJ氐于集極的費米能階，如圖4d所示，在集極里的空乏態(tài)將會很少?？纱┧淼碾娮訑?shù)量將減少，造成較小的谷值電流，如圖5b所示。 圖4e顯示一種偏壓條件，Vc = Vcc且VE = VB = OV，此時該組件有基極漏電電流。在基極區(qū)33里的電子能穿透集極能阻區(qū)34到集極區(qū)35。因量子力學的限制，在量子井里只有不連續(xù)的能階能夠存在。在量子井的二維系統(tǒng)，狀態(tài)密度(Density of States)很低，因此基極漏電電流很小。 對如圖4a所示的n型SBQWRTT而言，能阻層寬度(WEB及WCB)、基極寬度(WB)、肖特基能阻高度(q。bn 41-44及q①bp 45-48)皆是重要的設(shè)計參數(shù)。在以下的段落里，吾人將以n型對稱SBQWRTT，在電源電壓Vcc = 0. 2V運作為例，討論這些設(shè)計參數(shù)，如何影響其組件特性，例如驅(qū)動電流、次臨界擺動及漏電電流。 對一個n型對稱SBQWRTT在以下的條件射極能阻區(qū)32及集極能阻區(qū)34由無摻雜的(100)硅所構(gòu)成，WEB = Wcb，射扱區(qū)31、基極區(qū)33及集極區(qū)35由(100) 二硅化鎳所構(gòu)成，WB = 2原子層(Monolayers, ML) ， VE = 0V， Vc = 0. 2V。介于(100) 二硅化鎳與(100)硅之間的肖特基接合，其電子能阻高度q①to為0.4eV。圖6a顯示電子及電洞穿隧電流(Jtn及Jtp)與基極電壓Ve的關(guān)系，其中W^二W^二 13、19、25原子層。Jtn表示從射極到集極的
16電子穿隧電流，Jtp表示從集極到射極的電洞穿隧電流。電子及電洞穿隧電流都隨著能阻層厚度(WEB與WCB)降低而增加。對n型SBQWRTT而言，電子是主要載子，而電洞電流則是漏電電流。 因共振穿隧，電子流及電洞流都出現(xiàn)負差值電阻的現(xiàn)象。對于共振穿隧組件，負差值電阻可用于微波的產(chǎn)生與放大的應(yīng)用。然而，對于一般用途的晶體管而言，負差值電阻效應(yīng)會嚴重的降低驅(qū)動電流及影響次臨界擺動。該組件須在適當?shù)钠珘合逻\作，以使負差值電阻不會在正常電路運作時出現(xiàn)。在圖6a的情形，負差值電阻效應(yīng)發(fā)生在VeX).23V。若電源電壓Vcc設(shè)在0. 2V，則負差值電阻效應(yīng)將不發(fā)生在正常的電路運作。
圖6b顯示電子的穿透系數(shù)與能量的關(guān)系，其中W^ = WCB = 13、19、25原子層且Ve=0V。當注入電子的能量等于Ej約0.23eV)時，穿透系數(shù)達到其最大值100% 。吾人發(fā)現(xiàn)，E工基本上與能阻層厚度(W^及WJ無關(guān)。當能量偏離共振能量時，穿透系數(shù)則迅速下降。若能阻層較厚，此現(xiàn)象則更加特別明顯。若能阻層變薄，雙能阻量子井對載子變得易于穿透。在穿透系數(shù)曲線里的共振穿隧尖峰變得更為模糊。 圖6c顯示次臨界擺動(介于Ve二0與0.2V之間)及導通狀態(tài)時的電子穿隧電流Jtn(當VB = 0. 2V)與能阻層厚度的關(guān)系，其中WEB = Wffl。隨著能阻層厚度減少，電子穿隧電流穩(wěn)定地增加。當W^二W^二 19原子層，次臨界擺動有最小值73.2mV/dec。當能阻層厚度大于或小于19原子層時，次臨界擺動變大。當WEB與WeB均小于12原子層時，次臨界擺動迅速地變大。當能阻層厚度太小時，能阻層不能限制在雙能阻量子井里的量子狀態(tài)。雙能阻量子井對于載子而言變?yōu)橥该鞯?，且共振穿隧效?yīng)變得模糊。此時，on/off電流比值變小，且次臨界擺動變大。最佳能阻厚度WEB = WeB = 19原子層，其值遠小于無摻雜的硅的電子平均自由飛行路程(MeanFree Path)，因此電子能穿透能阻層而不碰撞。射極能阻區(qū)32及集極能阻區(qū)34最好不摻雜，以降低摻雜濃度分布的不平均及游離雜質(zhì)造成的庫倫碰撞(Coulomb Scattering)。 基極寬度WB必須要小，以達成高電流增益及快速地晶體管切換速度。注入基極區(qū)33里的電子的能量可比在基極區(qū)33里的費米能階高出幾個kT，其中k是波茲曼常數(shù)，T是晶格溫度。這些電子被稱為熱電子，因為它們與晶格并不處于熱平衡。這些熱電子以高速通過基極區(qū)33，所以可獲得短的傳輸時間及大的電流增益。金屬里的電子密度是很高的。注入基極區(qū)33的電子，因不彈性的電子與電子碰撞而有高的能量損失機率。因此金屬的電子平均自由飛行路程遠小于半導體。在室溫下的金屬雖，對其能量在費米能階以上約0. 4eV的電子，其載子碰撞之間的平均自由飛行時間約為10到100fs，此對應(yīng)到的平均自由飛行路程約為10到100 A (假設(shè)載子速度約為107cm/s)。當射極與集極之間的距離遠小于平均自由飛行路程，從射極注入的熱電子可依循彈道軌跡，快速地通過雙能阻及量子井，到達集極。 組件特性強烈地取決于基極寬度WB。 一個n型對稱SBQWRTT處于以下的條件射極能阻區(qū)32及集極能阻區(qū)34由無摻雜的(100)硅所構(gòu)成，WEB = WeB = 19原子層，射極區(qū)31、基極區(qū)33及集極區(qū)35由(100) 二硅化鎳所構(gòu)成，VE = 0V，且Vc = 0. 2V。介于(100) 二硅化鎳與(100)硅之間的肖特基接合，其電子能阻高度q①bn為0.4eV。圖7a顯示電子及電洞穿隧電流(Jtn及Jtp)與基極電壓VB的關(guān)系，其中WB二 1、2、3原子層。圖7b顯示電子穿透系數(shù)與能量的關(guān)系，其中We二 1、2、3原子層，Ve二0V。圖7c顯示次臨界擺動(介于Ve二0與0.2V之間)及電子穿隧電流Jtn(當vb二0.2V)與Wb的失系。如圖7b所示，共振能量隨著WB增加而降低。如圖7c所示，當WB從1原子層增為2原子層，電子穿隧電流Jtn增加。如圖7b所示，當WB從2原子層增為3原子層，E^變成小于0.2eV。若負差值電阻效應(yīng)發(fā)生在Vrc運作范圍之內(nèi)，則會降低驅(qū)動電流及增加次臨界擺動。較小的WB可得到較大的E工及較廣的V^運作范圍。然而，若E工遠大于V^則驅(qū)動電流可能不夠大。因此，E工必須大于Vrc，但又不能太大。如圖7c顯示，WB會有一個最佳值，以使驅(qū)動電流為最大且次臨界擺動為最小。 組件特性亦取決于肖特基能阻高度。 一個n型對稱SBQWRTT在以下的條件射極能阻區(qū)32及集極能阻區(qū)34由無摻雜的(100)硅所構(gòu)成，W^ = WeB = 19原子層，射極區(qū)31、基極區(qū)33及集極區(qū)35由相同的金屬所構(gòu)成，WB = 2原子層，VE = 0V，且Vc = 0. 2V。假設(shè)此金屬與(100)硅的肖特基接合，其電子能阻高度為q①bn。圖8a顯示電子及電洞穿隧電流(Jtn及Jtp)與基極電壓VB的關(guān)系，其中q①bn二0.24、0.4、0.56eV。圖8b顯示電子穿透系數(shù)與能量的關(guān)系，其中q。bn = 0.24、0.4、0.56eV，iVB = 0V。圖8c顯示次臨界擺動(介于Vb二O與O. 2V之間)及電子穿隧電流Jtn(當VB二O. 2V)與q①bn的關(guān)系。當q①b。降低時，E工會降低，且Jtn會升高。當q。bn = 0.32eV時，E工=0.2eV，此時Jtn達到其峰值。若q。bn進一步降低，則Jtn會開始減少，擺動則會大幅增加，因為在Vrc = 0. 2V的工作范圍里發(fā)生負差值電阻現(xiàn)象。 對組件設(shè)計，肖特基能阻高度為一項重要參數(shù)。肖特基能阻高度取決于金屬工作函數(shù)、結(jié)晶方向及表面條件。對于大多數(shù)金屬/硅及硅化物/硅的肖特基接合，硅表面的費米能階接近中間能帶隙(Mid Band Gap)，通常位于Ei士O. 4eV的范圍內(nèi)，其中Ei是無摻雜時的費米能階。理論上，SBQWRTT可以是雙極組件(Ambipolar Device)，可被當作n型或P型晶體管來操作，取決于偏壓條件。雙極組件可大幅簡化制程，因為只須制造一種類型的組件。在雙極組件，可用同種金屬構(gòu)成不同的導電部位，例如射極區(qū)31、基極區(qū)33及集極區(qū)35。雖然電子比電洞有較高的有效理查德森常數(shù)(Effective Richardson Constant)及較小的有效質(zhì)量，但若是q。bn略大于q①bp，則雙極組件可具有對稱的驅(qū)動電流，即是Jtn =Jtp。然而，如圖8c顯示，若q①bn大于0. 56eV(硅能帶隙的一半)，則驅(qū)動電流將小于104A/cm2。雙極組件雖然有較簡單的制程，但其效能并不是最佳的。為使n型及p型組件均能達到最佳的效能，各型組件應(yīng)個別獨立進行最佳化的設(shè)計。 理論上，p型SBQWRTT的結(jié)構(gòu)可以近似于圖4a所示的n型SBQWRTT的結(jié)構(gòu)，但其金屬的費米能階較接近硅的價帶邊緣。圖9a顯示在熱平衡時p型SBQWRTT的能帶圖。該p型SBQWRTT有以下的特性射極能阻區(qū)32及集極能阻區(qū)34由無摻雜的(100)硅所構(gòu)成，We=2原子層。射極區(qū)31、基極區(qū)33及集極區(qū)35與(100)硅之間的電洞肖特基能阻高度為qObp。該P型SBQWRTT的偏壓為VE = 0V且Vc = -0. 2V。圖10a顯示電洞及電子穿隧電流(Jtp及Jtn)與基極電壓VB的關(guān)系，其中WEB二WcB二 15原子層且q①bp二0.2、0.3、0.4eV。當q①bp減少時，E工也會跟著減少，負差值電阻現(xiàn)象會出現(xiàn)在較小的基極電壓。因為電洞比電子有較小的有效理查德森常數(shù)及較大的有效質(zhì)量，所以qObp必須小于0. 3eV，以提升電洞的驅(qū)動電流及降低電子的漏電電流。圖10b顯示次臨界擺動(介于Ve二0與-0.2V之間)與q①bp的關(guān)系，其中WEB二WcB二 11、15、19原子層。圖10c顯示，在關(guān)閉狀態(tài)時，電洞與電子漏電電流的比值Jt/Jtn與qObp的關(guān)系，其中WEB = WCB = 11、l5、19原子層。降低qObp，有助于提高Jtp/Jtn的比值。為獲得合理的Jtp/Jtn比值，例如大于1， q。bp必須小于0. 25eV。然而，當q①bp太小時，因為負差值電阻現(xiàn)象，次臨界擺動將會受到嚴重的影響。較大的能阻層寬度WEB及WCB或許可稍微改善Jtp/Jtn的比值，但會降低驅(qū)動電流。 該p型SBQWRTT的射極能阻區(qū)32及集極能阻區(qū)34可采用異接合結(jié)構(gòu)，以解決驅(qū)動電流及次臨界擺動的兩難局面。圖9b顯示在熱平衡時p型SBQWRTT的能帶圖。射極能阻區(qū)90是由硅膜92 (其厚度為WSia)、鍺膜93 (其厚度為及硅膜94 (其厚度為WSi,2)所構(gòu)成。集極能阻區(qū)91是由硅膜95 (其厚度為WSia)、鍺膜96 (其厚度為Wee)及硅膜97 (其厚度為WSi,2)所構(gòu)成。在硅與鍺異接合的導電帶偏移98及價帶偏移99分別是0. 28及0. 74eV。圖9c顯示p型SBQWRTT在共振偏壓時的能帶圖，其中注入電洞的能量約等于能階E"此時穿透系數(shù)為最大。 組件結(jié)構(gòu)如圖9b所示的p型SBQWRTT，其特性亦取決于硅膜及鍺膜的厚度(WSia、Wee及WSi,2)。假設(shè)一個p型SBQWRTT有以下的特性射極能阻區(qū)90及集極能阻區(qū)91為硅/鍺/硅異接合結(jié)構(gòu)，WSi>1 = 2原子層，射極區(qū)31、基極區(qū)33及集極區(qū)35為(100) 二硅化鈷所構(gòu)成，WB = 2原子屋，Ve = OV，且Vc = -0. 2V。介于(100) 二硅化鈷與(100)硅之間的肖特基接合，其電洞肖特基能阻高度q①bp為0.38eV。圖11a顯示，在導通狀態(tài)時，電洞穿隧電流Jtp與W^的關(guān)系，其中Wsi,2二6、9、12原子層。圖llb顯示次臨界擺動(介于Vb二O與-O. 2V之間)與W^的關(guān)系，其中Wsu = 6、9、12原子層。圖llc顯示，在關(guān)閉狀態(tài)時，電流比值Jtp/Jtn與Wfe的關(guān)系，其中WSi,2 = 6、9、 12原子層。如圖11a所示，驅(qū)動電流Jtp有兩個尖峰，大略出現(xiàn)在Wte = 5及15原子層。當Jtp變成最大時，次臨界擺動大略是最小的。該硅/鍺/硅異接合結(jié)構(gòu)對電洞形成量子井。圖9b所示的晶體管結(jié)構(gòu)共有三個量子井。在該硅/鍺/硅量子井里的不連續(xù)能階亦可影響共振穿隧。穿透系數(shù)可有一個尖峰于共振能量E15如同雙能阻量子井，或有多個尖峰，因為有多個量子井，其差異基本上取決于該鍺膜的厚度W^當穿透系數(shù)有多個尖峰于不同能量時，次臨界擺動會受到嚴重的影響。因為鍺的導電帶邊緣較硅為高，鍺膜93及96能有效的阻擋電子穿隧電流。如圖11c所示，當Wfe增加，在關(guān)閉狀態(tài)時的電流比值Jtp/Jtn通常會增加。 圖12a顯示，在導通狀態(tài)時，電洞穿隧電流Jtp(Ve二-0.2V)與WSi,2的關(guān)系，其中Wfe=10、14、18原子層。圖12b顯示次臨界擺動(介于Vb二0與-0.2V之同)與Wsi,2的關(guān)系，其中^= 10、14、18原子層。圖12c顯示，在關(guān)閉狀態(tài)時，電流比值Jtp/Jtn與W^的關(guān)系，其中W^ = 10、14、18原子層。在導通狀態(tài)時，電洞穿隧電流Jtp隨著Wsu減少而增加。當Wte= 14原子層時，若Wsu大于14原子層，則次臨界擺動變成最小。當W^2小于7原子層時，次臨界擺動隨著Wsu減少而迅速攀升。當能阻層厚度Wsu太小時，該能阻對載子幾乎變成透明的。準束縛態(tài)無法被限制于量子井之內(nèi)。此時，穿透系數(shù)于共振能量時的尖峰變得模糊不清，on/off電流比值下降，且次臨界擺動也變差。在如圖6c所示的n型SBQWRTT亦可觀察到類似的現(xiàn)象。 圖13a顯示電洞及電子的穿隧電流(Jtp及Jtn)與基極電壓Ve的關(guān)系，其中Wfe =10、 14、 18原子層。圖13b顯示電洞穿透系數(shù)與能量的關(guān)系，其中Wee = 10、 14、 18原子層且VB = 0V。在圖13a及13b，WSi,2 = 9原子層。提高鍺膜厚度Wfe，可有效地抑制電子的漏電電流。該硅/鍺/硅異接合結(jié)構(gòu)出現(xiàn)一個有趣的現(xiàn)象，當W^二 18原子層時，穿透系數(shù)曲線在低能量(約0.05eV)有另一個尖峰。該硅/鍺/硅異接合結(jié)構(gòu)對電洞形成一個量子井。當有多個量子井時，穿透系數(shù)可能出現(xiàn)多個尖峰。此時，關(guān)閉狀態(tài)時的電流比值Jtp/Jtn變小，且次臨界擺動變大。 圖14a顯示電洞及電子穿隧電流(Jtp及Jt》與基極電壓VB的關(guān)系，其中Wsi,2 =6、9、12原子層。圖14b顯示電洞穿透系數(shù)與電洞能量的關(guān)系，其中Wsu = 6、9、12原子層。在圖14a及14b， = 14原子層。Jtn及Jtp都隨著WSi,2減少而增加。當能阻厚度太小時，能阻對載子幾乎變成透明的。此時，準束縛態(tài)無法被限制于量子井之內(nèi)。電洞穿透系數(shù)就沒有一個明顯的尖峰在共振能量。舉例來說，當Wsu = 6原子層時，如圖14b所示的穿透系數(shù)曲線就是相當平緩的。此時，寬能量范圍的電洞都有可能穿透雙能阻量子井。所以當
Wsi,2太小時，共振穿隧效應(yīng)變?nèi)?，且次臨界擺動變差。 表l顯示由仿真計算而得來的最佳組件結(jié)構(gòu)。表2顯示其組件特性。對n型SBQWRTT， Jt，是在導通狀態(tài)時(當VB = Vc = 0. 2V)的驅(qū)動電流，Jt,。ff是在關(guān)閉狀態(tài)時(當VB = 0V且Vc = 0. 2V)的漏電電流，、,化是當Jtn = IX 103A/cm2且Vc = 0. 01V時的VB，Vt,sat是當Jtn = 1 X 103A/cm2且Vc = 0. 2V時的VB，汲極感應(yīng)能阻下降(Drain Induced BarrierLowering, DIBL)，依M0SFET所用的定義，是為(Vt, lin_Vt, sat) / (0. 2V-0. 01V)。射極接地，即VE = 0V。對p型SBQWRTT，端電壓的極性相反。
表1
結(jié)構(gòu)參數(shù)n型SBQWRTTp型SBQWRTT
射極NiSi2CoSi2
射極能阻Si， WEB = 19MLSi/Ge/Si， Wsi,氛/Wsi,2 = 2/14/9ML
基極NiSi2， WB = 2MLCoSi2， WB = 2ML
集極能阻Si， WCB = 19MLSi/Ge/Si， Wsi,氛/Wsi,2 = 2/14/9ML
集極NiSi2CoSi2
方向(100)(100)
肖特基能阻高度q。bn = 0. 4eVqObp = 0. 38eV 表2
組件參數(shù)n型SBQWRTTp型SBQWRTT
Jt, 。n (A/cm2)2. 13X1051. 24X105
Jt, 。ff (A/cm2)3. 95X1022. 38X102
Jt ， 。r/ Jt ， 。ff539520
Swing(mV/dec)73. 273. 6
Vt,lin(V)0.079V-0.077V
Vt,sat(V)0. 03V-0. 044V
DIBL(mV/V)262177
VCC(V)0. 20. 2
20
圖15a顯示n型SBQWRTT的電子穿隧電流Jtn及P型SBQWRTT的電洞穿隧電流Jtp與VB的關(guān)系，其Vc值參見表一。當VB在Vrc的范圍內(nèi)，穿隧電流Jt與VB呈指數(shù)成長關(guān)系。對于MOSFET， ID只有在次臨界區(qū)里才是Ve的指數(shù)函數(shù)。當MOSFET組件在完全導通時，ID不再隨Ve的增加而呈指數(shù)關(guān)系繼續(xù)增加，i0g(iD)-ve曲線呈現(xiàn)飽和的現(xiàn)象。
圖15b顯示n及p型SBQWRTT的Jt_Vc特性。n型SBQWRTT的驅(qū)動電流比p型SBQWRTT的驅(qū)動電流高出約70 % 。若p型SBQWRTT大于n型SBQWRTT，則該p型SBQWRTT可與該n型SBQWRTT配對運作。如圖15b所示，該n型SBQWRTT的Jtn隨Vc的增加而繼續(xù)增加，沒有飽和的現(xiàn)象。但對于該P型SBQWRTT，當I Vc I大于0. IV時，Jtp呈現(xiàn)與Vc飽和的現(xiàn)象。因為結(jié)構(gòu)上的差異，P型SBQWRTT比n型SBQWRTT有較小的DIBL。該p型SBQWRTT的射極能阻區(qū)90及集極能阻區(qū)91是由硅/鍺/硅異接合所構(gòu)成，而該n型SBQWRTT的射極能阻區(qū)32及集極能阻區(qū)34是由硅膜所構(gòu)成。對n及p型SBQWRTT的Jt_Vc曲線，隨著| VB的增加而更加疏散，因為Jtn及Jtp是VB的指數(shù)函數(shù)。圖15c顯示SBQWRTT反相器的傳輸曲線(Transfer Curve)及電路圖。該p型SBQWRTT比該n型SBQWRTT約大50 % ，以補償其較低的驅(qū)動電流。雖然SBQWRTT與MOSFET在組件特性、組件結(jié)構(gòu)及運作機制上，有許多差異，但該SBQWRTT反相器也具有平衡對稱的傳輸曲線及大的輸出/輸入增益。
肖特基能阻高度代表著主要載子穿越金屬與半導體界面時能階的差異。肖特基-莫特理論(Schottky-Mott Theory)預(yù)測金屬(其工作函數(shù)為。M)與半導體(其電子親和力為X》界面的肖特基能阻高度應(yīng)是。bn= oM-xs。此一簡單理論忽略了金屬與半導體之間的反應(yīng)。實驗觀察多晶肖特基二極管，發(fā)現(xiàn)其肖特基能阻高度與金屬的工作函數(shù)，兩者之間并不存在很強的線性關(guān)系。早先將此現(xiàn)象歸因于高密度的界面狀態(tài)，導致費米能階被固定住。費米能階固定機制，此理論不認為金屬與硅界面的原子結(jié)構(gòu)會影響肖特基能阻高度。然而，許多近日研究指出費米能階并不被固定住，而且界面結(jié)構(gòu)對肖特基能阻高度有重要的影響。最為人知的例子是在二硅化鎳與硅(111)的界面，肖特基能阻高度取決于硅化物的方向。二硅化鎳可依兩個方向長在硅(111)上在A型里硅化物與基板有相同的方向，在B型里硅化物與硅分享表面法向軸線(lll)，但繞此軸線相對硅轉(zhuǎn)180度。二硅化鎳與n型硅(111)的肖特基能阻高度，A型為0.65eV，B型為0.79eV。另外一個例子是，單晶二硅化鎳與硅(100)的肖特基能阻高度是0.4eV，異于通常在多晶硅化鎳物與n型硅(100)觀察而得的0. 6-0. 7eV。 圖16是由一個n型SBQWRTT及一個p型SBQWRTT組成的反相器，其電路布局的俯視圖。該n型SBQWRTT迭在該p型SBQWRTT之上，以節(jié)省面積。對該n型SBQWRTT， n工作區(qū)1601界定頂部電極區(qū)(亦即集極區(qū))，n基部區(qū)1602界定中間及底部電極區(qū)(亦即基極區(qū)及射極區(qū))。對該P型SBQWRTT， p工作區(qū)1611界定頂部電極區(qū)(亦即射極區(qū))，p基部區(qū)1612界定中間及底部電極區(qū)(亦即基極區(qū)及集極區(qū))。該n及p工作區(qū)1601及1611界定電流的區(qū)域。該P工作區(qū)1611大于該n工作區(qū)1601，使得該n及p型組件有較平衡的驅(qū)動電流。反相器的輸入端1622連接到該n型SBQWRTT的基極接點1632及該p型SBQWRTT的基極接點1642。反相器的輸出端1623連接到該n型SBQWRTT的集極接點1633及該p型SBQWRTT的集極接點1643。該n型SBQWRTT的射極接點1631連接到地1621。該p型SBQWRTT的射極接點1641連接到Vce 1624。 以下將描述SBQWRTT的制程。圖17a顯示在磊晶及氧化物沉積之后的層狀結(jié)構(gòu)。圖17b-d是在金屬-1步驟之后，沿圖16的B-B'、 C-C'及D-D'截線所取的橫剖圖。在超高真空(基礎(chǔ)氣壓小于4X10—"Torr)環(huán)境下，進行表面處理及晶體成長。起始材料是硅(100)晶圓1701。透過重復(fù)氧化及侵蝕，清理該晶圓表面，接著長一層薄且具揮發(fā)性的氧化物。然后，該晶圓進入沉積室。該晶圓在超高真空中，加熱至攝氏950度10分鐘，并在約攝氏780度受硅束撞擊10分鐘，然后在約攝氏900度短暫退火約30秒，以從基板表面清除該揮發(fā)性氧化物及雜質(zhì)。清除氧化物之后，在約攝氏650度，用分子束磊晶法長一層厚約100到200 A的硅緩沖膜，然后在約攝氏900度短暫退火，以確保硅表面的潔凈。
氟化鈣(CaF2)是絕緣體，其能帶隙約為12eV。氟化鈣結(jié)晶為立方體結(jié)構(gòu)，類似鉆石結(jié)構(gòu)。其晶格常數(shù)(Lattice Constant)與硅的晶格常數(shù)幾乎相等，差異只有0. 6% 。可藉分子束磊晶法，在硅表面生長晶格質(zhì)量好的氟化鈣膜。晶圓溫度約在攝氏400到650度，以電子束蒸發(fā)超純的氟化鈣化合物，在硅晶圓表面磊晶生長厚約200到400 A的氟化鈣膜1702。藉由蒸發(fā)氟化鈣固體源，可維持鈣氟=1 : 2的化學計量比率。然后在攝氏600到850度迅速退火，以減少界面電荷密度。該氟化鈣膜1702提供其上組件與其下基板的絕緣。氟化鈣生長之后，晶圓溫度降到攝氏100度以下，并沉積生長一層厚約20到60A的薄硅膜。該晶圓被加熱至攝氏600度，以完成先前沉積硅膜的固相磊晶。在固相磊晶制程之后，基板溫度控制在攝氏550到750度，藉分子束磊晶法，磊晶生長一層硅膜。氟化鈣上的硅膜1703，總厚度約為100到200 A。 二硅化鎳及二硅化鈷有立方體晶格，與硅的晶格常數(shù)相差分別為-0.4%及-1.2%。藉由分子束磊晶法及原子層積法，在超高真空條件下，二硅化鎳及二硅化鈷的單晶硅化物膜可以磊晶生長在硅基板上，其晶格結(jié)構(gòu)完美無缺，界面分明。這些硅化物膜有良好的電子及機械特性，例如良好的層均勻性、高導電性及優(yōu)良的熱穩(wěn)定性。亦可藉由分子束磊晶法及原子層積法，在超高真空條件下，磊晶生長單晶硅膜在硅化物膜上。硅與硅化物(例如二硅化鎳及二硅化鈷)的肖特基接合可組成異接合結(jié)構(gòu)，依據(jù)量子力學的法則來運作。該SBQWRTT的MSMSM結(jié)構(gòu)可由硅化物/硅/硅化物/硅/硅化物異接合結(jié)構(gòu)所構(gòu)成，并利用超高真空磊晶技術(shù)來制造。 在超高真空條件下，使用兩段式樣板法(Two-st印Template Method,見Tung等人在Appl.Phys. Lett. 1983， pp. 888-890)，單晶二硅化鎳及二硅化鈷可成功的生長在硅(100)表面上。第一步驟是在特別適合結(jié)核的條件下，生長樣板層，第二步驟是在適合同質(zhì)磊晶生長的條件下，在該樣板層上磊晶生長。依此方法，先在較低溫形成薄磊晶層，當作樣板層，而后在較高溫進行磊晶生長。舉例而言，在室溫下，在分子束磊晶室，從各別的金屬及硅的電子束源，沉積數(shù)個原子層的金屬或二硅化物。在約攝氏400到500度短暫退火(1到5分鐘)之后，該磊晶硅化物層被當成后續(xù)的硅化物成長所需的樣板層。在室溫或更高溫度之下，依化學計量的比例，同時沉積金屬及硅于該樣板層之上，達到所需的厚度，然后在約攝氏450到800度退火。 使用兩段式生長的制程，在超高真空分子束磊晶室里，生長二硅化鈷膜1704于晶圓上，此膜為P型SBQWRTT的集極。首先，在室溫下，依化學計量的比例，同時沉積鈷及硅，長出厚約10 A的樣板層，并在攝氏400度的真空里，退火1分鐘。長成薄二硅化鈷樣板層之后，設(shè)定基板溫度為攝氏450度，同時沉積鈷及硅，生長一層較厚的二硅化鈷膜，使得此膜的總厚度為200到400A。
硅/鍺/硅復(fù)合膜1705，其為p型SBQWRTT的集極能阻層，磊晶生長在晶圓上。此 復(fù)合膜1705由2層硅、14層鍺及9層硅所組成，基板溫度設(shè)定為攝氏200度，以原子層積 法，依序沉積各層。然后此復(fù)合膜1705在攝氏700度退火2分鐘。 原子層積法是依據(jù)化學氣相沉積法的一種被覆技術(shù)。主要差別是，雙元反應(yīng)在原 子層積法里被分解成兩段的半反應(yīng)，以精確控制膜的厚度。原子層積法用連續(xù)反應(yīng)被覆薄 膜于基板，達到原子等級的均勻性及精確厚度。在每一步驟里，反應(yīng)物完全飽和在基板上的 活化位置，使原子層積法成為自限制程，天生可達到精確的原子層成長。在SBQWRTT的組件 結(jié)構(gòu)里，不同層有不同的厚度控制要求。原子層積法及分子束磊晶法，此兩種磊晶技術(shù)，被 整合在該超高真空沉積室里，可長出不同厚度的各層。 以原子層積法，基板溫度設(shè)定為攝氏200度，生長厚度為2原子層的二硅化鈷膜 1706，其為p型SBQWRTT的基極，并在攝氏400度退火1分鐘。與硅/鍺/硅膜1705相同 的成長條件之下，在晶圓上長出硅/鍺/硅復(fù)合膜1707，其為p型SBQWRTT的射極能阻層。 此硅/鍺/硅復(fù)合膜1707由9原子層硅、14原子層鍺及2原子層硅所組成，以原子層積法 依序沉積各層。與二硅化鈷膜1704相同的成長條件，在晶圓上長出二硅化鈷膜1708，其為 p型SBQWRTT的射極。 藉由硅樣板技術(shù)，以分子束磊晶法，在晶圓上生長硅緩沖膜1709。首先，在室溫下， 沉積厚約25 A的薄硅膜，然后，在約攝氏500度短暫退火2分鐘。此硅膜可作為樣板，用于 后續(xù)生長較厚的硅膜，以確保硅核及覆蓋層的磊晶方向。使用分子束磊晶法，基板溫度設(shè)定 為攝氏500度，生長硅覆蓋層在硅樣板層之上。硅緩沖膜1709的總厚度約100到200 A。
使用與氟化鈣膜1702相同的成長條件，磊晶生長氟化鈣膜1710在晶圓上。氟化 鈣絕緣膜1710提供其上n型SBQWRTT與其下p型SBQWRTT的絕緣。 使用與硅膜1703相同的成長條件，磊晶生長硅緩沖膜1711在晶圓上。硅緩沖膜
1703、1709及1711目的是要改善生長其上各磊晶膜的晶格結(jié)構(gòu)及一致性。 使用兩段式生長的制程，在超高真空分子束磊晶室里，生長二硅化鎳膜1712于晶
圓上，此膜為n型SBQWRTT的射極。首先，在室溫下，依化學計量的比例，同時沉積鎳及硅，
長出厚約25A的二硅化鎳樣板層，然后在攝氏500度退火2分鐘，以進行固相磊晶成長。然
后，在室溫下，同時沉積鎳及硅在樣板層上，使得二硅化鎳膜的總厚度為200到400A,然后，
在攝氏750度，進行高溫退火2分鐘，以改善二硅化鎳膜的結(jié)晶質(zhì)量。 使用原子層積法，基板溫度設(shè)定為攝氏200度，在晶圓上生長厚度為19原子層的 硅膜1713，此膜為n型SBQWRTT的射極能阻層，并在攝氏700度退火2分鐘。使用原子層 積法，基板溫度設(shè)定為攝氏200度，在晶圓上生長厚度為2原子層的二硅化鎳膜1714，此膜 為n型SBQWRTT的基極，并在攝氏800度退火1分鐘。使用與硅膜1713相同的條件，在晶 圓上生長厚度為19原子層的硅膜1715，此膜為n型SBQWRTT的集極能阻層。使用與二硅化 鎳膜1712相同的條件，在晶圓上生長厚度為200到400 A的二硅化鎳膜1716，此膜為n型 SBQWRTT的集極。在晶圓上沉積厚度約500A的二氧化硅膜1717，用于保護組件。然后，從 超高真空室移走此晶圓。 在此示范性的布局及制程里，該SBQWRTT為磊晶生長所形成的垂直結(jié)構(gòu)。該n型 SBQWRTT堆棧在該p型SBQWRTT上，以節(jié)省面積。該n及p型SBQWRTT都各有三個硅化物電 極層，當做其集極、基極、與射極。由上而下，該n型SBQWRTT的三個電極層分別是集極、基
23極、與射極，該P型SBQWRTT的三個電極層分別是射極、基極、與集極。在數(shù)字電路里，n型 SBQWRTT的射極有時接地，p型SBQWRTT的射極有時接到VCC。為使這兩種組件之間的訊號 耦合為最小，n型SBQWRTT的底部電極及p型SBQWRTT的頂部電極是為射極。還可以在該 兩個射極層之間，加上磊晶硅化物層的接地電極，以更進一步減少訊號耦合。
如圖17c所示，臺地的形成，提供接點降落及相鄰組件之間的絕緣。該n工作區(qū) 1601界定n頂部電極臺地1721。該n基部區(qū)1602界定n基部臺地1722。該p工作區(qū)1611界 定P頂部電極臺地1723。該p基部區(qū)1612界定p基部臺地1724。微影制程及高選擇性的濕 式蝕刻被用來形成這些臺地。基部區(qū)1602及1612不僅界定基極層1706及1714的區(qū)域，還 同時界定底部電極層1704及1712的區(qū)域。在形成基部臺地1722及1724時，半導體能阻層 1707及1715被保留在基極層1706及1714上，以保護該基極層。在臺地1721到1724形成之 后，藉低壓化學氣相沉積法(LPCVD)，沉積二氧化硅的層際介電(Inter-Level Dielectric, ILD)膜1731在晶圓上，并用化學機械研磨法(Chemical Mechanical Polishing,CMP)予以 處理，而達到全面平整。在n頂部電極臺地上的層際介電層1731的最終厚度約為1000 A。
接觸光罩1631、 1632及1633分別界定n型SBQWRTT的射極、基極及集極的接觸孔 (Contact Holes)。接觸光罩1641 、1642及1643分別界定p型SBQWRTT的射極、基極及集 極的接觸孔。每一個電極層的接點有它自己的光罩及接觸蝕刻。因此，6個電極層共有6個 接觸光罩。使用適形沉積法(Conformal D印osition，例如低壓化學氣相沉積法及原子層 積法)及非等方向性蝕刻(Anisotropic Etch)，在通往底部電極的接觸孔內(nèi)側(cè)，形成氮化 硅(Si3N4)的側(cè)壁分隔體(Sidewall Spacers) 1741及1742，如圖17d及17b所示。側(cè)壁分 隔體(1741及1742)在觸腳(Contact Plug)與基極層(1706及1714)之間提供自我對齊 的絕緣。若不采用側(cè)壁分隔體(1741及1742)的做法，則另外需要兩個光罩，以產(chǎn)生兩個底 部電極層(1704及1712)的接觸臺地，這不可避免地會增加晶體管的尺寸。因基極層(1706 及1714)非常薄，僅有數(shù)個原子層的厚度，在打開其它射極/集極接觸孔以后，才打開基極 接觸孔，以避免其它接觸蝕刻及光阻去除，對基極層造成過度蝕刻及電漿損害。半導體能阻 層(1707及1715)在基極接觸蝕刻時，可作為蝕刻停止層。金屬(例如鎢)被沉積而填充 接觸孔，成為觸腳1743。然后，使用化學機械研磨法，從晶圓表面去除多余的鎢，并達成全面 平整。沉積一層低介電常數(shù)的材質(zhì)1751。然后進行微影和蝕刻，在該介電層1751產(chǎn)生金 屬-l所用的溝槽。金屬(例如銅)被沉積并研磨，而形成金屬-l層1752，以供組件互相連 接。 本說明書揭露的SBQWRTT，至少在下列幾方面異于前述的先前技藝組件(MBT及 RTT): l.MBT在MnOM結(jié)構(gòu)里無肖特基接合(圖la)，在MMS結(jié)構(gòu)里有一個肖特基接合 (圖lb)，在SMS結(jié)構(gòu)里有兩個肖特基接合(圖lc) 。 SBQWRTT在MSMSM結(jié)構(gòu)里有四個肖特 基接合(圖3)。 2.對于MMM(圖la)或MIMS(圖lb)結(jié)構(gòu)的MBT，射極能阻是絕緣體。對于 MMS(圖lb)或SMS(圖lc)結(jié)構(gòu)的MBT，半導體集極區(qū)并不薄如數(shù)個原子層。在集極接觸 附近應(yīng)有大量摻雜，形成低電阻的奧姆接觸。SBQWRTT有兩個半導體能阻區(qū)，亦即射極能阻 區(qū)32及集極能阻區(qū)34。這兩個能阻區(qū)只有數(shù)個原子層的厚度(小于100 A，甚至小于50 A )，而且通常無摻雜，以降低雜質(zhì)碰撞及摻雜濃度分布的不平均。
3.有MMM(圖la)或MIMS(圖lb)結(jié)構(gòu)的MBT，允許電流通過其絕緣能阻區(qū)，熱 載子通過絕緣層，會造成可靠度的問題。SBQWRTT在其電流路徑里，并無絕緣層，所以無此問 題。 4.MBT的運作原理不依靠共振穿隧。該組件通常偏壓，使得注入基極里的熱電子， 其能量遠高于基極的費米能階。因為不連續(xù)能階在較高能量處較為接近，所以注入的熱電 子在基極幾乎有連續(xù)的能階。在另一方面，SBQWRTT因基極寬度很小，通常只有一個能階存 在量子井里。因注入電子其能量接近在量子井里的第一個不連續(xù)能階，產(chǎn)生共振穿隧效應(yīng)， 大幅提升其驅(qū)動電流。 雖然SBQWRTT與傳統(tǒng)的RTT都有雙能阻量子井的結(jié)構(gòu)，但是，它們在組件結(jié)構(gòu)與運 作機制上有以下基本的差異 1. RTT的量子井區(qū)域是半導體，而SBQWRTT的量子井區(qū)域卻是金屬或硅化物。 2. RTT無肖特基接合，而SBQWRTT有四個肖特基接合在其MSMSM結(jié)構(gòu)里。 3.RTT因其負差值電阻的特性，而主要用于例如振蕩器的電路應(yīng)用。該組件通常偏
壓在尖峰與谷底之間。對大多數(shù)的電路應(yīng)用，負差值電阻會造成不受歡迎的振蕩及驅(qū)動電
流下降。SBQWRTT為一般用途的晶體管，其偏壓通常在峰頭之下，以避免不受歡迎的負差值電阻。 4. RTT通常有多個能階在量子井里，因此電流_電壓特性顯示多個峰值。SBQWRTT 通常只有一個不連續(xù)能階在量子井里。SBQWRTT的電流-電壓特性，與傳統(tǒng)晶體管(例如 BJT及MOSFET)類似，并無多個峰值。 雖然參考特定的實施例來描述本發(fā)明，此描述只為說明本發(fā)明，但不被認為要限 制本發(fā)明。習于此技藝的人可能衍生出許多修改及應(yīng)用，而不背離所附申請專利范圍所定 義本發(fā)明的精髓及范圍。 圖18代表其中的一種變化，其中基極1810是金屬與半導體的超晶格結(jié)構(gòu) (Superlattice Structure)。依照傳統(tǒng)的定義，超晶格是由較小能帶隙的半導體薄層與較 大能帶隙的半導體薄層，交錯堆棧而成的周期性結(jié)構(gòu)。超晶格在本發(fā)明里有較廣泛的定義。 它可以是由交錯的金屬(或硅化物)層與半導體層所組成。在圖18里，基極區(qū)1810由第 一金屬基極區(qū)1803、半導體基極能阻區(qū)1804及第二金屬基極區(qū)1805所組成。WS是半導體 基極能阻區(qū)1804的厚度，WB是是金屬基極區(qū)1803及1805的厚度(假設(shè)該兩個金屬基極 區(qū)有相同的厚度)。金屬基極區(qū)1803及1805，其中至少有一個連接到基極端37。除了基極 區(qū)之外，超晶格亦可用在射極區(qū)及集極區(qū)。 圖19a顯示有超晶格基極結(jié)構(gòu)的n型SBQWRTT，其次臨界擺動(VB在0與0. 2V之 間)及導通狀態(tài)的電子穿隧電流Jtn(在VB二0.2V)與Ws的關(guān)系。射極能阻區(qū)1802、半導 體基極能阻區(qū)1804及集極能阻區(qū)1806是由不摻雜的(100)硅所構(gòu)成。射極區(qū)1S01、金屬 基極區(qū)1803及1805、和集極區(qū)1807(100)是由二硅化鎳所構(gòu)成。介于(100) 二硅化鎳與 (100)硅之間的肖特基能阻高度q①bn為0.4eV。 WEB = WCB = 19原子層。Wb二2原子屋。Ve =0V。 Vc = 0. 2V。當Ws大于10原子層時，Jtn及次臨界擺動幾乎與Ws無關(guān)。當Ws小于10 原子層時，隨著Ws減少，次臨界擺動迅速上升，且Jtn則迅速下降。當Ws降到零，WZ變成兩
倍，且E^變小。因為負差值電阻的出現(xiàn)，使得Jtn及次臨界擺動都受到影響而變差。 圖19b顯示有超晶格基極結(jié)構(gòu)的n型SBQWRTT，其電子及電洞穿隧電流Jtn及Jt。與Ve的關(guān)系。當Ws較小時，負差值電阻發(fā)生在較小的Ve。在負差值電阻發(fā)生前，若Ve夠小，則 次臨界擺動幾乎與Ws無關(guān)。在VB = 0V時，Jtn比Jtp高出3個數(shù)量級。 盡管已經(jīng)示出和描述了本發(fā)明的實施例，對于本領(lǐng)域的普通技術(shù)人員而言，可以 理解在不脫離本發(fā)明的原理和精神的情況下可以對這些實施例進行多種變化、修改、替換 和變型，本發(fā)明的范圍由所附權(quán)利要求及其等同限定。
權(quán)利要求
一種半導體晶體管組件，包括a)一個或多個導電基極區(qū)，連接到第一電子端；b)第一半導體能阻區(qū)，接觸該導電基極區(qū)，其中第一肖特基能阻接合形成于該第一半導體能阻區(qū)與該導電基極區(qū)的界面；c)第二半導體能阻區(qū)，接觸該導電基極區(qū)，其中第二肖特基能阻接合形成于該第二半導體能阻區(qū)與該導電基極區(qū)的界面；d)導電射極區(qū)，接觸該第一半導體能阻區(qū)，其中第三肖特基能阻接合形成于該導電射極區(qū)與該第一半導體能阻區(qū)的界面，其中該導電射極區(qū)連接到第二電子端；及e)導電集極區(qū)，接觸該第二半導體能阻區(qū)，其中第四肖特基能阻接合形成于該導電集極區(qū)與該第二半導體能阻區(qū)的界面，其中該導電集極區(qū)連接到第三電子端；其中，至少該第一半導體能阻區(qū)或該第二半導體能阻區(qū)的尺寸小于100F2009101375704C0000011.tif
2. 如權(quán)利要求1所述的半導體晶體管，其中該第一半導體能阻區(qū)包括介于該導電基極 區(qū)與該導電射極區(qū)之間的第一層，其中該第一層的厚度小于IOO A。
3. 如權(quán)利要求2所述的半導體晶體管，其中該第一層包括硅，其中該第一層平行于 (100)或(110)晶面。
4. 如申權(quán)利要求1所述的半導體晶體管，其中該第二半導體能阻區(qū)包括介于該導電基極區(qū)與該導電集極區(qū)之間的第二層，其中該第二層的厚度小于iooA。
5. 如權(quán)利要求1所述的半導體晶體管，其中該第一半導體能阻區(qū)或該第二半導體能阻 區(qū)可有一種材料是硅、鍺、碳或iii-v化合物半導體。
6. 如權(quán)利要求1所述的半導體晶體管，其中至少該第一半導體能阻區(qū)或該第二半導體 能阻區(qū)有層狀結(jié)構(gòu)，其厚度小于50 A。
7. 如權(quán)利要求1所述的半導體晶體管，在該第一半導體能阻區(qū)及該第二半導體能阻區(qū) 之間的該導電基極區(qū)，形成一個量子井。
8. 如權(quán)利要求l所述的半導體晶體管，當適當?shù)碾妷杭釉谠搶щ娀鶚O區(qū)時，可產(chǎn)生穿 隧電流，通過該第一半導體能阻區(qū)及該第二半導體能阻區(qū)。
9. 如權(quán)利要求8所述的半導體晶體管，當該導電基極區(qū)的工作函數(shù)，較接近該第一半 導體能阻區(qū)或該第二半導體能阻區(qū)的導電帶邊緣，而較遠離其價帶邊緣時，該穿隧電流的 主要載子為電子。
10. 如權(quán)利要求9所述的半導體晶體管，其中施于該導電基極區(qū)的電壓相對于射極電 壓是正的。
11. 如權(quán)利要求9所述的半導體晶體管，其中該導電基極區(qū)包括一層厚度小于20A的 二硅化鎳。
12. 如權(quán)利要求ll所述的半導體晶體管，其中該二硅化鎳層平行于(100)晶面。
13. 如權(quán)利要求8所述的半導體晶體管，當該導電基極區(qū)的工作函數(shù)，較接近該第一半 導體能阻區(qū)或該第二半導體能阻區(qū)的價帶邊緣，而較遠離其導電帶邊緣時，該穿隧電流的 主要載子為電洞。
14. 如權(quán)利要求13所述的半導體晶體管，其中施于該導電基極區(qū)的電壓相對于射極電 壓是負的。
15. 如權(quán)利要求13所述的半導體晶體管，其中該導電基極區(qū)包括一層厚度小于20A的二硅化鈷。
16. 如權(quán)利要求15所述的半導體晶體管，其中該二硅化鈷層平行于(100)晶面。
17. 如權(quán)利要求1所述的半導體晶體管，其中至少該第一半導體能阻區(qū)或該第二半導 體能阻區(qū)未被摻雜。
18. 如權(quán)利要求1所述的半導體晶體管，其中該導電射極區(qū)、導電基極區(qū)或?qū)щ娂瘶O區(qū) 包括一種或多種的金屬、硅化物、鍺化物及金屬化合物。
19. 如權(quán)利要求1所述的半導體晶體管，其中至少該第一半導體能阻區(qū)或該第二半導 體能阻區(qū)包括硅/鍺異接合結(jié)構(gòu)。
20. 如權(quán)利要求19所述的半導體晶體管，其中該硅/鍺異接合結(jié)構(gòu)的組合厚度小于 60 A。
21. 如權(quán)利要求1所述的半導體晶體管，其中該導電基極區(qū)包括a) 第一導電基極區(qū)，接觸該第一半導體能阻區(qū)；b) —個半導體基極能阻區(qū)，接觸該第一導電基極區(qū)；及c) 第二導電基極區(qū)，接觸該第二半導體能阻區(qū)。
22. —種半導體晶體管，包括a) —個或多個導電基極區(qū)；b) 第一半導體能阻區(qū)，接觸該導電基極區(qū)，其中第一肖特基能阻接合形成于該第一半 導體能阻區(qū)與該導電基極區(qū)的界面；c) 第二半導體能阻區(qū)，接觸該導電基極區(qū)，其中第二肖特基能阻接合形成于該第二半 導體能阻區(qū)與該導電基極區(qū)的界面；d) 導電射極區(qū)，接觸該第一半導體能阻區(qū)，其中第三肖特基能阻接合形成于該導電射 極區(qū)與該第一半導體能阻區(qū)的界面；及e) 導電集極區(qū)，接觸該第二半導體能阻區(qū)，其中第四肖特基能阻接合形成于該導電集 極區(qū)與該第二半導體能阻區(qū)的界面；當適當?shù)碾妷杭釉谠搶щ娀鶚O區(qū)時，能產(chǎn)生穿隧電流，通過該第一半導體能阻區(qū)及該 第二半導體能阻區(qū)。
23. 如權(quán)利要求22所述的半導體晶體管，在該第一半導體能阻區(qū)及該第二半導體能阻 區(qū)之間的該導電基極區(qū)，形成一個量子井。
24. 如權(quán)利要求22所述的半導體晶體管，其中至少該第一半導體能阻區(qū)或該第二半導體能阻區(qū)的尺寸小于iooA。
25. —種半導體晶體管，包括a) —個或多個導電基極區(qū)；b) 第一半導體能阻區(qū)，接觸該導電基極區(qū)，其中第一肖特基能阻接合形成于該第一半 導體能阻區(qū)與該導電基極區(qū)的界面；c) 第二半導體能阻區(qū)，接觸該導電基極區(qū)，其中第二肖特基能阻接合形成于該第二半 導體能阻區(qū)與該導電基極區(qū)的界面；d) 導電射極區(qū)，接觸該第一半導體能阻區(qū)，其中第三肖特基能阻接合形成于該導電射 極區(qū)與該第一半導體能阻區(qū)的界面；及e) 導電集極區(qū)，接觸該第二半導體能阻區(qū)，其中第四肖特基能阻接合形成于該導電集極區(qū)與該第二半導體能阻區(qū)的界面；其中該導電射極區(qū)、該導電基極區(qū)或該導電集極區(qū)包括一種或多種的金屬、硅化物、鍺 化物及金屬化合物；其中該第一半導體能阻區(qū)包括介于該導電基極區(qū)與該導電射極區(qū)之間的第一層； 其中該第二半導體能阻區(qū)包括介于該導電基極區(qū)與該導電集極區(qū)之間的第二層；其中 該第一層及該第二層的厚度小于50 A; 其中該第一層或第二層包括硅； 其中該第一層平行于(100)或(110)晶面；其中在該第一半導體能阻區(qū)及該第二半導體能阻區(qū)之間的該導電基極區(qū)，形成一個量 子井；其中當適當?shù)碾妷杭釉谠搶щ娀鶚O區(qū)時，能產(chǎn)生穿隧電流，通過該第一半導體能阻區(qū) 及該第二半導體能阻區(qū)。
26. —種三維集成電路，包括a) —片基板；b) 第一半導體晶體管組件，其包括i) 第一導電底部電極層，其位于該基板上；ii) 第一半導體能阻層，其接觸該第一導電底部電極層，其中第一肖特基能阻接合形成 于該第一半導體能阻層與該第一導電底部電極層的界面；iii) 第一導電基極層，其接觸該第一半導體能阻層，其中第二肖特基能阻接合形成于 該第一導電基極層與該第一半導體能阻層的界面；iv) 第二半導體能阻層，其接觸該第一導電基極層，其中第三肖特基能阻接合形成于該 第二半導體能阻層與該第一導電基極層的界面；及v) 第一導電頂部電極層，其接觸該第二半導體能阻層，其中第四肖特基能阻接合形成 于該第一導電頂部電極層與該第二半導體能阻層的界面；c) 第一絕緣層；及d) 第二半導體晶體管組件，其包括i) 第二導電底部電極層，其位于該第一絕緣層上；ii) 第三半導體能阻層，其接觸該第二導電底部電極層，其中第五肖特基能阻接合形成 于該第三半導體能阻層與該第二導電底部電極層的界面；iii) 第二導電基極層，其接觸該第三半導體能阻層，其中，第六肖特基能阻接合形成于 該第二導電基極層與該第三半導體能阻層的界面；iv) 第四半導體能阻層，其接觸該第二導電基極層，其中第七肖特基能阻接合形成于該第四半導體能阻層與該第二導電基極層的界面；及v) 第二導電頂部電極層，其接觸該第四半導體能阻層，其中第八肖特基能阻接合形成 于該第二導電頂部電極層與該第四半導體能阻層的界面；其中該第一半導體能阻層、該第一導電基極層與該第二半導體能阻層形成第一雙能阻 量子井；其中該第三半導體能阻層、第二導電基極層與該第四半導體能阻層形成第二雙能 阻量子井；其中加在該第一導電基極層的電壓，控制通過該第一雙能阻量子井的穿隧電流。
27. 如權(quán)利要求26所述的三維集成電路，其中該第一半導體晶體管是p型，且該第二半導體晶體管是n型。
28. 如權(quán)利要求26所述的三維集成電路，其中該基板包括單晶硅，其頂面平行于(100) 或(110)晶面。
29. 如權(quán)利要求28所述的三維集成電路，其中包括單晶硅位于該第一絕緣層與該第一 半導體晶體管組件的該第一導電頂部電極層之間。
30. 如權(quán)利要求28所述的三維集成電路，其中包括單晶硅位于該第一絕緣層與該第二 半導體晶體管組件的該第二導電底部電極層之間。
31. 如權(quán)利要求26所述的三維集成電路，其中該第一絕緣層包括單晶氟化鈣。
32. 如權(quán)利要求26所述的三維集成電路，其中包括第二絕緣層位于該基板與該第一導 電底部電極層之間。
33. 如權(quán)利要求26所述的三維集成電路，其中包括一個接觸孔在以下諸層的至少一 個該第一導電底部電極層、該第一導電基極層、該第一導電頂部電極層、該第二導電底部 電極層、該第二導電基極層及該第二導電頂部電極層。
34. 如權(quán)利要求26所述的三維集成電路，其中包括一個或多個臺地在以下諸層的至少 一個該第一導電底部電極層、該第一導電基極層、該第一導電頂部電極層、該第二導電底 部電極層、該第二導電基極層及該第二導電頂部電極層。
全文摘要
本發(fā)明有關(guān)于一種半導體晶體管組件，其包括一個或多個導電基極區(qū)、第一半導體能阻區(qū)、第二半導體能阻區(qū)、導電射極區(qū)及導電集極區(qū)。第一半導體能阻區(qū)或第二半導體能阻區(qū)的尺寸小于100第一肖特基能阻接合形成于第一半導體能阻區(qū)與導電基極區(qū)的界面。第二肖特基能阻接合形成于第二半導體能阻區(qū)與導電基極區(qū)的界面。第三肖特基能阻接合形成于導電射極區(qū)與第一半導體能阻區(qū)的界面。第四肖特基能阻接合形成于導電集極區(qū)與第二半導體能阻區(qū)的界面。
文檔編號H01L27/082GK101728427SQ200910137570
公開日2010年6月9日 申請日期2009年5月14日 優(yōu)先權(quán)日2008年10月26日
發(fā)明者吳國成 申請人:吳國成