專利名稱：電子部件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電子部件，特別涉及在絕緣基板上以倒裝的方式安裝有 器件芯片的電子部件。
背景技術(shù)：
SAW (Surface Acoustic Wave:聲表面波)濾波器和FBAR (Film Bulk Acoustic Resonator:薄膜體聲波諧振器)濾波器等工作區(qū)域發(fā)生振動的器 件芯片以不抑制振動的方式進(jìn)行安裝。因此，以器件芯片表面的工作區(qū) 域與空隙相接的方式安裝到封裝上。
圖1是用于說明專利文獻(xiàn)1和2所記載的電子部件的圖。參照圖1， 在具有空腔78的封裝基板70的底面上設(shè)置有布線圖案12、內(nèi)部布線14 和外部連接端子16。在布線圖案12上使用凸塊(bump) 28以倒裝的方 式安裝有器件芯片20。使用密封用金屬76和焊錫74，由蓋體72將封裝 基板70蓋住。由此，器件芯片20被氣密密封。在器件芯片20的下表面 上形成的梳狀電極等的工作區(qū)域22與由空腔78形成的空隙相接。
圖2是用于說明專利文獻(xiàn)3所記載的電子部件的圖。參照圖2，在 絕緣基板10上設(shè)置有布線圖案12、內(nèi)部布線14和外部連接端子16。在 布線圖案12上以倒裝的方式安裝有器件芯片20。密封樹脂60被形成為覆 蓋器件芯片20的上表面和側(cè)面并使器件芯片20的下表面與空隙26相接。
圖3是用于說明專利文獻(xiàn)4所記載的電子部件的圖。取代圖2中的 密封樹脂60而形成有SOG (Spin on Glass:旋涂玻璃)氧化膜62。
圖4是用于說明專利文獻(xiàn)5所記載的電子部件的圖。參照圖4，在 絕緣基板10上沿著器件芯片20設(shè)置有圖案32。專利文獻(xiàn)1日本特開2001—53577號公報專利文獻(xiàn)2日本特開2001 — 110946號公報專利文獻(xiàn)3美國專利7183124號說明書專利文獻(xiàn)4日本特開平2—186662號公報專利文獻(xiàn)5日本特開2005 — 86615號公報
如上所述，提供了多種以工作區(qū)域22與空隙相接的方式安裝有器件 芯片20的電子部件。但是，在圖1示出的專利文獻(xiàn)1和2的技術(shù)中，由 于在具有空腔78的封裝安裝70上安裝器件芯片20，因此電子部件的小 型化比較困難。在圖2所示的專利文獻(xiàn)3的技術(shù)中，由于使用密封樹脂 60密封器件芯片20，因此存在空隙26的氣密性較低的問題。在圖3所 示的專利文獻(xiàn)4的技術(shù)中，由于使用SOG氧化膜62密封器件芯片20， 因此與圖2相比能夠提高氣密性。但是，SOG氧化膜62的粘度較低，所 以，在密封器件芯片20時，SOG氧化膜62可能會到達(dá)工作區(qū)域22的表 面。在圖4所示的專利文獻(xiàn)5的技術(shù)中，由于設(shè)置圖案32，因此電子部 件的小型化比較困難。

發(fā)明內(nèi)容
本發(fā)明是為了解決上述問題而完成的，其目的在于提供一種能高氣 密性地進(jìn)行密封并且能實現(xiàn)小型化的電子部件。
本發(fā)明的電子部件的特征在于，該電子部件具有絕緣基板；器件 芯片，其以倒裝的方式安裝在所述絕緣基板上；圖案，其以所述圖案的 上表面與所述器件芯片的下表面之間具有間隙的方式沿著所述器件芯片 的側(cè)面設(shè)置在所述絕緣基板上；SOG氧化膜，其以嵌入在所述圖案的上 表面與所述器件芯片的下表面之間的間隙中、并且所述絕緣基板的上表 面與所述器件芯片的下表面之間形成空隙的方式，覆蓋所述器件芯片和 所述圖案的側(cè)面。根據(jù)本發(fā)明，能夠提供一種能高氣密性地進(jìn)行密封并 且能實現(xiàn)小型化的電子部件。
在所述結(jié)構(gòu)中，可以設(shè)為如下結(jié)構(gòu)在俯視面中所述圖案和所述器 件芯片具有重疊部分。根據(jù)該結(jié)構(gòu)能夠使電子部件進(jìn)一步小型化。
在所述結(jié)構(gòu)中，可以設(shè)為如下結(jié)構(gòu)該電子部件具有覆蓋所述SOG 氧化膜的覆蓋層。根據(jù)該結(jié)構(gòu)，能夠抑制在使SOG氧化膜硬化時空隙中的空氣膨脹而SOG氧化膜被破壞的情況。
在所述結(jié)構(gòu)中，可以設(shè)為如下結(jié)構(gòu)所述電子部件具有下述金屬膜， 該金屬膜設(shè)置在所述器件芯片的下表面的與所述圖案的上表面相對的區(qū) 域中，該金屬膜的下表面被所述SOG氧化膜覆蓋。根據(jù)該結(jié)構(gòu)，能夠進(jìn)
一步抑制SOG氧化膜流入空隙內(nèi)。
在所述結(jié)構(gòu)中，可以設(shè)為如下結(jié)構(gòu)所述電子部件具有在所述絕 緣基板的與所述器件芯片的下表面相對的區(qū)域上與所述器件芯片的下表 面分隔地設(shè)置的從動元件。在設(shè)置了從動元件的情況下，由于空隙的高 度變大，因此SOG氧化膜容易流入空隙。根據(jù)該結(jié)構(gòu)，能夠進(jìn)一步抑制
SOG氧化膜流入空隙。
在所述結(jié)構(gòu)中，可以設(shè)為如下結(jié)構(gòu)所述器件芯片經(jīng)由設(shè)置在所述 絕緣基板上的加高部而以倒裝的方式安裝。
在所述結(jié)構(gòu)中，可以設(shè)為如下結(jié)構(gòu)所述器件芯片包含相互鄰接的多 個器件芯片，在所述多個器件芯片之間的所述絕緣基板上具有金屬圖案。
在所述結(jié)構(gòu)中，可以設(shè)為如下結(jié)構(gòu)所述金屬圖案設(shè)置成在所述金 屬圖案的上表面與所述多個器件芯片的下表面之間具有間隙，所述SOG 氧化膜設(shè)置成嵌入在所述金屬圖案的上表面與所述多個器件芯片的下表 面之間的間隙中。根據(jù)該結(jié)構(gòu)，能夠抑制器件芯片之間的電氣干擾。
在所述結(jié)構(gòu)中，可以設(shè)為如下結(jié)構(gòu)所述金屬圖案的上表面與所述 多個器件芯片的下表面相接。
在所述結(jié)構(gòu)中，可以設(shè)為如下結(jié)構(gòu)所述金屬圖案被設(shè)置成高于所 述多個器件芯片的下表面。
在所述結(jié)構(gòu)中，可以設(shè)為如下結(jié)構(gòu)所述金屬圖案連接至預(yù)定的固 定電位。
在所述結(jié)構(gòu)中，可以設(shè)為如下結(jié)構(gòu)所述器件芯片是SAW濾波器或
FBAR濾波器。
根據(jù)本發(fā)明，能夠提供一種能高氣密性地進(jìn)行密封并且能實現(xiàn)小型 化的電子部件。


圖1是專利文獻(xiàn)1和2的電子部件的剖視圖。
圖2是專利文獻(xiàn)3的電子部件的剖視圖。 圖3是專利文獻(xiàn)4的電子部件的剖視圖。 圖4是專利文獻(xiàn)5的電子部件的剖視圖。
圖5 (a)是實施例1的電子部件的剖視圖，圖5 (b)是透視圖。 圖6 (a)至圖6 (c)是示出實施例1的電子部件的制造工序的剖視 圖(其一)。
圖7 (a)和圖7 (b)是示出實施例1的電子部件的制造工序的剖視 圖(其二)。
圖8 (a)是比較例1的電子部件的剖視圖，圖8 (b)是實施例1的 電子部件的剖視圖。
圖9 (a)是實施例2的電子部件的剖視圖，圖9 (b)是透視圖。
圖10是實施例3的電子部件的剖視圖。
圖11是實施例4的電子部件的剖視圖。
圖12是實施例4的變形例的電子部件的剖視圖。
圖13 (a)是實施例5的電子部件的剖視圖，圖13 (b)是比較例5 的電子部件的剖視圖。
圖14 (a)是通過特性，圖14 (b)隔離特性。
圖15 (a)至圖15 (c)是實施例5及其變形例的電子部件的剖視圖。
具體實施例方式
下面，參照

本發(fā)明的實施例。實施例1
圖5 (a)是實施例1的電子部件的剖視圖。參照圖5 (a)，在由陶 瓷等構(gòu)成的絕緣基板10的上表面設(shè)置有布線圖案12。絕緣基板10的下 表面設(shè)置有外部連接端子16。在絕緣基板10的內(nèi)部設(shè)置有連接布線圖案 12和外部連接端子16的內(nèi)部布線14。在下表面具有工作區(qū)域22的器件 芯片20以倒裝的方式安裝在絕緣基板10上。即，器件芯片20經(jīng)由凸塊28與布線圖案12連接。圖案(pattern) 32以其上表面與器件芯片20的 下表面之間具有間隙的方式設(shè)置在絕緣基板10上。SOG氧化膜30設(shè)置 成覆蓋器件芯片20和圖案32的側(cè)面。并且，SOG氧化膜30形成為嵌 入在圖案32的上表面與器件芯片20的下表面之間的間隙中，并且在絕 緣基板10的上表面與器件芯片20的下表面之間形成有空隙26。
圖5 (b)是從實施例1的電子部件的上面透視器件芯片20和圖案 32的圖。參照圖5 (b)，圖案32沿著器件芯片20的側(cè)面設(shè)置在絕緣基 板10上。在實施例1中，圖案32沿著器件芯片20的外周緣形成為環(huán)狀。 但是，在后述的圖7 (a)中，只要SOG不流入器件芯片20的工作區(qū)域 22的下面，也可以在器件芯片20的外周緣中的一部分不形成圖案32。
參照圖6 (a)至圖7 (b)，說明實施例1的電子部件的制造方法。 參照圖6 (a)，由陶瓷等構(gòu)成的絕緣基板10具有由Cu或Au等金屬形成 的布線圖案12、內(nèi)部布線14以及外部連接端子16。參照圖6 (b)，在絕 緣基板10上涂布例如由環(huán)氧樹脂構(gòu)成的感光樹脂。通過曝光、顯影形成 期望高度的圖案32。圖案32也可以例如使用電鍍法由金屬膜形成。參照 圖6 (c)，使用凸塊28將器件芯片20以工作區(qū)域22向下的方式倒裝地 安裝在絕緣基板10上。此時，圖案32的高度低于凸塊28的高度，從而 能夠抑制圖案32成為倒裝安裝的障礙。
參照圖7 (a)，使用噴射法涂布SOG以覆蓋器件芯片20。進(jìn)行加熱 處理，硬化SOG。由此，SOG成為SOG氧化膜30。通過以上處理，能 夠以器件芯片20與絕緣基板10之間具有空隙26的方式密封器件芯片20。 也可以通過旋涂(spin coat)來涂布SOG，但是為了在凹凸較多的面上均 勻地涂布SOG，優(yōu)選采用噴射法。在加熱處理中可以使用爐或燈退火 (lamp anneal)。但是為了避免加熱時空隙26內(nèi)的空氣膨脹而破壞SOG 氧化膜30，優(yōu)選使用燈退火。參照圖7 (b)，使用切割(dicing)法切斷 SOG氧化膜30和絕緣基板10，使電子部件成為單獨個體。通過以上的 處理，完成實施例1的電子部件。
圖8 (a)和圖8 (b)分別是比較例1和實施例1的器件芯片20的 端部周邊的剖視圖。參照圖8 (a)，在第一比較例中，圖案32的上表面形成為高于器件芯片20的下表面。因此，圖案32形成在器件芯片20的 外側(cè)。另一方面，參照圖8 (b)，在實施例1中，由于器件芯片20的下 表面低于圖案32的上表面，因此如圖5(b)所示，可以配置成在俯視面 中圖案32與器件芯片20之間具有重疊部分。
在比較例1中，由于設(shè)置有圖案32，如圖8 (a)所示電子部件增大 了與圖案32的寬度L2相應(yīng)的部分。另一方面，在實施例1中，通過重 疊地配置圖案32和器件芯片20，可以使得因設(shè)置圖案32而導(dǎo)致的電子 部件的增大程度成為比圖案32的寬度L2小的L1。由此，在實施例l中 能夠?qū)崿F(xiàn)電子部件的小型化。
此外，在實施例1中，即使在器件芯片20的下表面與圖案32的上 表面之間隔著高度H1，在進(jìn)行圖7 (a)的SOG涂布時，由于SOG的表 面張力，能夠抑制SOG流入器件芯片20下的空隙26內(nèi)。由此，能夠氣
密性較高地進(jìn)行密封。
另外，可以把圖案32的高度例如設(shè)為50，，把器件芯片20距離絕
緣基板10的上表面的高度例如設(shè)為60^，把器件芯片20的下表面與圖 案32的上表面之間的距離例如設(shè)為10戶。
如上述那樣，根據(jù)實施例1，由于使用SOG氧化膜30對器件芯片 20進(jìn)行密封，所以能夠提高氣密性。此外，由于圖案32沿著器件芯片 20的側(cè)面而設(shè)置，因此能夠抑制在形成SOG氧化膜30時SOG流入器件 芯片20的工作區(qū)域22下面的情況。而且，與圖8 (a)所示的比較例1 相比，圖案32的上表面與器件芯片20的下表面隔開，所以能夠使電子 部件小型化。
實施例2
實施例2是在器件芯片下表面的外周緣具有金屬膜的例子。圖9 (a) 是實施例2的電子部件的剖視圖。圖9 (b)是從實施例1的電子部件的 上面透視器件芯片20、 Cu或Au等的金屬膜24和圖案32的圖。參照圖 9 (a)，在器件芯片20的下表面的與圖案32的上表面相對的區(qū)域上設(shè)置 有金屬膜24。金屬膜24的下表面被SOG氧化膜30覆蓋。參照圖9 (b)， 金屬膜24沿著器件芯片20的外周緣設(shè)置成環(huán)狀。也可以在器件芯片20的外周緣中的一部分不形成金屬膜24。其他的結(jié)構(gòu)與實施例1的圖5 (a) 和圖5 (b)相同，省略說明。
根據(jù)實施例2，由于金屬膜24對于SOG的浸潤性較好，所以在圖7 (a)中涂布SOG時，能夠進(jìn)一步抑制SOG流入空隙26內(nèi)。實施例3
實施例3是絕緣基板上具有從動元件的例子。圖10是實施例3的電 子部件的剖視圖。參照圖10，在與器件芯片20的下表面相對的絕緣基板 10上形成有從動元件34。從動元件34與器件芯片20的下表面隔離設(shè)置。 作為從動元件34，可以設(shè)置例如由Cu等金屬形成的電感、通過層疊金屬 膜、絕緣膜和金屬膜而形成的MIM (Metal Insulator Metal:金屬絕緣體金 屬)電容等。像這樣，可以設(shè)置電容和電感的至少一個作為從動元件34。
通過在器件芯片20與絕緣基板10之間形成從動元件34，能夠使電 子部件小型化。但是，由于空隙26的高度較大，SOG容易流入空隙26， 因此，設(shè)置圖案32是有效的。
而且，在絕緣基板10上設(shè)置例如由Cu等的電鍍金屬形成的加高部 38，優(yōu)選器件芯片20經(jīng)由加高部38以倒裝的方式安裝在絕緣基板10上。 由此，即使在空隙26的高度較高的情況下，也能夠無需增大凸塊28的 大小而將器件芯片20以倒裝的方式安裝在絕緣基板10上。由此能夠使 電子部件小型化。實施例4
實施例4是具有覆蓋所述SOG氧化膜的覆蓋層的例子。圖11是實 施例4的電子部件的剖視圖。參照圖11，設(shè)置有覆蓋SOG氧化膜30的 由樹脂構(gòu)成的覆蓋層40。其他的結(jié)構(gòu)與實施例1的圖5 (a)相同，省略 說明。覆蓋層40的形成方法是，在圖7 (a)的SOG涂布之后將片狀的 聚酰亞胺薄膜配置在SOG上。通過加熱處理，進(jìn)行覆蓋層40的硬化和 SOG的硬化。覆蓋層40還可以使用單面布線的聚酰亞胺薄膜。也可以使 用玻璃環(huán)氧樹脂薄膜。
圖12是實施例4的變形例的電子部件的剖視圖。參照圖12，使用 可伐合金作為覆蓋層42。其他的結(jié)構(gòu)與圖11相同，省略說明。覆蓋層42的形成方法是，在圖7 (a)的SOG涂布后將片狀的可伐合金薄膜配 置在SOG上。通過熱壓接，形成覆蓋SOG的覆蓋層42。通過加熱處理， 進(jìn)行SOG的硬化。還可以用金屬材料作為覆蓋層42。此外，還可以通過 電鍍法形成覆蓋層42。
根據(jù)實施例4及其變形例，在SOG的加熱處理時，SOG被覆蓋層 40或42覆蓋著。由此，能夠抑制SOG硬化時空隙26中的空氣膨脹而 SOG氧化膜30被破壞的情況。實施例5
實施例5是分波器的例子。圖13 (a)和圖13 (b)分別是實施例5 和比較例5的電子部件的剖視圖。參照圖13 (a)，在絕緣基板IO上以倒 裝的方式安裝有多個器件芯片20a和20b。器件芯片20a是發(fā)送用濾波器 芯片，器件芯片20b是接收用濾波器芯片。在相鄰的器件芯片20a和20b 之間的絕緣基板10上設(shè)置有由Cu形成的金屬圖案50。在金屬圖案50 的上表面覆蓋有SOG氧化膜30。金屬圖案50沿著相鄰的器件芯片20之 間而設(shè)置。金屬圖案50經(jīng)由布線圖案12、內(nèi)部布線14和外部連接端子 16連接至固定電位。其他的結(jié)構(gòu)與實施例1相同，省略說明。
參照圖13 (b)，在比較例5的電子部件中，代替金屬圖案而形成有 與圖案32相同的由環(huán)氧樹脂形成的樹脂圖案52。
圖14 (a)是實施例5和比較例5中的發(fā)送用濾波器和接收用濾波器 的通過特性的仿真結(jié)果。圖14 (b)示出發(fā)送用濾波器和接收用濾波器的 隔離特性。另外，使用FBAR濾波器作為發(fā)送用濾波器芯片即器件芯片 20a，使用SAW濾波器作為接收用濾波器芯片即器件芯片20b。實施例5 和比較例5中的空隙的高度大約為60，，圖案32、金屬圖案50和樹脂 圖案52的高度大約為50戶，器件芯片20a和20b的間隔L4大約為75，， 金屬圖案50或樹脂圖案52與器件芯片20a或20b的重疊L3大約為50戶。 金屬圖案50接地。
參照圖14 (a)，在實施例5中，與比較例5相比發(fā)送頻帶和低頻區(qū) 域中的抑壓特性有所改善。參照圖14 (b)，在實施例5中，與比較例5 相比發(fā)送頻帶中的隔離有所改善。在使用SOG氧化膜30密封多個器件芯片20a和20b的結(jié)構(gòu)中，由 于器件芯片20a和20b彼此的電氣干擾而特性劣化。例如，在比較例5 中，抑制特性和隔離特性劣化。根據(jù)實施例5，金屬圖案50配置在相鄰 的多個器件芯片20a和20b之間的絕緣基板10上。由此，能夠抑制器件 芯片20a和20b之間的電氣干擾。
發(fā)送用濾波器和接收用濾波器分別可以是SAW濾波器、FBAR濾波 器中的任意一個。當(dāng)使用SAW濾波器時，器件芯片20是鈮酸鋰或鉭酸 鋰等的壓電基板；當(dāng)使用FBAR濾波器時，器件芯片20是硅基板、氧化 硅基板等。
圖15 (a)至(c)是實施例5及其變形例的器件芯片20a和20b之 間附近的剖視圖。參照圖15 (a)，金屬圖案50設(shè)置成在金屬圖案50的 上表面與多個器件芯片20a和20b的下表面之間具有間隙。SOG氧化膜 30設(shè)置成嵌入在金屬圖案50的上表面與多個器件芯片20a和20b的下表 面之間的間隙中。由此，金屬圖案50的高度H2低于器件芯片20a和20b 的下面的高度H3，所以金屬圖案50的寬度L5可以比器件芯片20a和20b 的間隙L4寬。此外，與后述的圖15 (b)和圖15 (c)相比，容易進(jìn)行器 件芯片20a和20b的倒裝安裝。通過使金屬圖案50的高度H2高于布線圖 案12的高度H6，能夠進(jìn)一步抑制器件芯片20a和20b之間的電氣干擾。
參照圖15 (b)，金屬圖案50a的上表面與多個器件芯片20a和20b 的下表面相接。由此，能夠進(jìn)一步抑制器件芯片20a和20b之間的電氣 干擾。
參照圖15 (c)，金屬圖案50b設(shè)置成高于多個器件芯片20a和20b 的下表面。由此，能夠進(jìn)一步抑制器件芯片20a和20b之間的電氣干擾。
在實施例1 實施例5中，作為器件芯片20以SAW濾波器或FBAR 濾波器為例進(jìn)行了說明，但是也可以使用其他的芯片。
以上，詳細(xì)介紹了本發(fā)明的實施例，但是本發(fā)明并不限于特定的實 施例，在權(quán)利要求所記載的本發(fā)明的主旨范圍內(nèi)，可以進(jìn)行各種變形、 變更。
1權(quán)利要求
1.一種電子部件，其特征在于，該電子部件具有絕緣基板；器件芯片，其以倒裝的方式安裝在所述絕緣基板上；圖案，其以所述圖案的上表面與所述器件芯片的下表面之間具有間隙的方式沿著所述器件芯片的側(cè)面設(shè)置在所述絕緣基板上；SOG氧化膜，其以嵌入在所述圖案的上表面與所述器件芯片的下表面之間的間隙中、并且在所述絕緣基板的上表面與所述器件芯片的下表面之間形成有空隙的方式，覆蓋所述器件芯片和所述圖案的側(cè)面。
2. 根據(jù)權(quán)利要求l所述的電子部件，其特征在于，在俯視面中所述 圖案和所述器件芯片具有重疊部分。
3. 根據(jù)權(quán)利要求1或2所述的電子部件，其特征在于，所述電子部 件具有覆蓋所述SOG氧化膜的覆蓋層。
4. 根據(jù)權(quán)利要求1或2所述的電子部件，其特征在于，所述電子部 件具有下述金屬膜，該金屬膜設(shè)置在所述器件芯片的下表面的與所述圖 案的上表面相對的區(qū)域中，該金屬膜的下表面被所述SOG氧化膜覆蓋。
5. 根據(jù)權(quán)利要求1或2所述的電子部件，其特征在于，所述電子部 件具有在所述絕緣基板的與所述器件芯片的下表面相對的區(qū)域上與所 述器件芯片的下表面間隔開設(shè)置的從動元件。
6. 根據(jù)權(quán)利要求1或2所述的電子部件，其特征在于，所述器件芯 片經(jīng)由設(shè)置在所述絕緣基板上的加高部而以倒裝的方式安裝。
7. 根據(jù)權(quán)利要求1或2所述的電子部件，其特征在于，所述器件芯 片包含相互鄰接的多個器件芯片，在所述多個器件芯片之間的所述絕緣 基板上具有金屬圖案。
8. 根據(jù)權(quán)利要求7所述的電子部件，其特征在于， 所述金屬圖案設(shè)置成在所述金屬圖案的上表面與所述多個器件芯片的下表面之間具有間隙，所述SOG氧化膜設(shè)置成嵌入在所述金屬圖案的上表面與所述多個器件芯片的下表面之間的間隙中。
9. 根據(jù)權(quán)利要求7所述的電子部件，其特征在于，所述金屬圖案的上表面與所述多個器件芯片的下表面相接。
10. 根據(jù)權(quán)利要求7所述的電子部件，其特征在于，所述金屬圖案設(shè)置成高于所述多個器件芯片的下表面。
11. 根據(jù)權(quán)利要求7所述的電子部件，其特征在于，所述金屬圖案連接至預(yù)定的固定電位。
12. 根據(jù)權(quán)利要求1或2所述的電子部件，其特征在于，所述器件 芯片是SAW濾波器或FBAR濾波器。
全文摘要
本發(fā)明提供一種電子部件，其能夠氣密性較高地進(jìn)行密封并且能實現(xiàn)小型化。本發(fā)明的電子部件具有絕緣基板(10)；以倒裝的方式安裝在絕緣基板(10)上的器件芯片(20)；圖案(32)，其以圖案(32)的上表面與器件芯片(20)的下表面之間具有間隙的方式沿著器件芯片(20)的側(cè)面設(shè)置在絕緣基板(10)上；SOG氧化膜(30)，其以嵌入在圖案(32)的上表面與器件芯片(20)的下表面之間的間隙中、并且在絕緣基板(10)的上表面與器件芯片(20)的下表面之間形成有空隙(26)的方式，覆蓋器件芯片(20)和圖案(32)的側(cè)面。
文檔編號H01L23/48GK101599468SQ20091013748
公開日2009年12月9日 申請日期2009年4月29日 優(yōu)先權(quán)日2008年6月2日
發(fā)明者上田政則, 上田知史, 原基揚, 宓曉宇, 橫山剛, 高橋岳雄 申請人:富士通媒體部品株式會社;富士通株式會社