專利名稱：存儲(chǔ)器單元結(jié)構(gòu),存儲(chǔ)器件及集成電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是涉及存儲(chǔ)器單元結(jié)構(gòu)，運(yùn)用該存儲(chǔ)器單元結(jié)構(gòu)的存儲(chǔ)器 件，及具有該存儲(chǔ)器件的集成電路。
背景技術(shù)：
許多數(shù)據(jù)處理系統(tǒng)需求嵌入式非易失性存儲(chǔ)器，用于儲(chǔ)存通過數(shù)據(jù) 處理系統(tǒng)的其它邏輯部件訪問的數(shù)據(jù)。例如，集成電路可以包括一個(gè)或 多個(gè)處理電路，用于執(zhí)行數(shù)據(jù)處理操作，其中那些數(shù)據(jù)處理電路耦合至 用于儲(chǔ)存通過那些數(shù)據(jù)處理電路使用的數(shù)據(jù)的嵌入式非易失性存儲(chǔ)器。
然而，例如EEPROM及閃存的常規(guī)嵌入式非易失性存儲(chǔ)器是昂貴的， 當(dāng)與被要求用來生產(chǎn)集成電路的其它邏輯部件的標(biāo)準(zhǔn)互補(bǔ)金屬氧化物 半導(dǎo)體(CMOS)邏輯工藝相比較，其在制造期間需要額外掩模與工藝步 驟。因此，需要或者對(duì)于集成電路的整個(gè)管芯使用額外的掩模及工藝步 驟，或者提供芯片外的EEPROM或閃存。
然而，由J Raszka等人在2004年IEEE國(guó)際固態(tài)電路會(huì)議(IEEE International Sol id-State Circuits Conference )中的文章r在O. 13pm
for Security Applications in a 0. 13jiim CMOS Logic Process) J中 描述了一種非易失性嵌入式閃存，其可使用標(biāo)準(zhǔn)CMOS邏輯工藝制成而無 需特殊掩?；蝾~外工藝步驟。這樣的閃存的存儲(chǔ)器單元的每一個(gè)需要比 常規(guī)閃存更大的面積，且因此典型將適用于需要適量(而非大量)非易失 性存儲(chǔ)器的集成電路中。在這樣的實(shí)施例中，嵌入式閃存可使用標(biāo)準(zhǔn) CMOS邏輯工藝制成的事實(shí)是非常有益的，因?yàn)槠鋵⒚黠@地降低制造的復(fù) 雜性，并且因此降低制造成本。
圖l示意地說明了在上述文章中描述的存儲(chǔ)器單元結(jié)構(gòu)的截面。圖2 提供圖l的存儲(chǔ)器單元結(jié)構(gòu)的簡(jiǎn)化說明。從圖1及圖2可清楚地看到，該 CMOS非易失性存儲(chǔ)器單元結(jié)構(gòu)具有電荷儲(chǔ)存在其中的浮置柵極節(jié)點(diǎn) (FG)140、耦合電容器IOO、隧穿電容器130及PMOS讀取晶體管120。這兩 個(gè)電容器用厚氧化物MOS制成以使在該器件的整個(gè)使用壽命中泄漏減至最少，并且制成的耦合電容器100具有的電容約為隧穿電容器U0電容的 十至二十倍，從以下對(duì)編程(programming)工藝的討論中將理解這樣 做的原因。讀取晶體管120也制成為厚氧化物器件。
為了編程該存儲(chǔ)器單元結(jié)構(gòu)，在隧穿電容器130的編程端子B 160及 耦合電容器100的編程端子T 150間建立相對(duì)較高的電壓差，約7至8伏特。 由于耦合電容器100及隧穿電容器130間的電容差，編程偏壓的大部分被 施加至隧穿電容器130,導(dǎo)致發(fā)生電荷隧穿，穿過隧穿電容器130的柵極 氧化物。此工藝導(dǎo)致電荷被儲(chǔ)存在浮置柵極節(jié)點(diǎn)140內(nèi)，該電荷在編程 電壓自編程端子150、 160處被移除后仍保持。若用于編程的電壓差是通 過將編程端子160置于比編程端子150更高的電壓而建立，則在編程操作 期間，將在浮置柵極節(jié)點(diǎn)140上建立正電荷，而若相反，相對(duì)于編程端 子160，在編程端子150上設(shè)置較大的電壓，則將在浮置柵極節(jié)點(diǎn)140上 建立負(fù)電荷。
在編程操作已完成后，儲(chǔ)存在浮置柵極節(jié)點(diǎn)140中的電荷可使用讀 取晶體管120讀取。在一個(gè)具體實(shí)施例中，這可通過在節(jié)點(diǎn)nO、 180間 的晶體管120兩端設(shè)置足以造成該晶體管導(dǎo)通的電位差，之后感測(cè)通過 讀取晶體管的電流以便檢測(cè)在浮置柵極節(jié)點(diǎn)14 0處儲(chǔ)存的電荷(且因此 的電壓)來達(dá)到。
如先前所述。雖然這樣的存儲(chǔ)器單元結(jié)構(gòu)使非易失性存儲(chǔ)器能使用 標(biāo)準(zhǔn)CMOS制造步驟來制造，但是一個(gè)缺點(diǎn)是存儲(chǔ)器單元相對(duì)較大。在這
比(耦合電容器100的電容對(duì)隧穿電容器130的電容的比)，需要該耦合比 來使存儲(chǔ)器單元的編程按照以上概述進(jìn)行。
因此希望獲得這樣的非易失性存儲(chǔ)器的制造益處，但該存儲(chǔ)器的單 獨(dú)的存儲(chǔ)器單元結(jié)構(gòu)的尺寸要減小。

發(fā)明內(nèi)容
從第一方面來看，本發(fā)明提供一種用于存儲(chǔ)器件的存儲(chǔ)器單元結(jié)
構(gòu)，其包含具有浮置柵極節(jié)點(diǎn)的讀取晶體管；連接至該浮置柵極節(jié)點(diǎn) 且具有第一編程端子的隧穿電容器；連接至該浮置柵極節(jié)點(diǎn)且具有第二
編程端子的耦合電容器疊柱，該耦合電容器疊柱包含至少兩個(gè)串聯(lián)地布 置在該浮置柵極節(jié)點(diǎn)及該第二編程端子之間的耦合電容器，該耦合電容 器疊柱具有比該隧穿電容器更大的電容；在編程搡作期間，在該第一編程端子及該第二編程端子間建立電壓差，以造成發(fā)生電荷隧穿通過該隧
穿電容器，以致在該編程操作后，電荷儲(chǔ)存在該浮置柵極節(jié)點(diǎn)中；并且 在讀取操作期間，該讀取晶體管被激活以產(chǎn)生指示儲(chǔ)存在該浮置柵極節(jié) 點(diǎn)中的電荷的輸出信號(hào)。
依據(jù)本發(fā)明，堆疊的結(jié)構(gòu)用于耦合電容器。尤其是，耦合電容器疊 柱是由串聯(lián)布置在浮置柵極節(jié)點(diǎn)及第二編程端子間的至少兩個(gè)耦合電 容器形成的。耦合電容器疊柱具有比該隧穿電容器更大的電容，以便提 供合適的耦合比以使得存儲(chǔ)器單元結(jié)構(gòu)的編程能夠發(fā)生。本發(fā)明的發(fā)明 人認(rèn)識(shí)到通過采用這樣的結(jié)構(gòu)用于存儲(chǔ)器單元結(jié)構(gòu)內(nèi)的耦合電容器，可 能明顯地減小存儲(chǔ)器單元結(jié)構(gòu)的尺寸，將在下面詳細(xì)描述為什么會(huì)這樣 的原因。
在如前參考圖l及圖2描述的現(xiàn)有技術(shù)的非易失性存儲(chǔ)器單元結(jié)構(gòu) 中，在編程操作之后，耦合電容器100變成儲(chǔ)存在浮置柵極節(jié)點(diǎn)140處 的電荷的主要泄漏路徑，這是由于當(dāng)與隧穿電容器130比較時(shí)耦合電容 器100的面積相對(duì)較大。通過用依據(jù)本發(fā)明的耦合電容器疊柱，其中至 少兩個(gè)耦合電容器串聯(lián)布置在浮置柵極節(jié)點(diǎn)及第二編程端子間，替換耦 合電容器100，該疊柱中的每個(gè)電容器上的電壓降小于現(xiàn)有技術(shù)的耦合 電容器IOO上所出現(xiàn)的電壓降。因?yàn)樾孤╇娏麟S著該電容器兩端的電壓 降呈指數(shù)地升高，那么在每個(gè)單獨(dú)的電容器兩端的電壓降引起泄漏電流 的明顯下降。已認(rèn)識(shí)到通過使用耦合電容器疊柱，可觀察到泄漏電流的 明顯下降，本發(fā)明人進(jìn)一步認(rèn)識(shí)到不再需要將如此多的電荷儲(chǔ)存于浮置 柵極節(jié)點(diǎn)中，因?yàn)榉彩窃诰幊滩僮髌陂g置于該處的電荷將會(huì)不那么快地 放電，且因此讀取晶體管將仍能正確地感測(cè)儲(chǔ)存狀態(tài)達(dá)與圖1和圖2的 現(xiàn)有技術(shù)器件一樣長(zhǎng)的時(shí)間，但在編程操作后具有較少的初始電荷。
已經(jīng)認(rèn)識(shí)到在編程操作期間不再需要將如此多電荷置于浮置柵極 節(jié)點(diǎn)140中，本發(fā)明的發(fā)明人接著認(rèn)識(shí)到不再需要這樣大的耦合比，即 耦合電容器疊柱的電容將不需要與現(xiàn)有技術(shù)的耦合電容器IOO的電容一 樣大。為了用堆疊的布置替換單個(gè)電容器，疊柱中的單獨(dú)的電容器通常 需要具有比被替換的單個(gè)電容器更大的電容(因?yàn)闉榱诉_(dá)到與被替換的 單個(gè)電容器的電容相同的總電容，需要更大的電容器進(jìn)行串聯(lián))。然而， 考慮到上面實(shí)現(xiàn)了耦合比的減少，且因此的耦合電容器疊柱的整體電容 的減少，本發(fā)明的發(fā)明人認(rèn)識(shí)到在許多情況下耦合電容器疊柱將有可能被構(gòu)造為比現(xiàn)有技術(shù)的耦合電容器ioo占用更少的面積，因而減少了存
儲(chǔ)器單元結(jié)構(gòu)的總尺寸。
因此，通過使用本發(fā)明的耦合電容器疊柱，可提供具有小于圖l或
圖2的現(xiàn)有技術(shù)的存儲(chǔ)器單元結(jié)構(gòu)的面積的存儲(chǔ)器單元結(jié)構(gòu)，而同時(shí)保 持這樣的非易失性存儲(chǔ)器單元結(jié)構(gòu)的制造益處。
還應(yīng)注意到，除了減小面積外，或者就算不減小面積，當(dāng)與使用圖 l或圖2的現(xiàn)有技術(shù)的存儲(chǔ)器單元結(jié)構(gòu)所構(gòu)造的存儲(chǔ)器件相比，本發(fā)明的 存儲(chǔ)器單元結(jié)構(gòu)還可用以增加存儲(chǔ)器件的使用壽命。這是由于非易失性 存儲(chǔ)器單元的使用壽命是通過減少浮置柵極泄漏而增加的事實(shí)。由于本 發(fā)明的器件產(chǎn)生較少泄漏，其可用以延長(zhǎng)存儲(chǔ)器單元的使用壽命。然而， 典型地，在使用壽命及電容器尺寸間存在折衷，因?yàn)樵叫〉膯卧叽缫?味著越小的耦合比，越小的耦合比繼而意味著在編程期間累積越少的電 荷且因此越短的使用壽命。然而，通過仔細(xì)控制電容器尺寸及使用壽命， 在一些情況下將可能產(chǎn)生比現(xiàn)有技術(shù)的存儲(chǔ)器單元更小的并且具有更 長(zhǎng)使用壽命的存儲(chǔ)器單元設(shè)計(jì)。
典型地，將在襯底上形成存儲(chǔ)器單元結(jié)構(gòu)，并且在一個(gè)實(shí)施例中， 耦合電容器疊柱中的相鄰的耦合電容器間的每個(gè)中間節(jié)點(diǎn)與襯底隔離。 通過將這樣的中間節(jié)點(diǎn)與襯底隔離，通過避免來自中間節(jié)點(diǎn)的任何泄漏 旁路在耦合電容器疊柱中的其它耦合電容器，確保了將耦合電容器布置 為疊柱所帶來的泄漏電流被降低的優(yōu)點(diǎn)被最大化。
在一個(gè)實(shí)施例中，在該襯底上形成讀取晶體管、隧穿電容器和在耦 合電容器疊柱中的至少一個(gè)第一耦合電容器。在一個(gè)特定實(shí)施例中，形 成在襯底上的讀取晶體管及任何電容器以金屬氧化物半導(dǎo)體(MOS)結(jié)構(gòu)
成。然而，本發(fā)明不要求這樣的配置，通過舉例說明，在一個(gè)實(shí)施例中， 無須以這樣的方式在襯底上形成耦合電容器。
耦合電容器疊柱的各種耦合電容器可依各種方式布置。然而，在一 個(gè)實(shí)施例中，使用多于一種類型的電容器以形成耦合電容器疊柱中的耦 合電容器，以便允許耦合電容器的物理重疊。尤其是，該存儲(chǔ)器單元結(jié) 構(gòu)典型地將通過在襯底上應(yīng)用多個(gè)層，且通過使用不同類型的電容器來 制成，耦合電容器疊柱中的某些電容器可形成在對(duì)于耦合電容器疊柱中 的其它電容器來說的不同的層內(nèi)，因而允許耦合電容器的物理重疊，并且實(shí)現(xiàn)尺寸的進(jìn)一步減小。
雖然原則上耦合電容器疊柱可包含多于兩個(gè)耦合電容器，在一個(gè)實(shí) 施例中，該耦合電容器疊柱包含串聯(lián)布置在浮置柵極節(jié)點(diǎn)及第二編程端 子間的兩個(gè)耦合電容器。已經(jīng)發(fā)現(xiàn)這樣的方法使得耦合比能維持在足夠 高的水平以允許存儲(chǔ)器單元結(jié)構(gòu)的迅速編程，而同時(shí)得到尺寸明顯減少 的益處。
在一個(gè)實(shí)施例中，在襯底上形成該耦合電容器疊柱中的第一耦合電 容器，并且耦合電容器疊柱中在第一耦合電容器及第二耦合電容器間的 中間節(jié)點(diǎn)與襯底隔離。如先前所提，通過將中間節(jié)點(diǎn)與襯底隔離，使用 耦合電容器疊柱所帶來的泄漏電流減少的益處被最大化。
第一及第二耦合電容器可依各種方式提供。然而，在一個(gè)實(shí)施例中，
該第二耦合電容器是金屬-絕緣體-金屬(MIM)電容器。通過布置該第二 耦合電容器成為MIM電容器，該MIM電容器可形成在存儲(chǔ)器單元結(jié)構(gòu)的上 金屬層中，并且因此易于與襯底隔離。
在一些實(shí)施例中，耦合電容器疊柱中的兩個(gè)耦合電容器均可形成為 MIM電容器。然而，在一個(gè)實(shí)施例中，第一耦合電容器是金屬氧化物半 導(dǎo)體(MOS)電容器，MIM電容器在MOS電容器上以一個(gè)或多個(gè)層形成。已 發(fā)現(xiàn)通過將耦合電容器中的一個(gè)提供為MOS電容器，將另一個(gè)耦合電容 器提供為MIM電容器，則提供了用于形成耦合電容器疊柱的特別空間有 效率的機(jī)制。尤其是，在一個(gè)實(shí)施例中，該MIM電容器至少部分地物理 覆蓋該MOS電容器，因而產(chǎn)生特別面積有效率的耦合電容器疊柱。因此， 在這樣的實(shí)施例中，面積節(jié)省達(dá)到兩倍，第一面積節(jié)省來自于當(dāng)使用耦 合電容器疊柱時(shí)所需要的耦合比減小(并且因此的耦合電容器的尺寸減 小)，并且第二空間節(jié)省來自于耦合電容器疊柱中的單獨(dú)的電容器的物 理重疊。
耦合電容器疊柱中的各耦合電容器的物理設(shè)計(jì)可隨實(shí)施方案而變。 然而，在一個(gè)實(shí)施例中，耦合電容器疊柱中的每個(gè)耦合電容器具有大致 相同的電容。通過布置耦合電容器疊柱中的每個(gè)耦合電容器以具有大致 相同的電容，每個(gè)耦合電容器兩端的電壓降是相對(duì)相等的，因此平tf了 通過耦合電容器疊柱的各種耦合電容器的泄漏電流。然而，可能的是可 通過一定程度地變化每個(gè)單獨(dú)的耦合電容器的電容，例如以適應(yīng)可應(yīng)用 在將在其中提供特定耦合電容器的器件的特定層中的尺寸限制。從第二方面來看，本發(fā)明提供一種包含存儲(chǔ)器單元陣列的存儲(chǔ)器 件，每個(gè)存儲(chǔ)器單元包含至少一個(gè)存儲(chǔ)器單元結(jié)構(gòu)，并且每個(gè)存儲(chǔ)器單
元結(jié)構(gòu)包含具有浮置柵極節(jié)點(diǎn)的讀取晶體管；連接至該浮置柵極節(jié)點(diǎn) 且具有第一編程端子的隧穿電容器；連接至該浮置柵極節(jié)點(diǎn)且具有第二 編程端子的耦合電容器疊柱，該耦合電容器疊柱包含串聯(lián)地布置在該浮 置柵極節(jié)點(diǎn)及該第二編程端子之間的至少兩個(gè)耦合電容器，該耦合電容 器疊柱具有比該隧穿電容器更大的電容；在編程操作期間，在該第一編 程端子及該第二編程端子間建立電壓差，以造成發(fā)生電荷隧穿通過隧穿 電容器，以致在編程操作之后，電荷儲(chǔ)存在該浮置柵極節(jié)點(diǎn)中；在讀取 操作期間，讀取晶體管被激活以產(chǎn)生指示儲(chǔ)存在浮置柵極節(jié)點(diǎn)中的電荷 的輸出信號(hào)。
在一個(gè)實(shí)施例中，每個(gè)存儲(chǔ)器單元可由單個(gè)存儲(chǔ)器單元結(jié)構(gòu)形成。 然而，在替代實(shí)施例中，每個(gè)存儲(chǔ)器單元包含第一存儲(chǔ)器單元結(jié)構(gòu)及第 二存儲(chǔ)器單元結(jié)構(gòu)，在編程操作期間，建立在第一存儲(chǔ)器單元結(jié)構(gòu)及第 二存儲(chǔ)器單元結(jié)構(gòu)的第一及第二編程端子間的電壓差使得在編程操作 后，正電荷儲(chǔ)存于第一存儲(chǔ)器單元結(jié)構(gòu)的浮置柵極節(jié)點(diǎn)中，并且負(fù)電荷 儲(chǔ)存于第二存儲(chǔ)器單元結(jié)構(gòu)的浮置柵極節(jié)點(diǎn)中。在讀取操作期間，由第
一及第二存儲(chǔ)器單元結(jié)構(gòu)的讀取晶體管產(chǎn)生的輸出信號(hào)間的差異指示 儲(chǔ)存在存儲(chǔ)器單元中的數(shù)據(jù)值。通過依這樣的方式配對(duì)存儲(chǔ)器單元結(jié) 構(gòu)，并且以相反方向(in opposite sense)編程該對(duì)中的每個(gè)存儲(chǔ)器 單元結(jié)構(gòu)，這提供了用于通過識(shí)別在讀取操作期間由該對(duì)存儲(chǔ)器單元結(jié) 構(gòu)產(chǎn)生的輸出信號(hào)中的差異來檢測(cè)儲(chǔ)存的數(shù)據(jù)值的簡(jiǎn)單機(jī)制。
從第三方面來看，本發(fā)明提供一種集成電路，其包含用于執(zhí)行數(shù) 據(jù)處理搡作的處理電路；及用于儲(chǔ)存由該處理電路訪問的數(shù)據(jù)的存儲(chǔ)器 件；該存儲(chǔ)器件包含存儲(chǔ)器單元陣列，每個(gè)存儲(chǔ)器單元包含至少一個(gè)存 儲(chǔ)器單元結(jié)構(gòu)，并且每個(gè)存儲(chǔ)器單元結(jié)構(gòu)包含具有浮置柵極節(jié)點(diǎn)的讀 取晶體管；連接至該浮置柵極節(jié)點(diǎn)并且具有第一編程端子的隧穿電容 器；連接至該浮置柵極節(jié)點(diǎn)并且具有第二編程端子的耦合電容器疊柱， 該耦合電容器疊柱包含串聯(lián)地布置在該浮置柵極節(jié)點(diǎn)及該第二編程端 子間至少兩個(gè)耦合電容器，該耦合電容器疊柱具有比該隧穿電容器更大 的電容；在編程操作期間，在該第一編程端子及該第二編程端子間建立 電壓差，以造成發(fā)生電荷隧穿通過該隧穿電容器，以致在該編程操作后，
10電荷儲(chǔ)存在該浮置柵極節(jié)點(diǎn)中；以及在讀取操作期間，該讀取晶體管被 激活以產(chǎn)生指示儲(chǔ)存在該浮置柵極節(jié)點(diǎn)中的電荷的輸出信號(hào)。


本發(fā)明將僅通過例子的形式并參考如附圖中說明的其實(shí)施例來進(jìn) 一步描述，其中
圖l是依據(jù)已知現(xiàn)有技術(shù)配置的存儲(chǔ)器單元結(jié)構(gòu)的截面圖； 圖2示意地說明圖1的存儲(chǔ)器單元結(jié)構(gòu)； 圖3示意地說明依據(jù)本發(fā)明的一個(gè)實(shí)施例的存儲(chǔ)器單元結(jié)構(gòu)； 圖4是說明泄漏電流和電容器兩端的電壓間的關(guān)系的圖； 圖5是說明對(duì)比本發(fā)明的實(shí)施例的堆疊配置與圖2的現(xiàn)有技術(shù)配置，
在存儲(chǔ)器單元結(jié)構(gòu)的浮置柵極節(jié)點(diǎn)的放電的差異的圖6示意地說明依據(jù)本發(fā)明的實(shí)施例的存儲(chǔ)器單元結(jié)構(gòu)的一個(gè)特定 具體實(shí)施例；
圖7說明當(dāng)運(yùn)用圖6的實(shí)施例時(shí)，MIM電容器可如何布置以在耦合電 容器疊柱中覆蓋MOS電容器；
的存儲(chǔ)器單元的存儲(chǔ)器陣列； '々' ''' ""
圖9說明圖8的存儲(chǔ)器單元的 一個(gè)實(shí)施例，其使用依據(jù)本發(fā)明的實(shí)施 例的一對(duì)存儲(chǔ)器單元結(jié)構(gòu)；以及
的非易失性存儲(chǔ)器的集成電路。 々、 ' "
具體實(shí)施例方式
圖3示意地說明依據(jù)本發(fā)明的實(shí)施例的存儲(chǔ)器單元結(jié)構(gòu)。與第2圖中 的現(xiàn)有技術(shù)存儲(chǔ)器單元結(jié)構(gòu)相同的那些部件用相同參考標(biāo)記表示。如可 從對(duì)圖3和圖2的比較中看到，圖2的現(xiàn)有技術(shù)的單個(gè)耦合電容器100用本 發(fā)明的實(shí)施例中的耦合電容器疊柱200替換。如先前討論，通過使用這 樣的耦合電容器疊柱，可達(dá)到減小存儲(chǔ)器單元結(jié)構(gòu)的面積、及因此減小 包含該存儲(chǔ)器單元結(jié)構(gòu)的存儲(chǔ)器件的面積的目的。尤其在圖2的現(xiàn)有技 術(shù)器件中，由于耦合電容器100的大面積，耦合電容器100是儲(chǔ)存在浮置 柵極節(jié)點(diǎn)140中的電荷的主要泄漏路徑。通過用耦合電容器疊柱，其包 含串聯(lián)布置在浮置柵極節(jié)點(diǎn)H0及編程端子150間的至少兩個(gè)耦合電容 器，替換該耦合電容器，該疊柱中每個(gè)電容器兩端的電壓降相對(duì)于現(xiàn)有技術(shù)的耦合電容器100兩端出現(xiàn)的電壓降會(huì)減少。
圖4是示出泄漏電流如何隨著MOS電容器兩端的電壓降變化的圖?？?見，泄漏電流隨著該電壓降呈指數(shù)地上升。假定這樣的例子，其中耦合 電容器疊柱200含有相等電容的兩個(gè)耦合電容器，將理解，相比于現(xiàn)有 技術(shù)的耦合電容器100兩端的電壓降，耦合電容器疊柱200中每個(gè)單獨(dú)的 電容器兩端的電壓降將會(huì)大約減半。因此，若箭頭215代表現(xiàn)有技術(shù)的 耦合電容器100兩端的電壓降，并且特別指向曲線210上指示該耦合電容 器的泄漏電流的位置的特定點(diǎn)，那么可看到箭頭220指示由在耦合電容 器疊柱200中每個(gè)耦合電容器觀察到的泄漏電流，這是假設(shè)每個(gè)電容器 具有耦合電容器100的電壓降的一半。根據(jù)圖4中將會(huì)理解，泄漏電流的 減小是相當(dāng)明顯的。
泄漏電流降低的效應(yīng)可從圖5中看到，圖5示出在浮置柵極節(jié)點(diǎn)140 處的電壓如何隨著時(shí)間放電，首先對(duì)于如圖2的現(xiàn)有技術(shù)的非堆疊布置 (由圓5中的線230示出)，其次對(duì)于如圖3中所示的堆疊布置(由圖5中的 線240示出)。在這兩種情況下，假設(shè)浮置柵極節(jié)點(diǎn)140在編程操作完成 后具有O. 5伏特的電壓。可以看到，使用本發(fā)明的實(shí)施例的堆疊布置， 相比于非堆疊布置，電壓的放電明顯更少。
考慮現(xiàn)有技術(shù)布置，考慮到能夠施加在編程端子兩端的最大電壓 (通常6至8伏特)，耦合比是這樣選擇以致在編程操作期間浮置柵極節(jié)點(diǎn) MO的電壓被充電到一個(gè)電平，由此對(duì)于在存儲(chǔ)器單元結(jié)構(gòu)可望保持其 值(典型地是以年計(jì))期間，該電壓將永不會(huì)放電至讀取晶體管12 0將不 再能檢測(cè)該儲(chǔ)存的值或?qū)z測(cè)到錯(cuò)誤值的電平。通過舉例說明，考慮圖 5的例子，在浮置柵極節(jié)點(diǎn)140處用于正確感測(cè)儲(chǔ)存的數(shù)據(jù)值的所需的最 小電壓可為O. l伏特?？紤]到圖5中的線230，這將意味著浮置柵極節(jié)點(diǎn) 140在編程操作的結(jié)束處需要被充電至0. 5伏特。
然而，從圖5中的線240可以看到，假如由于使用了耦合電容器疊柱 200泄漏電流減小，將不再要求浮置柵極節(jié)點(diǎn)被編程為O. 5伏特的電壓電 平，而是在浮置柵極節(jié)點(diǎn)140處能夠使用更小的電壓。若在浮置柵極節(jié) 點(diǎn)140處使用了更小的電壓電平(并且因此的電荷)，當(dāng)使用耦合電容器
小。結(jié)果，耦合電容器疊柱200所需的面積可相對(duì)于圖2的現(xiàn)有技術(shù)的單 個(gè)耦合電容器1 0 0所需的面積減小，因而致使使用本發(fā)明的實(shí)施例的耦合電容器疊柱200所產(chǎn)生的存儲(chǔ)器單元結(jié)構(gòu)比圖2的已知現(xiàn)有技術(shù)存儲(chǔ) 器單元結(jié)構(gòu)占用更小的面積。
至于最佳結(jié)果，耦合電容器疊柱中的相鄰耦合電容器間的中間節(jié)點(diǎn) 應(yīng)與存儲(chǔ)器單元結(jié)構(gòu)的襯底本體隔離。雖然耦合電容器可依各種方式布 置以達(dá)到這樣的隔離，圖6示出了達(dá)到這樣的隔離的一種布置。在該例 子中，耦合電容器疊柱200由第一MOS電容器250以串聯(lián)的方式與金屬-絕 緣體-金屬(MIM)電容器260連接而形成。因?yàn)镸IM電容器可形成在該器件 的上金屬層中，其可易于與襯底本體隔離。這通過圖7示意地說明。如 圖7所示，MOS電容器250形成在襯底300上，事實(shí)上是本發(fā)明所說明的實(shí)' 施例中的PMOS讀取晶體管120和隧穿電容器130。然而，MIM電容器260由 用MIM電介質(zhì)分開的MIM金屬層形成，并且用于MIM電容器的所需的MIM金 屬層可以形成在器件的上層中，在一個(gè)特定例子實(shí)施例中，MIM電容器 260位于第五金屬層及第六金屬層之間。
在一個(gè)實(shí)施例中，耦合電容器疊柱中的兩個(gè)耦合電容器均可由MIM 電容器形成。然而，在圖6及圖7所示的實(shí)施例中， 一個(gè)電容器是由MOS 電容器250形成，而另一個(gè)是由MIM電容器260形成，因?yàn)檫@不僅允許中 間節(jié)點(diǎn)的隔離，也考慮到在制造存儲(chǔ)器件時(shí)兩個(gè)電容器的一些物理重 疊。尤其是，根椐圖7將理解，MIM電容器260可以至少部分地覆蓋MOS電 容器250,而且的確在一些實(shí)施例中將會(huì)完全覆蓋MOS電容器25 0 (和潛在 地在與MOS電容器250相同層處提供的一或多個(gè)其它部件)。除了由于當(dāng) 使用耦合電容器疊柱時(shí)所獲得的減小的耦合比(及因此的耦合電容器尺 寸)所導(dǎo)致的面積開銷的減小，這能夠提供進(jìn)一步的面積開銷的減小。.
存儲(chǔ)器件典型地將包括如圖8圖所示的存儲(chǔ)器陣列300,該存儲(chǔ)器陣 列具有遍及該存儲(chǔ)器陣列的存儲(chǔ)器單元305的陣列。在本發(fā)明的一個(gè)實(shí) 施例中每個(gè)存儲(chǔ)器單元可由圖3所示的存儲(chǔ)器單元結(jié)構(gòu)形成。在替代實(shí) 施例中， 一對(duì)這樣的存儲(chǔ)器單元結(jié)構(gòu)可用于形成每個(gè)存儲(chǔ)器單元，如圖 9示意地所示。在該例子中，第一存儲(chǔ)器單元結(jié)構(gòu)包括耦合電容器疊柱 310、讀取晶體管315及隧穿電容器320。同樣地，第二存儲(chǔ)器單元結(jié)構(gòu) 包括耦合電容器疊柱330、讀取晶體管335及隧穿電容器340。第一及第
9中所示:々該一特定;列子;，第一存儲(chǔ)、器單元結(jié);勾的T端子在編程操作期間 連接至+7伏特，而B端子連接至O伏特，而對(duì)于第二存儲(chǔ)器單元結(jié)構(gòu)，是B端子連接至+7伏特，而T端子連接至O伏特。該布置的結(jié)果是，在編程 操作的結(jié)束，第一存儲(chǔ)器單元結(jié)構(gòu)的浮置柵極節(jié)點(diǎn)325將使負(fù)電荷儲(chǔ)存 于其內(nèi)，而第二存儲(chǔ)器單元結(jié)構(gòu)的浮置柵極節(jié)點(diǎn)345將使正電荷儲(chǔ)存于 其內(nèi)。
編程操作之后，當(dāng)發(fā)生讀取操作時(shí)，兩個(gè)讀取晶體管315、 335的源 極端子連接至讀取電壓，并且接著通過感測(cè)放大器電路監(jiān)控抽取通過兩 個(gè)讀取晶體管的漏極路徑的電流以檢測(cè)儲(chǔ)存的數(shù)據(jù)值。將理解無須感測(cè) 兩線間的電流差動(dòng)(differential),而是兩線間的電壓差動(dòng)能夠通過 該感測(cè)放大器電路被監(jiān)控。
圖10示意地說明一集成電路，其中如處理器405的處理器件通過路 徑410與非易失性存儲(chǔ)器420耦合。非易失性存儲(chǔ)器420包括如圖8中所示 的存儲(chǔ)器陣列300,以致存儲(chǔ)器單元的每一個(gè)使用本發(fā)明的實(shí)施例的存 儲(chǔ)器單元結(jié)構(gòu)構(gòu)造。通過使用這樣的存儲(chǔ)器單元結(jié)構(gòu)，可使用標(biāo)準(zhǔn)CMOS 邏輯制造工藝制造整個(gè)集成電路，且無須對(duì)于例如EEPROM及閃存的常規(guī) 非易失性存儲(chǔ)器所需的額外掩模與工藝步驟。此外，通過使用本發(fā)明的 實(shí)施例的存儲(chǔ)器單元結(jié)構(gòu)，而非圖2的現(xiàn)有技術(shù)的存儲(chǔ)器單元結(jié)構(gòu)，非 易失性存儲(chǔ)器420的尺寸可明顯地減小，因而使得集成電路更小?？商?換地，存儲(chǔ)器的尺寸可保持為類似于使用圖2的現(xiàn)有技術(shù)的存儲(chǔ)器單元 結(jié)構(gòu)所達(dá)到的尺寸，但該存儲(chǔ)器件的使用壽命可明顯地增加，這是由于 當(dāng)使用耦合電容器疊柱時(shí)出現(xiàn)的泄漏電流減小的緣故。如先前所提，典 型地，存在使用壽命及電容器尺寸間的折衷，并且通過仔細(xì)控制電容器 尺寸及使用壽命，在一些情況下將可能產(chǎn)生比已知現(xiàn)有技術(shù)的存儲(chǔ)器單 元更小的尺寸和更長(zhǎng)的使用壽命的的存儲(chǔ)器單元設(shè)計(jì)。
本發(fā)明的實(shí)施例的技術(shù)能夠用于大量集成電路中，但是在要求適量 非易失性存儲(chǔ)器且需要制造簡(jiǎn)單且經(jīng)濟(jì)的集成電路中尤其是有利的。示 例的應(yīng)用將是RFID標(biāo)簽，對(duì)于RFID標(biāo)簽，制造成本低和尺寸小是特別有 利的。其它應(yīng)用將是需要小的片上非易失性存儲(chǔ)器的片上系統(tǒng)(SoC)電 路。
盡管已在此描述了本發(fā)明的特定具體實(shí)施例，應(yīng)理解本發(fā)明不限于 此，在本發(fā)明的范圍內(nèi)可以做出許多修改及增加。例如，在不背離本發(fā) 明的范圍的情況下，可以結(jié)合獨(dú)立權(quán)利要求的特征做出下列所附權(quán)利要 求的各種組合。
權(quán)利要求
1.一種用于存儲(chǔ)器件的存儲(chǔ)器單元結(jié)構(gòu)，包含具有浮置柵極節(jié)點(diǎn)的讀取晶體管；連接至該浮置柵極節(jié)點(diǎn)且具有第一編程端子的隧穿電容器；連接至該浮置柵極節(jié)點(diǎn)且具有第二編程端子的耦合電容器疊柱，該耦合電容器疊柱包含串聯(lián)布置在該浮置柵極節(jié)點(diǎn)及該第二編程端子之間的至少兩個(gè)耦合電容器，該耦合電容器疊柱具有比該隧穿電容器更大的電容；在編程操作期間，在該第一編程端子及該第二編程端子間建立電壓差，以造成發(fā)生電荷隧穿通過該隧穿電容器，以致在該編程操作后，電荷儲(chǔ)存在該浮置柵極節(jié)點(diǎn)中；及在讀取操作期間，該讀取晶體管被激活以產(chǎn)生指示儲(chǔ)存在該浮置柵極節(jié)點(diǎn)中的電荷的輸出信號(hào)。
2. 如權(quán)利要求1所述的存儲(chǔ)器單元結(jié)構(gòu)，進(jìn)一步包含襯底，其中該 耦合電容器疊柱中的相鄰耦合電容器間的每個(gè)中間節(jié)點(diǎn)與該襯底隔離。
3. 如權(quán)利要求2所述的存儲(chǔ)器單元結(jié)構(gòu)，其中該讀取晶體管、該隧 穿電容器及在該耦合電容器疊柱中的至少第一耦合電容器形成在該襯 底上。
4. 如權(quán)利要求1所述的存儲(chǔ)器單元結(jié)構(gòu)，其中多于一種類型的電容 器用于形成該耦合電容器疊柱的耦合電容器，以允許耦合電容器的物理重疊。
5. 如權(quán)利要求1所述的存儲(chǔ)器單元結(jié)構(gòu)，其中該耦合電容器疊柱包 含串聯(lián)布置在該浮置柵極節(jié)點(diǎn)及該第二編程端子間的兩個(gè)耦合電容器。
6. 如權(quán)利要求5所述的存儲(chǔ)器單元結(jié)構(gòu)，其中該耦合電容器疊柱中 的第一耦合電容器形成在襯底上，并且在該耦合電容器疊柱中的該第一 耦合電容器及第二耦合電容器間的中間節(jié)點(diǎn)與該襯底隔離。
7. 如權(quán)利要求6所述的存儲(chǔ)器單元結(jié)構(gòu)，其中該第二耦合電容器是 金屬-絕緣體-金屬(MIM)電容器。
8. 如權(quán)利要求7所述的存儲(chǔ)器單元結(jié)構(gòu)，其中該第一耦合電容器是 金屬氧化物半導(dǎo)體(MOS)電容器，該MIM電容器是形成在該M0S電容器 上方的一個(gè)或多個(gè)層中。
9. 如權(quán)利要求8所述的存儲(chǔ)器單元結(jié)構(gòu)，其中該MIM電容器至少部分地物理覆蓋在該M0S電容器上。
10.如權(quán)利要求1所迷的存儲(chǔ)器單元結(jié)構(gòu)，其中該耦合電容器疊柱 中的每個(gè)耦合電容器具有大致相同的電容。
11. —種包含存儲(chǔ)器單元陣列的存儲(chǔ)器件，每個(gè)存儲(chǔ)器單元包含至 少一個(gè)存儲(chǔ)器單元結(jié)構(gòu)，并且每個(gè)存儲(chǔ)器單元結(jié)構(gòu)包含具有浮置柵極節(jié)點(diǎn)的讀取晶體管；連接至該浮置柵極節(jié)點(diǎn)且具有第一編程端子的隧穿電容器； 連接至該浮置柵極節(jié)點(diǎn)且具有第二編程端子的耦合電容器疊柱，該 耦合電容器疊柱包含串聯(lián)布置在該浮置柵極節(jié)點(diǎn)及該第二編程端子之 間的至少兩個(gè)耦合電容器，該耦合電容器疊柱具有比該隧穿電容器更大 的電容；在編程操作期間，在該第 一 編程端子及該第二編程端子間建立電壓 差，以造成發(fā)生電荷隧穿通過該隧穿電容器，以致在該編程操作后電荷 儲(chǔ)存于該浮置柵極節(jié)點(diǎn)中；及在讀取操作期間，該讀取晶體管被激活以產(chǎn)生指示儲(chǔ)存在該浮置柵極節(jié)點(diǎn)中的電荷的輸出信號(hào)。
12. 如權(quán)利要求11所述的存儲(chǔ)器件，其中每個(gè)存儲(chǔ)器單元包含第一存儲(chǔ)器單元結(jié)構(gòu)及第二存儲(chǔ)器單元結(jié)構(gòu)； 在該編程操作期間，建立在該第一存儲(chǔ)器單元結(jié)構(gòu)及該第二存儲(chǔ)器單元結(jié)構(gòu)的第一及第二編程端子間的電壓差使得在該編程操作后，正電荷儲(chǔ)存于該第一存儲(chǔ)器單元結(jié)構(gòu)的浮置柵極節(jié)點(diǎn)中，并且負(fù)電荷儲(chǔ)存于該第二存儲(chǔ)器單元結(jié)構(gòu)的浮置柵極節(jié)點(diǎn)中；及在該讀取操作期間，由該第一及第二存儲(chǔ)器單元結(jié)構(gòu)的讀取晶體管產(chǎn)生的輸出信號(hào)間的差異指示儲(chǔ)存在該存儲(chǔ)器單元中的數(shù)據(jù)值。
13. —種集成電路，包含 用于執(zhí)行數(shù)據(jù)處理操作的處理電路；及用于儲(chǔ)存由該處理電路訪問的數(shù)據(jù)的存儲(chǔ)器件； 該存儲(chǔ)器件包含存儲(chǔ)器單元陣列，每個(gè)存儲(chǔ)器單元包含至少一個(gè)存 儲(chǔ)器單元結(jié)構(gòu)，并且每個(gè)存儲(chǔ)器單元結(jié)構(gòu)包含 具有浮置柵極節(jié)點(diǎn)的讀取晶體管；連接至該浮置柵極節(jié)點(diǎn)且具有第一編程端子的隧穿電容器； 連接至該浮置柵極節(jié)點(diǎn)并且具有第二編程端子的耦合電容器疊柱，該耦合電容器疊柱包含串聯(lián)布置在該浮置柵極節(jié)點(diǎn)及該第二編程端 子間的至少兩個(gè)耦合電容器，該耦合電容器疊柱具有比該隧穿電容器更大的電容；在編程操作期間，在該第一編程端子及該第二編程端子間建立電壓 差，以造成發(fā)生電荷隧穿通過該隧穿電容器，以致在該編程操作后電荷 儲(chǔ)存在該浮置柵極節(jié)點(diǎn)中；以及在讀取操作期間，該讀取晶體管被激活以產(chǎn)生指示儲(chǔ)存在該浮置柵極節(jié)點(diǎn)中的電荷的輸出信號(hào)。
全文摘要
本發(fā)明涉及一種存儲(chǔ)器單元結(jié)構(gòu)，使用該存儲(chǔ)器單元結(jié)構(gòu)的存儲(chǔ)器件以及具有該存儲(chǔ)器件的集成電路。該存儲(chǔ)器單元結(jié)構(gòu)包含具有浮置柵極節(jié)點(diǎn)的讀取晶體管；連接至該浮置柵極節(jié)點(diǎn)且具有第一編程端子的隧穿電容器；連接至該浮置柵極節(jié)點(diǎn)及具有第二編程端子的耦合電容器疊柱，該耦合電容器疊柱包含串聯(lián)布置在該浮置柵極節(jié)點(diǎn)及該第二編程端子之間的至少兩個(gè)耦合電容器，該耦合電容器疊柱具有比該隧穿電容器更大的電容；在編程操作期間，在該第一編程端子及該第二編程端子間建立電壓差，以造成發(fā)生電荷隧穿通過該隧穿電容器，以致在該編程操作后，電荷儲(chǔ)存在該浮置柵極節(jié)點(diǎn)中；在讀取操作期間，該讀取晶體管被激活以產(chǎn)生指示儲(chǔ)存在該浮置柵極節(jié)點(diǎn)中的電荷的輸出信號(hào)。
文檔編號(hào)H01L27/115GK101552275SQ20091012991
公開日2009年10月7日 申請(qǐng)日期2009年4月1日 優(yōu)先權(quán)日2008年4月1日
發(fā)明者D·M·C·賽爾韋斯特, D·T·布勞夫, M·J·維科夫斯基, Y·李 申請(qǐng)人:密執(zhí)安大學(xué)評(píng)議會(huì)