專利名稱：Pmos晶體管與肖特基二極管的整合元件的制作方法
技術領域：
本發(fā)明涉及一種PMOS晶體管與肖特基二極管(Schottky Diode)的整合元件。 背景技 術電源控制電路中經(jīng)常需要使用到由獨立的PMOS晶體管與獨立的肖特基二極管構 成的功率開關元件。請參閱圖1，PMOS晶體管14與肖特基二極管12串聯(lián)作為功率開關元 件，PMOS晶體管14中包含寄生二極管14D，形成于PMOS晶體管14的漏極和信道區(qū)之間?？?制電路10控制PMOS晶體管14的柵極，以將輸入電壓Vin轉換成輸出電壓Vo。肖特基二極 管12的作用是在輸出電壓Vo高于輸入電壓Vin的情況下，防止電流經(jīng)寄生二極管14D逆 流，損及輸入電壓Vin。上述現(xiàn)有技術的缺點是，獨立的PMOS晶體管與獨立的肖特基二極管相當占據(jù)面 積，且串聯(lián)后增加輸入電壓Vin至輸出電壓Vo之間的導通電阻(Ron)，在大電流流量下，由 該導通電阻所致的壓降可高達0. 8V甚至更高，造成極大的功率耗損。有鑒于此，本發(fā)明即針對上述現(xiàn)有技術的不足，提出一種PMOS晶體管與肖特基二 極管的整合元件，以減少功率開關元件的面積并降低其導通電阻。
發(fā)明內(nèi)容
本發(fā)明的目的在于克服現(xiàn)有技術的不足與缺陷，提出一種PMOS晶體管與肖特基 二極管的整合元件，此整合元件可為平面式或溝漕式。為達上述目的，就其中一個觀點言，本發(fā)明提供了一種PMOS晶體管與肖特基二極 管的整合元件，包含一個PMOS晶體管，其包括柵極、源極、漏極與源漏極間的信道區(qū)，該源 極、漏極及信道區(qū)位于一基體內(nèi)，且在該漏極與該信道區(qū)間形成寄生二極管；以及一個與該 寄生二極管反向串聯(lián)的肖特基二極管，該肖特基二極管位于該基體內(nèi)，其一端與該寄生二 極管連接，另一端與該源極連接。在一較佳實施型態(tài)中，該肖特基二極管包括與該信道區(qū)相同傳導型態(tài)而無歐姆接 觸的一部份井區(qū)。在一較佳實施型態(tài)中，該肖特基二極管還包含與該信道區(qū)不同傳導型態(tài)的摻雜 區(qū)。為達上述目的，就其中一個半導體結構觀點言，本發(fā)明所提出的一種PMOS晶體管 與肖特基二極管的整合元件，包含基體；位于該基體上的導體層，構成該PMOS晶體管的柵 極；位于該基體內(nèi)的N型第一井區(qū)，其一部分構成該PMOS晶體管的信道區(qū)；位于該第一井 區(qū)內(nèi)的第一 P型摻雜區(qū)，構成該PMOS晶體管的漏極，其中該漏極與該信道區(qū)間形成寄生二 極管；位于該第一井區(qū)內(nèi)的第二 P型摻雜區(qū)，構成該PMOS晶體管的源極；以及由該第一井 區(qū)的另一部分所構成的肖特基二極管，與該寄生二極管反向串聯(lián)，在第一井區(qū)的該另一部 分內(nèi)不具有N型的歐姆接觸。在一較佳實施型態(tài)中，在第一井區(qū)的該另一部分內(nèi)還包含第三P型摻雜區(qū)。
為達上述目的，就另一個半導體結構觀點言，本發(fā)明所提出的一種PMOS晶體管與 肖特基二極管的整合元件，包含一個P型基體，構成該PMOS晶體管的漏極；位于該基體內(nèi) 的兩個填入的導體，構成該PMOS晶體管的柵極；位于該兩導體間的N型井區(qū)，其一部分構成 該PMOS晶體管的信道區(qū)，其中在該漏極與該信道區(qū)間形成寄生二極管；位于該N型井區(qū)上 方的P型摻雜區(qū)，構成該PMOS晶體管的源極；以及由該第一井區(qū)的另一部分所構成的肖特 基二極管，與該寄生二極管反向串聯(lián)，在第一井區(qū)的該另一部分內(nèi)不具有N型的歐姆接觸。 在一較佳實施型態(tài)中，在該N型井區(qū)上方宜設有至少兩個P型摻雜區(qū)。在一較佳實施型態(tài)中，該基體宜包含較高濃度的本體與位于本體上方的較低濃度 的磊晶生長區(qū)。下面通過具體實施例詳加說明，當更容易了解本發(fā)明的目的、技術內(nèi)容、特點及其 所達成的功效。
圖1標出現(xiàn)有技術的功率開關元件，其中包含獨立的PMOS晶體管與獨立的肖特基 二極管；圖2以電路圖形式示出本發(fā)明的一個實施例；圖3標出本發(fā)明以半導體來實現(xiàn)時的其中一個實施例；圖4標出本發(fā)明以半導體來實現(xiàn)時的另一個實施例。圖中符號說明10 控制電路12 肖特基二極管14 PMOS 晶體管14D 寄生二極管20 整合功率開關元件22 肖特基二極管24 PMOS 晶體管24D 寄生二極管201 N 型井區(qū)202 柵極203 P+ 摻雜區(qū)204 P+摻雜區(qū)205 P+ 摻雜區(qū)210 P 型基體211 P+型本體212 P型磊晶生長區(qū)213 柵極氧化層214 柵極215 N 型井區(qū)216 P+摻雜區(qū)
具體實施例方式本說明書的圖標均屬示意，其維度并未完全按照比例繪示。請參考圖2，其中以電路圖形式顯示本發(fā)明的一個實施例。如圖所示，本實施例中， 肖特基二極管22并非與PMOS晶體管24串聯(lián)，而是整合成為PMOS晶體管24的一部分，以構 成功率開關元件20。此肖特基二極管22形成于PMOS晶體管24的半導體基體 上，與PMOS 晶體管24的寄生二極管24D反向串聯(lián)；該寄生二極管24D則形成于PMOS晶體管14的漏極 和信道區(qū)之間。在此種結構下，輸入電壓Vin與輸出電壓Vo之間僅涉及PMOS晶體管24的 導通電阻，而無肖特基二極管的壓降，因此其功率耗損可大幅降低。以上電路以半導體制作時，其實施型態(tài)的一例請參閱圖3。如圖所示，在基體中形 成N型井區(qū)201，并在基體上沉積柵極氧化層(未繪示)與柵極層202，再以離子植入方式 在基體內(nèi)形成高濃度的P+型摻雜區(qū)203、204，分別作為PMOS晶體管24的漏極與源極。輸 入電壓Vin除與PMOS晶體管24的P+型摻雜區(qū)204連接外，亦直接與N型井區(qū)201連接。 由于輸入電壓Vin與N型井區(qū)201直接連接處并未提供歐姆接觸(ohmic contact)，故該處 的導通障礙較高，相等于設置了一個肖特基二極管，與P+型摻雜區(qū)203和N型井區(qū)201所 構成的寄生二極管反向串聯(lián)，使電流不易從輸出端Vo經(jīng)N型井區(qū)201逆流回輸入端Vin。 此外，在較佳實施方式中，還可在N型井區(qū)201內(nèi)肖特基二極管的位置另設置高濃度P+摻 雜區(qū)205，以進一步控制肖特基二極管的反向漏電流。由圖3可知，本發(fā)明所占面積僅相當于單一 PMOS晶體管24的面積(或再略微增 加P+摻雜區(qū)205的面積)，遠較現(xiàn)有技術為低。由于整體功率開關元件的單位面積下降， 因此在相同的功率開關元件總面積下，因節(jié)省了肖特基二極管的區(qū)域，本發(fā)明的PMOS晶體 管24可以使用較大的面積，使其導通電阻更加下降。更詳言之，若與相同面積的現(xiàn)有技術 相比較，本發(fā)明的功率開關元件的導通電阻約僅為現(xiàn)有技術的1/4，因本發(fā)明在輸入-輸出 串聯(lián)路徑中無肖特基二極管，且PMOS晶體管24導通電阻約僅為一半。圖4顯示本發(fā)明的另一個實施例，本實施例中的PMOS晶體管為溝槽式晶體管。如 圖所示，在P型基體210上制作兩溝槽，以熱氧化法或其它方式形成柵極氧化層213，并填入 導體214 (例如為已摻雜的硅或其它導體)，即構成了溝槽式PMOS晶體管的柵極。在兩溝槽 間的基體區(qū)域中，以離子植入法形成摻雜N型雜質的井區(qū)215 (此步驟在形成溝槽之前或之 后進行皆可)，并在N型井區(qū)215的表面形成高濃度的P+摻雜區(qū)216，即構成溝槽式PMOS 晶體管的源極，而以基體的背面為漏極。在較佳實施方式中，為提供較佳的漏極接觸阻值， P型基體210宜包含較高濃度的P+型本體211和P型磊晶生長區(qū)212。與前一實施例相似 地，輸入電壓Vin除與PMOS晶體管24的P+型摻雜區(qū)216連接外，亦直接與N型井區(qū)215 連接，且輸入電壓Vin與N型井區(qū)215直接連接處并未提供歐姆接觸，使該處相等于一個肖 特基二極管。本實施例中，P+型摻雜區(qū)216—方面作為PMOS晶體管24的源極，一方面可 控制肖特基二極管的反向漏電流。以上已針對較佳實施例來說明本發(fā)明，只是以上所述，僅為使本領域技術人員易 于了解本發(fā)明的內(nèi)容，并非用來限定本發(fā)明的權利范圍。在本發(fā)明的相同精神下，本領域技 術人員可以思及各種等效變化，均應包含在本發(fā)明的范圍之內(nèi)。
權利要求
一種PMOS晶體管與肖特基二極管的整合元件，其特征在于，包含一個PMOS晶體管，其包括柵極、源極、漏極與源漏極間的信道區(qū)，該源極、漏極及信道區(qū)位于一基體內(nèi)，且在該漏極與該信道區(qū)間形成寄生二極管；以及一個與該寄生二極管反向串聯(lián)的肖特基二極管，該肖特基二極管位于該基體內(nèi)，其一端與該寄生二極管連接，另一端與該源極連接。
2.如權利要求1所述的PMOS晶體管與肖特基二極管的整合元件，其中，該肖特基二極 管包括與該信道區(qū)相同傳導型態(tài)而無歐姆接觸的一部份井區(qū)。
3.如權利要求1所述的PMOS晶體管與肖特基二極管的整合元件，其中，該肖特基二極 管還包含與該信道區(qū)不同傳導型態(tài)的摻雜區(qū)。
4.一種PMOS晶體管與肖特基二極管的整合元件，其特征在于，包含 基體；位于該基體上的導體層，構成該PMOS晶體管的柵極； 位于該基體內(nèi)的N型第一井區(qū)，其一部分構成該PMOS晶體管的信道區(qū)； 位于該第一井區(qū)內(nèi)的第一 P型摻雜區(qū)，構成該PMOS晶體管的漏極，其中該漏極與該信 道區(qū)間形成寄生二極管；位于該第一井區(qū)內(nèi)的第二 P型摻雜區(qū)，構成該PMOS晶體管的源極；以及 由該第一井區(qū)的另一部分所構成的肖特基二極管，與該寄生二極管反向串聯(lián)，在第一 井區(qū)的該另一部分內(nèi)不具有N型的歐姆接觸。
5.如權利要求4所述的PMOS晶體管與肖特基二極管的整合元件，其中，在第一井區(qū)的 該另一部分內(nèi)還包含第三P型摻雜區(qū)。
6.一種PMOS晶體管與肖特基二極管的整合元件，其特征在于，包含 一個P型基體，構成該PMOS晶體管的漏極；位于該基體內(nèi)的兩個填入的導體，構成該PMOS晶體管的柵極； 位于該兩導體間的N型井區(qū)，其一部分構成該PMOS晶體管的信道區(qū)，其中在該漏極與 該信道區(qū)間形成寄生二極管；位于該N型井區(qū)上方的P型摻雜區(qū)，構成該PMOS晶體管的源極；以及 由該第一井區(qū)的另一部分所構成的肖特基二極管，與該寄生二極管反向串聯(lián)，在第一 井區(qū)的該另一部分內(nèi)不具有N型的歐姆接觸。
7.如權利要求6所述的PMOS晶體管與肖特基二極管的整合元件，其中，在該N型井區(qū) 上方設有至少兩個P型摻雜區(qū)。
8.如權利要求6所述的PMOS晶體管與肖特基二極管的整合元件，其中，該基體包含較 高濃度的本體與位于本體上方的較低濃度的磊晶生長區(qū)。
全文摘要
本發(fā)明提出一種PMOS晶體管與肖特基二極管的整合元件，包含一個PMOS晶體管，其包括柵極、源極、漏極與源漏極間的信道區(qū)，該源極、漏極及信道區(qū)位于一基體內(nèi)，且在該漏極與該信道區(qū)間形成寄生二極管；以及一個與該寄生二極管反向串聯(lián)的肖特基二極管，該肖特基二極管位于該基體內(nèi)，其一端與該寄生二極管連接，另一端與該源極連接。
文檔編號H01L29/06GK101847634SQ20091012793
公開日2010年9月29日 申請日期2009年3月27日 優(yōu)先權日2009年3月27日
發(fā)明者黃志豐 申請人:立锜科技股份有限公司