專利名稱：半導體器件及其制造方法
技術領域：
本發(fā)明涉及半導體器件和制造半導體器件、如金屬氧化物半導體
(MOS)晶體管的方法。
背景技術：
通過充分使用微細加工技術，隨時間推移，就能夠在實現(xiàn)縮小規(guī) 模的同時制造半導體器件，而沒有降低其性能。這種趨勢也存在于具 有高驅(qū)動性能的半導體元件中，因此通過充分使用微細加工技術來尋 求每單位面積的導通電阻的降低。但是，實際上，微細加工技術導致 的元件的小型化所引起的耐受電壓的下降阻礙了驅(qū)動性能的進一步 增強。為了解決小型化與耐受電壓之間的折衷，已經(jīng)提出具有各種結 構的元件，并且在具有高耐受電壓和高驅(qū)動性能的功率M0S場效應晶 體管(FET)領域，目前可將槽柵M0S晶體管指定為主流結構。
在具有高耐受電壓和高驅(qū)動性能的雙擴散M0S(CM0S)晶體管之 中，槽柵M0S晶體管具有最高的集成規(guī)模(例如參見JP 01-310576 A)。
槽柵M0S晶體管作為元件本身呈現(xiàn)極優(yōu)良的性能，但是，在與其 它半導體元件共同安裝到芯片時是不利的，因為槽柵M0S晶體管具有 垂直M0S結構，其中電流沿襯底的深度方向流動，并且半導體襯底的 整個背面是電極。
發(fā)明內(nèi)容
本發(fā)明的一個目的是提供具有低導通電阻的半導體器件，它能夠 與其它半導體元件共同安裝到芯片上。
(1) 根據(jù)本發(fā)明，提供一種半導體器件，包括第一導電類型
4阱區(qū)，以任意深度在半導體襯底的表面上形成；多個槽區(qū)，以比第一 導電類型阱區(qū)的預定深度更小的深度形成；柵電極，經(jīng)由柵絕緣膜設 置在多個槽區(qū)的每個的側(cè)表面，并且使其與柵絕緣膜接觸；第二導電
類型漏區(qū)，在多個槽區(qū)的每個的底部形成；第二導電類型源區(qū)，在半 導體襯底的表面的在多個槽區(qū)之間形成的區(qū)的一部分中形成；以及第 一導電類型高濃度區(qū)，在半導體襯底的表面的在多個槽區(qū)之間形成的 區(qū)的一部分中形成。
(2) 根據(jù)條款(l)的半導體器件還包括在半導體襯底與第一導 電類型阱區(qū)之間形成以圍繞第二導電類型漏區(qū)的第二導電類型低濃 度擴散區(qū)。
(3) 根據(jù)本發(fā)明，提供一種制造半導體器件的方法，包括在 半導體襯底上形成第一導電類型阱區(qū)；以比第一導電類型阱區(qū)的深度 更小的深度形成多個槽區(qū)；形成柵絕緣膜；形成柵電極膜；通過各向 異性蝕刻去除在多個槽區(qū)的每個的底部上形成的柵絕緣膜和柵電極 膜以及在多個槽區(qū)其中兩個之間的半導體襯底的表面上形成的柵電 極膜和柵絕緣膜的一部分；形成層間絕緣膜；通過蝕刻去除在柵電極 膜上形成的層間絕緣膜的 一部分、在多個槽區(qū)的每個的底部上形成的 層間絕緣膜的 一部分以及在多個槽區(qū)其中兩個之間的半導體襯底的 表面上形成的層間絕緣膜的一部分；形成金屬膜；以及蝕刻金屬膜的 一部分。
(4) 制造根據(jù)條款(3)的制造半導體器件的方法還包括形成第 二導電類型低濃度擴散區(qū)。
延生長。
根據(jù)本發(fā)明，從槽內(nèi)部抽出漏電極，因此可從半導體襯底表面提 取漏電極，由此可輕而易舉地實現(xiàn)與其它半導體元件的芯片上安裝。
附圖包括
圖1A和圖1B是用于描述根據(jù)本發(fā)明的一個實施例的半導體器件 的結構的^f見圖2A至圖2F是用于描述根據(jù)本發(fā)明的實施例制造半導體器件的 方法的3見圖；以及
圖3是用于描述根據(jù)本發(fā)明的實施例的半導體器件的修改示例 的視圖。
具體實施例方式
(1)實施例積無述
圖1A和圖1B示出根據(jù)本發(fā)明的一個實施例的半導體器件的結 構。圖1A是頂視圖，以及圖1B是鳥瞰圖，沿圖1A的虛線部分切割。
多個槽區(qū)12在第一導電類型阱區(qū)2中形成，第一導電類型阱區(qū) 2在半導體襯底1上形成。源電極10具有與槽區(qū)12之間的襯底表面 上所形成的第二導電類型源區(qū)6的歐姆接觸。與第二導電類型源區(qū)6 相鄰地形成第一導電類型高濃度區(qū)11，它連同第二導電類型源區(qū)6 一起與源電極10對接接觸，由此固定襯底電位。
第二導電類型漏區(qū)5在槽區(qū)12的底部形成，并且通過內(nèi)埋于槽 區(qū)12中的漏電極9將電位引向襯底表面。
將任意電壓施加到漏電極9以及柵電極4b，柵電極4b由金屬制 成且與槽區(qū)12的外部的平坦區(qū)和槽區(qū)12內(nèi)部的側(cè)壁之上連續(xù)形成的 柵電極4a連接，由此，載流子沿箭頭8所指示的方向從第二導電類 型源區(qū)6流動到第二導電類型漏區(qū)5,使半導體器件進入導通狀態(tài)。
具體來說，如同槽M0S晶體管中那樣，柵長度沿垂直于半導體襯 底表面的方向延伸，因此與平面類型M0S晶體管相比，面積效率很好， 從而產(chǎn)生每單位面積的驅(qū)動性能的增強。此外，所有電極均外露于半 導體襯底表面，因此，輕而易舉地實現(xiàn)與其它元件的芯片上安裝，這 在槽M0S晶體管中難以實現(xiàn)。接下來描述制造半導體器件的方法。
圖2A至圖2F是示出制造根據(jù)圖1A和圖1B所示的本發(fā)明的基本 實施例的半導體器件的方法的過程流程的烏瞰圖。
首先，如圖2A所示，在半導體襯底1上形成第一導電類型阱區(qū) 2，然后在第一導電類型阱區(qū)2中以比第一導電類型阱區(qū)2的深度更 小的深度來形成槽區(qū)12。此后，執(zhí)行熱氧化，以便在襯底表面上以 及槽區(qū)12內(nèi)部形成柵氧化膜3。
隨后，如圖2B所示，柵電極膜4a沉積在柵氧化膜3上，并且如 圖2C所示，通過高各向異性干蝕刻部分地去除柵電極膜4a和柵氧化 膜3。在這種情況下，對于待蝕刻區(qū)中包含的襯底表面和槽底面，柵 電極膜4a和柵氧化膜3均被去除，但是，沉積在槽側(cè)壁的柵電極膜 4a和柵氧化膜3沒有通過高各向異性干蝕刻去除。
如圖2D所示，將第二導電類型雜質(zhì)離子注入到不包括其中形成 第一導電類型高濃度區(qū)11的區(qū)在內(nèi)的區(qū)，使得以自對準 (self-aligning)方式形成第二導電類型漏區(qū)5和第二導電類型源 區(qū)6。此后，采用抗蝕劑或諸如此類遮蔽不包括其中形成第一導電類 型高濃度區(qū)11的區(qū)在內(nèi)的區(qū)，由此通過離子注入或諸如此類形成第 一導電類型高濃度區(qū)11。
隨后，如圖2E所示，沉積層間絕緣膜7。此后，層間絕緣膜7 在第二導電類型漏區(qū)5、第二導電類型源區(qū)6、第一導電類型高濃度 區(qū)11和柵電極4a的區(qū)的一部分經(jīng)過選擇性蝕刻，由此形成開口 。
最后，如圖2F所示，沉積金屬以^皮任意圖案化(patterned), 由此形成斥冊電才及4b、漏電極9和源電才及10。 (修改示例)
在這個修改示例中，在漏區(qū)形成電場松弛區(qū)(relaxation region),由此增強半導體器件的耐受電壓。
圖3是修改示例的概念圖。圖3示出一種結構，其中，在圖1A 和圖1B的基本結構中，第二導電類型低濃度擴散區(qū)13在半導體襯底1與第一導電類型阱區(qū)2之間形成。這種結構通過例如雙擴散或外延
生長等制造方法來實現(xiàn)。
如上所述，形成第二導電類型低濃度擴散區(qū)13,由此，可減小 施加到漏極的電場，并且可增強漏極耐受電壓。
在這種情況下，第二導電類型漏區(qū)5設置成處于第二導電類型低 濃度擴散區(qū)13中，并且第二導電類型低濃度擴散區(qū)13的雜質(zhì)濃度以 及槽區(qū)12的最深底部與第一導電類型阱區(qū)2的底部之間的距離根據(jù) 目標耐受電壓任意調(diào)節(jié)。
注意，在圖1A和圖1B、圖2A至圖2F以及3中，第一導電類型 設置為p型，而第二導電類型設置為n型，由此描述n溝道MOS晶體 管，當?shù)谝粚щ婎愋驮O置為n型而第二導電類型設置為p型時，這個 晶體管充當p溝道M0S晶體管。
權利要求
1.一種半導體器件，包括第一導電類型阱區(qū)，以預定深度設置在半導體襯底的表面上；多個槽區(qū)，以比所述第一導電類型阱區(qū)的預定深度更小的深度設置；柵電極，經(jīng)由柵絕緣膜設置在所述多個槽區(qū)的每個的側(cè)表面上，并且使其與所述柵絕緣膜接觸；第二導電類型漏區(qū)，設置在所述多個槽區(qū)的每個的底部中；第二導電類型源區(qū)，設置在所述多個槽區(qū)之間形成的區(qū)中，并且沿所述柵絕緣膜設置在所述半導體襯底的表面上；以及第一導電類型高濃度區(qū)，設置在所述多個槽區(qū)之間形成的區(qū)中，并且設置在所述半導體襯底的表面上，以便使其與所述第二導電類型源區(qū)接觸。
2. 如權利要求1所述的半導體器件，還包括在所述半導體襯 底與所述第一導電類型阱區(qū)之間形成以圍繞所述第二導電類型漏區(qū) 的第二導電類型低濃度擴散區(qū)。
3. —種制造半導體器件的方法，包括 在半導體襯底上形成第 一導電類型阱區(qū)；以比所述第 一導電類型阱區(qū)的深度更小的深度來形成多個槽區(qū)；形成柵絕緣膜；形成柵電極膜；通過各向異性蝕刻去除所述多個槽區(qū)的每個的底部上形成的柵 絕緣膜和柵電極膜以及所述多個槽區(qū)其中兩個之間的半導體襯底表 面上形成的柵電極膜和柵絕緣膜的一部分；形成層間絕緣膜；通過蝕刻去除在所述柵電極膜上形成的層間絕緣膜的一部分、在 所述多個槽區(qū)的每個的底部上形成的層間絕緣膜的 一部分以及在所述多個槽區(qū)其中兩個之間的半導體襯底表面上形成的層間絕緣膜的一部分；形成金屬膜；以及蝕刻所述金屬膜的 一 部分。
4. 如權利要求3所述的制造半導體器件的方法，還包括在所 述半導體襯底上形成所述第一導電類型阱區(qū)之前，在其上形成晶體管的區(qū)的整個表面上形成第二導電類型低濃度擴散區(qū)。
5. 如權利要求4所述的制造半導體器件的方法，其中，在其上 形成所述晶體管的區(qū)的整個表面上形成所述第二導電類型低濃度擴 散區(qū)的步驟包括外延生長。
全文摘要
本發(fā)明的名稱為“半導體器件及其制造方法”。所提供的是一種半導體器件，半導體襯底(1)上形成的阱區(qū)(2)包括多個槽區(qū)(12)，以及源電極(10)與槽區(qū)(12)之間的襯底表面上形成的源區(qū)(6)連接。與源區(qū)(6)相鄰地形成高濃度區(qū)(11)，它連同源區(qū)(6)一起與源電極(10)對接接觸，由此固定襯底電位。漏區(qū)(5)在槽區(qū)(12)的底部形成，其電位通過內(nèi)埋于槽區(qū)(12)的漏電極(9)引向襯底表面。將任意電壓施加到柵電極(4a，4b)和漏電極(9)，由此載流子從源區(qū)(6)流動到漏區(qū)(5)，并且半導體器件處于導通狀態(tài)。
文檔編號H01L29/417GK101552292SQ20091011843
公開日2009年10月7日 申請日期2009年2月27日 優(yōu)先權日2008年2月27日
發(fā)明者理崎智光 申請人:精工電子有限公司