專利名稱：Tft-lcd陣列基板及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種薄膜晶體管液晶顯示器結(jié)構(gòu)及其制造方法，尤其是一種TFT-IXD 陣列基板及其制造方法。
背景技術(shù)：
薄膜晶體管液晶顯示器(ThinFilm Transistor Liquid Crystal Display，簡稱 TFT-LCD)具有體積小、功耗低、無輻射等特點，在當(dāng)前的平板顯示器市場中占據(jù)了主導(dǎo)地 位。TFT-LCD主要由對盒的陣列基板和彩膜基板構(gòu)成，其中陣列基板上形成有矩陣式 排列的薄膜晶體管和像素電極，每個像素電極由薄膜晶體管控制。當(dāng)薄膜晶體管打開時，像 素電極在打開時間內(nèi)充電，充電結(jié)束后，像素電極電壓將維持到下一次掃描時重新充電。一 般來說，液晶電容不大，僅靠液晶電容不能維持像素電極的電壓，因此現(xiàn)有設(shè)計均設(shè)置一個 存儲電容來保持像素電極的電壓。通常，存儲電容的主要類型為存儲電容在柵線上(Cs on Gate)、存儲電容在公共電極線上(Cs on Common)和組合結(jié)構(gòu)，組合結(jié)構(gòu)是指存儲電容一部 分在柵線上，另一部分在公共電極線上。在TFT-IXD工作時，由于源電極與柵電極之間、漏電極與柵電極之間存在寄生 電容，因此在像素電極充電結(jié)束的瞬間會產(chǎn)生一個跳變電壓AVp，跳變電壓的表達(dá)式為<formula>formula see original document page 5</formula>其中Vgh為柵電極的開啟電壓，Vgl柵電極的關(guān)斷電壓，Clc為液
晶電容，cgs為寄生電容，Cs為存儲電容。研究表明，跳變電壓A vp的存在會使像素電極的極 性發(fā)生改變，進(jìn)而導(dǎo)致正負(fù)極性的電壓差不一致，導(dǎo)致顯示畫面產(chǎn)生閃爍(flicker)現(xiàn)象， 嚴(yán)重地影響了顯示質(zhì)量，因此設(shè)計上要求產(chǎn)生的跳變電壓A Vp越小越好。雖然通過減小寄 生電容Cgs可以減少跳變電壓A Vp，但由于制作工藝的限制，現(xiàn)有TFT-IXD不可能完全消除 寄生電容。而在現(xiàn)有技術(shù)采用增加存儲電容Cs來減少跳變電壓技術(shù)方案中，存在如 下技術(shù)問題(1)對于存儲電容在柵線上的結(jié)構(gòu)類型，由于存儲電容值較小，所以減少跳變電壓 效果不理想；(2)對于存儲電容在公共電極線上的結(jié)構(gòu)類型，雖然存儲電容值較大，可以有效減 少跳變電壓AVp，但由于公共電極線遮擋了部分像素區(qū)域，因此導(dǎo)致開口率降低和顯示亮 度降低；(3)對于組合結(jié)構(gòu)類型，雖然使上述問題得到緩解，但導(dǎo)致TFT-LCD陣列基板結(jié)構(gòu) 復(fù)雜，制作工藝難度加大，且在一定程度上影響了 TFT-IXD的產(chǎn)品質(zhì)量。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種TFT-LCD陣列基板及其制造方法，在增大存儲電容以有 效減少跳變電壓的同時，還具有高開口率和高顯示亮度等優(yōu)點。
為實現(xiàn)上述目的，本發(fā)明提供了一種TFT-IXD陣列基板，包括形成在基板上的柵 線和數(shù)據(jù)線，所述柵線和數(shù)據(jù)線限定的像素區(qū)域內(nèi)形成像素電極和薄膜晶體管，所述像素 區(qū)域內(nèi)還形成有與所述像素電極一起構(gòu)成存儲電容的透明材質(zhì)的存儲電極。所述存儲電極上形成有鈍化層，所述像素電極形成在鈍化層上，使所述存儲電極 與像素電極之間的距離為所述鈍化層的厚度。所述存儲電極形成在摻雜半導(dǎo)體層上，數(shù)據(jù)線的下方保留有透明導(dǎo)電薄膜、摻雜 半導(dǎo)體薄膜和半導(dǎo)體薄膜，薄膜晶體管的源電極和漏電極的下方保留有透明導(dǎo)電薄膜。或 者所述存儲電極形成在柵絕緣層上，數(shù)據(jù)線的下方保留有透明導(dǎo)電薄膜，薄膜晶體管的源 電極和漏電極的下方保留有透明導(dǎo)電薄膜。在上述技術(shù)方案基礎(chǔ)上，相鄰的像素區(qū)域之間還形成有使相鄰像素區(qū)域內(nèi)的存儲 電極相互連接的連接電極。所述連接電極形成在鈍化層上，與像素電極同層，并通過鈍化層上開設(shè)的鈍化層 過孔與所述存儲電極連接。為了實現(xiàn)上述目的，本發(fā)明還提供了一種TFT-IXD陣列基板制造方法，包括步驟1、在基板上沉積柵金屬薄膜，通過構(gòu)圖工藝形成包括柵線和柵電極的圖形；步驟2、在完成步驟1的基板上沉積柵絕緣層、半導(dǎo)體薄膜、摻雜半導(dǎo)體薄膜、透明 導(dǎo)電薄膜和源漏金屬薄膜，通過構(gòu)圖工藝形成包括有源層、數(shù)據(jù)線、漏電極、源電極、TFT溝 道區(qū)域和存儲電極的圖形；步驟3、在完成步驟2的基板上沉積鈍化層，通過構(gòu)圖工藝形成包括鈍化層第一過 孔的圖形，所述鈍化層第一過孔位于所述漏電極的上方；之后，沉積透明導(dǎo)電薄膜，通過構(gòu) 圖工藝形成包括像素電極的圖形，所述像素電極通過鈍化層第一過孔與漏電極連接。所述步驟2可以包括采用等離子體增強化學(xué)氣相沉積方法，依次沉積柵絕緣層、半導(dǎo)體薄膜和摻雜半 導(dǎo)體薄膜；采用磁控濺射或熱蒸發(fā)的方法，依次沉積透明導(dǎo)電薄膜和源漏金屬薄膜；采用三調(diào)掩模板通過構(gòu)圖工藝形成包括數(shù)據(jù)線、漏電極、源電極、TFT溝道區(qū)域和 存儲電極的圖形。所述采用三調(diào)掩模板通過構(gòu)圖工藝形成包括有源層、數(shù)據(jù)線、漏電極、源電極、TFT 溝道區(qū)域和存儲電極的圖形包括在所述源漏金屬薄膜上涂覆一層光刻膠；采用三調(diào)掩模板曝光，使光刻膠形成光刻膠完全去除區(qū)域、光刻膠完全保留區(qū)域、 光刻膠半保留區(qū)域和光刻膠部分保留區(qū)域；光刻膠完全保留區(qū)域?qū)?yīng)于數(shù)據(jù)線、源電極和 漏電極圖形所在區(qū)域，光刻膠半保留區(qū)域?qū)?yīng)于存儲電極圖形所在區(qū)域，光刻膠部分保留 區(qū)域?qū)?yīng)于TFT溝道區(qū)域圖形所在區(qū)域，光刻膠完全去除區(qū)域?qū)?yīng)于上述圖形以外的區(qū) 域；顯影處理后，光刻膠完全保留區(qū)域的光刻膠厚度沒有變化，光刻膠完全去除區(qū)域的光刻 膠被完全去除，光刻膠半保留區(qū)域的光刻膠厚度減少，光刻膠部分保留區(qū)域的光刻膠厚度 減少，光刻膠部分保留區(qū)域光刻膠的厚度大于光刻膠半保留區(qū)域光刻膠的厚度；通過第一次刻蝕工藝完全刻蝕掉光刻膠完全去除區(qū)域的源漏金屬薄膜、透明導(dǎo)電 薄膜、摻雜半導(dǎo)體薄膜和半導(dǎo)體薄膜，形成有源層和數(shù)據(jù)線圖形；
通過第一次灰化工藝去除光刻膠半保留區(qū)域的光刻膠，暴露出該區(qū)域的源漏金屬 薄膜；通過第二次刻蝕工藝完全刻蝕掉光刻膠半保留區(qū)域的源漏金屬薄膜，形成存儲電 極圖形；通過第二次灰化工藝去除光刻膠部分保留區(qū)域的光刻膠，暴露出該區(qū)域的源漏金
屬薄膜；通過第三次刻蝕工藝完全刻蝕掉光刻膠部分保留區(qū)域的源漏金屬薄膜和摻雜半 導(dǎo)體薄膜，并刻蝕掉部分厚度的半導(dǎo)體薄膜，使該區(qū)域的半導(dǎo)體薄膜暴露出來，形成源電 極、漏電極和TFT溝道區(qū)域圖形；剝離剩余的光刻膠。
所述步驟2也可以包括采用等離子體增強化學(xué)氣相沉積方法，依次沉積柵絕緣層、半導(dǎo)體薄膜和摻雜半 導(dǎo)體薄膜；采用普通調(diào)掩模板通過構(gòu)圖工藝形成包括有源層的圖形；采用磁控濺射或熱蒸發(fā)的方法，依次沉積透明導(dǎo)電薄膜和源漏金屬薄膜；采用半色調(diào)或灰色調(diào)掩模板通過構(gòu)圖工藝形成包括數(shù)據(jù)線、漏電極、源電極、TFT 溝道區(qū)域和存儲電極的圖形。所述采用半色調(diào)或灰色調(diào)掩模板通過構(gòu)圖工藝形成包括數(shù)據(jù)線、漏電極、源電極、 TFT溝道區(qū)域和存儲電極的圖形包括在所述源漏金屬薄膜上涂覆一層光刻膠；采用半色調(diào)或灰色調(diào)掩模板曝光，使光刻膠形成光刻膠完全去除區(qū)域、光刻膠完 全保留區(qū)域和光刻膠半保留區(qū)域；光刻膠完全保留區(qū)域?qū)?yīng)于數(shù)據(jù)線、源電極和漏電極圖 形所在區(qū)域，光刻膠半保留區(qū)域?qū)?yīng)于存儲電極圖形所在區(qū)域，光刻膠完全去除區(qū)域?qū)?yīng) 于上述圖形以外的區(qū)域；顯影處理后，光刻膠完全保留區(qū)域的光刻膠厚度沒有變化，光刻膠 完全去除區(qū)域的光刻膠被完全去除，光刻膠半保留區(qū)域的光刻膠厚度減少；通過第一次刻蝕工藝完全刻蝕掉光刻膠完全去除區(qū)域的源漏金屬薄膜和透明導(dǎo) 電薄膜，形成數(shù)據(jù)線、源電極和漏電極圖形，其中，源電極與漏電極之間的摻雜半導(dǎo)體薄膜 被完全刻蝕掉，并刻蝕掉部分厚度的半導(dǎo)體薄膜，使該區(qū)域的半導(dǎo)體薄膜暴露出來，形成 TFT溝道區(qū)域圖形；通過灰化工藝去除光刻膠半保留區(qū)域的光刻膠，暴露出該區(qū)域的源漏金屬薄膜；通過第二次刻蝕工藝完全刻蝕掉光刻膠半保留區(qū)域的源漏金屬薄膜，形成存儲電 極圖形；剝離剩余的光刻膠。在上述技術(shù)方案基礎(chǔ)上，在完成步驟2的基板上沉積鈍化層，通過構(gòu)圖工藝形成 包括鈍化層第一過孔和鈍化層第二過孔的圖形，至少一個所述鈍化層第一過孔位于所述漏 電極的上方，至少二個所述鈍化層第二過孔分別位于所述存儲電極兩側(cè)的邊緣；之后，在完 成前述步驟的基板上沉積透明導(dǎo)電薄膜，通過構(gòu)圖工藝形成包括像素電極和連接電極的圖 形，所述像素電極通過鈍化層第一過孔與漏電極連接，所述連接電極通過鈍化層第二過孔 使相鄰像素區(qū)域內(nèi)的存儲電極相互連接。
7
本發(fā)明提供了一種TFT-IXD陣列基板及其制造方法，通過在像素區(qū)域內(nèi)形成由透 明導(dǎo)電薄膜構(gòu)成的存儲電極，形成存儲電容在透明的存儲電極上的結(jié)構(gòu)。由于存儲電極為 透明材質(zhì)，因此可以根據(jù)實際需要通過改變存儲電極的面積來設(shè)計合適的存儲電容，這樣 就保證了充足的存儲電容余量，可以有效地減少跳變電壓Δνρ，提高顯示質(zhì)量。進(jìn)一步地， 本發(fā)明透明的存儲電極不會遮擋像素區(qū)域，因此可以有效提高開口率和顯示亮度，從整體 上提高了 TFT-IXD的顯示質(zhì)量。


圖1為本發(fā)明TFT-IXD陣列基板的平面圖；圖2為圖1中Al-Al向的剖面圖；圖3為圖1中Bl-Bl向的剖面圖；圖4為本發(fā)明TFT-IXD陣列基板第一次構(gòu)圖工藝后的平面圖；圖5為圖4中Α2-Α2向的剖面圖；圖6為本發(fā)明TFT-IXD陣列基板第二次構(gòu)圖工藝后的平面圖；圖7為本發(fā)明TFT-IXD陣列基板第二次構(gòu)圖工藝中曝光顯影后Α3-Α3向的剖面 圖；圖8為本發(fā)明TFT-IXD陣列基板第二次構(gòu)圖工藝中曝光顯影后Β3-Β3向的剖面 圖；圖9為本發(fā)明TFT-IXD陣列基板第二次構(gòu)圖工藝中第一次刻蝕工藝后Α3-Α3向的 剖面圖；圖10為本發(fā)明TFT-IXD陣列基板第二次構(gòu)圖工藝中第一次刻蝕工藝后Β3-Β3向 的剖面圖；圖11為本發(fā)明TFT-IXD陣列基板第二次構(gòu)圖工藝中第一次灰化工藝后Α3-Α3向 的剖面圖；圖12為本發(fā)明TFT-IXD陣列基板第二次構(gòu)圖工藝中第一次灰化工藝后Β3-Β3向 的剖面圖；圖13為本發(fā)明TFT-IXD陣列基板第二次構(gòu)圖工藝中第二次刻蝕工藝后Β3-Β3向 的剖面圖；圖14為本發(fā)明TFT-IXD陣列基板第二次構(gòu)圖工藝中第二次灰化工藝后Α3-Α3向 的剖面圖；圖15為本發(fā)明TFT-IXD陣列基板第二次構(gòu)圖工藝中第三次刻蝕工藝后Α3-Α3向 的剖面圖；圖16為本發(fā)明TFT-IXD陣列基板第二次構(gòu)圖工藝后Α3-Α3向的剖面圖；圖17為本發(fā)明TFT-IXD陣列基板第二次構(gòu)圖工藝后Β3-Β3向的剖面圖；圖18為本發(fā)明TFT-IXD陣列基板第三次構(gòu)圖工藝后的平面圖；圖19為圖18中Α4-Α4向的剖面圖；圖20為圖18中Β4-Β4向的剖面圖；圖21為本發(fā)明TFT-IXD陣列基板另一種制造過程形成有源層、數(shù)據(jù)線、源電極、漏 電極和存儲電極圖形后的平面圖22為本發(fā)明TFT-IXD陣列基板另一種制造過程第二次構(gòu)圖工藝形成有源層圖形后A5-A5向的剖面圖；圖23本發(fā)明TFT-IXD陣列基板另一種制造過程第三次構(gòu)圖工藝中曝光顯影后 A5-A5向的剖面圖；圖24為本發(fā)明TFT-IXD陣列基板另一種制造過程第三次構(gòu)圖工藝中曝光顯影后 B5-B5向的剖面圖；圖25為本發(fā)明TFT-IXD陣列基板另一種制造過程第三次構(gòu)圖工藝中第一次刻蝕 工藝后A5-A5向的剖面圖；圖26為本發(fā)明TFT-IXD陣列基板另一種制造過程第三次構(gòu)圖工藝中第一次刻蝕 工藝后B5-B5向的剖面圖；圖27為本發(fā)明TFT-IXD陣列基板另一種制造過程第三次構(gòu)圖工藝中灰化工藝后 A5-A5向的剖面圖；圖28為本發(fā)明TFT-IXD陣列基板另一種制造過程第三次構(gòu)圖工藝中灰化工藝后 B5-B5向的剖面圖；圖29為本發(fā)明TFT-IXD陣列基板另一種制造過程第三次構(gòu)圖工藝中第二次刻蝕 工藝后B5-B5向的剖面圖；圖30為本發(fā)明TFT-IXD陣列基板另一種制造過程第三次構(gòu)圖工藝后A5-A5向的 剖面圖；圖31為本發(fā)明TFT-IXD陣列基板另一種制造過程第三次構(gòu)圖工藝后B5-B5向的 剖面圖；圖32為本發(fā)明TFT-IXD陣列基板制造方法的流程圖；圖33為本發(fā)明TFT-IXD陣列基板制造方法第一實施例的流程圖；圖34為本發(fā)明TFT-IXD陣列基板制造方法第二實施例的流程圖。附圖標(biāo)記說明1-基板；2-柵電極；3-柵絕緣層；4-半導(dǎo)體層；5-摻雜半導(dǎo)體層；6-源電極；7-漏電極；8-鈍化層；9-像素電極；11-柵線；12-數(shù)據(jù)線；13-存儲電極；14-鈍化層第一過孔；15-鈍化層第二過孔；16-連接電極；21-透明導(dǎo)電薄膜；22-源漏金屬薄膜；23-半導(dǎo)體薄膜；24-摻雜半導(dǎo)體薄膜；30-光刻膠。
具體實施例方式下面通過附圖和實施例，對本發(fā)明的技術(shù)方案做進(jìn)一步的詳細(xì)描述。圖1為本發(fā)明TFT-IXD陣列基板的平面圖，所反映的是一個像素單元的結(jié)構(gòu)，圖2 為圖1中Al-Al向的剖面圖，圖3為圖1中Bl-Bl向的剖面圖。如圖1 圖3所示，本發(fā)明 TFT-IXD陣列基板的主體結(jié)構(gòu)包括形成在基板1上的柵線11、數(shù)據(jù)線12、像素電極9、薄膜 晶體管和存儲電極13，相互垂直的柵線11和數(shù)據(jù)線12定義了像素區(qū)域，薄膜晶體管和像素 電極9形成在像素區(qū)域內(nèi)，柵線11用于向薄膜晶體管提供開啟信號，數(shù)據(jù)線12用于向像素電極9提供數(shù)據(jù)信號，透明材質(zhì)的存儲電極13用于與像素電極9 一起構(gòu)成存儲電容，本發(fā) 明存儲電極13采用透明導(dǎo)電薄膜，如氧化銦錫(ITO)、氧化銦鋅(IZO)或氧化鋁鋅，形成在 像素區(qū)域內(nèi)，相鄰像素區(qū)域內(nèi)的存儲電極13通過連接電極16連接。具體地，本發(fā)明TFT-IXD 陣列基板包括形成在基板1上的柵線11和柵電極2，柵電極2與柵線11連接；柵絕緣層3 形成在柵電極2和柵線11上并覆蓋整個基板1 ；有源層(包括半導(dǎo)體層4和摻雜半導(dǎo)體層 5)形成在柵絕緣層3上并位于柵電極2的上方；源電極6和漏電極7形成在有源層上，源 電極6的一端位于柵電極2的上方，另一端與數(shù)據(jù)線12連接，漏電極7的一端位于柵電極2 的上方，另一端通過鈍化層8上開設(shè)的鈍化層第一過孔14與像素電極9連接，源電極6與 漏電極7之間形成TFT溝道區(qū)域，TFT溝道區(qū)域的摻雜半導(dǎo)體層5被完全刻蝕掉，并刻蝕掉 部分厚度的半導(dǎo)體層4，使TFT溝道區(qū)域的半導(dǎo)體層4暴露出來；存儲電極13形成在摻雜 半導(dǎo)體層5上；鈍化層8形成在數(shù)據(jù)線12、源電極6、漏電極7和存儲電極13上并覆蓋整個 基板1，在漏電極7位置開設(shè)有使漏電極7與像素電極9連接的鈍化層第一過孔14，在存儲 電極13的邊緣位置開設(shè)有使相鄰像素區(qū)域的存儲電極13相互連接的鈍化層第二過孔15 ； 像素電極9和連接電極16形成在鈍化層8上，像素電極9通過鈍化層第一過孔14與漏電 極7連接，連接電極16通過鈍化層第二過孔15使相鄰像素區(qū)域的存儲電極13相互連接。圖4 圖20為本發(fā)明TFT-IXD陣列基板一種制造過程的示意圖，可進(jìn)一步說明本 發(fā)明的技術(shù)方案，在以下說明中，本發(fā)明所稱的構(gòu)圖工藝包括光刻膠涂覆、掩模、曝光、刻蝕 和光刻膠剝離等工藝，光刻膠以正性光刻膠為例。圖4為本發(fā)明TFT-IXD陣列基板第一次構(gòu)圖工藝后的平面圖，所反映的是一個像 素單元的結(jié)構(gòu)，圖5為圖4中A2-A2向的剖面圖。首先采用磁控濺射或熱蒸發(fā)的方法，在基 板1 (如玻璃基板或石英基板)上沉積一層?xùn)沤饘俦∧ぃ瑬沤饘俦∧た梢圆捎肅r、W、Ti、Ta、 Mo、Al、Cu等金屬或合金，也可以采用由多層金屬薄膜構(gòu)成的復(fù)合薄膜。采用普通掩模板通 過構(gòu)圖工藝形成包括柵線11和柵電極2的圖形，如圖4和圖5所示。圖6為本發(fā)明TFT-IXD陣列基板第二次構(gòu)圖工藝后的平面圖，所反映的是一個像 素單元的結(jié)構(gòu)，圖7為本發(fā)明TFT-IXD陣列基板第二次構(gòu)圖工藝中曝光顯影后A3-A3向的 剖面圖，圖8為本發(fā)明TFT-IXD陣列基板第二次構(gòu)圖工藝中曝光顯影后B3-B3向的剖面圖。 在完成上述圖4結(jié)構(gòu)圖形的基板上，采用等離子體增強化學(xué)氣相沉積(簡稱PECVD)方法， 依次沉積柵絕緣層3、半導(dǎo)體薄膜23和摻雜半導(dǎo)體薄膜24，接著采用磁控濺射或熱蒸發(fā)的 方法，依次沉積透明導(dǎo)電薄膜21和源漏金屬薄膜22。柵絕緣層3可以選用氧化物、氮化物 或氧氮化合物，對應(yīng)的反應(yīng)氣體可以為SiH4、NH3、N2的混合氣體或SiH2Cl2、NH3、N2的混合氣 體；半導(dǎo)體薄膜23對應(yīng)的反應(yīng)氣體可以為SiH4、H2的混合氣體或SiH2Cl2、H2的混合氣體；摻 雜半導(dǎo)體薄膜24對應(yīng)的反應(yīng)氣體可以為SiH4、PH3、H2的混合氣體或SiH2Cl2、PH3、H2的混合 氣體；透明導(dǎo)電薄膜21可以采用氧化銦錫(ITO)、氧化銦鋅(IZO)或氧化鋁鋅等材料，也可 以采用其它金屬及金屬氧化物；源漏金屬薄膜22可以采用Cr、W、Ti、Ta、Mo、Al、Cu等金屬 或合金，也可以采用由多層金屬薄膜構(gòu)成的復(fù)合薄膜。隨后，在源漏金屬薄膜22上涂覆一 層光刻膠30，采用三調(diào)掩模板曝光，使光刻膠形成完全曝光區(qū)域A、未曝光區(qū)域B、半曝光區(qū) 域C和部分曝光區(qū)域D。未曝光區(qū)域B對應(yīng)于數(shù)據(jù)線、源電極和漏電極圖形所在區(qū)域，半曝 光區(qū)域C對應(yīng)于存儲電極圖形所在區(qū)域，部分曝光區(qū)域D對應(yīng)于TFT溝道區(qū)域圖形所在區(qū) 域，完全曝光區(qū)域A對應(yīng)于上述圖形以外的區(qū)域。顯影處理后，未曝光區(qū)域B的光刻膠厚度沒有變化，形成光刻膠完全保留區(qū)域，完全曝光區(qū)域A的光刻膠被完全去除，形成光刻膠完 全去除區(qū)域，半曝光區(qū)域C的光刻膠厚度減少一半，形成光刻膠半保留區(qū)域，部分曝光區(qū)域 D的光刻膠厚度略有減少，形成光刻膠部分保留區(qū)域，光刻膠部分保留區(qū)域光刻膠的厚度大 于光刻膠半保留區(qū)域光刻膠的厚度，如圖7、圖8所示。三調(diào)掩模板是一種具有三種透射率 的掩模板，加上不透光區(qū)域，可以形成四個曝光區(qū)域。實際應(yīng)用中，可以采用多種結(jié)構(gòu)形式 的三調(diào)掩模板，例如可以采用帶有狹縫的半色調(diào)掩模板。圖9為本發(fā)明TFT-IXD陣列基板第二次構(gòu)圖工藝中第一次刻蝕工藝后A3-A3向的 剖面圖，圖10為本發(fā)明TFT-IXD陣列基板第二次構(gòu)圖工藝中第一次刻蝕工藝后B3-B3向的 剖面圖。通過第一次刻蝕工藝完全刻蝕掉完全曝光區(qū)域A的源漏金屬薄膜22、透明導(dǎo)電薄 膜21、摻雜半導(dǎo)體薄膜24和半導(dǎo)體薄膜23，形成包括有源層和數(shù)據(jù)線的圖形，有源層包括 半導(dǎo)體層4和摻雜半導(dǎo)體層5，如圖9和圖10所示。圖11為本發(fā)明TFT-IXD陣列基板第二次構(gòu)圖工藝中第一次灰化工藝后A3-A3向 的剖面圖，圖12為本發(fā)明TFT-IXD陣列基板第二次構(gòu)圖工藝中第一次灰化工藝后B3-B3向 的剖面圖。通過第一次灰化工藝，去除掉半曝光區(qū)域C的光刻膠，暴露出該區(qū)域的源漏金屬 薄膜22，如圖11和圖12所示。由于部分曝光區(qū)域D (光刻膠部分保留區(qū)域)光刻膠的厚度 大于半曝光區(qū)域C(光刻膠半保留區(qū)域)光刻膠的厚度，因此第一次灰化工藝后，部分曝光 區(qū)域D仍涂覆有一定厚度的光刻膠30。圖13為本發(fā)明TFT-IXD陣列基板第二次構(gòu)圖工藝中第二次刻蝕工藝后B3-B3向 的剖面圖。通過第二次刻蝕工藝完全刻蝕掉半曝光區(qū)域C的源漏金屬薄膜22，形成存儲電 極13圖形，存儲電極13下方保留有摻雜半導(dǎo)體薄膜24和半導(dǎo)體薄膜23，如圖13所示。實 際應(yīng)用中，存儲電極13的形狀和尺寸可以根據(jù)實際需要設(shè)計。圖14為本發(fā)明TFT-IXD陣列基板第二次構(gòu)圖工藝中第二次灰化工藝后A3-A3向 的剖面圖。通過第二次灰化工藝，去除掉部分曝光區(qū)域D的光刻膠，暴露出該區(qū)域的源漏金 屬薄膜22，如圖14所示。圖15為本發(fā)明TFT-IXD陣列基板第二次構(gòu)圖工藝中第三次刻蝕工藝后A3-A3向 的剖面圖。通過第三次刻蝕工藝完全刻蝕掉部分曝光區(qū)域D的源漏金屬薄膜22、透明導(dǎo)電 薄膜21和摻雜半導(dǎo)體層5，并刻蝕掉部分厚度的半導(dǎo)體層4，使該區(qū)域的半導(dǎo)體層4暴露出 來，形成源電極6、漏電極7和TFT溝道區(qū)域圖形，如圖15所示。圖16為本發(fā)明TFT-IXD陣列基板第二次構(gòu)圖工藝后A3-A3向的剖面圖，圖17為本發(fā)明TFT-LCD陣列基板第二次構(gòu)圖工藝后B3-B3向的剖面圖。最后剝離剩余的光刻膠， 完成本發(fā)明TFT-IXD陣列基板第二次構(gòu)圖工藝，如圖6、圖16和圖17所示。本發(fā)明第二次 構(gòu)圖工藝后，柵絕緣層3形成在柵線11和柵電極2上并覆蓋整個基板1，有源層(包括半 導(dǎo)體層4和摻雜半導(dǎo)體層5)形成在柵絕緣層3上并位于柵電極2的上方，源電極6和漏電 極7形成在有源層上，源電極6的一端位于柵電極2的上方，另一端與數(shù)據(jù)線12連接，漏電 極7的一端位于柵電極2的上方，與源電極6相對設(shè)置，源電極6與漏電極7之間形成TFT 溝道區(qū)域，TFT溝道區(qū)域的摻雜半導(dǎo)體層5被完全刻蝕掉，并刻蝕掉部分厚度的半導(dǎo)體層4， 使TFT溝道區(qū)域的半導(dǎo)體層4暴露出來。由透明導(dǎo)電薄膜形成的存儲電極13設(shè)置在像素 區(qū)域內(nèi)，存儲電極13下方保留有摻雜半導(dǎo)體薄膜24和半導(dǎo)體薄膜23，數(shù)據(jù)線12下方保留 有透明導(dǎo)電薄膜21、摻雜半導(dǎo)體薄膜24和半導(dǎo)體薄膜23，源電極6和漏電極7的下方保留有透明導(dǎo)電薄膜21。圖18為本發(fā)明TFT-IXD陣列基板第三次構(gòu)圖工藝后的平面圖，所反映的是一個像 素單元的結(jié)構(gòu)，圖19為圖18中A4-A4向的剖面圖，圖20為圖18中B4-B4向的剖面圖。在 完成上述圖6結(jié)構(gòu)圖形的基板上，采用PECVD方法沉積鈍化層8。鈍化層8可以采用氧化 物、氮化物或氧氮化合物，對應(yīng)的反應(yīng)氣體可以為SiH4、NH3、N2的混合氣體或SiH2Cl2、NH3、N2 的混合氣體。采用普通掩模板通過構(gòu)圖工藝對鈍化層8進(jìn)行構(gòu)圖，形成鈍化層第一過孔14 和鈍化層第二過孔15，其中，至少一個鈍化層第一過孔14位于漏電極7的上方，至少二個 鈍化層第二過孔15分別位于存儲電極13兩側(cè)靠近數(shù)據(jù)線的邊緣，每側(cè)邊緣至少一個，如圖 18、圖19和圖20所示。為了減少連接不良，實際應(yīng)用中可以采用在每個連接處設(shè)置多個鈍 化層過孔結(jié)構(gòu)，本實施例只示意了采用一個鈍化層第一過孔14和二個鈍化層第二過孔15 的結(jié)構(gòu)。本構(gòu)圖工藝中，還同時形成有柵線接口區(qū)域(柵線PAD)的柵線接口過孔和數(shù)據(jù)線 接口區(qū)域(數(shù)據(jù)線PAD)的數(shù)據(jù)線接口過孔等圖形。上述通過構(gòu)圖工藝形成柵線接口過孔 和數(shù)據(jù)線接口過孔圖形的工藝已廣泛應(yīng)用于目前的構(gòu)圖工藝中。最后，在完成上述結(jié)構(gòu)圖形的基板上，采用磁控濺射或熱蒸發(fā)的方法，沉積一層透 明導(dǎo)電薄膜，透明導(dǎo)電薄膜可以采用氧化銦錫(ITO)、氧化銦鋅(IZO)或氧化鋁鋅等材料， 也可以采用其它金屬及金屬氧化物。采用普通掩模板通過構(gòu)圖工藝形成像素電極9和連接 電極16，像素電極9通過鈍化層第一過孔14與漏電極7連接，連接電極16通過存儲電極 13兩側(cè)邊緣的鈍化層第二過孔15與存儲電極13連接，使相鄰兩個像素區(qū)域的存儲電極13 連接起來，如圖1、圖2和圖3所示。以上所說明的四次構(gòu)圖工藝僅僅是制備本發(fā)明TFT-IXD陣列基板的一種實現(xiàn)方 法，實際使用中還可以通過增加或減少構(gòu)圖工藝次數(shù)、選擇不同的材料或材料組合來實現(xiàn) 本發(fā)明。例如，本發(fā)明TFT-IXD陣列基板第二次構(gòu)圖工藝既可以由二次構(gòu)圖工藝完成，也 可以由三次構(gòu)圖工藝完成，二次構(gòu)圖工藝包括一個采用普通掩模板的構(gòu)圖工藝和一個采用 半色調(diào)或灰色調(diào)掩模板的構(gòu)圖工藝，即通過一次采用普通掩模板的構(gòu)圖工藝形成有源層圖 形，通過一次采用半色調(diào)或灰色調(diào)掩模板的構(gòu)圖工藝形成數(shù)據(jù)線、源電極、漏電極和存儲電 極圖形；三次構(gòu)圖工藝包括三個采用普通掩模板的構(gòu)圖工藝，即通過二次采用普通掩模板 的構(gòu)圖工藝形成有源層圖形，通過一次采用普通掩模板的構(gòu)圖工藝形成存儲電極圖形，通 過一次采用普通掩模板的構(gòu)圖工藝形成數(shù)據(jù)線、源電極、漏電極和TFT溝道區(qū)域圖形。圖21 圖31為本發(fā)明TFT-IXD陣列基板另一種制造過程的示意圖，與前述制造 過程不同的是，該制造過程是一種五次構(gòu)圖工藝，即通過第一次構(gòu)圖工藝形成柵線和柵電 極圖形(與前述制造過程的第一次構(gòu)圖工藝相同)；通過采用普通掩模板的第二次構(gòu)圖工 藝形成有源層圖形；通過采用半色調(diào)或灰色調(diào)掩模板的第三次構(gòu)圖工藝形成數(shù)據(jù)線、源電 極、漏電極和存儲電極圖形；通過第四次構(gòu)圖工藝形成鈍化層過孔圖形(與前述制造過程 的第三次構(gòu)圖工藝相同)；通過第五次構(gòu)圖工藝形成像素電極和連接電極圖形(與前述制 造過程的第四次構(gòu)圖工藝相同)。圖21為本發(fā)明TFT-IXD陣列基板另一種制造過程形成有源層、數(shù)據(jù)線、源電極、漏電極和存儲電極圖形后的平面圖，所反映的是一個像素單元的結(jié)構(gòu)。具體制造過程說明如 下圖22為本發(fā)明TFT-IXD陣列基板另一種制造過程第二次構(gòu)圖工藝形成有源層圖形后A5-A5向的剖面圖。在完成柵線和柵電極圖形的基板上，采用PECVD方法依次沉積柵 絕緣層3、半導(dǎo)體薄膜和摻雜半導(dǎo)體薄膜。采用普通掩模板通過構(gòu)圖工藝在柵電極2上方形 成有源層圖形，有源層包括半導(dǎo)體層4和摻雜半導(dǎo)體層5，如圖22所示。圖23本發(fā)明TFT-IXD陣列基板另一種制造過程第三次構(gòu)圖工藝中曝光顯影后 A5-A5向的剖面圖，圖24為本發(fā)明TFT-IXD陣列基板另一種制造過程第三次構(gòu)圖工藝中曝 光顯影后B5-B5向的剖面圖。在完成上述結(jié)構(gòu)圖形的基板上，采用磁控濺射或熱蒸發(fā)的方 法，依次沉積透明導(dǎo)電薄膜21和源漏金屬薄膜22。隨后，在源漏金屬薄膜22上涂覆一層光 刻膠30，采用半色調(diào)或灰色調(diào)掩模板曝光，使光刻膠形成完全曝光區(qū)域A、未曝光區(qū)域B和 半曝光區(qū)域C。未曝光區(qū)域B對應(yīng)于數(shù)據(jù)線、源電極和漏電極圖形所在區(qū)域，半曝光區(qū)域C 對應(yīng)于存儲電極圖形所在區(qū)域，完全曝光區(qū)域A對應(yīng)于上述圖形以外區(qū)域。顯影處理后，未 曝光區(qū)域B的光刻膠沒有變化，形成光刻膠完全保留區(qū)域，完全曝光區(qū)域A的光刻膠被完全 去除，形成光刻膠完全去除區(qū)域，半曝光區(qū)域C的光刻膠厚度減少一半，形成光刻膠半保留 區(qū)域，如圖23和圖24所示。圖25為本發(fā)明TFT-IXD陣列基板另一種制造過程第三次構(gòu)圖工藝中第一次刻蝕 工藝后A5-A5向的剖面圖，圖26為本發(fā)明TFT-IXD陣列基板另一種制造過程第三次構(gòu)圖工 藝中第一次刻蝕工藝后B5-B5向的剖面圖。通過第一次刻蝕工藝完全刻蝕掉完全曝光區(qū)域 A的源漏金屬薄膜22和透明導(dǎo)電薄膜21，形成數(shù)據(jù)線12、源電極6和漏電極7，其中，源電 極6與漏電極7之間形成TFT溝道區(qū)域，TFT溝道區(qū)域的摻雜半導(dǎo)體層5被完全刻蝕掉，并 刻蝕掉部分厚度的半導(dǎo)體層4，使TFT溝道區(qū)域的半導(dǎo)體層4暴露出來，如圖25和圖26所
7J\ ο圖27為本發(fā)明TFT-IXD陣列基板另一種制造過程第三次構(gòu)圖工藝中灰化工藝后 A5-A5向的剖面圖，圖28為本發(fā)明TFT-IXD陣列基板另一種制造過程第三次構(gòu)圖工藝中灰 化工藝后B5-B5向的剖面圖。通過灰化工藝，去除掉半曝光區(qū)域C的光刻膠，暴露出該區(qū)域 的源漏金屬薄膜22，由于未曝光區(qū)域B光刻膠的厚度大于半曝光區(qū)域C光刻膠的厚度，因此 灰化工藝后，未曝光區(qū)域B仍涂覆有一定厚度的光刻膠30，如圖27和圖28所示。圖29為本發(fā)明TFT-IXD陣列基板另一種制造過程第三次構(gòu)圖工藝中第二次刻蝕 工藝后B5-B5向的剖面圖。通過第二次刻蝕工藝完全刻蝕掉半曝光區(qū)域C的源漏金屬薄膜 22，暴露出透明導(dǎo)電薄膜，形成存儲電極13圖形，如圖29所示。圖30為本發(fā)明TFT-IXD陣列基板另一種制造過程第三次構(gòu)圖工藝后A5-A5向的 剖面圖，圖31為本發(fā)明TFT-IXD陣列基板另一種制造過程第三次構(gòu)圖工藝后B5-B5向的剖 面圖。最后剝離剩余的光刻膠，完成本發(fā)明TFT-LCD陣列基板第二次構(gòu)圖工藝，如圖21、圖 30、圖31所示。本制造過程第三次構(gòu)圖工藝后，柵絕緣層3形成在柵線11和柵電極2上并 覆蓋整個基板1，有源層(包括半導(dǎo)體層4和摻雜半導(dǎo)體層5)形成在柵絕緣層3上并位于 柵電極2的上方，源電極6的一端位于有源層上，另一端與數(shù)據(jù)線12連接，漏電極7的一端 位于有源層上，與源電極6相對設(shè)置，源電極6與漏電極7之間形成TFT溝道區(qū)域，TFT溝 道區(qū)域的摻雜半導(dǎo)體層5被完全刻蝕掉，并刻蝕掉部分厚度的半導(dǎo)體層4，使TFT溝道區(qū)域 的半導(dǎo)體層4暴露出來。設(shè)置在像素區(qū)域內(nèi)由透明導(dǎo)電薄膜形成的存儲電極13形成在柵 絕緣層3上，數(shù)據(jù)線12、源電極6和漏電極7的下方保留有透明導(dǎo)電薄膜21。本發(fā)明提供了一種TFT-IXD陣列基板，通過在像素區(qū)域內(nèi)形成由透明導(dǎo)電薄膜構(gòu)成的存儲電極，形成存儲電容在透明的存儲電極上的結(jié)構(gòu)。由于存儲電極為透明材質(zhì)，因此 可以根據(jù)實際需要通過改變存儲電極的面積來設(shè)計合適的存儲電容，這樣就保證了充足的 存儲電容余量，可以有效地減少跳變電壓AVp，提高顯示質(zhì)量。本發(fā)明透明的存儲電極不 會遮擋像素區(qū)域，因此可以有效提高開口率和顯示亮度，從整體上提高了顯示質(zhì)量。進(jìn)一步 地，由于本發(fā)明存儲電極與像素電極之間的距離只是鈍化層的厚度，因此對于同樣尺寸的 存儲電極，其所形成的存儲電容較大。圖32為本發(fā)明TFT-IXD陣列基板制造方法的流程圖，包括步驟1、在基板上沉積柵金屬薄膜，通過構(gòu)圖工藝形成包括柵線和柵電極的圖形；步驟2、在完成步驟1的基板上沉積柵絕緣層、半導(dǎo)體薄膜、摻雜半導(dǎo)體薄膜、透明 導(dǎo)電薄膜和源漏金屬薄膜，通過構(gòu)圖工藝形成包括有源層、數(shù)據(jù)線、漏電極、源電極、TFT溝 道區(qū)域和存儲電極的圖形；步驟3、在完成步驟2的基板上沉積鈍化層，通過構(gòu)圖工藝形成包括鈍化層第一過 孔的圖形，所述鈍化層第一過孔位于所述漏電極的上方；之后，沉積透明導(dǎo)電薄膜，通過構(gòu) 圖工藝形成包括像素電極的圖形，所述像素電極通過鈍化層第一過孔與漏電極連接。本發(fā)明上述技術(shù)方案中，由于存儲電極由透明導(dǎo)電薄膜構(gòu)成，為透明材質(zhì)，因此可 以根據(jù)實際需要通過改變存儲電極的面積來設(shè)計合適的存儲電容，這樣就保證了充足的存 儲電容余量，可以有效地減少跳變電壓A Vp，提高顯示質(zhì)量。下面通過具體實施例進(jìn)一步說明本發(fā)明TFT-IXD陣列基板制造方法的技術(shù)方案。圖33為本發(fā)明TFT-IXD陣列基板制造方法第一實施例的流程圖，在圖32所示技 術(shù)方案中，所述步驟2包括步驟11、采用等離子體增強化學(xué)氣相沉積方法，在完成步驟1的基板上依次沉積 柵絕緣層、半導(dǎo)體薄膜和摻雜半導(dǎo)體薄膜；步驟12、采用磁控濺射或熱蒸發(fā)的方法，在完成步驟11的基板上依次沉積透明導(dǎo) 電薄膜和源漏金屬薄膜；步驟13、在所述源漏金屬薄膜上涂覆一層光刻膠；步驟14、采用三調(diào)掩模板曝光，使光刻膠形成光刻膠完全去除區(qū)域、光刻膠完全保 留區(qū)域、光刻膠半保留區(qū)域和光刻膠部分保留區(qū)域；光刻膠完全保留區(qū)域?qū)?yīng)于數(shù)據(jù)線、源 電極和漏電極圖形所在區(qū)域，光刻膠半保留區(qū)域?qū)?yīng)于存儲電極圖形所在區(qū)域，光刻膠部 分保留區(qū)域?qū)?yīng)于TFT溝道區(qū)域圖形所在區(qū)域，光刻膠完全去除區(qū)域?qū)?yīng)于上述圖形以外 的區(qū)域；顯影處理后，光刻膠完全保留區(qū)域的光刻膠厚度沒有變化，光刻膠完全去除區(qū)域的 光刻膠被完全去除，光刻膠半保留區(qū)域的光刻膠厚度減少，光刻膠部分保留區(qū)域的光刻膠 厚度減少，光刻膠部分保留區(qū)域光刻膠的厚度大于光刻膠半保留區(qū)域光刻膠的厚度；步驟15、通過第一次刻蝕工藝完全刻蝕掉光刻膠完全去除區(qū)域的源漏金屬薄膜、 透明導(dǎo)電薄膜、摻雜半導(dǎo)體薄膜和半導(dǎo)體薄膜，形成有源層和數(shù)據(jù)線圖形；步驟16、通過第一次灰化工藝去除光刻膠半保留區(qū)域的光刻膠，暴露出該區(qū)域的 源漏金屬薄膜；步驟17、通過第二次刻蝕工藝完全刻蝕掉光刻膠半保留區(qū)域的源漏金屬薄膜，形 成存儲電極圖形；步驟18、通過第二次灰化工藝去除光刻膠部分保留區(qū)域的光刻膠，暴露出該區(qū)域的源漏金屬薄膜；步驟19、通過第三次刻蝕工藝完全刻蝕掉光刻膠部分保留區(qū)域的源漏金屬薄膜和 摻雜半導(dǎo)體薄膜，并刻蝕掉部分厚度的半導(dǎo)體薄膜，使該區(qū)域的半導(dǎo)體薄膜暴露出來，形成 源電極、漏電極和TFT溝道區(qū)域圖形；剝離剩余的光刻膠。本實施例是一種采用多步刻蝕工藝通過一次構(gòu)圖工藝同時形成有源層、數(shù)據(jù)線、 漏電極、源電極、TFT溝道區(qū)域和存儲電極圖形的技術(shù)方案，其制備過程已在前述圖6 圖 17所示技術(shù)方案中詳細(xì)介紹，這里不再贅述。圖34為本發(fā)明TFT-IXD陣列基板制造方法第二實施例的流程圖，在圖32所示技 術(shù)方案中，所述步驟2包括步驟21、采用等離子體增強化學(xué)氣相沉積方法，在完成步驟1的基板上依次沉積 柵絕緣層、半導(dǎo)體薄膜和摻雜半導(dǎo)體薄膜；步驟22、采用普通調(diào)掩模板通過構(gòu)圖工藝形成包括有源層的圖形；步驟23、采用磁控濺射或熱蒸發(fā)的方法，在完成步驟22的基板上依次沉積透明導(dǎo) 電薄膜和源漏金屬薄膜；步驟24、在所述源漏金屬薄膜上涂覆一層光刻膠；步驟25、采用半色調(diào)或灰色調(diào)掩模板曝光，使光刻膠形成光刻膠完全去除區(qū)域、光 刻膠完全保留區(qū)域和光刻膠半保留區(qū)域；光刻膠完全保留區(qū)域?qū)?yīng)于數(shù)據(jù)線、源電極和漏 電極圖形所在區(qū)域，光刻膠半保留區(qū)域?qū)?yīng)于存儲電極圖形所在區(qū)域，光刻膠完全去除區(qū) 域?qū)?yīng)于上述圖形以外的區(qū)域；顯影處理后，光刻膠完全保留區(qū)域的光刻膠厚度沒有變化， 光刻膠完全去除區(qū)域的光刻膠被完全去除，光刻膠半保留區(qū)域的光刻膠厚度減少；步驟26、通過第一次刻蝕工藝完全刻蝕掉光刻膠完全去除區(qū)域的源漏金屬薄膜和 透明導(dǎo)電薄膜，形成數(shù)據(jù)線、源電極和漏電極，其中，源電極與漏電極之間的摻雜半導(dǎo)體薄 膜被完全刻蝕掉，并刻蝕掉部分厚度的半導(dǎo)體薄膜，使該區(qū)域的半導(dǎo)體薄膜暴露出來，形成 TFT溝道區(qū)域圖形；步驟27、通過灰化工藝去除光刻膠半保留區(qū)域的光刻膠，暴露出該區(qū)域的源漏金
屬薄膜；步驟28、通過第二次刻蝕工藝完全刻蝕掉光刻膠半保留區(qū)域的源漏金屬薄膜，形 成存儲電極圖形；剝離剩余的光刻膠。本實施例是一種采用普通掩模板和半色調(diào)或灰色調(diào)掩模板通過二次構(gòu)圖工藝分 別形成有源層、數(shù)據(jù)線、漏電極、源電極、TFT溝道區(qū)域和存儲電極圖形的技術(shù)方案，其制備 過程已在前述圖21 圖31所示技術(shù)方案中詳細(xì)介紹，這里不再贅述。本發(fā)明步驟1中，首先采用磁控濺射或熱蒸發(fā)的方法，在基板(如玻璃基板或石英 基板)上沉積一層?xùn)沤饘俦∧?，柵金屬薄膜可以采用Cr、W、Ti、Ta、Mo、Al、Cu等金屬或合 金，也可以采用由多層金屬薄膜構(gòu)成的復(fù)合薄膜。采用普通掩模板通過構(gòu)圖工藝形成包括 柵線和柵電極的圖形。本發(fā)明步驟3中，首先采用PECVD方法沉積鈍化層。鈍化層可以采用氧化物、氮化 物或氧氮化合物，對應(yīng)的反應(yīng)氣體可以為SiH4、NH3、N2的混合氣體或SiH2Cl2、NH3、N2的混合 氣體。采用普通掩模板通過構(gòu)圖工藝對鈍化層進(jìn)行構(gòu)圖，形成包括鈍化層第一過孔的圖形， 其中鈍化層第一過孔位于漏電極的上方。本構(gòu)圖工藝中，還同時形成有柵線接口區(qū)域的柵線接口過孔和數(shù)據(jù)線接口區(qū)域的數(shù)據(jù)線接口過孔等圖形。上述通過構(gòu)圖工藝形 成柵線接口 過孔和數(shù)據(jù)線接口過孔圖形的工藝已廣泛應(yīng)用于目前的構(gòu)圖工藝中。之后，采用磁控濺射 或熱蒸發(fā)的方法，沉積一層透明導(dǎo)電薄膜，透明導(dǎo)電薄膜可以采用氧化銦錫(IT0)、氧化銦 鋅(IZ0)或氧化鋁鋅等材料，也可以采用其它金屬及金屬氧化物。采用普通掩模板通過構(gòu) 圖工藝形成包括像素電極的圖形，像素電極通過鈍化層第一過孔與漏電極連接。在本發(fā)明TFT-IXD陣列基板制造方法前述實施例的基礎(chǔ)上，步驟3中還可以包括 形成連接電極的技術(shù)方案，連接電極用于使相鄰像素區(qū)域內(nèi)的存儲電極相互連接。所述步 驟3包括在完成步驟2的基板上沉積鈍化層，通過構(gòu)圖工藝形成包括鈍化層第一過孔和鈍 化層第二過孔的圖形，至少一個所述鈍化層第一過孔位于所述漏電極的上方，至少二個所 述鈍化層第二過孔分別位于所述存儲電極兩側(cè)的邊緣；之后，在完成前述步驟的基板上沉 積透明導(dǎo)電薄膜，通過構(gòu)圖工藝形成包括像素電極和連接電極的圖形，所述像素電極通過 鈍化層第一過孔與漏電極連接，所述連接電極通過鈍化層第二過孔使相鄰像素區(qū)域內(nèi)的存 儲電極相互連接。具體地，首先采用PECVD方法沉積鈍化層，采用普通掩模板通過構(gòu)圖工藝對鈍化 層進(jìn)行構(gòu)圖，形成鈍化層第一過孔和鈍化層第二過孔，其中，至少一個鈍化層第一過孔位于 漏電極的上方，至少二個鈍化層第二過孔分別位于存儲電極兩側(cè)靠近數(shù)據(jù)線的邊緣，每側(cè) 邊緣至少一個。為了減少連接不良，實際應(yīng)用中可以采用在每個連接處設(shè)置多個鈍化層過 孔結(jié)構(gòu)。之后，采用磁控濺射或熱蒸發(fā)的方法，沉積一層透明導(dǎo)電薄膜，采用普通掩模板通 過構(gòu)圖工藝形成像素電極和連接電極，像素電極通過鈍化層第一過孔與漏電極連接，連接 電極通過存儲電極兩側(cè)邊緣的鈍化層第二過孔與存儲電極連接，使兩個像素區(qū)域的存儲電 極連接起來。本發(fā)明提供了一種TFT-IXD陣列基板制造方法，通過在像素區(qū)域內(nèi)形成由透明導(dǎo) 電薄膜構(gòu)成的存儲電極，形成存儲電容在透明的存儲電極上的結(jié)構(gòu)。由于存儲電極為透明 材質(zhì)，因此可以根據(jù)實際需要通過改變存儲電極的面積來設(shè)計合適的存儲電容，這樣就保 證了充足的存儲電容余量，可以有效地減少跳變電壓AVp，提高顯示質(zhì)量。進(jìn)一步地，本發(fā) 明透明的存儲電極不會遮擋像素區(qū)域，因此可以有效提高開口率和顯示亮度，從整體上提 聞了顯不質(zhì)量。最后應(yīng)說明的是以上實施例僅用以說明本發(fā)明的技術(shù)方案而非限制，盡管參照 較佳實施例對本發(fā)明進(jìn)行了詳細(xì)說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解，可以對本發(fā)明的 技術(shù)方案進(jìn)行修改或者等同替換，而不脫離本發(fā)明技術(shù)方案的精神和范圍。
權(quán)利要求
一種TFT-LCD陣列基板，包括形成在基板上的柵線和數(shù)據(jù)線，所述柵線和數(shù)據(jù)線限定的像素區(qū)域內(nèi)形成像素電極和薄膜晶體管，其特征在于，所述像素區(qū)域內(nèi)還形成有與所述像素電極一起構(gòu)成存儲電容的透明材質(zhì)的存儲電極。
2.根據(jù)權(quán)利要求1所述的TFT-LCD陣列基板，其特征在于，所述存儲電極上形成有鈍化 層，所述像素電極形成在鈍化層上，使所述存儲電極與像素電極之間的距離為所述鈍化層 的厚度。
3.根據(jù)權(quán)利要求1所述的TFT-LCD陣列基板，其特征在于，所述存儲電極形成在摻雜半 導(dǎo)體層上，數(shù)據(jù)線的下方保留有透明導(dǎo)電薄膜、摻雜半導(dǎo)體薄膜和半導(dǎo)體薄膜，薄膜晶體管 的源電極和漏電極的下方保留有透明導(dǎo)電薄膜。
4.根據(jù)權(quán)利要求1所述的TFT-LCD陣列基板，其特征在于，所述存儲電極形成在柵絕緣 層上，數(shù)據(jù)線的下方保留有透明導(dǎo)電薄膜，薄膜晶體管的源電極和漏電極的下方保留有透 明導(dǎo)電薄膜。
5.根據(jù)權(quán)利要求1 4中任一權(quán)利要求所述的TFT-LCD陣列基板，其特征在于，相鄰的 像素區(qū)域之間還形成有使相鄰像素區(qū)域內(nèi)的存儲電極相互連接的連接電極。
6.根據(jù)權(quán)利要求5所述的TFT-LCD陣列基板，其特征在于，所述連接電極形成在鈍化層 上，與像素電極同層，并通過鈍化層上開設(shè)的鈍化層過孔與所述存儲電極連接。
7.—種TFT-IXD陣列基板制造方法，其特征在于，包括步驟1、在基板上沉積柵金屬薄膜，通過構(gòu)圖工藝形成包括柵線和柵電極的圖形；步驟2、在完成步驟1的基板上沉積柵絕緣層、半導(dǎo)體薄膜、摻雜半導(dǎo)體薄膜、透明導(dǎo)電 薄膜和源漏金屬薄膜，通過構(gòu)圖工藝形成包括有源層、數(shù)據(jù)線、漏電極、源電極、TFT溝道區(qū) 域和存儲電極的圖形；步驟3、在完成步驟2的基板上沉積鈍化層，通過構(gòu)圖工藝形成包括鈍化層第一過孔的 圖形，所述鈍化層第一過孔位于所述漏電極的上方；之后，沉積透明導(dǎo)電薄膜，通過構(gòu)圖工 藝形成包括像素電極的圖形，所述像素電極通過鈍化層第一過孔與漏電極連接。
8.根據(jù)權(quán)利要求7所述的TFT-IXD陣列基板制造方法，其特征在于，所述步驟2包括采用等離子體增強化學(xué)氣相沉積方法，依次沉積柵絕緣層、半導(dǎo)體薄膜和摻雜半導(dǎo)體薄膜；采用磁控濺射或熱蒸發(fā)的方法，依次沉積透明導(dǎo)電薄膜和源漏金屬薄膜；采用三調(diào)掩模板通過構(gòu)圖工藝形成包括有源層、數(shù)據(jù)線、漏電極、源電極、TFT溝道區(qū)域 和存儲電極的圖形。
9.根據(jù)權(quán)利要求8所述的TFT-LCD陣列基板制造方法，其特征在于，所述采用三調(diào)掩模 板通過構(gòu)圖工藝形成包括有源層、數(shù)據(jù)線、漏電極、源電極、TFT溝道區(qū)域和存儲電極的圖形 包括在所述源漏金屬薄膜上涂覆一層光刻膠；采用三調(diào)掩模板曝光，使光刻膠形成光刻膠完全去除區(qū)域、光刻膠完全保留區(qū)域、光刻 膠半保留區(qū)域和光刻膠部分保留區(qū)域；光刻膠完全保留區(qū)域?qū)?yīng)于數(shù)據(jù)線、源電極和漏電 極圖形所在區(qū)域，光刻膠半保留區(qū)域?qū)?yīng)于存儲電極圖形所在區(qū)域，光刻膠部分保留區(qū)域 對應(yīng)于TFT溝道區(qū)域圖形所在區(qū)域，光刻膠完全去除區(qū)域?qū)?yīng)于上述圖形以外的區(qū)域；顯 影處理后，光刻膠完全保留區(qū)域的光刻膠厚度沒有變化，光刻膠完全去除區(qū)域的光刻膠被完全去除，光刻膠半保留區(qū)域的光刻膠厚度減少，光刻膠部分保留區(qū)域的光刻膠厚度減少， 光刻膠部分保留區(qū)域光刻膠的厚度大于光刻膠半保留區(qū)域光刻膠的厚度；通過第一次刻蝕工藝完全刻蝕掉光刻膠完全去除區(qū)域的源漏金屬薄膜、透明導(dǎo)電薄 膜、摻雜半導(dǎo)體薄膜和半導(dǎo)體薄膜，形成有源層和數(shù)據(jù)線圖形；通過第一次灰化工藝去除光刻膠半保留區(qū)域的光刻膠，暴露出該區(qū)域的源漏金屬薄膜；通過第二次刻蝕工藝完全刻蝕掉光刻膠半保留區(qū)域的源漏金屬薄膜，形成存儲電極圖形；通過第二次灰化工藝去除光刻膠部分保留區(qū)域的光刻膠，暴露出該區(qū)域的源漏金屬薄膜；通過第三次刻蝕工藝完全刻蝕掉光刻膠部分保留區(qū)域的源漏金屬薄膜和摻雜半導(dǎo)體 薄膜，并刻蝕掉部分厚度的半導(dǎo)體薄膜，使該區(qū)域的半導(dǎo)體薄膜暴露出來，形成源電極、漏 電極和TFT溝道區(qū)域圖形； 剝離剩余的光刻膠。
10.根據(jù)權(quán)利要求7所述的TFT-IXD陣列基板制造方法，其特征在于，所述步驟2包括 采用等離子體增強化學(xué)氣相沉積方法，依次沉積柵絕緣層、半導(dǎo)體薄膜和摻雜半導(dǎo)體薄膜；采用普通調(diào)掩模板通過構(gòu)圖工藝形成包括有源層的圖形； 采用磁控濺射或熱蒸發(fā)的方法，依次沉積透明導(dǎo)電薄膜和源漏金屬薄膜； 采用半色調(diào)或灰色調(diào)掩模板通過構(gòu)圖工藝形成包括數(shù)據(jù)線、漏電極、源電極、TFT溝道 區(qū)域和存儲電極的圖形。
11.根據(jù)權(quán)利要求10所述的TFT-LCD陣列基板制造方法，其特征在于，所述采用半色調(diào) 或灰色調(diào)掩模板通過構(gòu)圖工藝形成包括數(shù)據(jù)線、漏電極、源電極、TFT溝道區(qū)域和存儲電極 的圖形包括在所述源漏金屬薄膜上涂覆一層光刻膠；采用半色調(diào)或灰色調(diào)掩模板曝光，使光刻膠形成光刻膠完全去除區(qū)域、光刻膠完全保 留區(qū)域和光刻膠半保留區(qū)域；光刻膠完全保留區(qū)域?qū)?yīng)于數(shù)據(jù)線、源電極和漏電極圖形所 在區(qū)域，光刻膠半保留區(qū)域?qū)?yīng)于存儲電極圖形所在區(qū)域，光刻膠完全去除區(qū)域?qū)?yīng)于上 述圖形以外的區(qū)域；顯影處理后，光刻膠完全保留區(qū)域的光刻膠厚度沒有變化，光刻膠完全 去除區(qū)域的光刻膠被完全去除，光刻膠半保留區(qū)域的光刻膠厚度減少；通過第一次刻蝕工藝完全刻蝕掉光刻膠完全去除區(qū)域的源漏金屬薄膜和透明導(dǎo)電薄 膜，形成數(shù)據(jù)線、源電極和漏電極圖形，其中，源電極與漏電極之間的摻雜半導(dǎo)體薄膜被完 全刻蝕掉，并刻蝕掉部分厚度的半導(dǎo)體薄膜，使該區(qū)域的半導(dǎo)體薄膜暴露出來，形成TFT溝 道區(qū)域圖形；通過灰化工藝去除光刻膠半保留區(qū)域的光刻膠，暴露出該區(qū)域的源漏金屬薄膜； 通過第二次刻蝕工藝完全刻蝕掉光刻膠半保留區(qū)域的源漏金屬薄膜，形成存儲電極圖形；剝離剩余的光刻膠。
12.根據(jù)權(quán)利要求7 11中任一權(quán)利要求所述的TFT-IXD陣列基板制造方法，其特征在于，所述步驟3包括在完成步驟2的基板上沉積鈍化層，通過構(gòu)圖工藝形成包括鈍化層第一過孔和鈍化層 第二過孔的圖形，至少一個所述鈍化層第一過孔位于所述漏電極的上方，至少二個所述鈍 化層第二過孔分別位于所述存儲電極兩側(cè)的邊緣；之后，在完成前述步驟的基板上沉積透 明導(dǎo)電薄膜，通過構(gòu)圖工藝形成包括像素電極和連接電極的圖形，所述像素電極通過鈍化 層第一過孔與漏電極連接，所述連接電極通過鈍化層第二過孔使相鄰像素區(qū)域內(nèi)的存儲電 極相互連接。
全文摘要
本發(fā)明涉及一種TFT-LCD陣列基板及其制造方法。陣列基板包括形成在基板上的柵線和數(shù)據(jù)線，所述柵線和數(shù)據(jù)線限定的像素區(qū)域內(nèi)形成像素電極和薄膜晶體管，所述像素區(qū)域內(nèi)還形成有與所述像素電極一起構(gòu)成存儲電容的透明材質(zhì)的存儲電極和使相鄰像素區(qū)域內(nèi)的存儲電極相互連接的連接電極。本發(fā)明通過在像素區(qū)域內(nèi)形成由透明導(dǎo)電薄膜構(gòu)成的存儲電極，因此可以根據(jù)實際需要通過改變存儲電極的面積來設(shè)計合適的存儲電容，這樣就保證了充足的存儲電容余量，可以有效地減少跳變電壓ΔVp，提高顯示質(zhì)量。進(jìn)一步地，本發(fā)明采用透明的存儲電極還可以有效提高開口率和顯示亮度，從整體上提高了顯示質(zhì)量。
文檔編號H01L27/12GK101819361SQ20091007837
公開日2010年9月1日 申請日期2009年2月26日 優(yōu)先權(quán)日2009年2月26日
發(fā)明者劉翔 申請人:北京京東方光電科技有限公司