專利名稱：優(yōu)化cmos圖像傳感器版圖的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導體制造領(lǐng)域，特別涉及一種優(yōu)化CMOS圖像傳感器版圖的方法。
背景技術(shù)：
目前電荷耦合器件(charge coupled device，CCD)是主要的實用化固態(tài)圖像傳感 器件，具有讀取噪聲低、動態(tài)范圍大、響應靈敏度高等優(yōu)點，但是CCD同時具有難以與主流 的互補金屬氧化物半導體(Complementary-Metal-Oxide-Semiconductor，CMOS)技術(shù)相兼 容的缺點，即以電荷耦合器件為基礎的圖像傳感器難以實現(xiàn)單芯片一體化。而CMOS圖像傳 感器(CMOS ImageSensor, CIS)由于采用了相同的CMOS技術(shù)，可以將像素陣列與外圍電路 集成在同一芯片上，與電荷耦合器件相比，CMOS圖像傳感器具有體積小、重量輕、功耗低、編 程方便、易于控制以及平均成本低的優(yōu)點。CMOS圖像傳感器包括像素單元陣列，每個像素單元通常包括光電二極管和晶體 管。如圖1所示，像素單元版圖包括光電二極管有源區(qū)all，晶體管有源區(qū)al2，并列排列在 晶體管有源區(qū)al2上的第一晶體管柵電極區(qū)a21，第二晶體管柵電極區(qū)a22，第三晶體管柵 電極區(qū)a23。光電二極管有源區(qū)all和與所述光電二極管有源區(qū)all所在的像素單元的總 面積比定義為填充因子，所述填充因子為衡量CMOS圖像傳感器圖像質(zhì)量的最重要因素之
ο像素單元版圖在經(jīng)過半導體制造工藝制備后，由于半導體的刻蝕工藝的限制，實 際得到的圖形會與像素單元版圖有一定的偏差，以像素單元柵電極區(qū)刻蝕工藝為例，參考 圖2，由于像素單元刻蝕速率在圖形的拐角處較大，刻蝕得到的圖形的拐角在刻蝕之后由直 角變成弧形。具體地，像素單元的晶體管柵電極區(qū)bl3的有效寬度Wrff小于實際版圖的晶 體管柵電極區(qū)寬度Wttrtal，考慮到以上因素，實際版圖的晶體管柵電極區(qū)寬度Wt。tal會在設計 時相應的放大，來滿足有效的柵電極區(qū)寬度Wrff實際需求，但是這樣就實際上限制了光電二 極管有源區(qū)的面積。
發(fā)明內(nèi)容
本發(fā)明解決的問題是提供一種優(yōu)化CMOS圖像傳感器版圖的方法，能夠有效提高 CMOS圖像傳感器的圖像質(zhì)量。為解決上述問題，本發(fā)明提供一種優(yōu)化CMOS圖像傳感器版圖的方法，包括，提供 版圖，所述版圖包括CMOS圖像傳感器光電二極管有源區(qū)和晶體管的柵電極區(qū)；所述光電二 極管有源區(qū)和晶體管的柵電極區(qū)具有原始尺寸；根據(jù)版圖，制備晶體管的柵電極，所述制備 晶體管的柵電極的工藝包括刻蝕步驟，所述刻蝕步驟采用保護柵電極拐角的刻蝕方法；測 試所述柵電極尺寸；根據(jù)測試結(jié)果，對版圖上的光電二極管有源區(qū)和晶體管柵電極區(qū)的尺 寸進行優(yōu)化，所述優(yōu)化的光電二極管有源區(qū)面積大于優(yōu)化前的版圖上的光電二極管有源區(qū) 面積。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點通過優(yōu)化版圖中的CMOS圖像傳感器的光電二極管有源區(qū)和晶體管的柵電極區(qū)的尺寸，所述優(yōu)化的光電二極管有源區(qū)面積大于優(yōu)化 前光電二極管有源區(qū)面積，使得利用優(yōu)化的版圖制備得到CMOS圖像傳感器填充因子高，有 效地提高CMOS圖像傳感器的圖像質(zhì)量。
圖1是像素單元版圖示意圖；圖2是圖1所示的像素單元版圖實際制備在硅襯底上的示意圖；圖3是CMOS圖像傳感器的制造方法的實施方式流程圖；圖4是根據(jù)常規(guī)半導體工藝設計的CMOS圖像傳感器版圖；圖5采用CF4作為刻蝕劑的刻蝕方法與保護柵電極拐角刻蝕方法的對比效果圖；圖6是根據(jù)本發(fā)明對CMOS圖像傳感器的版圖進行優(yōu)化后的效果圖。
具體實施例方式本發(fā)明提供一種優(yōu)化CMOS圖像傳感器版圖的方法的實施方式，如圖3所示，包括 如下步驟步驟S101，提供版圖，所述版圖包括CMOS圖像傳感器光電二極管有源區(qū)和晶體管 的柵電極區(qū)；所述光電二極管有源區(qū)和晶體管的柵電極區(qū)具有原始尺寸；步驟S102，根據(jù)版圖，制備晶體管的柵電極，所述制備晶體管的柵電極的工藝包括 刻蝕步驟，所述刻蝕步驟采用保護柵電極拐角的刻蝕方法；步驟S103，測試所述柵電極尺寸；步驟S104，根據(jù)測試結(jié)果，對版圖上的光電二極管有源區(qū)和晶體管柵電極區(qū)的尺 寸進行優(yōu)化，所述優(yōu)化的光電二極管有源區(qū)面積大于優(yōu)化前的版圖上的光電二極管有源區(qū) 面積。下面結(jié)合附圖對本發(fā)明的具體實施方式
做詳細的說明。參考圖4，提供版圖，所述版圖包括CMOS圖像傳感器光電二極管有源區(qū)和晶體管 的柵電極區(qū)；所述光電二極管有源區(qū)和晶體管的柵電極區(qū)的尺寸根據(jù)常規(guī)半導體制備工藝 設定。在本實施例中，以CMOS圖像傳感器版圖為例做示范性說明，提供常規(guī)半導體工藝 制備所需的CMOS圖像傳感器版圖；所述常規(guī)半導體工藝制備所需的CMOS圖像傳感器版圖 可以為根據(jù)常規(guī)半導體工藝考慮到制備精度等問題設計出來的CMOS圖像傳感器版圖；其 中所述常規(guī)半導體制備工藝包括刻蝕步驟，所述刻蝕步驟采用CF4作為刻蝕劑，所述刻蝕 步驟中的氣體還包括Ar。所述CMOS圖像傳感器版圖包括像素單元；所述像素單元包括光電二極管有源區(qū)， 晶體管有源區(qū)，晶體管柵電極區(qū)；其中CMOS圖像傳感器像素單元可以包括三個晶體管或者 四個晶體管；所述晶體管柵電極區(qū)可以為矩形或者為正方形。本實施例以四個晶體管的像素單元為例做示范性說明。所述像素單元版圖包括光 電二極管有源區(qū)all，晶體管有源區(qū)al2，位于晶體管有源區(qū)al2上并行排列的第一晶體管 柵電極區(qū)al3、第二晶體管柵電極區(qū)al4、第三晶體管柵電極區(qū)al5，位于晶體管有源區(qū)al2 上獨立的第四晶體管柵電極區(qū)al6。所述像素單元版圖為有源區(qū)版圖和柵電極區(qū)版圖疊加示意圖。其中，在所述像素單元版圖中，光電二極管有源區(qū)all寬度Wl為2. 8微米；第一晶 體管柵電極區(qū)al3長度L2為0. 28微米；第二晶體管柵電極區(qū)al4長度L3為0. 31微米，第 三晶體管柵電極區(qū)al5長度L4為0. 28微米，第一晶體管柵電極區(qū)al3、第二晶體管柵電極 區(qū)al4、第三晶體管柵電極區(qū)al5寬度W4為0. 63微米；光電二極管有源區(qū)all與第一晶體 管柵電極區(qū)al3、第二晶體管柵電極區(qū)al4、第三晶體管柵電極區(qū)al5間隔G3為0. 39微米； 第一晶體管柵電極區(qū)al3與第二晶體管柵電極區(qū)al4的間隔Gl為0. 2微米，第二晶體管柵 電極區(qū)al4與第三晶體管柵電極區(qū)al5的間隔G2為0. 2微米；晶體管有源區(qū)al2寬度W5 為0. 35微米。發(fā)明人發(fā)現(xiàn)，上述像素單元版圖在經(jīng)過半導體制造工藝制備在襯底上后，由于像 素單元刻蝕速率在圖形的拐角大于圖形其他地方，刻蝕得到的圖形的拐角在刻蝕之后由直 角變成弧形，對于晶體管柵電極區(qū)而言，上述第一晶體管柵電極區(qū)al3、第二晶體管柵電極 區(qū)al4、第三晶體管柵電極區(qū)al5寬度W4為0. 63微米，W4為考慮到工藝限制而設計的寬度。有鑒于此，發(fā)明人根據(jù)晶體管柵電極區(qū)版圖，制備晶體管的柵電極，所述制備晶體 管的柵電極的工藝包括保護柵電極拐角的刻蝕方法；所述保護柵電極拐角的刻蝕方法包 括采用含F(xiàn)離子濃度低的刻蝕劑進行刻蝕。依舊參考圖3，如步驟S102所述，采用保護柵電極拐角的刻蝕工藝制備晶體管柵 電極。由背景技術(shù)可知，現(xiàn)有的刻蝕工藝制備柵電極會使得柵電極拐角由直角變成弧形，這 是由于在制備柵電極時會采用以CF4與Ar作為刻蝕劑的刻蝕工藝刻蝕柵電極的硬掩膜，形 成硬掩膜圖形，然后以所述硬掩膜圖形為掩膜，刻蝕多晶硅層形成柵電極。在現(xiàn)有工藝中， 在以圖形化的光刻膠為掩膜刻蝕柵電極硬掩膜的時候，刻蝕劑為CF4,并且通常刻蝕劑還包 含Ar，其刻蝕工藝的刻蝕速率比較高，在刻蝕所述柵電極硬掩膜工藝結(jié)束的時候，由于柵電 極硬掩膜拐角的位置刻蝕速率比其他地方會快，所述柵電極硬掩膜拐角在刻蝕之后由直角 變成弧形，后續(xù)以硬掩膜為掩膜，刻蝕多晶硅層形成柵電極區(qū)的步驟，多晶硅層的拐角由于 沒有硬掩膜的保護，也會被刻蝕由直角變成弧形，使得柵電極圖形的直角變成弧形?；谏鲜霭l(fā)現(xiàn)，發(fā)明人經(jīng)過大量實驗，通過采用含F(xiàn)離子濃度低的刻蝕劑進行刻 蝕可以達到保護柵電極拐角的目的，所述刻蝕劑選自CHF3、C2F6, CH2F2^CH3F, C3F8, C4F8, C4F6, C5F8中的一種或者幾種，由于這些刻蝕劑中的F離子的濃度比現(xiàn)有的技術(shù)中刻蝕劑的F離 子濃度低，使得在刻蝕硬掩膜工藝結(jié)束的時候，硬掩膜拐角的位置刻蝕速率比采用現(xiàn)有的 刻蝕劑會慢，從而起到了保護硬掩膜拐角的作用。進一步地，本發(fā)明的發(fā)明人發(fā)現(xiàn)采用保護氣體可以減緩刻蝕速率。所述保護氣體 選自N2、N0、C0、N20、S02中的一種或者幾種。這主要由于這些保護氣體等離子化形成的N離 子體積比較小，轟擊強度比現(xiàn)有技術(shù)的刻蝕劑中包含的Ar離子弱，也能夠減緩硬掩膜拐角 刻蝕速率的作用，對硬掩膜拐角也起到保護作用。以CHF3、C2F6和N2組合的刻蝕劑為例，所述保護硬掩膜拐角的刻蝕方法的具體的 工藝參數(shù)為刻蝕設備的腔體壓力為5毫托至10毫托，頂部射頻功率為200瓦至400瓦，底 部射頻功率為50瓦至100瓦，CHF3流量為每分鐘10標準立方厘米(SCCM)至每分鐘20標 準立方厘米，C2F6流量為每分鐘50標準立方厘米至每分鐘100標準立方厘米，N2流量為每分鐘20標準立方厘米至每分鐘40標準立方厘米。以CHF3、C2F6和N2組合的刻蝕劑刻蝕形成硬掩膜步驟完成后，執(zhí)行刻蝕多晶硅層 形成多晶區(qū)步驟。所述多晶硅層的刻蝕可以為公知的等離子刻蝕工藝。由于硬掩膜的刻蝕 采用了拐角保護的刻蝕工藝，使得以硬掩膜為掩膜的多晶硅層刻蝕形成的多晶區(qū)邊角也受 到硬掩膜的保護。在其他的實施例中，也可以采用其他含F(xiàn)比較低的刻蝕劑，刻蝕劑選用CH2F2、 CH3F, C3F8, C4F8, C4F6或者C5F8中的一種或者幾種；N2可以由NO、CO、N2O或者S02中的一種 或者幾種取代。參考步驟S103和步驟S104，測試所述柵電極尺寸；根據(jù)測試結(jié)果，對版圖上的光 電二極管有源區(qū)和晶體管柵電極區(qū)進行優(yōu)化，所述優(yōu)化的光電二極管有源區(qū)面積大于所述 提供的光電二極管有源區(qū)版面積。采用保護柵電極拐角的刻蝕方法的實際刻蝕效果模擬圖可以參見圖5，采用保護 柵電極拐角的刻蝕方法制備的柵電極區(qū)有效寬度比現(xiàn)有采用CF4刻蝕工藝的制備晶體管柵 電極區(qū)的有效寬度要寬。發(fā)明人發(fā)現(xiàn)，對于CMOS圖像傳感器而言，可以根據(jù)測試結(jié)果，來減小CMOS圖像傳 感器的晶體管柵電極區(qū)的寬度，增加CMOS圖像傳感器的光電二極管有源區(qū)面積，來提高所 述CMOS圖像傳感器填充因子，改善CMOS圖像傳感器性能。在本實施例中，根據(jù)測試結(jié)果對光電二極管有源區(qū)和晶體管柵電極區(qū)進行優(yōu)化， 得到優(yōu)化后得到的版圖，參考圖6，包括光電二極管有源區(qū)all寬度W1’為2. 99微米，第一 晶體管柵電極區(qū)al3長度L2為0. 28微米；第二晶體管柵電極區(qū)al4長度L3為0. 31微米， 第三晶體管柵電極區(qū)al5長度L4為0. 28微米，第一晶體管柵電極區(qū)al3、第二晶體管柵電 極區(qū)al4、第三晶體管柵電極區(qū)al5寬度W4’為0. 55微米；光電二極管有源區(qū)all與晶第 一晶體管柵電極區(qū)al3、第二晶體管柵電極區(qū)al4、第三晶體管柵電極區(qū)al5間隔G3’為0. 2 微米；第一晶體管柵電極區(qū)al3與第二晶體管柵電極區(qū)al4的間隔Gl為0. 2微米，第二晶 體管柵電極區(qū)al4與第三晶體管柵電極區(qū)al5的間隔G2為0. 2微米；晶體管有源區(qū)al2寬 度W5為0. 35微米。優(yōu)化后的光電二極管有源區(qū)all的面積增加了 6. 8%。雖然本發(fā)明已以較佳實施例披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù) 人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因此本發(fā)明的保護范圍應 當以權(quán)利要求所限定的范圍為準。
權(quán)利要求
一種優(yōu)化CMOS圖像傳感器版圖的方法，其特征在于，包括提供版圖，所述版圖包括CMOS圖像傳感器光電二極管有源區(qū)和晶體管的柵電極區(qū)；所述光電二極管有源區(qū)和晶體管的柵電極區(qū)具有原始尺寸；根據(jù)版圖，制備晶體管的柵電極，所述制備晶體管的柵電極的工藝包括刻蝕步驟，所述刻蝕步驟采用保護柵電極拐角的刻蝕方法；測試所述柵電極尺寸；根據(jù)測試結(jié)果，對版圖上的光電二極管有源區(qū)和晶體管柵電極區(qū)的尺寸進行優(yōu)化，所述優(yōu)化的光電二極管有源區(qū)面積大于優(yōu)化前的版圖上的光電二極管有源區(qū)面積。
2.如權(quán)利要求1所述的優(yōu)化CMOS圖像傳感器版圖的方法，其特征在于，所述對版圖上 的光電二極管有源區(qū)和晶體管柵電極區(qū)進行優(yōu)化步驟為根據(jù)晶體管的柵電極尺寸，縮減版 圖上晶體管的柵電極區(qū)尺寸，并相應增加光電二極管有源區(qū)寬度。
3.如權(quán)利要求1所述的優(yōu)化CMOS圖像傳感器版圖的方法，其特征在于，所述原始尺寸 為根據(jù)采用CF4作為刻蝕劑確定。
4.如權(quán)利要求1所述的優(yōu)化CMOS圖像傳感器版圖的方法，其特征在于，所述保護柵電 極拐角的刻蝕方法包括采用含F(xiàn)離子比CF4低的刻蝕劑進行刻蝕。
5.如權(quán)利要求4所述的優(yōu)化CMOS圖像傳感器版圖的方法，其特征在于，所述保護柵電 極拐角的刻蝕方法包括采用保護氣體減緩刻蝕速率。
6.如權(quán)利要求5所述的優(yōu)化CMOS圖像傳感器版圖的方法，其特征在于，所述保護柵電 極拐角的刻蝕方法的刻蝕劑選自CHF3、C2F6, CH2F2, CH3F, C3F8, C4F8, C4F6, C5F8中的一種或者 幾種，保護氣體選自N2、NO、CO、N20、S02中的一種或者幾種。
7.如權(quán)利要求5所述的優(yōu)化CMOS圖像傳感器版圖的方法，其特征在于，所述刻蝕劑為 CHF3和C2F6，保護氣體為N2,所述保護柵電極拐角的刻蝕方法的工藝參數(shù)包括壓強為5毫 托至10毫托，CHF3流量為每分鐘10標準立方厘米至每分鐘20標準立方厘米，C2F6流量為 每分鐘50標準立方厘米至每分鐘100標準立方厘米，N2流量每分鐘20標準立方厘米至每 分鐘40標準立方厘米。
8.如權(quán)利要求1所述的優(yōu)化CMOS圖像傳感器版圖的方法，其特征在于，所述晶體管為 三個或者四個。
9.如權(quán)利要求1所述的優(yōu)化CMOS圖像傳感器版圖的方法，其特征在于，所述柵電極為 矩形或者正方形。
全文摘要
一種優(yōu)化CMOS圖像傳感器版圖的方法，提供版圖，所述版圖包括CMOS圖像傳感器光電二極管有源區(qū)和晶體管的柵電極區(qū)；所述光電二極管有源區(qū)和晶體管的柵電極區(qū)具有原始尺寸；根據(jù)版圖，制備晶體管的柵電極，所述制備晶體管的柵電極的工藝包括刻蝕步驟，所述刻蝕步驟采用保護柵電極拐角的刻蝕方法；測試所述柵電極尺寸；根據(jù)測試結(jié)果，對版圖上的光電二極管有源區(qū)和晶體管柵電極區(qū)的尺寸進行優(yōu)化，所述優(yōu)化的光電二極管有源區(qū)面積大于優(yōu)化前的版圖上的光電二極管有源區(qū)面積。本發(fā)明制備得到的CMOS圖像傳感器滿足器件工藝參數(shù)并且填充因子高，有效地提高CMOS圖像傳感器的圖像質(zhì)量。
文檔編號H01L21/8238GK101930480SQ20091005349
公開日2010年12月29日 申請日期2009年6月19日 優(yōu)先權(quán)日2009年6月19日
發(fā)明者羅飛, 鄒立 申請人:中芯國際集成電路制造(上海)有限公司