專利名稱：測試晶片的方法及測試結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，特別涉及一種測試晶片的方法及測試結(jié)構(gòu)。
背景技術(shù)：
集成電路已經(jīng)從單個硅晶片上制備的少數(shù)互連器件發(fā)展成為數(shù)以百萬計的器件， 當(dāng)前集成電路提供的性能和復(fù)雜度遠(yuǎn)遠(yuǎn)超過了當(dāng)初的預(yù)想。為了在復(fù)雜度和電路密度，即 在給定的晶片面積上能夠封裝的器件數(shù)目方面取得進(jìn)步 ，最小器件的特征尺寸(又被稱為 器件“幾何圖形”)伴隨每一代集成電路的發(fā)展而變得更小。晶片的電性特性及在晶片上形成的器件，如靜態(tài)存儲器(SRAM)的特征尺寸會影 響最終制成器件的性能。因此，在制程中，需要對晶片進(jìn)行電性特性測試，以檢測和淘汰不 合格的晶片。以晶片形成的器件為SRAM為例，說明現(xiàn)有是如何測試晶片的。圖1為現(xiàn)有的晶片 測試結(jié)構(gòu)示意圖，該測試結(jié)構(gòu)主要由模仿晶片特性的模擬晶片1、金屬引線2及晶片3組成。 其中，模擬晶片1匹配于晶片3并被設(shè)置在SRAM芯片上，其通過金屬引線2接觸晶片3上 的兩個接點墊(PAD)而構(gòu)成電性接觸，進(jìn)行測試信號交互，獲取晶片3的電性測試結(jié)果。從圖1可以看出，由于模擬晶片1和要測試晶片3的兩個PAD之間存在距離，所以 需要通過金屬線2連接并進(jìn)行電性接觸，金屬線2以及模擬晶片1的周圍介質(zhì)為空氣。采 用這種方式得到的晶片3的電性測試結(jié)果不準(zhǔn)確。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明提供一種測試晶片的方法，采用該方法測試晶片，得到的晶片測 試結(jié)果準(zhǔn)確。本發(fā)明還提供一種測試晶片的測試結(jié)構(gòu)，該測試結(jié)構(gòu)保證測試晶片時，得到的晶 片測試結(jié)果準(zhǔn)確。為達(dá)到上述目的，本發(fā)明實施例的技術(shù)方案具體是這樣實現(xiàn)的一種測試晶片的方法，包括模擬晶片、要測試晶片及電連接模擬晶片和要測試晶 片的兩個接點的金屬引線，使模擬晶片和要測試晶片進(jìn)行測試信號交互，得到要測試晶片 的測試結(jié)果，該方法還包括對要測試晶片測試之前，在所述金屬引線及模擬晶片周圍設(shè)置多條金屬線。所述多條金屬線分為兩個部分，一部分平行于所述金屬引線并等距離設(shè)置，另一 部分垂直于所述金屬引線并等距離設(shè)置。所述等距離為2um。所述多條金屬線距離所述要測試晶片的兩個接點分別為lOum。所述測試晶片為靜態(tài)存儲器。一種測試晶片的測試結(jié)構(gòu)，包括模擬晶片、要測試晶片及電連接模擬晶片和要測 試晶片的兩個接點的金屬引線，該測試結(jié)構(gòu)還包括
位于所述金屬引線及模擬晶片周圍的多條金屬線。所述多條金屬線分為兩個部分，一部分平行于所述金屬引線并等距離設(shè)置，另一 部分垂直于所述金屬引線并等距離設(shè)置。所述等距離為2um。所述多條金屬線距離所述要測試晶片的兩個接點分別為lOum。由上述技術(shù)方案可見，本發(fā)明在對晶片測試時，將用于連接模擬晶片和要測試晶 片的兩個PAD的金屬引線以及模擬晶片周圍設(shè)置多條金屬線，由于晶片在實際工作時，周 圍的環(huán)境就是電介質(zhì)的環(huán)境，所以本發(fā)明提供的測試方法及測試結(jié)構(gòu)保證了得到的晶片測 試結(jié)果準(zhǔn)確。


圖1為現(xiàn)有的晶片測試結(jié)構(gòu)示意圖；圖2為本發(fā)明的晶片測試結(jié)構(gòu)示意圖；圖3為SRAM芯片俯視圖；圖4為現(xiàn)有技術(shù)和本發(fā)明測試晶片得到的Vtsat測試值范圍的對比示意圖；圖5為現(xiàn)有技術(shù)和本發(fā)明測試晶片得到的Vtlin測試值范圍的對比示意圖；圖6為現(xiàn)有技術(shù)和本發(fā)明測試晶片得到的Idsat測試值范圍的對比示意圖。
具體實施例方式為使本發(fā)明的目的、技術(shù)方案及優(yōu)點更加清楚明白，以下參照附圖并舉實施例，對 本發(fā)明作進(jìn)一步詳細(xì)說明。圖1所示的測試結(jié)構(gòu)在測試晶片時，得到的晶片測試結(jié)果不準(zhǔn)確的原因是因為該 測試結(jié)構(gòu)并沒有真正模擬晶片在實際工作時的環(huán)境，所以導(dǎo)致測試得到的晶片測試結(jié)果不 準(zhǔn)確。晶片在實際工作過程中，周圍的環(huán)境為電介質(zhì)，所以為了得到晶片準(zhǔn)確的測試結(jié) 果，需要模擬電介質(zhì)的工作環(huán)境。因此，本發(fā)明設(shè)置的測試結(jié)構(gòu)，將用于連接模擬晶片和要 測試晶片的兩個PAD的金屬引線以及模擬晶片周圍設(shè)置多條金屬線，使測試晶片在測試時 交互的測試信號處于電介質(zhì)環(huán)境中，而不像現(xiàn)有技術(shù)那樣處于空氣介質(zhì)中，這樣，進(jìn)行測試 后就可以得到晶片準(zhǔn)確的測試結(jié)果。圖2為本發(fā)明的晶片測試結(jié)構(gòu)示意圖，該測試結(jié)構(gòu)由模仿晶片特性的模擬晶片1、 金屬引線2、晶片3及多條金屬線3組成。其中，模擬晶片1匹配于晶片3并被設(shè)置在SRAM 芯片上，其通過金屬引線2接觸晶片3上的兩個PAD而構(gòu)成電性接觸，進(jìn)行測試信號交互， 獲取晶片3的電性測試結(jié)果，多條金屬線4位于金屬引線2及模擬晶片1的周圍，形成電介 質(zhì)。具體地，多條金屬線4分為兩部分，一部分平行于金屬引線2并等距離設(shè)置；另一部分垂直于金屬引線2并等距離設(shè)置，所設(shè)定的等距離根據(jù)制程設(shè)計規(guī)則中所規(guī)定的最小 的間距進(jìn)行設(shè)定，較佳地距離為2um。多條金屬線4距離PAD為lOum，防止與PAD接觸。在本發(fā)明中，測試晶片形成的器件可以為SRAM。為了對圖1和圖2所示的兩種測試結(jié)構(gòu)對晶片的測試準(zhǔn)確率進(jìn)行比較，本發(fā)明進(jìn)行了測試，如圖3所示，圖3為SRAM芯片俯視圖，其中，左斜杠區(qū)域為多晶硅，右斜杠區(qū)域為有源區(qū)，涂敷區(qū)域為接觸孔。在圖3所示的SRAM芯片上選取3個區(qū)域，分別為PG、PD和PU， 在這三個區(qū)域上分別采用圖1和圖2所示的測試結(jié)構(gòu)進(jìn)行測試，得到的飽和電壓(Vtsat) 測試值范圍示意圖、最低導(dǎo)通電壓(Vtlin)測試值范圍示意圖，及飽和電流(Idsat)測試值 范圍示意圖分別為圖4、圖5和圖6。從圖4、圖5和圖6可以看出，采用本發(fā)明測試晶片得到的在PG、PD和PU測試值范 圍比采用現(xiàn)有技術(shù)測試晶片的PG、PD和PU測試值范圍明顯小，而根據(jù)理論得知，對于SRAM 芯片上的一個區(qū)域上的不同測試點來說，得到的Vtsat值、Vtlin值及Idsat值的變化范圍 應(yīng)該不大，因此，采用本發(fā)明測試晶片得到的測試結(jié)果比采用現(xiàn)有技術(shù)測試晶片得到的測 試結(jié)果準(zhǔn)確。以上舉較佳實施例，對本發(fā)明的目的、技術(shù)方案和優(yōu)點進(jìn)行了進(jìn)一步詳細(xì)說明，所 應(yīng)理解的是，以上所述僅為本發(fā)明的較佳實施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的 精神和原則之內(nèi)，所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之 內(nèi)。
權(quán)利要求
一種測試晶片的方法，包括模擬晶片、要測試晶片及電連接模擬晶片和要測試晶片的兩個接點的金屬引線，使模擬晶片和要測試晶片進(jìn)行測試信號交互，得到要測試晶片的測試結(jié)果，其特征在于，該方法還包括對要測試晶片測試之前，在所述金屬引線及模擬晶片周圍設(shè)置多條金屬線。
2.如權(quán)利要求1所述的方法，其特征在于，所述多條金屬線分為兩個部分，一部分平行 于所述金屬引線并等距離設(shè)置，另一部分垂直于所述金屬引線并等距離設(shè)置。
3.如權(quán)利要求2所述的方法，其特征在于，所述等距離為2um。
4.如權(quán)利要求1、2或3所述的方法，其特征在于，所述多條金屬線距離所述要測試晶片 的兩個接點分別為10um。
5.如權(quán)利要求1所述的方法，其特征在于，所述測試晶片為靜態(tài)存儲器。
6.一種測試晶片的測試結(jié)構(gòu)，包括模擬晶片、要測試晶片及電連接模擬晶片和要測試 晶片的兩個接點的金屬引線，其特征在于，該測試結(jié)構(gòu)還包括位于所述金屬引線及模擬晶片周圍的多條金屬線。
7.如權(quán)利要求6所述的測試結(jié)構(gòu)，其特征在于，所述多條金屬線分為兩個部分，一部分 平行于所述金屬引線并等距離設(shè)置，另一部分垂直于所述金屬引線并等距離設(shè)置。
8.如權(quán)利要求7所述的測試結(jié)構(gòu)，其特征在于，所述等距離為2um。
9.如權(quán)利要求6、7或8所述的測試結(jié)構(gòu)，其特征在于，所述多條金屬線距離所述要測試 晶片的兩個接點分別為10um。
全文摘要
本發(fā)明公開了一種測試晶片的方法及測試結(jié)構(gòu)，包括模擬晶片、要測試晶片及電連接模擬晶片和要測試晶片的兩個接點的金屬引線，使模擬晶片和要測試晶片進(jìn)行測試信號交互，得到要測試晶片的測試結(jié)果，對要測試晶片測試之前，在所述金屬引線及模擬晶片周圍設(shè)置多條金屬線。本發(fā)明提供的方法及測試結(jié)構(gòu)保證測試晶片時，得到的晶片測試結(jié)果準(zhǔn)確。
文檔編號H01L23/544GK101819940SQ20091004670
公開日2010年9月1日 申請日期2009年2月26日 優(yōu)先權(quán)日2009年2月26日
發(fā)明者黃艷 申請人:中芯國際集成電路制造(上海)有限公司