專利名稱：半導(dǎo)體裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體裝置，特別是涉及一種適用于下述半導(dǎo)體裝置的有效技術(shù)， 該半導(dǎo)體裝置形成有三層構(gòu)造的阱即所謂的三重阱構(gòu)造，即在第l導(dǎo)電型的基板內(nèi)具 有與第1導(dǎo)電型不同的第2導(dǎo)電型的深阱，進(jìn)而在該深阱內(nèi)具有第1導(dǎo)電型的淺阱。
背景技術(shù)：
例如在U本專利特開2006-303753號公報(專利文獻(xiàn)1)中記載了一種具有所謂的 二重阱構(gòu)造的半導(dǎo)體集成電路裝置的邏輯電路及I/O (I叩ut/Output，輸入輸出)電路， 所述二重阱構(gòu)造是指在p型半導(dǎo)體基板上形成較深的n阱，并在其上形成用來構(gòu)成p型 MISFET (Metal Insulation Semiconductor Field Effect Transistor,金屬絕緣半導(dǎo)體場效應(yīng) 晶體管)的n阱以及用來構(gòu)成n型MISFET的p阱。
而且，在U本專利特開平11-97560號公報(專利文獻(xiàn)2)中揭示了一種技術(shù)在半 導(dǎo)體基板上具有浮柵電極與控制柵電極的非易失性半導(dǎo)體存儲裝置中，通過在p型半導(dǎo) 體基板上形成n阱，在n阱內(nèi)形成p阱，在p阱內(nèi)形成n型的防止靜電用的擴(kuò)散層，并 將該防止靜電用的擴(kuò)散層與控制柵電極電性連接，從而防止在蝕刻配線層時因帶電導(dǎo)致 的絕緣膜的可靠性降低或者絕緣破壞。
而且，在日本專利特開2005-340548號公報(專利文獻(xiàn)3)中揭示了一種技術(shù)通 過將浮動配線連接到箝位二極管上，使浮動配線中流動的電荷逸向箝位二極管，從而防 止浮動配線與鄰接于所述浮動配線的接地線之間的短路。
而且，在1:」本專利特開2001-358143號公報(專利文獻(xiàn)4)中揭示了一種技術(shù)具 備至少一層配線層和最上層的配線層，所述至少一層配線層包含與多個柵電極分別電性 連接的多個中繼引腳，所述最上層的配線層包含與多個中繼引腳分別電性連接的多個配 線圖案，使用最上層的配線圖案來進(jìn)行柵電極的配線，以此來防止蝕刻加工配線層時的 帶電電荷逃逸到柵電極以外的區(qū)域而導(dǎo)致柵極絕緣膜劣化。
專利文獻(xiàn)1: U本專利特開2006-303753號公報
專利文獻(xiàn)2:日本專利特開平11-97560號公報
專利文獻(xiàn)3: 口本專利特開2005-340548號公報
10專利文獻(xiàn)4:日本專利特開2001-358143號公報

發(fā)明內(nèi)容
在系統(tǒng)級芯片(System On Chip: SOC)產(chǎn)品中，為了減少待機(jī)時的功耗等目的而 使用了具有二重阱構(gòu)造的半導(dǎo)體裝置。但是，具有三重阱構(gòu)造的半導(dǎo)體裝置存在以下將 要說明的各種技術(shù)問題。
一般而言，在不問的二重阱區(qū)域中分別形成的場效應(yīng)晶體管之間以及在二重阱區(qū)域 中形成的場效應(yīng)晶體管與基板之間，是為了交換信號而視需要來電性連接。但是，本發(fā) 明者等人在研究后發(fā)現(xiàn)，在特定的電路中，會產(chǎn)生因三重阱構(gòu)造引起的場效應(yīng)晶體管的 柵極絕緣膜的絕緣破壞。作為防止這樣的絕緣破壞的一個有效方法，例如可以考慮經(jīng)由 電平移動電路而將不同的三重阱區(qū)域中分別形成的場效應(yīng)晶體管之間電性連接的方法。 但是，電平移動電路原本是為了將電源電壓彼此不同的區(qū)域之間連結(jié)起來而設(shè)計的，如 果將其設(shè)置在電源電壓彼此相同的區(qū)域間的每條信號線上，則不僅設(shè)計會變得煩雜，而 且電平移動電路還會占據(jù)半導(dǎo)體裝置的一部分區(qū)域，所以會產(chǎn)生半導(dǎo)體裝置變大，從而 產(chǎn)品的制造成本變高等的問題。
本發(fā)明的目的在于提供一種在具有三重阱構(gòu)造的半導(dǎo)體裝置中可以提高制造成品 率及產(chǎn)品可靠性的技術(shù)。
本發(fā)明的所述及其他目的以及新穎的特征當(dāng)可根據(jù)本說明書的敘述及附圖而明確。
對本申請案所揭示的發(fā)明中的代表性發(fā)明的一個實(shí)施形態(tài)進(jìn)行簡單說明如下。
本實(shí)施形態(tài)是一種半導(dǎo)體裝置，包括p型基板；不與基板接線的深n型阱；淺p 型阱與淺n型阱，形成在深n型阱內(nèi)的彼此不同的區(qū)域中；以及逆變器電路，由形成在 所述淺p型阱中的n通道型場效應(yīng)晶體管及形成在所述淺n型阱中的p通道型場效應(yīng)晶 體管構(gòu)成。所述淺p型阱使用第1層配線與基板接線，p通道型場效應(yīng)晶體管的柵電極 及n通道型場效應(yīng)晶體管的柵電極在柵電極形成的同時或者在配線步驟的較早階段相互 接線，并且使用最上層的配線而直接或者間接地與基板、具有基板電位的部位、深n型 阱、淺p型阱、淺n型阱或電路動作上的特定部位接線。
而且，另一實(shí)施形態(tài)是一種半導(dǎo)體裝置，包括p型基板；不與基板接線的深n型
阱；淺p型阱，形成在基板內(nèi)的深n型阱以外的區(qū)域中；淺n型阱，形成在所述深n型
阱內(nèi)；以及逆變器電路，由形成在所述淺p型阱內(nèi)的n通道型場效應(yīng)晶體管及形成在所
述淺n型阱內(nèi)的p通道型場效應(yīng)晶體管構(gòu)成。p通道型場效應(yīng)晶體管的柵電極及n通道
型場效應(yīng)晶體管的柵電極在柵電極形成的同時或者在配線步驟的較早階段相互接線，并且使用最上層的配線而直接或者間接地與基板、具有基板電位的部位、深n型阱、淺p 型阱、淺n型阱或者電路動作上的特定部位接線。
而且，另一實(shí)施形態(tài)是一種半導(dǎo)體裝置，包括p型基板；不與基板接線的深n型
阱；淺n型阱，形成在深n型阱內(nèi)；淺p型阱，形成在深n型阱內(nèi)的淺n型阱以外的區(qū) 域中，且不與基板接線；以及逆變器電路，由形成在所述淺p型阱內(nèi)的n通道型場效應(yīng) 晶體管及形成在所述淺n型阱內(nèi)的p通道型場效應(yīng)晶體管構(gòu)成。p通道型場效應(yīng)晶體管 的柵電極及n通道型場效應(yīng)晶體管的柵電極在柵電極形成的同時或者在配線步驟的較早 階段相互接線，并且使用最上層的配線而直接或者間接地與基板、具有基板電位的部位、 深n型阱、淺p型阱、淺n型阱或者電路動作上的特定部位接線。
而且，另一實(shí)施形態(tài)是一種半導(dǎo)體裝置，包括..p型基板；深n型阱；淺p型阱與 淺n型阱，形成在深n型阱內(nèi)的彼此不同的區(qū)域中；以及逆變器電路，由形成在所述淺 p型阱內(nèi)的n通道型場效應(yīng)晶體管及形成在所述淺n型阱內(nèi)的p通道型場效應(yīng)晶體管構(gòu) 成。p通道型場效應(yīng)晶體管的柵電極及n通道型場效應(yīng)晶體管的柵電極使用最上層的配 線而直接或者間接地與基板、具有基板電位的部位或者具有電源電位的部位接線。
而且，另一實(shí)施形態(tài)是-一種半導(dǎo)體裝置，包括p型基板；深n型阱；以及淺p型 阱與淺n型阱，形成在深n型阱內(nèi)的彼此不同的區(qū)域中。所述深n型阱、所述淺p型阱 及所述淺n型阱中的至少一個使用最上層的配線而直接或者間接地與基板或者具有基板 電位的部位接線。
而且，另一實(shí)施形態(tài)是一種半導(dǎo)體裝置，包括p型基板；深n型阱；以及淺p型 阱與淺n型阱，形成在深n型阱內(nèi)的彼此不同的區(qū)域中。所述淺n型阱內(nèi)的部位與基板、 基板區(qū)域中形成的淺p型阱內(nèi)的部位或者具有基板電位的淺P型阱內(nèi)的部位之間的接線 中的至少一個是使用最上層的配線而直接或者間接地進(jìn)行。
而且，另一實(shí)施形態(tài)是一種半導(dǎo)體裝置，包括p型基板；深n型阱；以及淺p型 阱與淺n型阱，形成在深n型阱內(nèi)的彼此不同的區(qū)域中。所述淺p型阱與基板、具有基 板電位的淺阱、所述深n型阱及所述淺n型阱均不連接。所述淺p型阱內(nèi)的部位與所述 淺n型阱內(nèi)的部位、基板區(qū)域中形成的淺n型阱內(nèi)的部位或者基板之間的接線中的至少 --個是使用最上層的配線而直接或者間接地進(jìn)行。
而且，另一實(shí)施形態(tài)是一種半導(dǎo)體裝置，包括p型基板；深n型阱，形成在基板 內(nèi)；淺p型阱與淺n型阱，形成在深阱內(nèi)的彼此不同的區(qū)域中；以及n通道型場效應(yīng)晶 體管，形成在淺p型阱內(nèi)。場效應(yīng)晶體管的漏極與淺n型阱接線，淺p型阱與接地電位 接線，場效應(yīng)晶體管的柵電極與淺n型阱直接或者間接地接線，場效應(yīng)晶體管對應(yīng)于淺
12n型阱中蓄積的電荷量而成為導(dǎo)通狀態(tài)或者斷開狀態(tài)。
而且，另一實(shí)施形態(tài)是一種半導(dǎo)體裝置，包括p型基板；深n型阱,形成在基板
內(nèi)；淺p型阱與淺n型阱，形成在深阱內(nèi)的彼此不同的區(qū)域中；以及n通道型場效應(yīng)晶 體管，形成在淺p型阱內(nèi)。場效應(yīng)晶體管的漏極與淺n型阱接線，淺p型阱與接地電位 接線，場效應(yīng)晶體管的柵電極與浮動狀態(tài)的配線接線，場效應(yīng)晶體管根據(jù)該浮動狀態(tài)的 配線的中間電位而成為導(dǎo)通狀態(tài)或者斷開狀態(tài)。 [發(fā)明效果]
對通過本申請案所揭示的發(fā)明中的代表性發(fā)明的一個實(shí)施形態(tài)而獲得的效果進(jìn)行 簡單說明如下。
在具有二重阱構(gòu)造的半導(dǎo)體裝置中，通過防止二重阱區(qū)域中形成的場效應(yīng)晶體管的 柵極絕緣膜的絕緣破壞，可以提高制造成品率及產(chǎn)品可靠性。


圖1是本發(fā)明者等人用于分析的聲音圖像處理裝置的構(gòu)成圖。
圖2是表示構(gòu)成圖1的聲音圖像處理裝置的I/O (輸入輸出)電路部及邏輯電路部 的一例的電路圖。
圖3是用來說明深阱中蓄積有正電荷時的第1不良產(chǎn)生機(jī)構(gòu)的電路元件的截面示意圖。
圖4 (a)及圖4 (b)是用來說明逆變器電路中的電荷流動的示意圖。
圖5是用來說明深阱中蓄積有正電荷時的第2不良產(chǎn)生機(jī)構(gòu)的電路元件的截面示意圖。
圖6是表示構(gòu)成圖1的聲音圖像處理裝置的I/O (輸入輸出)電路部及邏輯電路部 的其他例的電路圖。
圖7是用來說明形成在深阱內(nèi)且具有與基板為相同導(dǎo)電性的淺阱中蓄積有負(fù)電荷時 的第3不良產(chǎn)生機(jī)構(gòu)的電路元件的截面示意圖。
圖8是用來說明形成在深阱內(nèi)且具有與基板為相同導(dǎo)電性的淺阱中蓄積有負(fù)電荷時 的第4不良產(chǎn)生機(jī)構(gòu)的電路元件的截面示意圖。
圖9是表示實(shí)施形態(tài)1的構(gòu)成聲音圖像處理裝置的I/O (輸入輸出)電路部及邏輯 電路部的一例的電路圖。
圖10是本實(shí)施形態(tài)1的包含構(gòu)成適用第1方法的逆變器電路的pMIS及nMIS的區(qū) 域的主要部分截面圖。圖11是用來說明本實(shí)施形態(tài)1的適用第1方法的逆變器電路的電路元件的截面示 意圖。
圖12是用來說明本實(shí)施形態(tài)1的適用第1方法的MIS的電路元件的截面示意圖。
圖13是表示實(shí)施形態(tài)2的構(gòu)成聲音圖像處理裝置的I/0 (輸入輸出)電路部及邏輯 電路部的一例的電路圖。
圖14是表示實(shí)施形態(tài)3的構(gòu)成聲音圖像處理裝置的I/O (輸入輸出)電路部及邏輯 電路部的一例的電路圖。
圖15是本實(shí)施形態(tài)3的包含構(gòu)成適用第1方法的逆變器電路的pMIS及nMIS的區(qū) 域的主要部分截面圖。
圖16是表示實(shí)施形態(tài)4的構(gòu)成聲音圖像處理裝置的I/0 (輸入輸出)電路部及邏輯 電路部的一例的電路圖。
圖17是表示實(shí)施形態(tài)5的構(gòu)成聲音圖像處理裝置的I/0 (輸入輸出)電路部及邏輯 電路部的一例的電路圖。
圖18是用來說明本實(shí)施形態(tài)5的適用第2方法的逆變器電路的電路元件的截面示 意圖。
圖19是用來說明本實(shí)施形態(tài)5的適用第2方法的MIS的電路元件的截面示意圖。 圖20是表示實(shí)施形態(tài)6的構(gòu)成聲音圖像處理裝置的I/O (輸入輸出)電路部及邏輯 電路部的一例的電路圖。
圖21是實(shí)施形態(tài)7的第1例的帶電應(yīng)對電路的截面示意圖。 圖22是實(shí)施形態(tài)7的第2例的帶電應(yīng)對電路的截面示意圖。
圖23 (a)及圖23 (b)分別是實(shí)施形態(tài)7的第4例的帶電應(yīng)對電路的平面示意圖 及截面示意圖。
圖24是實(shí)施形態(tài)7的第5例的帶電應(yīng)對電路的截面示意圖。 圖25是實(shí)施形態(tài)7的第6例的帶電應(yīng)對電路的截面示意圖。
圖26 (a)及圖26 (b)分別是實(shí)施形態(tài)7的第7例的帶電應(yīng)對電路的截面示意圖 及等效電路圖。
圖27 (a)及圖27 (b)分別是實(shí)施形態(tài)7的第8例的帶電應(yīng)對電路的截面示意圖 及等效電路圖。
圖28 (a)及圖28 (b)分別是實(shí)施形態(tài)7的第9例的帶電應(yīng)對電路的截面示意圖 及等效電路圖。
圖29 (a)及圖29 (b)分別是實(shí)施形態(tài)7的第9例的帶電應(yīng)對電路的其他截面示意圖及等效電路圖。
圖30 (a)及圖30 (b)分別是實(shí)施形態(tài)7的第IO例的帶電應(yīng)對電路的截面示意圖 及等效電路圖。
圖31是實(shí)施形態(tài)7的第11例的帶電應(yīng)對電路的截面示意圖。
圖32是實(shí)施形態(tài)7的第12例的帶電應(yīng)對電路的截面示意圖。
圖33是用來說明淺n型阱與淺p型阱的導(dǎo)通狀態(tài)的逆變器電路的截面示意圖。
1 基板
2、 3 配線
101 淺n型阱
102 淺p型阱
103n n通道型MIS FET
103p p通道型MIS'FET
200 深n型阱
201 淺n型阱
202 淺p型阱
203n n通道型MIS'FET
203p p通道型MIS'FET
204 淺n型阱
205 淺p型阱
206 配線
207n n通道型MIS'FET
207p p通道型MIS'FET
208、 209 配線
251 淺n型阱
252 淺p型阱
253 配線
254n n通道型MIS'FET
254p p通道型MIS'FET
255、 256 配線
271n n通道型MIS'FET
15271pp通道型MIS FET
272配線
281淺n型阱
282淺p型阱
283a、283b、 283c配線
284nn型半導(dǎo)體區(qū)域
284pp型半導(dǎo)體區(qū)域
285nn通道型MIS FET
286p型半導(dǎo)體區(qū)域
287配線
288a、288b配線
289耗盡層
290p型半導(dǎo)體區(qū)域
291、292配線
300深n型阱
301淺n型阱
302淺p型阱
303淺n型阱
304淺p型阱
305配線
306nn通道型MIS FET
306pp通道型MIS FET
307nn通道型MIS FET
307pp通道型MIS FET
308n通道型MIS FET
309nn通道型MIS FET
309pp通道型MIS FET
310、311、 312、 313、 314:配線
351淺n型阱
352淺p型阱
353配線
16354nn通道型MIS FET
354pp通道型MIS FET
355、 356配線
371nn通道型MIS FET
371pp通道型MIS FET
372配線
503、 504多晶硅膜(柵電極)
505硅化物層
C電容
Cc柵電容
CE電容元件
Cg柵電容
Cj結(jié)電容
CNT連接孔
D漏極
G柵電極
GND接地電位
INV1、 INV2、譜3、 INV4、 INV5、 INV6逆變器電路
10I/O電路部
LSI聲音圖像處理裝置
Ml、 M2、 M3、 M4、 M5、 M6、 M7、 M8配線
n-welln型阱
p-sub基板
p-wellp型阱
PLG插塞電極
S源極
具體實(shí)施例方式
在以下的實(shí)施形態(tài)中，有時為了方便起見而分成多個部分或?qū)嵤┬螒B(tài)進(jìn)行說明，但 除了特別明示的情況以外，這些部分或?qū)嵤┬螒B(tài)并非彼此無關(guān)，而是存在一方是另一方 的部分或全部變形例、詳細(xì)、補(bǔ)充說明等的關(guān)系。而且，在以下的實(shí)施形態(tài)中，當(dāng)言及要素的數(shù)等(包括個數(shù)、數(shù)值、量、范圍等) 時，除了特別明示的情況以及原理上明確限定于特定數(shù)的情況等以外，并不限定于該特 定數(shù)，既可以是特定數(shù)以上也可以是特定數(shù)以下。進(jìn)而，在以下的實(shí)施形態(tài)中，其構(gòu)成 要素(也包括要素步驟等)當(dāng)然未必是必需的，除了特別明示的情況以及在原理上明確 認(rèn)為是必須的情況等以外。同樣地，在以下的實(shí)施形態(tài)中，當(dāng)言及構(gòu)成要素等的形狀、 位置關(guān)系等時，除了特別明示的情況以及在原理上明確認(rèn)為并非如此的情況等以外，包 括實(shí)質(zhì)上近似或類似于該形狀等的要素。這對于所述數(shù)值及范圍也同樣適用。
而且，在以下的實(shí)施形態(tài)中所用的圖式中，即使是平面圖，有時為了使圖式容易觀 察，也會局部地標(biāo)注陰影。而且，在以下的實(shí)施形態(tài)中，將代表場效應(yīng)晶體管的MISFET (Metal Insulator Semiconductor Field Effect Transistor)略寫成MIS，將p通道型MISFET 略寫成pMIS，并將n通道型MISFET略寫成nMIS。而且，在以下的實(shí)施形態(tài)中，當(dāng)言 及晶片時，是以Si( Silicon ，硅)單晶晶片為主，但不僅為此，也指SOI( Silicon On Insulator ， 絕緣體上硅)晶片、用于在其上形成集成電路的絕緣膜基板等。其形狀也不僅是圓形或 者大致圓形，也包括正方形、長方形等。
而且，在以下的實(shí)施形態(tài)中，在表達(dá)構(gòu)成二重阱構(gòu)造的阱時使用了深阱及淺阱，這 里的深、淺是指從基板的主面到基板厚度方向的深度，相對地大體上分成兩種，即深阱 和淺阱。因此，多個深阱的深度未必是固定的，有時也會彼此不同，同樣，多個淺阱的 深度未必是固定的，有時也會彼此不同，但是多個深阱的深度必然形成為大于多個淺阱 的深度。而且，淺阱是形成在基板內(nèi)或者深阱內(nèi)，有時也會在未形成深阱的基板內(nèi)的彼 此不同的區(qū)域或者深阱內(nèi)的彼此不同的區(qū)域中形成多個淺阱。
另外，在用來說明以下實(shí)施形態(tài)的所有圖中，具有相同功能的部分原則上標(biāo)注相同 的符號，并省略重復(fù)說明。以下，根據(jù)圖式詳細(xì)說明本發(fā)明的實(shí)施形態(tài)。
首先，為了讓本發(fā)明的實(shí)施形態(tài)的半導(dǎo)體裝置更加明確，對本發(fā)明者等人所發(fā)現(xiàn)的 三重阱區(qū)域中形成的MIS的柵極絕緣膜的絕緣破壞的原因加以說明。
本發(fā)明者等人進(jìn)行了研究的結(jié)果發(fā)現(xiàn)，當(dāng)在下層配線與上層配線之間形成的絕緣膜
上形成用來連接下層配線與上層配線的連接孔時，三重阱區(qū)域中形成的MIS的柵極絕緣
膜會產(chǎn)生絕緣破壞。本發(fā)明者等人推測，由于該連接孔的形成是通過使用等離子體放電
的干式蝕刻法來進(jìn)行，所以因等離子體放電引起的帶電導(dǎo)致了靜電破壞的產(chǎn)生。進(jìn)而也
明確了構(gòu)成二重阱區(qū)域的深阱因等離子體放電而帶電，從而導(dǎo)致介于深阱到基板的路
徑中的MIS的柵極絕緣膜產(chǎn)生絕緣破壞。特別是當(dāng)深阱的面積較大時，絕緣破壞的產(chǎn)生
頻率較大。另外，關(guān)于因等離子體放電引起的帶電而導(dǎo)致場效應(yīng)晶體管的柵極絕緣膜產(chǎn)
18生絕緣破壞的機(jī)構(gòu)，例如在Cheung著的"高級VLSI技術(shù)中的等離子體充電破壞"，1998 年，IEDM短期課程 (C.Cheung， " Plasma Charging Damage in Advanced VLSI Technology" ，1998 IEDM Short Course)和McVittie著的"等離子體電流、電壓和充 電"，1997年，關(guān)于等離子體處理引起的破壞的第二屆國際研討會，講座(J.McVittie, "Plasma Currents,Voltages and Charging" ， 1997 2nd International Symposium on Plasma Process-Induced Damage, Tutorial)中有詳細(xì)的敘述。
使用圖1 圖8，對本發(fā)明者等人獲得的三重阱區(qū)域中形成的MIS的柵極絕緣膜的 絕緣破壞的分析結(jié)果進(jìn)行具體說明。圖1是本發(fā)明者等人用于分析的聲音圖像處理裝置 的構(gòu)成圖，圖2是表示構(gòu)成圖1的聲音圖像處理裝置的I/O (輸入輸出)電路部及邏輯 電路部的一例的電路圖，圖3是用來說明深阱中蓄積有正電荷時的第1不良產(chǎn)生機(jī)構(gòu)的 電路元件的截面示意圖，圖4 (a)及圖4 (b)是用來說明逆變器電路中的電荷流動的 示意圖，圖5是用來說明深阱中蓄積有正電荷時的第2不良產(chǎn)生機(jī)構(gòu)的電路元件的截面 示意圖，圖6是表示構(gòu)成圖1的聲音圖像處理裝置的I/O (輸入輸出)電路部及邏輯電 路部的其他例的電路圖，圖7是用來說明形成在深阱內(nèi)且具有與基板為相同導(dǎo)電性的淺 阱中蓄積有負(fù)電荷時的第3不良產(chǎn)生機(jī)構(gòu)的電路元件的截面示意圖，圖8是用來說明形 成在深阱內(nèi)且具有與基板為相同導(dǎo)電性的淺阱中蓄積有負(fù)電荷時的第4不良產(chǎn)生機(jī)構(gòu)的
電路元件的截面示意圖。
如圖1所示，聲音圖像處理裝置LSI是由圖像處理電路、通信控制電路及聲音控制 電路等多個電路構(gòu)成，這些電路多數(shù)各自設(shè)有I/O電路部'經(jīng)由該I/0電路部，將電路 動作所需的電壓作為信號而間歇地供給到邏輯電路部。圖1中僅在通信控制電路中例示 了 I/O電路部IO，而省略了設(shè)在其他電路中的I/O電路，但其他電路多數(shù)也同樣設(shè)有I/O 電路部。
如圖2所示，在邏輯電路部中，在p型基板1內(nèi)的彼此不同的區(qū)域中形成有深n型 阱200、 300。由于用于供給電源電壓的電路設(shè)計上的必要性，深n型阱200、 300并不 與基板1電性連接。另外，在邏輯電路部中除了這些深n型阱200、 300以外還形成有 多個深n型阱，但此處省略了圖示。
本發(fā)明者等人在制造具有三重阱構(gòu)造的半導(dǎo)體裝置(例如所述的聲音圖像處理裝置 LSI)并進(jìn)行功能檢查后確認(rèn)在深阱的內(nèi)部與外部之間，當(dāng)MIS的柵電極與MIS的漏 極接線時，發(fā)現(xiàn)MIS的柵極絕緣膜產(chǎn)生絕緣破壞的第1不良產(chǎn)生機(jī)構(gòu)及第3不良產(chǎn)生機(jī) 構(gòu)，以及在同一深阱的內(nèi)部，當(dāng)MIS的柵電極與MIS的漏極接線時，發(fā)現(xiàn)MIS的柵極 絕緣膜產(chǎn)生絕緣破壞的第2不良產(chǎn)生機(jī)構(gòu)及第4不良產(chǎn)生機(jī)構(gòu)。第1及第2不良產(chǎn)生機(jī)
19構(gòu)是因正電荷的放電引起的機(jī)構(gòu)，第3及第4不良產(chǎn)生機(jī)構(gòu)是因負(fù)電荷的放電引起的機(jī) 構(gòu)。以下，對這些第1 第4不良產(chǎn)生機(jī)構(gòu)進(jìn)行說明。所謂逆變器電路，是指由一組pMIS 及nMIS構(gòu)成，且兩者的柵電極相連接并且兩者的漏極相連接，進(jìn)而pMIS的源極與形 成有pMIS的n型阱連接，nMIS的源極與形成有nMIS的p型阱連接的電路。
首先說明在深阱的內(nèi)部與外部之間，當(dāng)MIS的柵電極與MIS的漏電極接線時，MIS 的柵極絕緣膜因正帶電而產(chǎn)生絕緣破壞的第1不良產(chǎn)生機(jī)構(gòu)，以及在同一深阱的內(nèi)部， 當(dāng)MIS的柵電極與MIS的漏電極接線時，MIS的柵極絕緣膜因正帶電而產(chǎn)生絕緣破壞 的第2不良產(chǎn)生機(jī)構(gòu)。
I.第1不良產(chǎn)生機(jī)構(gòu)(深阱的內(nèi)部與外部之間當(dāng)MIS的柵電極與MIS的漏電極接線 時因深阱的正帶電引起的絕緣破壞)。
如所述的圖2所示，在深n型阱200內(nèi)的彼此不同的區(qū)域中形成有淺n型阱201及 淺p型阱202，進(jìn)而，在淺n型阱201中形成有pMIS203p，在淺p型阱202中形成有 nMIS203n。由這些pMIS203p及nMIS203n構(gòu)成逆變器電路，通過本發(fā)明者等人的功能 檢查可以確認(rèn)pMIS203p的柵極絕緣膜或者nMIS203n的柵極絕緣膜產(chǎn)生了絕緣破壞。 pMIS203p的柵電極及nMIS203n的柵電極是使用第3層配線2 (M3)而與深n型阱200 的外部區(qū)域、例如I/O電路部上形成的pMIS103p的漏極及nMIS103n的漏極電性連接。
而且，在深n型阱200內(nèi)形成有以nMIS207n為構(gòu)成要素的逆變器電路，所述 nMIS207n形成在通過第1層配線206 (Ml)而與基板1電性連接的淺p型阱205中' 其柵電極通過第3層配線208 (M3)而與特定部分接線。
其次，使用圖3及圖4，對逆變器電路的pMIS203p的柵極絕緣膜或者nMIS203n 的柵極絕緣膜產(chǎn)生絕緣破壞的機(jī)構(gòu)進(jìn)行說明。圖3是表示由于在形成于第3層配線上的 層間絕緣膜上形成連接孔(經(jīng)由第l層、第2層及第3層配線而到達(dá)淺n型阱201及淺 p型阱202)時的干式蝕刻法的等離子體放電，而造成制造中途的半導(dǎo)體裝置的深n型 阱200正帶電的示意圖。如果正電荷從連接孔流入到深n型阱200內(nèi)形成的淺n型阱201 及淺p型阱202中，則由于深n型阱200不與基板1電性連接，所以流入的正電荷會蓄 積在深n型阱200內(nèi)。另一方面，即便正電荷流入未形成在深n型阱200內(nèi)而是形成在 基板1上的淺p型阱102中，因?yàn)闇\p型阱102的導(dǎo)電型與基板l相同，所以流入的正 電荷會朝基板1放電。
但是一般認(rèn)為，在由形成于基板1上的淺n型阱101中形成的pMIS (未圖示)與
淺p型阱102中形成的nMIS (未圖示)構(gòu)成的逆變器電路中，當(dāng)pMIS與nMIS的柵電
極相互接線且存在處于浮動狀態(tài)的柵電極時，彼此不同的區(qū)域中形成的淺n型阱101與
20淺p型阱102之間會成為低電阻的導(dǎo)通狀態(tài)。對于此現(xiàn)象可作如下說明。首先，如圖4 (a)所示，當(dāng)對構(gòu)成具有所述特征的逆變器電路的pMIS的源極施加電壓Vcc時，在 pMIS的柵電極G與通道之間以及nMIS的柵電極G與通道之間分別形成電容C。結(jié)果， pMIS的柵電極G及nMIS的柵電極G上分別被施加電壓Vcc/2 ，從而使得pMIS及nMIS 成為導(dǎo)通狀態(tài)。當(dāng)pMIS及nMIS成為導(dǎo)通狀態(tài)時，如圖4(b)所示，正電荷從n型阱 n-wdl中形成的pMIS的源極S流向漏極D，進(jìn)而從p型阱p-well中形成的nMIS的漏 極D流向源極S，進(jìn)而流向形成有nMIS的p型阱p-well、基板p-sub。
這樣，無論nMIS103n的柵電極的接線狀況如何，淺n型阱101與淺p型阱102之 間都會經(jīng)由逆變器電路而成為低電阻的導(dǎo)通狀態(tài)，且正電荷會經(jīng)由淺n型阱101及淺p 型阱102而從配線朝基板1放電(圖3的路徑1)。因此，由pMIS203p及nMIS203n構(gòu) 成的逆變器電路的柵電極的電位變得與基板1的電位(0 V)相等，施加在柵極絕緣膜 上的電壓會變大，從而導(dǎo)致絕緣破壞的產(chǎn)生。
而且，即便在淺n型阱101與淺p型阱102中形成的逆變器電路的柵電極全部接線 的情況下，當(dāng)nMIS103n的柵電極的連接目的地正帶電時，nMIS103n也會成為導(dǎo)通狀態(tài)， 且正電荷會從配線朝nMIS103n的漏極、源極、淺p型阱102、基板1放電(圖3的路 徑II)。因此，由pMIS203p及nMIS203n構(gòu)成的逆變器電路的柵電極的電位變得與基板 的電位(0 V)相等，而施加在柵極絕緣膜上的電壓變大，從而導(dǎo)致絕緣破壞的產(chǎn)生。 但是， 一般認(rèn)為nMIS103n的柵電極的連接目的地是否正帶電是受偶然性支配的，其概 率依存于電路構(gòu)成及電路構(gòu)成要素的形狀等。因此，大量制造的半導(dǎo)體裝置是偶然產(chǎn)生 絕緣破壞。另外，當(dāng)深n型阱200的面積例如為1 mn^以上時，深n型阱200中蓄積的 電荷量會變多，從而容易產(chǎn)生絕緣破壞。
II.第2不良產(chǎn)生機(jī)構(gòu)(在同一深阱的內(nèi)部當(dāng)MIS的柵電極與MIS的漏電極接線時 因深阱的正帶電引起的絕緣破壞)。
如所述的圖2所示，在深n型阱300內(nèi)的彼此不同的區(qū)域中形成有淺n型阱303及
淺p型阱304，進(jìn)而在淺p型阱304內(nèi)形成有nMIS308。淺p型阱304由于電路設(shè)計上
的需要而通過第1層配線305 (Ml)與基板l電性連接。而且，在深n型阱300內(nèi)，在
與淺n型阱303及淺p型阱304不同的區(qū)域中，以彼此不同的區(qū)域形成有淺n型阱301
及淺p型阱302，進(jìn)而在淺n型阱301內(nèi)形成有pMIS307p，在淺p型阱302內(nèi)形成有
nMIS307n。由這些pMIS307p及nMIS307n構(gòu)成逆變器電路，逆變器電路的輸出段與形
成于淺p型阱304中的nMIS308的柵電極使用第7層配線311 (M7)而電性連接。而且，
在由淺n型阱303中形成的pMIS309p及淺p型阱304中形成的nMIS309n構(gòu)成的逆變器電路的輸出段，逆變器電路的pMIS307p的柵電極及nMIS307n的柵電極使用第7層 配線310 (M7)而電性連接，但省略了圖示。如由pMIS309p及nMIS309n構(gòu)成的逆變 器電路的柵電極般，以淺p型阱304中形成的nMIS為構(gòu)成要素的逆變器電路的柵電極 全部通過第7層配線或者第7層以前的層的配線312等而與電路動作上所需的特定部位 電性連接。
其次，使用圖5，對在同一深阱的內(nèi)部進(jìn)行接線的nMIS308的柵極絕緣膜產(chǎn)生絕緣 破壞的機(jī)構(gòu)進(jìn)行說明。圖5是表示由于在形成于第7層配線上的層間絕緣膜上形成連接 孔時的干式蝕刻法的等離子體放電，而導(dǎo)致制造中途的半導(dǎo)體裝置的深n型阱300正帶 電的示意圖。在該階段中，以淺p型阱304中形成的nMIS為構(gòu)成要素的逆變器電路的 柵電極全部與特定部位接線。因此，淺p型阱304與淺n型阱303或深n型阱300構(gòu)成 二極管，經(jīng)由淺p型阱302、淺n型阱301、 303而流入到深n型阱300中的正電荷不放 電而蓄積?？赏茰y，配線310(M7)的連接目的地在深n型阱300帶電時處于與基板1 相同的電位(OV),此時，pMIS307p成為導(dǎo)通狀態(tài)。結(jié)果形成從深n型阱300到達(dá)淺n 型阱301、淺n型阱301中形成的pMIS307p的源極、漏極、配線311 (M7)以及nMIS308 的柵電極的連接路徑。由此可以推測，因?yàn)樵趎MIS308中形成與基板l為等電位的反轉(zhuǎn) 層，所以其柵極絕緣膜上被施加較大電壓，從而導(dǎo)致絕緣破壞的產(chǎn)生。
此時，由于在pMIS307p的柵極絕緣膜上也產(chǎn)生電位差，所以該柵極絕緣膜也可能 會產(chǎn)生絕緣破壞，但在本發(fā)明者等人進(jìn)行的功能檢査中并未產(chǎn)生絕緣破壞。推測其原因 在于，在nMIS308的絕緣破壞部位存在有被稱為脆弱點(diǎn)的構(gòu)造缺陷，而與此相對地，在 pMIS307p的柵極絕緣膜中并不存在脆弱點(diǎn)。
至此，對深n型阱200、 300正帶電時的不良產(chǎn)生機(jī)構(gòu)(第l及第2不良產(chǎn)生機(jī)構(gòu)) 進(jìn)行了敘述，但根據(jù)產(chǎn)品的不同，有時深n型阱200、 300內(nèi)形成的淺p型阱也會負(fù)帶 電，有時也可以推測是因?yàn)闇\p型阱負(fù)帶電而導(dǎo)致了 MIS的柵極絕緣膜產(chǎn)生絕緣破壞。 特別是在圖6所示的淺p型阱202、 302的面積較大時此情況較為顯著。
其次，對在深阱的內(nèi)部與外部之間，當(dāng)MIS的柵電極與MIS的漏電極接線時因MIS 的柵極絕緣膜負(fù)帶電而產(chǎn)生絕緣破壞的第3不良產(chǎn)生機(jī)構(gòu)、以及在同一深阱的內(nèi)部當(dāng) MIS的柵電極與MIS的漏電極接線時因MIS的柵極絕緣膜負(fù)帶電而產(chǎn)生絕緣破壞的第4 不良產(chǎn)生機(jī)構(gòu)進(jìn)行說明。
III.第3不良產(chǎn)生機(jī)構(gòu)(在深阱的內(nèi)部與外部之間當(dāng)MIS的柵電極與MIS的漏電極 接線時因深阱的負(fù)帶電引起的絕緣破壞)。
使用圖7對逆變器電路的pMIS203p的柵極絕緣膜或者nMIS203n的柵極絕緣膜產(chǎn)
22生絕緣破壞的機(jī)構(gòu)進(jìn)行說明。圖7是表示由于在形成于第3層配線上的層間絕緣膜上形 成連接孔時的干式蝕刻法的等離子體放電，而導(dǎo)致制造中途的半導(dǎo)體裝置的深n型阱200 內(nèi)形成的淺p型阱202負(fù)帶電的示意圖。當(dāng)負(fù)電荷從連接孔流入到深n型阱200內(nèi)形成 的淺p型阱202中時，由于淺p型阱202形成在深n型阱200內(nèi)且不與基板1電性連接， 所以流入的負(fù)電荷會蓄積在淺p型阱202內(nèi)。另一方面，即便電荷流入未形成在深n型 阱200內(nèi)而是形成在基板1內(nèi)的淺p型阱102中，由于淺p型阱102的導(dǎo)電型與基板1 相同，所以流入的電荷也會朝基板1放電。而且，對于配線2(M3)中存在的負(fù)電荷而 言，由于從連接于配線2 (M3)的nMIS103n的漏極朝向淺p型阱102的方向是順方向， 所以負(fù)電荷會經(jīng)由淺p型阱102而朝基板1放電。因此，由pMIS203p及nMIS203n構(gòu) 成的逆變器電路的柵電極的電位會變得與基板1的電位(0 V)相等，施加在柵極絕緣 膜上的電壓變大，結(jié)果會導(dǎo)致絕緣破壞的產(chǎn)生。
IV.第4不良產(chǎn)生機(jī)構(gòu)(在同一深阱的內(nèi)部當(dāng)MIS的柵電極與MIS的漏電極接線時 因深阱的負(fù)帶電引起的絕緣破壞)。
使用圖8對在同一深阱的內(nèi)部進(jìn)行接線的nMIS308的柵極絕緣膜產(chǎn)生絕緣破壞的機(jī) 構(gòu)進(jìn)行說明。圖8是表示由于在形成于第7層配線上的層間絕緣膜上形成連接孔時的干 式蝕刻法的等離子體放電，而導(dǎo)致制造中途的半導(dǎo)體裝置的深n型阱300內(nèi)的淺p型阱 302負(fù)帶電的示意圖。在該階段中，以淺p型阱302內(nèi)形成的nMIS為構(gòu)成要素的逆變 器電路的柵電極全部與特定部位接線。因此，淺p型阱302與淺n型阱301或者深n型 阱300構(gòu)成二極管，流入到淺p型阱302中的負(fù)電荷不放電而蓄積?？赏茰y，配線310 (M7)的連接目的地在淺p型阱302帶電時處于與基板l相同的電位，此時，nMIS307n 成為導(dǎo)通狀態(tài)。結(jié)果，從淺p型阱302對nMIS307n的源極、漏極、配線311以及nMIS308 的柵電極施加負(fù)電位。由于形成有nMIS308的淺p型阱304通過第l層配線305 (Ml) 而與基板1電性連接，因此在nMIS308的柵極絕緣膜上產(chǎn)生電位差，結(jié)果導(dǎo)致絕緣破壞 的產(chǎn)生。
根據(jù)以上所述的分析結(jié)果，為了防止MIS的柵極絕緣膜的絕緣破壞，可使用以下的
(1)或(2)中的任一方法或者并用這些方法，即(1)第l方法(1-1)防止深阱帶
電(針對所述第1及第2不良產(chǎn)生機(jī)構(gòu)的解決方法)或者(1-2)防止形成在深阱內(nèi)且具
有與基板相同導(dǎo)電性的淺阱帶電(針對所述第3及第4不良產(chǎn)生機(jī)構(gòu)的解決方法)；或
者(2)第2方法阻斷從深阱或者深阱內(nèi)形成的淺阱經(jīng)由MIS的柵極絕緣膜到達(dá)基板
或者具有基板電位的部位的配線路徑(針對所述第1 第4不良產(chǎn)生機(jī)構(gòu)的解決方法)。
其次，詳細(xì)說明所述第1方法及第2方法。
23(1)第1方法 (1-1)防止深阱帶電。
在深阱內(nèi)形成具有與基板相同導(dǎo)電型的淺阱，在一連串配線步驟的較早階段將該淺 阱連接到基板并且在該淺阱內(nèi)形成MIS，在一連串配線步驟的較早階段構(gòu)筑以此為構(gòu)成 要素的逆變器電路，直到配線步驟結(jié)束為止，將該MIS的柵電極維持為浮動狀態(tài)而不與 其他部分接線。此處，作為將構(gòu)成逆變器電路的MIS的柵電極與基板或淺阱最后接線的 配線，優(yōu)選如下所述的配線，該配線是構(gòu)成多層配線中的一層的配線，且該配線正上方 的絕緣膜上所形成的連接孔的數(shù)量小于下層配線的正上方的絕緣膜上所形成的連接孔 的數(shù)量。如果有可能，較理想的是通過最上層的配線來進(jìn)行所述接線。
另外，本實(shí)施形態(tài)中所說明的最上層的配線，是指與成為焊墊的配線層為同層的配 線層。焊墊是指在之后的步驟中，接合線或凸塊電極等外部連接用導(dǎo)體所連接的區(qū)域。
此處，以具有與基板相同的導(dǎo)電型的淺阱及該淺阱內(nèi)形成的MIS為構(gòu)成要素的逆變
器電路是為了防止帶電的目的而制作的，對于電路動作并無貢獻(xiàn)。在可以使用電路構(gòu)成 要素來進(jìn)行所述接線的情況下，也可以使用電路構(gòu)成要素來進(jìn)行所述接線。此時，只要
在產(chǎn)品完成階段避免MIS的柵電極成為浮動狀態(tài)的情況即可，因此MIS的柵電極可以 連接到電路構(gòu)成上所需的任意部位。而且，具有與基板相同的導(dǎo)電型的淺阱與基板之間 的連接也可以不直接進(jìn)行，而是經(jīng)由連接于基板的淺阱來間接地進(jìn)行。 (1-2)防止形成在深阱內(nèi)且具有與基板相同導(dǎo)電性的淺阱帶電。
當(dāng)形成在深阱內(nèi)且具有與基板相同導(dǎo)電性的淺阱與基板連接時，通過在一連串配線 步驟的較早階段進(jìn)行該連接，可以防止帶電。
當(dāng)在電路構(gòu)成上，無法將形成在深阱內(nèi)且具有與基板相同導(dǎo)電性的淺阱與基板連接 時，不將該淺阱與基板連接而是在其內(nèi)部形成MIS，在一連串配線步驟的較早階段構(gòu)筑 以此為構(gòu)成要素的逆變器電路，并且直到配線步驟結(jié)束為止，將該MIS的柵電極維持為 浮動狀態(tài)而不與其他部分接線。此處，作為將構(gòu)成逆變器電路的MIS的柵電極與基板或 者淺阱最后接線的配線，優(yōu)選的是如下所述的配線，該配線是構(gòu)成多層配線中的一層的 配線，且該配線正上方的絕緣膜上所形成的連接孔的數(shù)量小于下層配線的正上方的絕緣 膜上所形成的連接孔的數(shù)量。如果有可能，較理想的是通過最上層的配線來進(jìn)行所述接 線。
這里，以具有與基板相同的導(dǎo)電型的淺阱及該淺阱內(nèi)形成的MIS為構(gòu)成要素的逆變
器電路是為了防止帶電的目的而制作的，對于電路動作并無貢獻(xiàn)。在可以使用電路構(gòu)成
要素來進(jìn)行所述接線的情況下，也可以使用電路構(gòu)成要素來進(jìn)行所述接線。此時，只要在產(chǎn)品完成階段避免MIS的柵電極成為浮動狀態(tài)的情況即可，因此MIS的柵電極可以 連接到電路構(gòu)成上所需的任意部位。
(2)第2方法阻斷從深阱、或者深阱內(nèi)形成的淺阱經(jīng)由MIS的柵極絕緣膜到達(dá)
基板或者具有基板電位的部位的配線路徑。
使用如下所述的配線來進(jìn)行三重阱區(qū)域與三重阱區(qū)域以外的區(qū)域之間的電性連接 的至少一部分，所述配線是構(gòu)成多層配線中的一層的配線，且該配線正上方的絕緣膜上 所形成的連接孔的數(shù)量小于下層配線的正上方的絕緣膜上所形成的連接孔的數(shù)量。如果 有可能，較理想的是使用最上層的配線來進(jìn)行所述接線。
而且，不同的三重阱區(qū)域之間的電性連接也可以通過所述的配線而同樣地進(jìn)行。該 方法特別是在針對其中一個三重阱區(qū)域適用第1方法而針對另一個三重阱區(qū)域并不適用 第1方法的情況下有效。
而且，在同--三重阱區(qū)域的內(nèi)部，具有與基板相同的導(dǎo)電型且與基板直接或者間接 地連接的淺阱的內(nèi)部與外部之間的電性連接也可以通過所述配線而同樣地進(jìn)行。
而且，在二重阱區(qū)域中，具有與基板相同的導(dǎo)電型且不與基板連接的淺阱的內(nèi)部與 外部之間的電性連接也可以通過所述配線而同樣地進(jìn)行。
進(jìn)而，在電路設(shè)計上必須與基板連接的深n型阱及深n型阱內(nèi)形成的淺阱與基板之 間的電性連接的至少一部分也可以通過所述配線而同樣地進(jìn)行。
其次，對通過第1方法及第2方法防止MIS的柵極絕緣膜的絕緣破壞的機(jī)構(gòu)進(jìn)行說 明。此處，是對基板為p型的情況進(jìn)行說明，但在基板為n型的情況下，只要在下述說 明中將n型與p型替換即可。 (1)第1方法 (1-1)防止深阱帶電。
當(dāng)構(gòu)成作為對象的深n型阱內(nèi)形成的逆變器電路的pMIS及nMIS的柵電極處于浮 動狀態(tài)時，形成有pMIS的淺n型阱與形成有nMIS的淺p型阱之間成為導(dǎo)通狀態(tài)(參 照圖4 (a)及(b))，因此如果將具有與p型基板相同導(dǎo)電型的淺p型阱連接于基板， 則不僅是該淺p型阱，而且內(nèi)包該淺p型阱的深n型阱及存在于深n型阱內(nèi)的淺n型阱 中流入的電荷會朝基板放電。因此，如果通過最初的配線層來連接淺P型阱與基板，則 只要構(gòu)成逆變器電路的pMIS及nMIS的柵電極處于浮動狀態(tài)，就可以抑制深n型阱的 帶電，結(jié)果也就可以防止柵極絕緣膜的絕緣破壞。
在構(gòu)成逆變器電路的pMIS的柵電極與nMIS的柵電極之間，可以將柵電極自身作
為配線而在形成柵電極的同時進(jìn)行接線，在此情況下，不需要通過配線步驟來進(jìn)行接線。如果構(gòu)成逆變器電路的pMIS及nMIS的柵電極在產(chǎn)品完成后仍處于浮動狀態(tài)，則 相應(yīng)的一對淺n型阱與淺p型阱之間將成為導(dǎo)通狀態(tài)，結(jié)果會導(dǎo)致功耗增大，因而欠佳。 因此，將處于浮動狀態(tài)的構(gòu)成逆變器電路的pMIS及nMIS的柵電極在多個配線步驟中 的任一步驟中連接到特定要素。但是，在連接時會損及帶電抑制效果，因此較理想的是 所述連接盡可能在之后的步驟中進(jìn)行。此時考慮到以下方面可以獲得更好的效果。
一般認(rèn)為，當(dāng)在層間絕緣膜上形成連接孔時，深n型阱中蓄積的正電荷大多會到達(dá) 淺p型阱及淺n型阱，并從形成有多個的連接孔流入。這些連接孔是每當(dāng)形成各層的層 間絕緣膜時，每次形成在大致相同的位置上，由此，任一配線層都能以低電阻而與淺p 型阱或者淺n型阱電性連接。但是，在最上層的配線上所形成的絕緣膜中，主要是使與 半導(dǎo)體裝置外部的連接部位開口 ，所以基本上不形成對淺p型阱或者淺n型阱的連接孔。 因此，即便沒有具有處于浮動狀態(tài)的pMIS及nMIS的柵電極的逆變器電路，深n型阱 也基本上不帶電。因此，構(gòu)成所述的逆變器電路的pMIS及nMIS的柵電極與特定部位 的連接較理想的是使用最上層的配線來進(jìn)行。但是，也可以視需要通過在最上層的配線 之前形成的配線來連接構(gòu)成逆變器電路的pMIS及nMIS的柵電極與特定部位，但效果 會稍差。特別是在最上層的配線之前形成的配線，當(dāng)該配線上所形成的連接孔的數(shù)量小 于該配線下層的配線上所形成的連接孔的數(shù)量時，如果通過該配線來連接構(gòu)成逆變器電 路的pMIS及nMIS的柵電極與特定部位，就可以獲得接近通過最上層的配線進(jìn)行連接 時的效果。
(1-2)防止形成在深阱內(nèi)且具有與基板相同導(dǎo)電性的淺阱帶電。 當(dāng)深n型阱內(nèi)的淺p型阱與p型基板連接時，即便不進(jìn)行特別的操作，電荷也會放 電，因此并無問題。但是，當(dāng)淺p型阱未與p型基板連接時，在配線步驟的較早階段構(gòu) 成以淺p型阱內(nèi)形成的nMIS為構(gòu)成要素的逆變器電路，并且將其柵電極維持為浮動狀 態(tài)。由此，與所述(1-1)防止深阱帶電的對策同樣地，形成有逆變器電路的一組淺n 型阱與p型阱成為導(dǎo)通狀態(tài)，因此流入淺p型阱的負(fù)電荷會經(jīng)由淺n型阱及深n型阱而 朝基板放電。
此處，設(shè)想了使用構(gòu)成逆變器電路的要素的一部分，但也可以不使用電路構(gòu)成要素，
而另外形成僅以防止深n型阱或者深n型阱內(nèi)的淺p型阱帶電為目的的逆變器電路。此
時，也可以在其他電路要素以外，另行形成構(gòu)成逆變器電路的淺n型阱及淺p型阱。無
論如何，如果在半導(dǎo)體裝置已完成的狀態(tài)下MIS的柵電極仍處于浮動狀態(tài)，則使用半導(dǎo)
體裝置時淺n型阱與淺p型阱之間會流動較大電流而功耗變大，因此欠佳。因此，與逆
變器電路是電路構(gòu)成要素的情況相同，較理想的是將柵電極連接到適當(dāng)?shù)牟课?，例如淺p型阱、淺n型阱或者基板。當(dāng)所述柵電極連接到淺p型阱、淺n型阱或者基板時柵電 位固定，因此不會有過度的電流流動，功耗只會略微增加。而且，也可以連接到除了這 些部位以外的部位，但是柵電極的電位會隨著電路動作而變動，從而會有過度的電流流 動，因此功耗會稍許增加。另外，以防止深n型阱或者淺p型阱帶電為目的而形成專用 的逆變器電路的方法，需要用于形成該逆變器電路的區(qū)域，因而存在半導(dǎo)體芯片變大的 缺點(diǎn)。另一方面，該方法具有布局上不會產(chǎn)生制約的優(yōu)點(diǎn)，特別是將淺ii型阱與淺p型 阱設(shè)為專用時，該優(yōu)點(diǎn)顯著。因此，可視需要來選擇是否形成專用的逆變器電路。
(2)第2方法阻斷從深阱、或者形成在深阱內(nèi)且具有與基板相同導(dǎo)電性的淺阱 經(jīng)由MIS的柵極絕緣膜到達(dá)基板或者具有基板電位的部位的配線路徑。
該第2方法在帶電顯著的制造步驟的期間，通過阻斷從深n型阱經(jīng)由MIS的柵極絕 緣膜到達(dá)基板或者具有基板電位的部位的電流路徑、或者從深n型阱內(nèi)的淺p型阱經(jīng)由 MIS的柵極絕緣膜到達(dá)基板或者具有基板電位的部位的電流路徑，來防止MIS的柵極絕 緣膜的絕緣破壞。當(dāng)?shù)竭_(dá)淺p型阱或者淺n型阱的連接孔形成得較多時，深ii型阱或者 深n型阱內(nèi)形成的淺p型阱的帶電顯著。因此，通過使用正上方的絕緣膜上形成的連接 孔的數(shù)量相對較少的配線層來連接深n型阱與基板或者具有基板電位的部位之間、或者 深n型阱內(nèi)形成的淺p型阱與基板或者具有基板電位的部位之間，可以使連接后的深n 型阱的帶電量或者深n型阱內(nèi)的淺p型阱的帶電量減少，從而可以防止MIS的柵極絕緣 膜的絕緣破壞。此時，與所述第l方法同樣，如果使用最上層的配線，則可以獲得良好 的結(jié)果。
(實(shí)施形態(tài)1)
使用圖9 圖12，對本實(shí)施形態(tài)1的具有三重阱構(gòu)造的半導(dǎo)體裝置進(jìn)行說明。此處 是說明針對正帶電實(shí)施第1方法的一例。圖9是表示本實(shí)施形態(tài)1的構(gòu)成所述圖1的聲 音圖像處理裝置的I/O (輸入輸出)電路部及邏輯電路部的一例的電路圖，圖10是本實(shí) 施形態(tài)1的包含構(gòu)成適用所述第1方法的逆變器電路的pMIS及nMIS的區(qū)域的主要部 分截面圖，圖11是用來說明本實(shí)施形態(tài)1的適用所述第1方法的逆變器電路的電路元 件的截面示意圖，圖12是用來說明本實(shí)施形態(tài)1的適用所述第1方法的MIS的電路元 件的截面示意圖。
如圖9所示，在邏輯電路部中，在p型基板1內(nèi)的彼此不同的區(qū)域中形成有深n型 阱200、 300。由于用于供給電源電壓的電路設(shè)計上的必要性，深n型阱200、 300并不 與基板1電性連接。另外，在邏輯電路部中除了這些深n型阱200、 300以外還形成有 多個深n型阱，但此處省略了圖示。在深ll型阱200內(nèi)，形成有在電路動作中并不起任何作用的逆變器電路INV1。在 深n型阱200內(nèi)的彼此不同的區(qū)域中形成有淺n型阱251與淺p型阱252,進(jìn)而在淺n 型阱251內(nèi)形成有pMIS254p,在淺p型阱252內(nèi)形成有nMIS254n。這些pMIS254p及 nMIS254n構(gòu)成逆變器電路INV1。逆變器電路INV1的pMIS254p的柵電極及nMIS254n 的柵電極使用第8層配線255 (M8)而與淺n型阱251內(nèi)形成的n型半導(dǎo)體區(qū)域連接。 用于構(gòu)成逆變器電路INV1的接線，除了pMIS254p的柵電極及nMIS254n的柵電極以夕卜， 其他是使用第1層配線來進(jìn)行。pMIS254p的柵電極與nMIS254n的柵電極之間的接線是 在形成柵電極的同時進(jìn)行。淺p型阱252通過第l層配線253 (Ml)而與基板1連接。
圖10表示了包含構(gòu)成逆變器電路INV1的pMIS254p及nMIS254n的區(qū)域的主要部 分截面圖。淺n型阱251內(nèi)形成的pMIS254p的柵電極例如是將添加有p型雜質(zhì)的多晶 硅膜503與硅化物層505層疊而成的構(gòu)造，淺p型阱252內(nèi)形成的nMIS254n的柵電極 例如是將添加有n型雜質(zhì)的多晶硅膜504與硅化物層505層疊而成的構(gòu)造，且pMIS254p 的柵電極與nMIS254n的柵電極通過硅化物層505而連接。而且，pMIS254p的柵電極 503及nMIS254n的柵電極504經(jīng)由第1層 第8層配線M1 M8而與淺n型阱251電 性連接。而且，淺p型阱252經(jīng)由第l層配線253 (Ml)而與基板1電性連接。
而且，在深n型阱200內(nèi)，形成有構(gòu)成在電路動作中起特定作用的逆變器電路的 pMIS203p及nMIS203n。逆變器電路的pMIS203p的柵電極及nMIS203n的柵電極使用 第3層配線2 (M3)而與深n型阱200外部的區(qū)域，例如I/O電路部上形成的pMIS103p 的漏極及nMIS103n的漏極連接。
而冃.，在深n型阱200內(nèi)的彼此不同的區(qū)域中，形成有淺ii型阱204及淺p型阱205， 淺p型阱205由于電路上的必要性而通過第1層配線206 (Ml)與基板1電性連接。淺 n型阱204及淺p型阱205中包含由pMIS207p及nMIS207n構(gòu)成的逆變器電路，目.形成 有多個逆變器電路，但其柵電極都是使用到第3層為止的配線中的任一條配線而與電路 的特定部分接線。因此，在形成第3層配線的步驟以后，對于淺p型阱205不能期望防 止深n型阱200帶電的功能。
在深n型阱300中，也形成有在電路動作中并不起任何作用的逆變器電路INV2。 在深n型阱300內(nèi)的彼此不同的區(qū)域中形成有淺n型阱351與淺p型阱352，進(jìn)而在淺 n型阱351中形成有pMIS354p，在淺p型阱352中形成有nMIS354n。由這些pMIS354p 及nMIS354n構(gòu)成逆變器電路INV2。逆變器電路INV2的pMIS354p的柵電極及nMIS354n 的柵電極使用第8層配線355 (M8)而與淺p型阱352內(nèi)形成的p型半導(dǎo)體區(qū)域連接。 用于構(gòu)成逆變器電路INV2的接線，除了pMIS354p的柵電極及nMIS354n的柵電極以外，
28其他是使用第1層配線來進(jìn)行。而且，pMIS354p的柵電極與nMIS354n的柵電極之間的 接線是在形成柵電極的同時進(jìn)行。淺p型阱352通過第l層配線353 (Ml)而與基板1 連接。
而月.，在深n型阱300內(nèi)形成的淺p型阱304中形成有nMIS308， nMIS308的柵電 極使用第3層配線311 (M3)而與由淺n型阱301內(nèi)形成的pMIS307p及淺p型阱302 內(nèi)形成的nMIS307n構(gòu)成的逆變器電路的輸出段連接。包含nMIS308的淺p型阱304由 于電路上的必要性而通過第1層配線305 (Ml)與基板1電性連接。在淺p型阱304中 包含以nMIS309n為構(gòu)成要素的逆變器電路，且形成有多個逆變器電路，但其柵電極都 是使用到第3層為止的配線中的任一條配線而與電路的特定部分連接。因此，在形成第 3層配線的步驟以后，對于淺p型阱304不能期望防止深n型阱300帶電的功能。
其次，使用圖11，對通過本實(shí)施形態(tài)1的第1方法所獲得的效果進(jìn)行說明。圖11 是對在形成于第3層配線上的層間絕緣膜上形成連接孔的步驟中，半導(dǎo)體裝置內(nèi)的深n 型阱200帶電的情況進(jìn)行說明的截面示意圖。
在該階段(在形成于第3層配線上的層間絕緣膜上形成連接孔的步驟)中，構(gòu)成逆 變器電路INV1的pMIS254p的柵電極及nMIS254n的柵電極處于浮動狀態(tài)，所以因等離 子體放電而流入深n型阱200的正電荷會經(jīng)由逆變器電路INVl及配線253 (Ml)而朝 基板1放電。因此，在由深n型阱200內(nèi)形成的pMIS203p及nMIS203n構(gòu)成的逆變器 電路中，不管其柵電極是否連接于基板1內(nèi)形成的nMIS103n的漏極，其柵極絕緣膜上 都不會產(chǎn)生電位差，所以不會產(chǎn)生絕緣破壞。另外，隨著淺n型阱101的帶電，有時漏 極的一部分會正帶電，此時，在構(gòu)成逆變器電路的pMIS203p及nMIS203n的柵極絕緣 膜上產(chǎn)生電位差。但是，由于淺n型阱101的面積較小所以帶電量較少，不會達(dá)到柵極 絕緣膜產(chǎn)生絕緣破壞的程度。對于其他電路構(gòu)成要素，也可以按相同方式抑制MIS的柵 極絕緣膜的絕緣破壞。在所述的圖11中，表示了在形成于第3層配線上的層間絕緣膜 上形成連接孔的步驟中的帶電狀態(tài)，但直到在形成于第7層配線上的層間絕緣膜上形成 連接孔的步驟為止，流入深n型阱200的電荷都會放電，所以可抑制MIS的柵極絕緣膜 的絕緣破壞。而且，在形成于第8層配線上的絕緣膜上形成連接孔的步驟中，深n型阱 200的帶電量較少，因此MIS的柵極絕緣膜不會產(chǎn)生絕緣破壞。
其次，使用圖12，對通過本實(shí)施形態(tài)1的第1方法所獲得的其他效果進(jìn)行說明。圖
12是對在形成于第3層配線上的層間絕緣膜上形成連接孔的步驟中，半導(dǎo)體裝置內(nèi)的深
n型阱300帶電的情況進(jìn)行說明的截面示意圖。
在該階段(在形成于第3層配線上的層間絕緣膜上形成連接孔的步驟)中，構(gòu)成逆
29變器電路INV2的pMIS354p的柵電極及nMIS354n的柵電極處于浮動狀態(tài)，所以因等離 子體放電而流入深n型阱300的正電荷會經(jīng)由逆變器電路INV2及配線353 (Ml)而朝 基板1放電。由此，可以防止位于深n型阱300內(nèi)的所有淺n型阱及淺p型阱帶電。因 此，在深n型阱300內(nèi)形成的nMIS308中，不管其柵電極是否連接于其他淺p型阱302 內(nèi)形成的nMIS307n的漏極，其柵極絕緣膜都不會產(chǎn)生電位差，所以不會產(chǎn)生絕緣破壞。 (實(shí)施形態(tài)2)
使用圖13，對本實(shí)施形態(tài)2的具有三重阱構(gòu)造的半導(dǎo)體裝置進(jìn)行說明。此處是說明 針對正帶電實(shí)施與所述實(shí)施形態(tài)1不同的第1方法的其他例。圖13是表示構(gòu)成所述圖1 的聲音圖像處理裝置的本實(shí)施形態(tài)2的I/O (輸入輸出)電路部及邏輯電路部的一例的 電路圖。
如圖13所示，在深n型阱200內(nèi)，并未形成所述實(shí)施形態(tài)1的半導(dǎo)體裝置中形成 的對于電路動作并無貢獻(xiàn)的由pMIS254p及nMIS254n構(gòu)成的逆變器電路INV1、內(nèi)包 pMIS254p的淺n型阱251以及內(nèi)包nMIS254n的淺p型阱252。取而代之的是通過第1 層配線206 (Ml)來進(jìn)行淺p型阱205與基板1的連接，并.目.通過最上層的第8層配線 209 (M8)來進(jìn)行由pMIS207p及nMIS207n構(gòu)成的逆變器電路INV3的柵電極與電路的 特定部分的連接，由此使逆變器電路INV3具有防止深n型阱200帶電的功能。
另一方面，在深n型阱300內(nèi)，并未形成所述實(shí)施形態(tài)1的半導(dǎo)體裝置中形成的對 于電路動作并無貢獻(xiàn)的由pMIS354p與nMIS354n構(gòu)成的逆變器電路INV2、內(nèi)包 pMIS354p的淺n型阱351以及內(nèi)包nMIS354n的淺p型阱352。取而代之的是通過第1 層配線305 (Ml)來進(jìn)行淺p型阱304與基板的連接，并且通過最上層的第8層配線313 (M8)來進(jìn)行由pMIS309p與nMIS309n構(gòu)成的逆變器電路INV4的柵電極與電路的特 定部分的連接。關(guān)于其他電路構(gòu)成等，與所述實(shí)施形態(tài)l相同。
其次，對通過本實(shí)施形態(tài)2所獲得的效果進(jìn)行說明。
在本實(shí)施形態(tài)2中，將由pMIS207p與nMIS207n構(gòu)成的逆變器電路INV3的柵電極
以及由pMIS309p與nMIS309n構(gòu)成的逆變器電路INV4的柵電極都維持為浮動狀態(tài)，直
到將要進(jìn)行最上層的第8層配線的形成步驟之前為止，并且，包含構(gòu)成逆變器電路INV3
的nMIS207n的淺p型阱205以及包含構(gòu)成逆變器電路INV4的nMIS309n的淺p型阱
304分別使用第l層配線206 (Ml)、 305 (Ml)而與基板1連接。由此，直到在形成于
第7層配線上的層間絕緣膜上形成連接孔的步驟為止，與所述實(shí)施形態(tài)l同樣地，流入
深n型阱200、 300的正電荷朝基板1放電。結(jié)果可以抑制構(gòu)成逆變器電路的pMIS203p
或者nMIS203n上產(chǎn)生的柵極絕緣膜的絕緣破壞、以及nMIS308上產(chǎn)生的柵極絕緣膜的絕緣破壞。
(實(shí)施形態(tài)3)
使用圖14及圖15，對本實(shí)施形態(tài)3的具有二重阱構(gòu)造的半導(dǎo)體裝置進(jìn)行說明。此 處說明的是針對正帶電實(shí)施與所述實(shí)施形態(tài)1及2不同的第1方法的其他例。圖14是 表示構(gòu)成所述圖1的聲音圖像處理裝置的本實(shí)施形態(tài)3的I/O (輸入輸出)電路部及邏 輯電路部的一例的電路圖，圖15是本實(shí)施形態(tài)3的包含構(gòu)成適用所述第1方法的逆變 器電路的pMIS及nMIS的區(qū)域的主要部分截面圖。
如圖14所示，構(gòu)成用來防止深n型阱200帶電的逆變器電路INVl的pMIS254p及 nMIS254n中，nMIS254n與所述實(shí)施形態(tài)1不同，其形成在基板1內(nèi)所形成的淺p型阱 252內(nèi)。而且，構(gòu)成用來防止深n型阱300帶電的逆變器電路INV2的pMIS354p及 nMIS354n中，nMIS354n與所述實(shí)施形態(tài)1不同，其形成在基板1內(nèi)所形成的淺p型阱 352內(nèi)。淺p型阱252、 352是形成在基板1內(nèi)，且自動與基板l電性連接，因此不需要 通過配線來進(jìn)行與基板1的連接。其他電路構(gòu)成等與所述實(shí)施形態(tài)1相同。
圖15表示包含構(gòu)成逆變器電路INV1的pMIS254p及nMIS254n的區(qū)域的主要部分 截面圖。淺n型阱251內(nèi)形成的pMIS254p的柵電極，例如是將添加有p型雜質(zhì)的多晶 硅膜503與硅化物層505層疊而成的構(gòu)造，淺p型阱252內(nèi)形成的nMIS254n的柵電極， 例如是將添加有n型雜質(zhì)的多晶硅膜504與硅化物層505層疊而成的構(gòu)造，pMIS254p 的柵電極與nMIS254n的柵電極通過硅化物層505而連接。而且，pMIS254p的柵電極及 nMIS254n的柵電極通過第1層 第8層配線M1 M8而與淺n型阱251電性連接。而 且，淺p型阱252形成在p型基板1內(nèi)，且與基板l電性連接。 (實(shí)施形態(tài)4)
使用圖16對本實(shí)施形態(tài)4的具有二重阱構(gòu)造的半導(dǎo)體裝置進(jìn)行說明。此處是說明 針對負(fù)帶電實(shí)施第1方法的一例。圖16是表示構(gòu)成所述圖1的聲音圖像處理裝置的本 實(shí)施形態(tài)4的電路的I/0 (輸入輸出)電路部及邏輯電路部的一例的電路圖。
如圖16所示，由于深n型阱200內(nèi)形成的淺p型阱202及深n型阱300內(nèi)形成的
淺p型阱302的面積較大，所以如果置于淺p型阱202、 302負(fù)帶電的狀況下，則其帶
電量會變多，容易產(chǎn)生MIS的絕緣破壞。因此，為了防止淺p型阱202、 302負(fù)帶電，
在深n型阱200內(nèi)形成由pMIS271p及nMIS271n構(gòu)成的逆變器電路INV5，并在深n型
阱300內(nèi)形成由pMIS371p及nMIS371n構(gòu)成的逆變器電路INV6。逆變器電路INV5中，
在對pMIS271p的柵電極與nMIS271n的柵電極進(jìn)行加工的同時進(jìn)行連接，并且將這些
柵電極與淺n型阱201通過最上層的第8層配線272 (M8)進(jìn)行連接。同樣地，逆變器電路INV6中，在對pMIS371p的柵電極與nMIS371n的柵電極進(jìn)行 加工的同時進(jìn)行連接，并且將這些柵電極與淺n型阱301通過最上層的第8層配線372 (M8)進(jìn)行連接。用來構(gòu)成逆變器電路的其他接線是通過第1層配線來進(jìn)行。其他電路 構(gòu)成等與所述實(shí)施形態(tài)3相同。
其次，對通過本實(shí)施形態(tài)4所獲得的效果進(jìn)行說明。
在本實(shí)施形態(tài)4中，將由pMIS271p及nMIS271n構(gòu)成的逆變器電路INV5的柵電極 維持為浮動狀態(tài)，直到將要進(jìn)行最上層的第8層配線的形成步驟之前為止，因此直到在 形成于第7層配線上的層間絕緣膜上形成連接孔的步驟為止，淺p型阱202與深n型阱 200之間經(jīng)由淺n型阱201而維持為導(dǎo)通狀態(tài)。結(jié)果，流入淺p型阱202的負(fù)電荷經(jīng)由 淺n型阱201及深n型阱200而朝基板1放電。同樣地，將由pMIS371p及nMIS371n 構(gòu)成的逆變器電路INV6的柵電極維持為浮動狀態(tài)，直到將要進(jìn)行最上層的第8層配線 的形成步驟之前為止，因此直到在形成于第7層配線上的層間絕緣膜上形成連接孔的步 驟為止，淺p型阱302與深n型阱300之間經(jīng)由淺n型阱301而維持為導(dǎo)通狀態(tài)。結(jié)果， 流入淺p型阱302的負(fù)電荷經(jīng)由淺n型阱301及深n型阱300而朝基板1放電。而且， 通過與所述實(shí)施形態(tài)3相同，深n型阱200、 300的正帶電也得到防止。由此，可以抑 制構(gòu)成逆變器電路的pMIS203p或者nMIS203n上產(chǎn)生的柵極絕緣膜的絕緣破壞、以及 nMIS308上產(chǎn)生的柵極絕緣膜的絕緣破壞。 (實(shí)施形態(tài)5)
使用圖17 圖19，對本實(shí)施形態(tài)5的具有三重阱構(gòu)造的半導(dǎo)體裝置進(jìn)行說明。此 處是說明針對正帶電實(shí)施第2方法的一例。圖17是表示構(gòu)成本實(shí)施形態(tài)5的所述圖1 的聲音圖像處理裝置的I/O (輸入輸出)電路部及邏輯電路部的一例的電路圖，圖18是 用來說明本實(shí)施形態(tài)5的適用所述第2方法的逆變器電路的電路元件的截面示意圖，圖 19是用來說明本實(shí)施形態(tài)5的適用所述第2方法的MIS的電路元件的截面示意圖。
如圖17所示，在深n型阱200中，與所述實(shí)施形態(tài)2同樣地，并未形成對于電路 動作無貢獻(xiàn)的由pMIS254p及nMIS254n構(gòu)成的逆變器電路INV1、內(nèi)包pMIS254p的淺 n型阱251以及內(nèi)包nMIS254n的淺p型阱252。代替防止帶電用逆變器龜路的形成，為 了即便在深n型阱200帶電的情況下也能防止對構(gòu)成逆變器電路的pMIS203p及 nMIS203n的柵極絕緣膜施加電壓，通過最上層的第8層配線3 (M8)來進(jìn)行構(gòu)成逆變 器電路的pMIS203p及nMIS203n的柵電極、與nMIS103n的漏極(淺p型阱102內(nèi)形成 的n型半導(dǎo)體區(qū)域)的連接。
在深n型阱300內(nèi)，也未形成對于電路動作無貢獻(xiàn)的由pMIS354p及nMIS354n構(gòu)成的逆變器電路INV2、內(nèi)包pMIS354p的淺n型阱351以及內(nèi)包nMIS354n的淺p型阱 352。而且，淺p型阱304與基板1的連接是通過最上層的第8層配線314 (M8)來進(jìn) 行。關(guān)于其他電路構(gòu)成等與所述實(shí)施形態(tài)1相同。
其次，使用圖18對通過本實(shí)施形態(tài)5的第2方法所獲得的效果進(jìn)行說明。圖18是 對在形成于第7層配線上的層間絕緣膜上形成連接孔的步驟中，半導(dǎo)體裝置因等離子體 放電而帶電的情況進(jìn)行說明的截面示意圖。
在一連串制造步驟中的該階段(在形成于第7層配線上的層間絕緣膜上形成連接孔 的步驟)中，構(gòu)成逆變器電路的pMIS203p的柵電極及nMIS203n的柵電極不與位于基 板1內(nèi)的nMIS103n的漏極連接，其柵極絕緣膜不會產(chǎn)生電位差，所以不會產(chǎn)生絕緣破 壞。在位于深n型阱200內(nèi)且必須與基板l連接的其他電路構(gòu)成要素中，也是使用第8 層配線進(jìn)行與基板1的接線，因此同樣可以抑制MIS的柵極絕緣膜的絕緣破壞。另外， 在形成于第7層配線上的層間絕緣膜上形成連接孔的步驟更前的步驟中，深n型阱200 與基板l之間也不接線，因此可以抑制MIS的柵極絕緣膜的絕緣破壞。而且，在形成于 第8層配線上的絕緣膜上形成連接孔的步驟中，深n型阱200的帶電量較少，所以MIS 的柵極絕緣膜不會產(chǎn)生絕緣破壞。
其次，使用圖19，對通過本實(shí)施形態(tài)5的第2方法所獲得的其他效果進(jìn)行說明。圖 19是對在形成于第7層配線上的層間絕緣膜上形成連接孔的步驟中，深n型阱300帶電 的情況進(jìn)行說明的截面示意圖。
在該階段(在形成于第7層配線上的層間絕緣膜上形成連接孔的步驟)中，淺P型 阱304也不與基板1連接，因此深n型阱300整體帶電，結(jié)果，nMIS308的柵極絕緣膜 不會產(chǎn)生電位差，從而不會產(chǎn)生絕緣破壞。在其他電路構(gòu)成要素中，也同樣可以抑制 MIS的柵極絕緣膜的絕緣破壞。另外，在形成于第7層配線上的層間絕緣膜上形成連接 孔的步驟更前的步驟中，淺p型阱304也與基板1絕緣，因此可以抑制MIS的柵極絕緣 膜的絕緣破壞。而且，與深n型阱200同樣地，在形成于第8層配線上的絕緣膜上形成 連接孔的步驟中，深n型阱300的帶電量較少，因此MIS的柵極絕緣膜不會產(chǎn)生絕緣破 壞。
另外，本實(shí)施形態(tài)5中，例示了對于由pMIS203p及nMIS203n構(gòu)成的逆變器電路 的柵電極與nMIS103n的漏極的連接適用第2方法的情況、以及對于形成有nMIS308的 淺p型阱304與基板1的連接適用第2方法的情況，但是并不限定于此。 (實(shí)施形態(tài)6)
使用圖20，對本實(shí)施形態(tài)6的具有三重阱構(gòu)造的半導(dǎo)體裝置進(jìn)行說明。此處是說明針對正帶電實(shí)施與所述實(shí)施形態(tài)1、 2及3不同的第l方法的其他例。圖20是表示構(gòu)成 所述圖1的聲音圖像處理裝置的本實(shí)施形態(tài)6的I/O (輸入輸出)電路部及邏輯電路部 的一例的電路圖。
如圖20所示，構(gòu)成用來防止深n型阱200帶電的逆變器電路INV1的pMIS254p及 nMIS254n中，形成有nMIS254n的淺p型阱252與所述實(shí)施形態(tài)1不同，其通過第1 層配線256(Ml)而與淺p型阱205電性連接。淺p型阱205是通過第1層配線206(Ml) 而與基板l連接，因此淺p型阱252經(jīng)由淺p型阱205而間接地與基板l連接。
而且，構(gòu)成用來防止深n型阱300帶電的逆變器電路INV2的pMIS354p及nMIS354n 中，形成有nMIS354n的淺p型阱352與所述實(shí)施形態(tài)1不同，其通過第1層配線356 (Ml)而與淺p型阱304電性連接。淺p型阱304是通過第1層配線305 (Ml)而與 基板1連接，因此淺p型阱352是經(jīng)由淺p型阱304而間接地與基板l連接。關(guān)于其他 電路構(gòu)成等與所述實(shí)施形態(tài)1相同。 (實(shí)施形態(tài)7)
對本實(shí)施形態(tài)7的具有二重阱構(gòu)造的半導(dǎo)體裝置進(jìn)行說明。在所述實(shí)施形態(tài)1、 3 或者6中，例如使用逆變器電路INV1，使因等離子體放電而流入深n型阱200、淺n 型阱201或者淺p型阱202中的正電荷朝基板1放電，且例如使用逆變器電路INV2， 使因等離子體放電而流入深n型阱300中的正電荷朝基板1放電，但本實(shí)施形態(tài)7中對 不使用逆變器電路而能夠獲得與所述實(shí)施形態(tài)1、 3或者6同樣的效果的帶電應(yīng)對電路 進(jìn)行說明。以下，對帶電應(yīng)對電路的第1例 第13例進(jìn)行說明，這些例子是對代表性 的電路構(gòu)成進(jìn)行說明，當(dāng)然在不脫離其主旨的范圍內(nèi)可以實(shí)施各種變更。
對本實(shí)施形態(tài)7的第1例的帶電應(yīng)對電路進(jìn)行說明。圖21表示第1例的帶電應(yīng)對 電路的截面示意圖。在深n型阱200內(nèi)的彼此不同的區(qū)域中形成有淺n型阱281與淺p 型阱282，在淺n型阱281內(nèi)的彼此不同的區(qū)域中形成有n型半導(dǎo)體區(qū)域284n與p型半 導(dǎo)體區(qū)域284p，.目.在淺p型阱282內(nèi)形成有nMIS285n。進(jìn)而，nMIS285n的柵電極與淺 n型阱281內(nèi)形成的p型半導(dǎo)體區(qū)域284p通過配線283a而接線，nMIS285n的漏極與淺 n型阱281內(nèi)形成的n型半導(dǎo)體區(qū)域284n通過配線283b而接線，nMIS285n的源極通過 配線283c并經(jīng)由淺p型阱282內(nèi)形成的p型半導(dǎo)體區(qū)域286而連接到接地電位GND。 對于這些配線283a、 283b、 283c使用第1層配線。第1例的帶電應(yīng)對電路是由這些形 成于淺n型阱281內(nèi)的n型半導(dǎo)體區(qū)域284n與p型半導(dǎo)體區(qū)域284p、以及淺p型阱282 內(nèi)形成的nMIS285n等構(gòu)成，在半導(dǎo)體裝置的電路動作中不起任何作用。
例如在制造步驟中，當(dāng)因等離子體放電而導(dǎo)致深n型阱200及淺n型阱281中蓄積有較多的正電荷時，通過pn結(jié)電容來使p型半導(dǎo)體區(qū)域284p的電位與淺n型阱281的 電位大致相等。由此，當(dāng)對nMIS285n的柵電極施加大于閾值電壓的電位時，nMIS285n 成為導(dǎo)通狀態(tài)，流入深n型阱200及淺n型阱281中的正電荷經(jīng)由配線283b、 nMIS285n 的通道、配線283c及p型半導(dǎo)體區(qū)域286而朝接地電位GND放電。
對本實(shí)施形態(tài)7的第2例的帶電應(yīng)對電路進(jìn)行說明。圖22表示第2例的帶電應(yīng)對 電路的截面示意圖。第2例的帶電應(yīng)對電路具有與所述第1例的帶電應(yīng)對電路同樣的電 路構(gòu)成，但是與所述第l例的帶電應(yīng)對電路的不同點(diǎn)在于，淺n型阱281內(nèi)形成的p型 半導(dǎo)體區(qū)域284p與淺p型阱282內(nèi)形成的p型半導(dǎo)體區(qū)域286是通過配線287來進(jìn)行 接線，該配線287是在有可能會因等離子體放電而導(dǎo)致柵極絕緣膜產(chǎn)生絕緣破壞的步驟 更后的步驟中所形成的。該接線較理想的是通過最上層的配線來進(jìn)行。這樣，通過將p 型半導(dǎo)體區(qū)域284p固定為接地電位GND，而在半導(dǎo)體裝置的電路動作時使nMIS285n 始終為斷開狀態(tài)，從而不會造成nMIS285n向其他電路漏電等不良影響。
對本實(shí)施形態(tài)7的第3例的帶電應(yīng)對電路進(jìn)行說明。第3例的帶電應(yīng)對電路例如具 有與所述第1例或者第2例的帶電應(yīng)對電路同樣的電路構(gòu)成，并且將nMIS285n的柵極 絕緣膜的厚度設(shè)為10 nm以上的厚度。例如也可以與I/0 (輸入輸出)電路部上形成的 MISFET的柵極絕緣膜的厚度相同。通過使nMIS285n的柵極絕緣膜形成得較厚，從而 可以減少漏電而使其可靠地進(jìn)行動作。
對本實(shí)施形態(tài)7的第4例的帶電應(yīng)對電路進(jìn)行說明。圖23 (a)及圖23 (b)分別 表示第4例的帶電應(yīng)對電路的平面示意圖及截面示意圖。第4例的帶電應(yīng)對電路具有與 所述第1例的帶電應(yīng)對電路同樣的電路構(gòu)成，但與所述第1例的帶電應(yīng)對電路的不同點(diǎn) 在于，接線不使用配線283a、 283b、 283c，而是使用由與共用接點(diǎn)及柵電極為同一層的 導(dǎo)體膜(例如多晶硅膜與硅化物層的層疊膜)構(gòu)成的配線。
艮卩，nMIS285n的柵電極與淺n型阱281內(nèi)形成的p型半導(dǎo)體區(qū)域284p通過埋入跨
及兩者而形成的連接孔CNT內(nèi)部的插塞電極PLG來進(jìn)行接線。而且，nMIS285n的漏極
與淺n型阱281內(nèi)形成的n型半導(dǎo)體區(qū)域284n，是在兩者之間形成由與柵電極為同一層
的導(dǎo)體膜構(gòu)成的配線288a,并通過埋入跨及該配線288a與nMIS285n的漏極而形成的
連接孔CNT內(nèi)部的插塞電極PLG以及埋入跨及該配線288a與n型半導(dǎo)體區(qū)域284n而
形成的連接孔CNT內(nèi)部的插塞電極PLG來進(jìn)行接線。而且，nMIS285n的源極與淺p
型阱282內(nèi)形成的p型半導(dǎo)體區(qū)域286，是在兩者之間形成由與柵電極為同一層的導(dǎo)體
膜構(gòu)成的配線288b,并通過埋入跨及該配線288b與nMIS285n的源極而形成的連接孔
CNT內(nèi)部的插塞電極PLG以及埋入跨及該配線288b與p型半導(dǎo)體區(qū)域286而形成的連接孔CNT內(nèi)部的插塞電極PLG來進(jìn)行接線。
這樣，例如即便在第1層配線中擔(dān)心因等離子體放電引起的帶電的情況下，由于帶 電應(yīng)對電路中并未使用由第1層配線構(gòu)成的配線283a、 283b、 283c,所以可以防止帶電。
對本實(shí)施形態(tài)7的第5例的帶電應(yīng)對電路進(jìn)行說明。圖24表示第5例的帶電應(yīng)對 電路的截面示意圖。第5例的帶電應(yīng)對電路具有與所述第1例的帶電應(yīng)對電路同樣的電 路構(gòu)成，但與所述第1例的帶電應(yīng)對電路的不同點(diǎn)在于，使用淺n型阱281上形成的電 容元件CE來代替p型半導(dǎo)體區(qū)域284p。與所述第l例的帶電應(yīng)對電路同樣，例如在制 造步驟中，當(dāng)因等離子體放電導(dǎo)致深n型阱200及n型阱281中蓄積有較多正電荷時， 利用電容元件CE的柵電容，使電容元件CE的柵極的電位與n型阱281的電位大致相 等。由此，當(dāng)對nMIS285n的柵電極施加大于閾值電壓的電位時，nMIS285n成為導(dǎo)通狀 態(tài)，流入深n型阱200及淺n型阱281中的正電荷會經(jīng)由配線283b、 nMIS285n的通道、 配線283c及p型半導(dǎo)體區(qū)域286而朝接地電位GND放電。電容元件CE可以由淺n型 阱281、與nMIS285n的柵極絕緣膜為同一層的絕緣膜、以及與nMIS285n的柵電極為同 一層的導(dǎo)體膜構(gòu)成。
對本實(shí)施形態(tài)7的第6例的帶電應(yīng)對電路進(jìn)行說明。圖25表示第6例的帶電應(yīng)對 電路的截面示意圖。第6例的帶電應(yīng)對電路具有與所述第5例的帶電應(yīng)對電路同樣的電 路構(gòu)成，但與所述第5例的帶電應(yīng)對電路的不同點(diǎn)在于，淺n型阱281上形成的電容元 件CE的柵極與淺p型阱282內(nèi)形成的p型半導(dǎo)體區(qū)域286通過配線287來進(jìn)行接線， 該配線287是在有可能會因等離子體放電而導(dǎo)致柵極絕緣膜產(chǎn)生絕緣破壞的步驟更后的 步驟中形成的。該接線較理想的是通過最上層的配線來進(jìn)行。這樣，通過將電容元件 CE的柵極固定為接地電位GND,而在電路動作時使nMIS285n始終為斷開狀態(tài)，從而 不會造成nMIS285n向其他電路漏電等不良影響。
對本實(shí)施形態(tài)7的第7例的帶電應(yīng)對電路進(jìn)行說明。圖26 (a)及圖26 (b)分別 表示第7例的帶電應(yīng)對電路的截面示意圖及等效電路圖。第7例的帶電應(yīng)對電路具有與 所述第5例的帶電應(yīng)對電路同樣的電路構(gòu)成，但與所述第5例的帶電應(yīng)對電路的不同點(diǎn) 在于，電容元件CE的柵電容Cc相對于nMIS285n的柵電容Cg而設(shè)定得充分大'且 nMIS285n的輸入電位(對柵電極施加的電位)相對于淺n型阱281的電位(V (NW)) 可以通過耦合來追隨。
當(dāng)電容元件CE的柵電容Cc小于nMIS285n的柵電容Cg時(Cc《Cg)，將電容元 件CE的柵極與nMIS285n的柵電極接線的配線283a的電壓(V (node_x))接近接地電 位GND。相對于此，當(dāng)電容元件CE的柵電容Cc大于nMIS285n的柵電容Cg時(Cc》Cg)，
36電容元件CE的柵極的電位與n型阱281的電位(V (NW))大致相等，淺n型阱281 的電位(V (NW))經(jīng)由配線283a而施加到nMIS285n的柵電極上。由此，nMIS285n 容易成為導(dǎo)通狀態(tài)，從而使流入深n型阱200及淺n型阱281中的正電荷經(jīng)由配線283b、 nMIS285n的通道、配線283c及p型半導(dǎo)體區(qū)域286而朝接地電位GND放電。
對本實(shí)施形態(tài)7的第8例的帶電應(yīng)對電路進(jìn)行說明。圖27 (a)及圖27 (b)分別 表示第8例的帶電應(yīng)對電路的截面示意圖及等效電路圖。第8例的帶電應(yīng)對電路具有與 所述第5例的帶電應(yīng)對電路同樣的電路構(gòu)成，但與所述第5例的帶電應(yīng)對電路的不同點(diǎn) 在于，為了補(bǔ)充因與電容元件CE相向的淺n型阱281內(nèi)形成的耗盡層289而減少的電 容元件CE的柵電容Cc,而設(shè)計了將該減少量考慮在內(nèi)的電容元件CE。
B卩，當(dāng)在與電容元件CE相向的淺n型阱281內(nèi)形成耗盡層289時，因?yàn)楹谋M層289 的電容Cx串聯(lián)連接于電容元件CE的柵電容Cc，所以實(shí)際的電容元件CE的柵電容小 于根據(jù)電容元件CE的設(shè)計尺寸而獲得的柵電容Cc。因此，進(jìn)行預(yù)先將因耗盡層289的 形成而導(dǎo)致的電容元件CE的柵電容Cc的減少量考慮在內(nèi)的電容元件CE的設(shè)計。
對本實(shí)施形態(tài)7的第9例的帶電應(yīng)對電路進(jìn)行說明。圖28 (a)及圖28 (b)分別 表示第9例的帶電應(yīng)對電路的截面示意圖及等效電路圖。而且，29 (a)及圖29 (b)分 別表示第9例的帶電應(yīng)對電路的變形例的截面示意圖及等效電路圖。第9例的帶電應(yīng)對 電路具有與所述第5例的帶電應(yīng)對電路同樣的電路構(gòu)成，但與所述第5例的帶電應(yīng)對電 路的不同點(diǎn)在于，為了防止因與電容元件CE相向的淺n型阱281內(nèi)形成的耗盡層導(dǎo)致 電容元件CE的柵電容Cc減少，而在淺n型阱281的與電容元件CE相向的位置上形成 通道(反轉(zhuǎn)層)。圖28表示在電容元件CE的柵極的單側(cè)側(cè)面下的n型阱281內(nèi)形成有 p型半導(dǎo)體區(qū)域290的帶電應(yīng)對電路。圖29表示在電容元件CE的柵極的兩側(cè)側(cè)面下的 n型阱281內(nèi)形成有p型半導(dǎo)體區(qū)域290的帶電應(yīng)對電路。
艮卩，當(dāng)在與電容元件CE相向的淺n型阱281內(nèi)形成耗盡層時，因?yàn)楹谋M層的電容 串聯(lián)連接于電容元件CE的柵電容Cc，所以難以獲得具有相對于nMIS285n的柵電容Cg 為充分大的柵電容Cc的電容元件CE。因此，為了防止所述耗盡層的形成，預(yù)先在淺n 型阱281的與電容元件CE相向的位置上形成通道(反轉(zhuǎn)層)，從而防止因耗盡層的形成 而導(dǎo)致的電容元件CE的柵電容Cc的減少。
對本實(shí)施形態(tài)7的第IO例的帶電應(yīng)對電路進(jìn)行說明。圖30 (a)及圖30 (b)分別 表示第IO例的帶電應(yīng)對電路的截面示意圖及等效電路圖。第IO例的帶電應(yīng)對電路具有 與所述第1例的帶電應(yīng)對電路同樣的電路構(gòu)成，但與所述第1例的帶電應(yīng)對電路的不同 點(diǎn)在于，p型半導(dǎo)體區(qū)域284p的結(jié)電容Cj相對于nMIS285n的柵電容Cg而設(shè)計得充分大，且nMIS285n的輸入電位(對柵電極施加的電位)相對于淺n型阱281的電位(V (NW))可以通過耦合來追隨。
當(dāng)p型半導(dǎo)體區(qū)域284p的結(jié)電容Cj大于nMIS285n的柵電容Cg時(Cj》Cg),電 容元件CE的柵極的電位與n型阱281的電位(V(NW))大致相等，淺n型阱281的 電位(V (NW))經(jīng)由配線283a而被施加到nMIS285n的柵電極。由此，nMIS285n容 易成為導(dǎo)通狀態(tài)，從而使流入深n型阱200及淺n型阱281中的正電荷經(jīng)由配線283b、 nMIS285n的通道、配線283c及p型半導(dǎo)體區(qū)域286而朝接地電位GND放電。
對本實(shí)施形態(tài)7的第11例的帶電應(yīng)對電路進(jìn)行說明。圖31表示第11例的帶電應(yīng) 對電路的截面示意圖。第11例的帶電應(yīng)對電路是在深n型阱200內(nèi)的彼此不同的區(qū)域 中形成有淺n型阱281與淺p型阱282，并在淺p型阱282內(nèi)形成有nMIS285n,但在淺 n型阱281內(nèi)僅形成有n型半導(dǎo)體區(qū)域284n。而且，nMIS285n的漏極與淺n型阱281 內(nèi)形成的n型半導(dǎo)體區(qū)域284n通過配線283b而接線，nMIS285n的源極通過配線283c 并經(jīng)由淺p型阱282內(nèi)形成的p型半導(dǎo)體區(qū)域286而連接到接地電位GND,在nMIS285n 的柵電極上連接有浮動狀態(tài)的配線291。
當(dāng)nMIS285n根據(jù)浮動狀態(tài)的配線291的中間電位而成為導(dǎo)通狀態(tài)時，流入深n型 阱200及淺n型阱281中的正電荷會經(jīng)由配線283b、 nMIS285n的通道、配線283c及p 型半導(dǎo)體區(qū)域286而朝接地電位GND放電。配線291在有可能會因等離子體放電而導(dǎo) 致柵極絕緣膜產(chǎn)生絕緣破壞的步驟更后的步驟中，施加nMlS285n成為斷開狀態(tài)的電位， 從而不會造成nMIS285n向其他電路漏電等不良影響。
對本實(shí)施形態(tài)7的第12例的帶電應(yīng)對電路進(jìn)行說明。圖32表示第12例的帶電應(yīng) 對電路的截面示意圖。第12例的帶電應(yīng)對電路具有與所述第11例的帶電應(yīng)對電路同樣 的電路構(gòu)成，但與所述第11例的帶電應(yīng)對電路的不同點(diǎn)在于，nMIS285n的柵電極與淺 p型阱282內(nèi)形成的p型半導(dǎo)體區(qū)域286是通過配線292來進(jìn)行接線，該配線292是在 有可能會因等離子體放電而導(dǎo)致柵極絕緣膜產(chǎn)生絕緣破壞的步驟更后的步驟中形成的。 該接線較理想的是通過最上層的配線來進(jìn)行。這樣，通過將nMIS285n的柵電極固定為 接地電位GND,而在半導(dǎo)體裝置的電路動作時使nMIS285n始終為斷開狀態(tài)，從而不會 造成nMIS285n向其他電路漏電等不良影響。
對本實(shí)施形態(tài)7的第13例的帶電應(yīng)對電路進(jìn)行說明。所述第l例 第12例的帶電 應(yīng)對電路是以深n型阱200內(nèi)產(chǎn)生的帶電為對象的應(yīng)對電路，但是以深p型阱內(nèi)產(chǎn)生的 帶電為對象的應(yīng)對電路也可以通過將極性反轉(zhuǎn)而同樣地形成。即，所述第1例 第12 例的帶電應(yīng)對電路中，是在深p型阱200內(nèi)的彼此不同的區(qū)域中形成淺n型阱281與淺p型阱282，在淺p型阱282內(nèi)形成消除阱間電位差的nMIS285n,并將淺n型阱281作 為帶電應(yīng)對用阱，但在第13例的帶電應(yīng)對電路中，是在深n型阱內(nèi)的彼此不同的區(qū)域 中形成淺p型阱與淺n型阱，在淺n型阱內(nèi)形成消除阱間龜位差的pMIS,并將淺p型 阱作為帶電應(yīng)對用阱。
另外，在說明所述第1不良產(chǎn)生機(jī)構(gòu)時，記載了 "由基板1上形成的淺n型阱101 內(nèi)形成的pMIS(未圖示)與淺p型阱102內(nèi)形成的nMIS(未圖示)構(gòu)成的逆變器電路"， 具體而言是指如下所述的逆變器電路。
圖33表示所述逆變器電路的截面示意圖。在基板1的彼此不同的區(qū)域中形成有淺n 型阱101與淺p型阱102，進(jìn)而在淺n型阱101內(nèi)形成有pMIS，在淺p型阱102內(nèi)形成 有nMIS。由這些pMIS及nMIS形成逆變器電路，pMIS的柵電極與nMIS的柵電極彼此 接線并處于浮動狀態(tài)。
以上，根據(jù)實(shí)施形態(tài)具體說明了由本發(fā)明者所研發(fā)的發(fā)明，但是本發(fā)明并不限定于 所述實(shí)施形態(tài)，在不脫離其主旨的范圍內(nèi)當(dāng)然可以實(shí)施各種變更。
本發(fā)明可適用于例如通用SOC產(chǎn)品所采用的具有三重阱構(gòu)造的半導(dǎo)體裝置中所應(yīng) 用的有效技術(shù)。
權(quán)利要求
1. 一種半導(dǎo)體裝置，其特征在于包括第1導(dǎo)電型的基板；與第1導(dǎo)電型不同的第2導(dǎo)電型的深阱，形成在所述基板內(nèi)；第1導(dǎo)電型的第1淺阱及第2導(dǎo)電型的第2淺阱，形成在所述深阱內(nèi)的彼此不同的區(qū)域中；以及逆變器電路，由形成在所述第1淺阱內(nèi)的第2導(dǎo)電型的第2場效應(yīng)晶體管及形成在所述第2淺阱內(nèi)的第1導(dǎo)電型的第1場效應(yīng)晶體管構(gòu)成，所述第1場效應(yīng)晶體管的第1柵電極及所述第2場效應(yīng)晶體管的第2柵電極使用第1配線而直接或者間接地與所述基板、具有基板電位的部位、所述深阱、第1導(dǎo)電型的淺阱、第2導(dǎo)電型的淺阱或者電路動作上的特定部位接線，所述第1淺阱使用所述第1配線更下層的第2配線而直接或者間接地與所述基板或者具有基板電位的部位接線，所述第1配線正上方的絕緣膜上所形成的連接孔的數(shù)量，與所述第1配線更下層的配線正上方的絕緣膜上所形成的連接孔的數(shù)量相比較少。
2. 根據(jù)權(quán)利要求l所述的半導(dǎo)體裝置，其特征在于，所述第1配線是最上層的配線。
3. 根據(jù)權(quán)利要求l所述的半導(dǎo)體裝置，其特征在于，所述第2配線是第1層配線。
4. 根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，所述深阱不與所述基板接線。
5. 根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，所述第1場效應(yīng)晶體管的第1柵 電極與所述第2場效應(yīng)晶體管的第2柵電極通過共同構(gòu)成所述第1及第2柵電極的 同一層的導(dǎo)電性材料而連接。
6. 根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，所述第1場效應(yīng)晶體管的第1柵 電極包含第1導(dǎo)電型的硅膜及硅化物層的層疊膜，所述第2場效應(yīng)晶體管的第2柵 電極包含第2導(dǎo)電型的硅膜及與所述硅化物層為同一層的硅化物層的層疊膜，所述 第1場效應(yīng)晶體管的第1柵電極與所述第2場效應(yīng)晶體管的第2柵電極通過所述硅 化物層而連接。
7. 根據(jù)權(quán)利要求l所述的半導(dǎo)體裝置，其特征在于，所述逆變器電路對于電路動作并 無貢獻(xiàn)。
8. 根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，流入所述深阱或者所述第2淺阱 的電荷經(jīng)由所述第1淺阱及所述第2配線而朝所述基板或者具有基板電位的部位放 電。
9. 一種半導(dǎo)體裝置，其特征在于包括第l導(dǎo)電型的基板；與第1導(dǎo)電型不同的第2導(dǎo)電型的深阱，形成在所述基板內(nèi)第1導(dǎo)電型的第1淺阱，形成在所述基板內(nèi)的所述深阱以外的區(qū)域中；第2導(dǎo)電型的第2淺阱，形成在所述深阱內(nèi)；以及逆變器電路，由形成在所述第l淺阱內(nèi)的第2導(dǎo)電型的第2場效應(yīng)晶體管及形 成在所述第2淺阱內(nèi)的第1導(dǎo)電型的第1場效應(yīng)晶體管構(gòu)成，所述第1場效應(yīng)晶體管的第1柵電極及所述第2場效應(yīng)晶體管的第2柵電極使 用第1配線而直接或者間接地與所述基板、具有基板電位的部位、所述深阱、第l 導(dǎo)電型的淺阱、第2導(dǎo)電型的淺阱或者電路動作上的特定部位接線，.所述第1配線正上方的絕緣膜上所形成的連接孔的數(shù)量，與所述第1配線更下 層的配線正上方的絕緣膜上所形成的連接孔的數(shù)量相比較少。
10. 根據(jù)權(quán)利要求9所述的半導(dǎo)體裝置，其特征在于，所述第1配線是最上層的配線。
11. 根據(jù)權(quán)利要求9所述的半導(dǎo)體裝置，其特征在于，所述深阱不與所述基板接線。
12. 根據(jù)權(quán)利要求9所述的半導(dǎo)體裝置，其特征在于，所述第1場效應(yīng)晶體管的第1柵 電極與所述第2場效應(yīng)晶體管的第2柵電極通過共同構(gòu)成所述第1及第2柵電極的 同一層的導(dǎo)電性材料而連接。
13. 根據(jù)權(quán)利要求9所述的半導(dǎo)體裝置，其特征在于，所述第1場效應(yīng)晶體管的第1柵 電極包含第1導(dǎo)電型的硅膜及硅化物層的層疊膜，所述第2場效應(yīng)晶體管的第2柵 電極包含第2導(dǎo)電型的硅膜及與所述硅化物層為同一層的硅化物層的層疊膜，所述第1場效應(yīng)晶體管的第1柵電極與所述第2場效應(yīng)晶體管的第2柵電極通過所述硅 化物層而連接。
14. 根據(jù)權(quán)利要求9所述的半導(dǎo)體裝置，其特征在于，所述逆變器電路對于電路動作并 無貢獻(xiàn)。
15. 根據(jù)權(quán)利要求9所述的半導(dǎo)體裝置，其特征在于，流入所述深阱或者所述第2淺阱 的電荷經(jīng)由所述第1淺阱而朝所述基板放電。
16. —種半導(dǎo)體裝置，其特征在于包括第1導(dǎo)電型的基板；與第1導(dǎo)電型不同的第2導(dǎo)電型的深阱，形成在所述基板內(nèi)； 第2導(dǎo)電型的第2淺阱，形成在所述深阱內(nèi)；第l導(dǎo)電型的第l淺阱，形成在所述深阱內(nèi)的所述第2淺阱以外的區(qū)域中，且 與1個或多個具有基板電位的部位、所述深阱及1個或多個第2導(dǎo)電型的淺阱均不 連接；以及逆變器電路，由形成在所述第1淺阱內(nèi)的第2導(dǎo)電型的第2場效應(yīng)晶體管及形 成在所述第2淺阱內(nèi)的第1導(dǎo)電型的第l場效應(yīng)晶體管構(gòu)成，所述第1場效應(yīng)晶體管的第1柵電極及所述第2場效應(yīng)晶體管的第2柵電極使 用第1配線而直接或者間接地與所述基板、所述1個或多個具有基板電位的部位、 所述深阱、第1導(dǎo)電型的淺阱、所述1個或多個第2導(dǎo)電型的淺阱或者電路動作上 的特定部位接線，所述第1配線正上方的絕緣膜上所形成的連接孔的數(shù)量，與所述第1配線更下 層的配線正上方的絕緣膜上所形成的連接孔的數(shù)量相比較少。
17. 根據(jù)權(quán)利要求16所述的半導(dǎo)體裝置，其特征在于，所述第1配線是最上層的配線。
18. 根據(jù)權(quán)利要求16所述的半導(dǎo)體裝置，其特征在于，所述第1場效應(yīng)晶體管的第1 柵電極與所述第2場效應(yīng)晶體管的第2柵電極通過共同構(gòu)成所述第1及第2柵電極 的同一層的導(dǎo)電性材料而連接。
19. 根據(jù)權(quán)利要求16所述的半導(dǎo)體裝置，其特征在于，所述第1場效應(yīng)晶體管的第1 柵電極包含第1導(dǎo)電型的硅膜及硅化物層的層疊膜，所述第2場效應(yīng)晶體管的第2 柵電極包含第2導(dǎo)電型的硅膜及與所述硅化物層為同一層的硅化物層的層疊膜，所 述第1場效應(yīng)晶體管的第1柵電極與所述第2場效應(yīng)晶體管的第2柵電極通過所述 硅化物層而連接。
20. 根據(jù)權(quán)利要求16所述的半導(dǎo)體裝置，其特征在于，所述逆變器電路對于電路動作 并無貢獻(xiàn)。
21. 根據(jù)權(quán)利要求16所述的半導(dǎo)體裝置，其特征在于，流入所述第1淺阱的電荷經(jīng)由 所述第2淺阱及所述深阱而朝所述基板放電。
22. —種半導(dǎo)體裝置，其特征在于包括第1導(dǎo)電型的基板；與第1導(dǎo)電型不同的第2導(dǎo)電型的深阱，形成在所述基板內(nèi)； 第1導(dǎo)電型的第1淺阱及第2導(dǎo)電型的第2淺阱，形成在所述深阱內(nèi)的彼此不 同的區(qū)域中；以及逆變器電路，由形成在所述第1淺阱內(nèi)的第2導(dǎo)電型的第2場效應(yīng)晶體管及形 成在所述第2淺阱內(nèi)的第1導(dǎo)電型的第1場效應(yīng)晶體管構(gòu)成，所述第1場效應(yīng)晶體管的柵電極及所述第2場效應(yīng)晶體管的柵電極使用第1配 線而直接或者間接地與基板、具有基板電位的部位或者具有電源電位的部位接線，所述第1配線正上方的絕緣膜上所形成的連接孔的數(shù)量，與所述第1配線更下 層的配線正上方的絕緣膜上所形成的連接孔的數(shù)量相比較少。
23. —種半導(dǎo)體裝置，其特征在于包括第l導(dǎo)電型的基板；與第1導(dǎo)電型不同的第2導(dǎo)電型的深阱，形成在所述基板內(nèi)；以及 第1導(dǎo)電型的第1淺阱及第2導(dǎo)電型的第2淺阱，形成在所述深阱內(nèi)， 所述深阱、所述第1淺阱及所述第2淺阱中的至少一個使用第1配線而直接或 者間接地與所述基板或者具有基板電位的部位接線，所述第1配線正上方的絕緣膜上所形成的連接孔的數(shù)量，與所述第1配線更下層的配線正上方的絕緣膜上所形成的連接孔的數(shù)量相比較少。
24. 根據(jù)權(quán)利要求22或23所述的半導(dǎo)體裝置，其特征在于，所述第l配線是最上層的 配線。
25. —種半導(dǎo)體裝置，其特征在于包括第1導(dǎo)電型的基板；與第l導(dǎo)電型不同的第2導(dǎo)電型的深阱，形成在所述基板內(nèi)；以及第1導(dǎo)電型的第1淺阱及第2導(dǎo)電型的第2淺阱，形成在所述深阱內(nèi)的彼此不 同的區(qū)域中，所述第2淺阱內(nèi)的部位與所述基板或者具有基板電位的阱內(nèi)的部位之間通過 第1配線而直接或者間接地連接，所述第1配線正上方的絕緣膜上所形成的連接孔的數(shù)量，與所述第1配線更下 層的配線正上方的絕緣膜上所形成的連接孔的數(shù)量相比較少。
26. —種半導(dǎo)體裝置，其特征在于包括第1導(dǎo)電型的基板；與第1導(dǎo)電型不同的第2導(dǎo)電型的深阱，形成在所述基板內(nèi)； 第2導(dǎo)電型的第2淺阱，形成在所述深阱內(nèi)；以及第l導(dǎo)電型的第l淺阱，形成在所述深阱內(nèi)的所述第2淺阱以外的區(qū)域中，且 與1個或多個具有基板電位的阱、所述深阱或者1個或多個第2導(dǎo)電型的淺阱均不 連接，所述第1淺阱內(nèi)的部位與所述基板、所述1個或多個具有基板電位的阱內(nèi)的部 位或者所述1個或多個第2導(dǎo)電型的淺阱內(nèi)的部位之間通過第l配線而直接或者間 接地連接，所述第1配線正上方的絕緣膜上所形成的連接孔的數(shù)量，與所述第1配線更下 層的配線正上方的絕緣膜上所形成的連接孔的數(shù)量相比較少。
27. 根據(jù)權(quán)利要求25或26所述的半導(dǎo)體裝置，其特征在于，所述第l配線是最上層的 配線。
28. —種半導(dǎo)體裝置，其特征在于包括第1導(dǎo)電型的基板；與第1導(dǎo)電型不同的第2導(dǎo)電型的深阱，形成在所述基板內(nèi)；第l導(dǎo)電型的第l淺阱及第2導(dǎo)電型的第2淺阱，形成在所述深阱內(nèi)的彼此不 同的區(qū)域中；以及第2導(dǎo)電型的場效應(yīng)晶體管，形成在所述第l淺阱內(nèi)，所述場效應(yīng)晶體管的漏極與所述第2淺阱接線，所述第1淺阱與接地電位接線， 所述場效應(yīng)晶體管的柵電極直接或者間接地與所述第2淺阱接線，而且所述場效應(yīng) 晶體管對應(yīng)于所述第2淺阱的電荷量而成為導(dǎo)通狀態(tài)或者斷開狀態(tài)。
29. 根據(jù)權(quán)利要求28所述的半導(dǎo)體裝置，其特征在于，所述場效應(yīng)晶體管使用第1層 配線使漏極與所述第2淺阱接線，所述第1淺阱與接地電位接線。
30. 根據(jù)權(quán)利要求28所述的半導(dǎo)體裝置，其特征在于，在所述第2淺阱內(nèi)更包括第1 導(dǎo)電型的第1半導(dǎo)體區(qū)域，所述第1半導(dǎo)體區(qū)域使用第2配線而與所述場效應(yīng)晶體 管的柵電極電性連接。
31. 根據(jù)權(quán)利要求28所述的半導(dǎo)體裝置，其特征在于，在所述第2淺阱內(nèi)更包括第1 導(dǎo)電型的第1半導(dǎo)體區(qū)域，所述第1半導(dǎo)體區(qū)域使用第2配線而與所述場效應(yīng)晶體 管的柵電極電性連接，而且所述第1半導(dǎo)體區(qū)域使用所述第2配線更上層的第1配 線而與接地電位電性連接。
32. 根據(jù)權(quán)利要求28所述的半導(dǎo)體裝置，其特征在于，在所述第2淺阱內(nèi)更包括第1 導(dǎo)電型的第1半導(dǎo)體區(qū)域，所述第1半導(dǎo)體區(qū)域與所述場效應(yīng)晶體管的柵電極通過 埋入在跨及兩者而形成的連接孔內(nèi)部的插塞電極來接線。
33. 根據(jù)權(quán)利要求28所述的半導(dǎo)體裝置，其特征在于，更包括由所述第2淺阱、所述 第2淺阱上形成的絕緣膜以及所述絕緣膜上形成的柵極構(gòu)成的電容元件，所述電容 元件的柵極使用第2配線而與所述場效應(yīng)晶體管的柵電極電性連接。
34. 根據(jù)權(quán)利要求28所述的半導(dǎo)體裝置，其特征在于，更包括由所述第2淺阱、所述第2淺阱上形成的絕緣膜以及所述絕緣膜上形成的柵極構(gòu)成的電容元件，所述電容 元件的柵極使用第2配線而與所述場效應(yīng)晶體管的柵電極電性連接，而且所述電容 元件的柵極使用所述第2配線更上層的第1配線而與接地電位電性連接。
35. 根據(jù)權(quán)利要求28所述的半導(dǎo)體裝置，其特征在于，更包括由所述第2淺阱、所述第2淺阱上形成的絕緣膜以及所述絕緣膜上形成 的柵極構(gòu)成的電容元件，所述電容元件的柵極使用第2配線而與所述場效應(yīng)晶體管 的柵電極電性連接，所述電容元件的柵電容大于所述場效應(yīng)晶體管的柵電容。
36. 根據(jù)權(quán)利要求28所述的半導(dǎo)體裝置，其特征在于，更包括由所述第2淺阱、所述第2淺阱上形成的絕緣膜以及所述絕緣膜上形成 的柵極構(gòu)成的電容元件，所述電容元件的柵極使用第2配線而與所述場效應(yīng)晶體管 的柵電極電性連接，將所述電容元件的柵電容與所述電容元件的柵極下的所述第2淺阱中形成的 耗盡層的電容串聯(lián)連接所獲得的電容，大于所述場效應(yīng)晶體管的柵電容。
37. 根據(jù)權(quán)利要求28所述的半導(dǎo)體裝置，其特征在于，更包括由所述第2淺阱、所述第2淺阱上形成的絕緣膜以及所述絕緣膜上形成 的柵極構(gòu)成的電容元件，所述電容元件的柵極使用第2配線而與所述場效應(yīng)晶體管 的柵電極電性連接，在所述電容元件的柵極下的所述第2淺阱內(nèi)形成反轉(zhuǎn)層，所述電容元件的柵電 容大于所述場效應(yīng)晶體管的柵電容。
38. 根據(jù)權(quán)利要求28所述的半導(dǎo)體裝置，其特征在于，在所述第2淺阱內(nèi)更包括第1導(dǎo)電型的第1半導(dǎo)體區(qū)域，所述第1半導(dǎo)體區(qū)域 使用第2配線而與所述場效應(yīng)晶體管的柵電極電性連接，所述第1半導(dǎo)體區(qū)域與所述第2淺阱的結(jié)電容大于所述場效應(yīng)晶體管的柵電容。
39. —種半導(dǎo)體裝置，其特征在于包括第l導(dǎo)電型的基板；與第1導(dǎo)電型不同的第2導(dǎo)電型的深阱，形成在所述基板內(nèi)；第1導(dǎo)電型的第1淺阱及第2導(dǎo)電型的第2淺阱，形成在所述深阱內(nèi)的彼此不 同的區(qū)域中；以及第2導(dǎo)電型的場效應(yīng)晶體管，形成在所述第l淺阱內(nèi)，所述場效應(yīng)晶體管的漏極與所述第2淺阱接線，所述第l淺阱與接地電位接線， 所述場效應(yīng)晶體管的柵電極與浮動狀態(tài)的配線接線，所述場效應(yīng)晶體管根據(jù)所述浮 '動狀態(tài)的配線的中間電位而成為導(dǎo)通狀態(tài)或者斷開狀態(tài)。
40. 根據(jù)權(quán)利要求39所述的半導(dǎo)體裝置，其特征在于，所述場效應(yīng)晶體管的漏極使用 第1層配線而與所述第2淺阱接線，所述第1淺阱與接地電位接線。
41. 根據(jù)權(quán)利要求39所述的半導(dǎo)體裝置，其特征在于，所述浮動狀態(tài)的配線通過所述 浮動狀態(tài)的配線更上層的配線而施加使所述場效應(yīng)晶體管成為斷開狀態(tài)的電位。
42. 根據(jù)權(quán)利要求39所述的半導(dǎo)體裝置，其特征在于，進(jìn)而使所述場效應(yīng)晶體管的柵 電極使用所述浮動狀態(tài)的配線更上層的第3配線而與接地電位電性連接。
43. 根據(jù)權(quán)利要求31或34所述的半導(dǎo)體裝置，其特征在于，所述第1配線是最上層的 配線。
44. 根據(jù)權(quán)利要求30、 31或33至38中任一權(quán)利要求所述的半導(dǎo)體裝置，其特征在于， 所述第2配線是第l層配線。
45. 根據(jù)權(quán)利要求42所述的半導(dǎo)體裝置，其特征在于，所述第3配線是最上層的配線。
全文摘要
本發(fā)明提供一種在具有三重阱構(gòu)造的半導(dǎo)體裝置中可以提高制造成品率及產(chǎn)品可靠性的技術(shù)。本發(fā)明的半導(dǎo)體裝置，在p型基板1內(nèi)形成的深n型阱200內(nèi)具備逆變器電路INV1，該逆變器電路INV1是由淺p型阱252內(nèi)形成的n通道型場效應(yīng)晶體管254n以及淺n型阱251內(nèi)形成的p通道型場效應(yīng)晶體管254p構(gòu)成，且對于電路動作并無貢獻(xiàn)，將淺p型阱252使用第1層配線253(M1)與基板1接線，將p通道型場效應(yīng)晶體管254p的柵電極及n通道型場效應(yīng)晶體管254n的柵電極使用最上層的配線255(M8)與淺n型阱251接線。
文檔編號H01L27/092GK101488501SQ200910000170
公開日2009年7月22日 申請日期2009年1月14日 優(yōu)先權(quán)日2008年1月16日
發(fā)明者吉田岳司, 大林茂樹, 平巖篤, 杉山雅夫, 森野直純, 江川雄一, 渡會慎一, 藤井理子, 越久和俊, 近藤由憲, 金子義之 申請人:株式會社瑞薩科技