專利名稱：具有帶易于浮島形成的臺(tái)階式溝槽的電壓維持層的功率半導(dǎo)體器件的制造方法
技術(shù)領(lǐng)域：
本發(fā)明總地涉及半導(dǎo)體功率器件，尤其涉及諸如金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管 (MOSFET)的半導(dǎo)體功率器件和使用相反的摻雜材料的浮島以形成電壓維持層的其它功率 器件。
背景技術(shù)：
諸如垂直雙擴(kuò)散金屬氧化物半導(dǎo)體(DMOS)、V形槽雙擴(kuò)散金屬氧化物半導(dǎo)體 (V-groove DM0S)、溝槽雙擴(kuò)散金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管(DMOSMOSFETs)、絕緣柵雙極型 晶體管(IGBTs)、二極管和雙極晶體管的半導(dǎo)體功率器件被使用在諸如汽車電氣系統(tǒng)、電 源、電機(jī)驅(qū)動(dòng)裝置和其他功率控制應(yīng)用中。這些器件要求在關(guān)斷狀態(tài)下維持高電壓，并在導(dǎo) 通狀態(tài)下伴隨著高電流密度，具有低導(dǎo)通電阻或低壓降。圖1示出了 N溝道功率MOSFET的典型結(jié)構(gòu)。形成于N+摻雜硅襯底102之上的N 外延硅層101包含P體區(qū)105a和106a以及用于器件中兩個(gè)MOSFET單元的N+源區(qū)107和 108。P體區(qū)105和106也可以包括深P體區(qū)105b和106b。源體電極112延伸跨越外延層 101的某些表面部分以接觸源區(qū)和體區(qū)。如圖1所示，用于兩個(gè)單元的N型漏極是由延伸 至上半導(dǎo)體表面的N型外延層101的一部分所形成。漏電極位于N+摻雜襯底102的底部。 絕緣柵極118包括絕緣層和導(dǎo)電層，例如氧化層和多晶硅層，位于將形成溝道的體之上，并 在外延層的漏極部分之上。如圖1所示的傳統(tǒng)的MOSFET的導(dǎo)通電阻在很大程度上由外延層101的漂移區(qū)電阻決定。因?yàn)槭┘佑贜+摻雜襯底和P+摻雜深體區(qū)之間的反向電壓由外延層101維持，外延 層101有時(shí)也被稱為電壓維持層。漂移區(qū)電阻進(jìn)而由外延層101的摻雜濃度和厚度決定。 然而，為增加器件的擊穿電壓，必須降低外延層101的摻雜濃度，而同時(shí)增加層厚度。圖2的 曲線顯示了傳統(tǒng)的每單位面積的導(dǎo)通電阻，其作為傳統(tǒng)的MOSFET的擊穿電壓的函數(shù)。遺憾 的是，如該曲線所示，器件的導(dǎo)通電阻隨著它的擊穿電壓的增加而迅速增加。當(dāng)MOSFET將 在高電壓下，尤其是大于幾百伏的電壓下操作時(shí)，該電阻的迅速增加會(huì)出現(xiàn)問題。圖3示出了設(shè)計(jì)成在高電壓下操作并具有減小的導(dǎo)通電阻的M0SFET。該MOSFET 公開于在此作為參考文獻(xiàn)被整體引述的，Cezac等人的Proceedings ofISPSD, 2000年5月， 第 69-72 頁和 Chen 等人的 IEEE Transactions on ElectronDevices, 2000 年 6 月，第 47 卷第6期，第1280-1285頁。該MOSFET與如圖1所示的傳統(tǒng)的MOSFET相似，除了它包括一 系列位于電壓維持層301的漂移區(qū)的縱向分隔的P摻雜層31(^31(^3103、"·310η(所謂 的“浮島”)。浮島31(^31(^3103、…310η生成比沒有浮島的結(jié)構(gòu)低的電場(chǎng)。較低的電場(chǎng) 允許將在外延層中使用較高的摻雜濃度，該外延層部分形成電壓維持層301。浮島生成鋸齒 形的電場(chǎng)分布，其整體導(dǎo)致以比在傳統(tǒng)器件中使用的濃度高的摻雜濃度來獲得的一個(gè)維持 電壓。該高摻雜濃度進(jìn)而生成比沒有一個(gè)或多個(gè)浮島層的器件具有更低導(dǎo)通電阻的器件。如圖3所示的結(jié)構(gòu)能通過包括多個(gè)外延沉積步驟的工藝順序制造。每一沉積步驟 后都隨之引入合適的摻雜劑。遺憾的是，外延沉積步驟的執(zhí)行是昂貴的，所以制造使用多個(gè) 外延沉積步驟的結(jié)構(gòu)是昂貴的。因此，期望提供一種諸如圖3所示的MOSFET結(jié)構(gòu)的功率半導(dǎo)體器件的制造方法， 該方法要求最少數(shù)量的外延沉積步驟，以便能更便宜地生產(chǎn)器件。

發(fā)明內(nèi)容
根據(jù)本發(fā)明，提供了一種形成功率半導(dǎo)體器件的方法。本方法開始于提供第二導(dǎo) 電類型的襯底，然后在襯底上形成電壓維持區(qū)。電壓維持區(qū)通過在襯底上沉積第一導(dǎo)電類 型的外延層，并在外延層中形成至少一個(gè)臺(tái)階式溝槽而形成。臺(tái)階式溝槽具有多個(gè)寬度不 同的部分，以在其間界定至少一個(gè)環(huán)形突部。沿溝槽的多個(gè)壁沉積阻擋材料。第二導(dǎo)電類 型的摻雜劑經(jīng)過一層形成于環(huán)形突部和所述溝槽底部內(nèi)表面的阻擋材料被注入外延層的 相鄰部分。摻雜劑擴(kuò)散以在外延層中形成至少一個(gè)環(huán)形的摻雜區(qū)。也可以形成一個(gè)位于環(huán) 形的摻雜區(qū)下面的其它區(qū)。填充材料沉積于臺(tái)階式溝槽之中，以基本填充溝槽，從而完成電 壓維持區(qū)。在電壓維持區(qū)上形成至少一個(gè)第二導(dǎo)電類型的區(qū)以界定其兩者之間的結(jié)。通過本發(fā)明的方法形成的功率半導(dǎo)體器件可以在由垂直DM0S、V形槽DM0S、溝槽 DMOS MOSFET, IGBT、雙極晶體管和二極管組成的組中選擇。


圖1示出了傳統(tǒng)的功率MOSFET結(jié)構(gòu)的剖視圖。圖2示出了每單位面積的導(dǎo)通電阻，其作為傳統(tǒng)MOSFET的擊穿電壓的函數(shù)。圖3示出了包括帶有位于體區(qū)下面的浮島的電壓維持區(qū)的MOSFET結(jié)構(gòu)，該結(jié)構(gòu)被 設(shè)計(jì)為在同樣的電壓下操作，比圖1所描述的結(jié)構(gòu)具有更低的每單位面積的導(dǎo)通電阻。圖4示出了包括帶浮島的電壓維持區(qū)的MOSFET結(jié)構(gòu)，該浮島位于體區(qū)的下面和體區(qū)之間。圖5(a) 5(g)示出了一系列用于制造根據(jù)本發(fā)明構(gòu)建的電壓維持區(qū)的示例性工
藝步驟。
具體實(shí)施例方式圖4示出了具有浮島的功率半導(dǎo)體器件，該浮島的類型在序列號(hào)為[GS158]同時(shí) 待審美國專利申請(qǐng)中所公開。在該器件中，溝槽被假定為圓環(huán)形的，因此浮島被描述為圓環(huán) 形狀。當(dāng)然，溝槽可以具有諸如正方形、長方形、六邊形，或類似的其他形狀，進(jìn)而決定浮島 的形狀。形成于N+硅襯底402之上的N型外延硅層401包含P體區(qū)405和用于器件中的 兩個(gè)MOSFET單元的N+源區(qū)407。如圖所示，P體區(qū)405a也可以包括深P體區(qū)405b。源體 電極412延伸跨越外延層401的某表面部分，以接觸源區(qū)和體區(qū)。用于兩個(gè)單元的N型漏 極由延伸至上半導(dǎo)體表面的N型外延層401的一部分形成。在N+襯底402的底部提供有 漏電極。包括氧化層和多晶硅層的絕緣柵電極418位于體的溝道部分和漏極部分之上。一 系列浮島410位于外延硅層401所界定的器件的電壓維持區(qū)中。當(dāng)從器件的頂部觀察，浮 島排列成陣列。例如，在圖4中，“y”方向上，浮島由參考數(shù)字410n、41012、41013、…低表 示，在“ζ”方向上，浮島由參考數(shù)字410n、41021、41031、…410ml表示。盡管位于柵極418下 面的浮島410的列可以使用或不使用，當(dāng)要求器件的幾何形狀和外延層401的電阻率時(shí)，優(yōu) 選為使用它們。在圖4的器件中，諸如行410n、41012、41013、…410lm，浮島的每個(gè)水平行在單獨(dú)的 注入步驟中形成。盡管該制造技術(shù)與圖3所討論的已知的制造技術(shù)相比，有利地減少了外 延沉積步驟所要求的數(shù)量，仍然期望通過減少所要求的注入步驟的數(shù)量以進(jìn)一步簡化制造工藝。根據(jù)本發(fā)明，ρ型浮島被構(gòu)形為一系列同軸設(shè)置的環(huán)形的突部。在半導(dǎo)體功率器 件的電壓維持層形成這些浮島的方法可以大體上如下描述。首先，在用于形成器件的電壓 維持區(qū)的外延層中形成臺(tái)階式溝槽。臺(tái)階式溝槽由兩個(gè)或多個(gè)同軸設(shè)置的在外延層中刻蝕 成不同深度的溝槽形成。每個(gè)單獨(dú)的溝槽的直徑比位于外延層中更深處的溝槽的直徑大。 鄰近的溝槽在水平面交匯，以界定由鄰近的溝槽的直徑不同而產(chǎn)生的環(huán)形的突部。在同一 注入步驟中，在環(huán)形的突部和最深的溝槽底部都注入P型摻雜材料。如果愿意，底部溝槽可 以繼續(xù)以形成摻雜劑構(gòu)成的底部環(huán)形圈。注入的材料擴(kuò)散到位于與突部和溝槽底部直接相 鄰的以及突部和溝槽底部之下的電壓維持區(qū)的一部分中。注入的材料因此形成一系列被構(gòu) 造為同軸設(shè)置的環(huán)形圈的浮島。最后，這些溝槽由不會(huì)對(duì)器件特性造成不利影響的材料填 充。可以用于填充溝槽的材料的示例性材料包括高電阻性的多晶硅，諸如二氧化硅的電介 質(zhì)，或其他材料以及材料的結(jié)合。本發(fā)明的功率半導(dǎo)體器件可以根據(jù)如圖5(a) 5(f)所示的下面的示例性步驟制造。 首先，在傳統(tǒng)N+摻雜的襯底502上生長N型摻雜的外延層501。對(duì)于電阻率為5 40歐姆-厘米，400 800伏的器件，外延層1的厚度通常為15 50微米。然后，將電介 質(zhì)層覆蓋在外延層501的表面，形成電介質(zhì)掩膜層，該電介質(zhì)掩膜層接著以常規(guī)方式被曝 光和構(gòu)圖，以留下界定溝槽520i位置的掩膜部分。溝槽520i經(jīng)由掩膜開口，通過反應(yīng)離子刻蝕進(jìn)行干法刻蝕，刻蝕到5 15微米的范圍內(nèi)的初始深度。特別地，如果“X”是所期望 的浮島的同等間距排列的水平行的數(shù)量，溝槽520最初刻蝕的深度應(yīng)該大約為位于隨后形 成的體區(qū)的底部和N+摻雜襯底的頂部之間的外延層502的一部分的厚度的l/(x+l)。如果 需要，可以使每個(gè)溝槽的側(cè)壁變光滑。首先，使用干法化學(xué)刻蝕，從溝槽側(cè)壁去除薄的氧化 層(通常大約為500 1000埃)，以消除反應(yīng)離子刻蝕工藝所引起的損傷。然后，在溝槽 520!上生長犧牲二氧化硅層。通過緩沖氧化刻蝕或HF刻蝕去除犧牲層，以使生成的溝槽側(cè) 壁盡可能地光滑。在圖5(b)中，在溝槽520i中生長二氧化硅層521。二氧化硅層52‘的厚度將決 定溝槽52(^和隨后形成的溝槽之間的直徑的差異(由此決定隨之生成的環(huán)形突部的徑向 寬度)。從溝槽SZO1的底部去除氧化層521。在圖5(c)中，經(jīng)過溝槽520i的暴露的底部刻蝕第二溝槽5202。在本發(fā)明的該實(shí) 施例中，溝槽5202的厚度與溝槽520i的厚度相同。也就是說，溝槽5202刻蝕的量大約等于 位于體區(qū)的底部和N+摻雜襯底之間的外延層501的一部分的厚度的l/(x+l)。因此，溝槽 5202的底部位于體區(qū)的底部之下的2/(x+l)深度之處。然后，在圖5(d)中，第三溝槽5203(在圖3(e)和圖3(f)中更清楚)可以通過首 先在溝槽5202的壁上生長氧化層5242而形成。再一次，二氧化硅層5242的厚度將決定溝 槽5202和溝槽5203之間的直徑的差異(由此決定隨之生成的環(huán)形突部的徑向?qū)挾?。從溝 槽5202的底部去除氧化層5242。該工藝如必要能重復(fù)多次，以形成所期望數(shù)量的溝槽，進(jìn) 而影響將要形成的環(huán)形突部的數(shù)量。例如，在圖5(d)中，形成了四個(gè)溝槽SZO1NSZO4(在 圖3(e)中更清楚)。在圖5 (e)中，通過刻蝕去除位于溝槽520i 5204側(cè)壁的氧化材料構(gòu)成的各種層 以界定環(huán)形突部546i 5463。然后，在溝槽520i 5204中生長基本均一厚度的氧化層540。 氧化層540的厚度應(yīng)該足夠充分，以防止注入的原子經(jīng)由溝槽的側(cè)壁而進(jìn)入鄰近的硅，然 而允許注入的原子穿過位于突部546i 5463和溝槽底部555之上的氧化層540的一部分。溝槽520i 5204的直徑應(yīng)該選擇為使隨之生成的環(huán)形突部546i 5463和溝槽 底部都具有相同的表面面積。以這種方式，當(dāng)摻雜劑被引入到突部和溝槽底部，每個(gè)隨之生 成的浮島的水平面將具有相同的總電荷。然后，在圖5(f)中，經(jīng)過位于突部546i 5463和溝槽底部555之上的氧化層540 的一部分注入諸如硼的摻雜劑。摻雜劑的總劑量和注入能量應(yīng)該選擇為使得在隨后的擴(kuò)散 步驟執(zhí)行后，留在外延層501中的摻雜劑的量滿足隨之生成的器件的擊穿要求。執(zhí)行高溫 擴(kuò)散步驟，以縱向地和橫向地“推進(jìn)(driven-in) ”注入的摻雜劑，從而界定了同軸設(shè)置的浮 島 SSO1 5504。然后由不會(huì)對(duì)器件特性造成不利影響的材料填充由單獨(dú)的溝槽520i 5204組成 的臺(tái)階式溝槽。示例性的材料包括但不限于，熱生長的二氧化硅、諸如二氧化硅的沉積電介 質(zhì)、氮化硅，或由這些材料或其他材料形成的熱生長層和沉積層的結(jié)合。最后，如圖5(f)所 示，平坦化該結(jié)構(gòu)的表面。圖5(g)示出了圖5(f)的結(jié)構(gòu)，只是溝槽底部進(jìn)一步被刻蝕，以 形成摻雜劑構(gòu)成的底部環(huán)形圈。導(dǎo)致如圖5 (f)和圖5 (g)所描述的結(jié)構(gòu)的前述的處理步驟的順序提供帶一系列環(huán) 形浮島的電壓維持層，在該些浮島上能制造多個(gè)不同的功率半導(dǎo)體器件中的任意一個(gè)。如前所述，這些功率半導(dǎo)體器件包括垂直DM0S、V形槽DM0S、溝槽DMOS MOSFETs, IGBTs和其 他MOS-柵器件。例如，圖4示出了一個(gè)可以形成于圖5的電壓維持區(qū)上的MOSFET的例子。 應(yīng)該注意的是，盡管圖5示出了單一的臺(tái)階式溝槽，本發(fā)明涵蓋具有單一或多個(gè)臺(tái)階式溝 槽的電壓維持區(qū)，以形成任意數(shù)量的環(huán)形浮島的列。一旦如圖5所示形成電壓維持區(qū)和浮島，如圖4所示的MOSFET能以下面的方式完 成。有源區(qū)掩膜形成之后，生長柵氧化物。然后，沉積、摻雜、和氧化多晶硅層。多晶硅層 接著被掩膜，以形成柵區(qū)。使用傳統(tǒng)的掩膜、注入和擴(kuò)散步驟形成P+摻雜深體區(qū)405b。例 如，在20到200KeV時(shí)，將硼以1 X IO14到5X 1015/cm2的劑量注入P+摻雜深體區(qū)的。淺體
區(qū)405a以相近的方式形成。能量為20到IOOKeV時(shí)，該區(qū)的注入劑量為1 X IO13到5 X IO14/
2
cm ο然后，使用光刻膠掩膜工藝，以形成界定源區(qū)407的被構(gòu)圖的掩膜層。接著通過 注入和擴(kuò)散工藝形成源區(qū)407。例如，可以在20到200KeV時(shí)，將濃度通常在2X IO15到 1. 2 X IO1Vcm2的范圍內(nèi)的砷注入源區(qū)。注入之后，砷擴(kuò)散至大約0. 5到2. 0微米的深度。 體區(qū)的深度通常大約在1 3微米的范圍內(nèi)，而P+摻雜深體區(qū)(如果存在)略微深一些。 最后，以常規(guī)的方式去除掩膜層。DMOS晶體管以通過刻蝕氧化層，而在前表面上形成接觸開 口的常規(guī)方式完成。還要沉積和掩膜金屬化層，以界定源體電極和柵電極。并使用焊盤掩 膜(pad mask)以界定焊盤接觸。最后，在襯底的底面上形成漏接觸層。應(yīng)該注意的是，盡管公開了制造功率MOSFET的特定工藝順序，然而在本發(fā)明的范 圍內(nèi)還可以使用其他的工藝順序。例如，可以在界定柵區(qū)之前形成深P+摻雜體區(qū)。在形成 溝槽之前，形成深P+摻雜體區(qū)也是可能的。在一些DMOS結(jié)構(gòu)中，P+摻雜深體區(qū)可以比P摻 雜體區(qū)淺，或在一些情況下，甚至可以沒有P+摻雜深體區(qū)。應(yīng)該注意的是，盡管在上面出現(xiàn)的與圖5有關(guān)的例子中，襯底502和摻雜外延層 501具有相同的導(dǎo)電類型，在本發(fā)明的其他實(shí)施方式中可以形成功率半導(dǎo)體器件，其中，襯 底502和摻雜外延層501具有相反的導(dǎo)電類型。盡管在此具體闡述和描述了各種不同的實(shí)施方式，將意識(shí)到，對(duì)本發(fā)明的修改和 變化被上述教導(dǎo)所涵蓋，并且在不偏離本發(fā)明的精神和預(yù)期的范圍的情況下，在所附的權(quán) 利要求保護(hù)范圍內(nèi)。例如，根據(jù)本發(fā)明可以提供的功率半導(dǎo)體器件，其各種半導(dǎo)體區(qū)的導(dǎo)電 性與在此描述的導(dǎo)電性相反。此外，盡管使用垂直DMOS來闡述根據(jù)本發(fā)明制造器件所要求 的示例性步驟，其他DMOSFETs以及其他諸如二極管、雙極晶體管、功率JFETs、IGBTs、MCTs、 和其他MOS-柵功率器件的功率半導(dǎo)體器件也可以遵從這些教導(dǎo)而制造。
權(quán)利要求
一種形成功率半導(dǎo)體器件的方法，包括步驟A.提供第二導(dǎo)電類型的襯底；B.通過以下步驟在所述襯底上形成電壓維持區(qū)1.在所述襯底上沉積外延層，所述外延層具有第一導(dǎo)電類型；2.在所述外延層中形成至少一個(gè)臺(tái)階式溝槽，所述臺(tái)階式溝槽具有不同寬度的多個(gè)部分，以在其間界定至少一個(gè)環(huán)形突部；3.沿所述溝槽的多個(gè)壁和底部沉積阻擋材料；4.將第二導(dǎo)電類型的摻雜劑經(jīng)過一層形成于所述至少一個(gè)環(huán)形突部和所述溝槽的底部的內(nèi)表面的所述阻擋材料，注入所述外延層的多個(gè)相鄰部分；5.擴(kuò)散所述摻雜劑，以形成在所述外延層中的至少一個(gè)環(huán)形的摻雜區(qū)和在所述外延層中的所述環(huán)形的摻雜區(qū)下面的至少一個(gè)其它區(qū)；6.在所述臺(tái)階式溝槽中沉積填充材料，以基本填充所述臺(tái)階式溝槽；以及C.在所述電壓維持區(qū)之上形成至少一個(gè)所述第二導(dǎo)電類型的區(qū)，以在其間界定結(jié)。
2.如權(quán)利要求1所述的方法，其中，形成所述至少一個(gè)臺(tái)階式溝槽的步驟包括從最大 寬度的部分開始，到最小寬度的部分結(jié)束，相繼刻蝕所述臺(tái)階式溝槽的所述多個(gè)部分的步驟。
3.如權(quán)利要求2所述的方法，其中，所述最小寬度的部分位于使它與所述最大寬度的 部分相比，更靠近襯底的所述外延層中的深度。
4.如權(quán)利要求1所述的方法，其中，所述臺(tái)階式溝槽的所述多個(gè)部分相對(duì)彼此同軸設(shè)置。
5.如權(quán)利要求1所述的方法，其中，所述臺(tái)階式溝槽的所述多個(gè)部分包括至少三個(gè)彼 此之間寬度不同的部分，以界定至少兩個(gè)環(huán)形突部，并且所述至少一個(gè)環(huán)形的摻雜區(qū)包括 至少兩個(gè)環(huán)形的摻雜區(qū)。
6.如權(quán)利要求4所述的方法，其中，所述臺(tái)階式溝槽的所述多個(gè)部分包括至少三個(gè)彼 此之間寬度不同的部分，以界定至少兩個(gè)環(huán)形突部，并且所述至少一個(gè)環(huán)形的摻雜區(qū)包括 至少兩個(gè)環(huán)形的摻雜區(qū)。
7.如權(quán)利要求6所述的方法，其中，形成所述至少一個(gè)臺(tái)階式溝槽的步驟包括從最大 寬度的部分開始，到最小寬度的部分結(jié)束，相繼刻蝕所述臺(tái)階式溝槽的所述至少三個(gè)部分 的步驟。
8.如權(quán)利要求7所述的方法，其中，所述最小寬度的部分位于使它與所述最大寬度的 部分相比，更靠近襯底的所述外延層中的深度。
9.如權(quán)利要求1所述的方法，其中，步驟(C)進(jìn)一步包括步驟 在柵電介質(zhì)區(qū)之上形成柵導(dǎo)體；在所述外延層中形成第一體區(qū)和第二體區(qū)，以在其間界定漂移區(qū)，所述這些體區(qū)具有 第二導(dǎo)電類型；在所述第一體區(qū)和第二體區(qū)中分別形成所述第一導(dǎo)電類型的第一源區(qū)和第二源區(qū)。
10.如權(quán)利要求1所述的方法，其中，所述阻擋材料是氧化物材料。
11.如權(quán)利要求10所述的方法，其中，所述氧化物材料是二氧化硅。
12.如權(quán)利要求1所述的方法，其中，所述外延層具有給定的厚度，并還包括以基本等 于所述給定的厚度的l/(x+l)的量來刻蝕所述臺(tái)階式溝槽的第一部分，其中χ等于或大于 將在所述電壓維持區(qū)中形成的環(huán)形的摻雜區(qū)的規(guī)定數(shù)量。
13.如權(quán)利要求1所述的方法，其中，填充所述溝槽的所述材料是電介質(zhì)材料。
14.如權(quán)利要求13所述的方法，其中，所述電介質(zhì)材料是二氧化硅。
15.如權(quán)利要求13所述的方法，其中，所述電介質(zhì)材料是氮化硅。
16.如權(quán)利要求1所述的方法，其中，所述摻雜劑是硼。
17.如權(quán)利要求9所述的方法，其中，所述這些體區(qū)包括多個(gè)深體區(qū)。
18.如權(quán)利要求1所述的方法，其中，通過提供用于界定所述多個(gè)部分的至少第一部分 的掩膜層，并刻蝕所述掩膜層所界定的所述第一部分，形成所述臺(tái)階式溝槽。
19.如權(quán)利要求18所述的方法，還包括沿所述臺(tái)階式溝槽的所述第一部分的多個(gè)壁沉 積規(guī)定厚度的氧化層的步驟。
20.如權(quán)利要求19所述的方法，其中，所述氧化層充當(dāng)?shù)诙谀?，并還包括經(jīng)過所述 臺(tái)階式溝槽的所述第一部分的底面，刻蝕由所述第二掩膜層所界定的所述臺(tái)階式溝槽的第 二部分的步驟。
21.如權(quán)利要求20所述的方法，其中，所述氧化層的所述規(guī)定厚度選擇為使所述環(huán)形 突部的表面積和非環(huán)形的區(qū)彼此基本相等。
22.如權(quán)利要求9所述的方法，其中，所述體區(qū)是通過將摻雜劑注入和擴(kuò)散到所述襯底 中而形成。
23.如權(quán)利要求1所述的方法，其中，所述功率半導(dǎo)體器件從由垂直DM0S、V形槽DM0、 溝槽DMOS MOSFET, IGBT和雙極晶體管組成的組中選擇。
24.根據(jù)權(quán)利要求1所述的方法制作的功率半導(dǎo)體器件。
25.根據(jù)權(quán)利要求7所述的方法制作的功率半導(dǎo)體器件。
26.根據(jù)權(quán)利要求9所述的方法制作的功率半導(dǎo)體器件。
27.—種功率半導(dǎo)體器件，包括第二導(dǎo)電類型的襯底；置于所述襯底上的電壓維持區(qū)，所述電壓維持區(qū)包括具有第一導(dǎo)電類型的外延層；位于所述外延層中的至少一個(gè)臺(tái)階式溝槽，所述臺(tái)階式溝槽具有不同寬度的多個(gè)部 分，以在其間界定至少一個(gè)環(huán)形突部；具有第二導(dǎo)電類型的摻雜劑的至少一個(gè)環(huán)形的摻雜區(qū)，所述環(huán)形的摻雜區(qū)位于所述外 延層中，在所述環(huán)形突部之下并鄰近所述環(huán)形突部；基本填充所述臺(tái)階式溝槽的填充材料；和至少一個(gè)所述第二導(dǎo)電的有源區(qū)，置于所述電壓維持區(qū)之上，以在其間界定結(jié)。
28.如權(quán)利要求27所述的器件，其中，所述臺(tái)階式溝槽的所述多個(gè)部分包括最小寬度 部分和最大寬度部分，所述最小寬度的部分位于使它與最大寬度的部分相比，更靠近襯底 的所述外延層中的深度。
29.如權(quán)利要求28所述的器件，其中，所述臺(tái)階式溝槽的所述多個(gè)部分彼此之間同軸 設(shè)置。
30.如權(quán)利要求27所述的器件，其中，所述臺(tái)階式溝槽的所述多個(gè)部分包括至少三個(gè) 彼此之間寬度不同的部分，以界定至少兩個(gè)環(huán)形突部，并且所述至少一個(gè)環(huán)形的摻雜區(qū)包 括至少兩個(gè)環(huán)形的摻雜區(qū)。
31.如權(quán)利要求29所述的器件，其中，所述臺(tái)階式溝槽的所述多個(gè)部分包括至少三個(gè) 彼此之間寬度不同的部分，以界定至少兩個(gè)環(huán)形突部，并且所述至少一個(gè)環(huán)形的摻雜區(qū)包 括至少兩個(gè)環(huán)形的摻雜區(qū)。
32.如權(quán)利要求27所述的器件，其中，所述外延層具有給定的厚度，并還包括以基本等 于所述給定的厚度的l/(x+l)的量來刻蝕所述臺(tái)階式溝槽的第一部分的步驟，其中X等于 或大于將在所述電壓維持區(qū)中形成的環(huán)形的摻雜區(qū)的規(guī)定數(shù)量。
33.如權(quán)利要求27所述的器件，其中，填充所述溝槽的所述材料是電介質(zhì)材料。
34.如權(quán)利要求33所述的器件，其中，所述電介質(zhì)材料是二氧化硅。
35.如權(quán)利要求34所述的器件，其中，所述電介質(zhì)材料是氮化硅。
36.如權(quán)利要求27所述的器件，其中，所述摻雜劑是硼。
37.如權(quán)利要求31所述的器件，其中，所述至少兩個(gè)環(huán)形突部的表面積彼此之間基本相等。
38.如權(quán)利要求27所述的器件，其中，所述至少一個(gè)有源區(qū)進(jìn)一步包括 柵電介質(zhì)和設(shè)置于所述柵電介質(zhì)之上的柵導(dǎo)體；位于所述外延層中的第一體區(qū)和第二體區(qū)，以在其間界定漂移區(qū)，所述這些體區(qū)具有 第二導(dǎo)電類型；以及分別位于所述第一體區(qū)和第二體區(qū)中的所述第一導(dǎo)電類型的第一源區(qū)和第二源區(qū)。
39.如權(quán)利要求38所述的器件，其中，所述這些體區(qū)包括多個(gè)深體區(qū)。
40.如權(quán)利要求27所述的器件，其中，所述臺(tái)階式溝槽具有圓形的橫截面。
41.如權(quán)利要求27所述的器件，其中，所述臺(tái)階式溝槽具有的橫截面的形狀從由正方 形、長方形、八邊形和六邊形組成的組中選擇。
全文摘要
提供了一種形成功率半導(dǎo)體器件的方法。本方法開始于提供第二導(dǎo)電類型的襯底，然后在襯底上形成電壓維持區(qū)。電壓維持區(qū)通過在襯底上沉積第一導(dǎo)電類型的外延層并在外延層中形成至少一個(gè)臺(tái)階式溝槽而形成。臺(tái)階式溝槽具有多個(gè)寬度不同的部分，以在其間界定至少一個(gè)環(huán)形的突部。沿溝槽的多個(gè)壁沉積阻擋材料。第二導(dǎo)電類型的摻雜劑經(jīng)過一層形成于環(huán)形突部和所述溝槽底部內(nèi)表面的阻擋材料被注入外延層的相鄰部分。摻雜劑擴(kuò)散，以在外延層中形成環(huán)形的摻雜區(qū)和在環(huán)形的摻雜區(qū)下面形成至少一個(gè)其它區(qū)。
文檔編號(hào)H01L21/26GK101889327SQ200880119688
公開日2010年11月17日 申請(qǐng)日期2008年12月4日 優(yōu)先權(quán)日2007年12月4日
發(fā)明者理查德·A·布朗夏爾, 讓-米歇爾·吉約 申請(qǐng)人:威世通用半導(dǎo)體公司