專利名稱：Dmos晶體管及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種DMOS晶體管及其制造方法。
背景技術(shù)：
DMOS晶體管是雙擴(kuò)散且形成有源極層和成為溝道的主體層的MOS場(chǎng)效應(yīng)型晶體 管，作為電源電路或驅(qū)動(dòng)電路等功率半導(dǎo)體元件而使用。近幾年，根據(jù)電子設(shè)備的小型化、低耗電化的要求，期望DMOS晶體管的低導(dǎo)通電 阻化。因此，使用微細(xì)加工技術(shù)來(lái)縮小晶體管的間距，從而增大每單位面積的晶體管數(shù)。另 夕卜，通過(guò)斜向離子注入技術(shù)形成以往通過(guò)熱擴(kuò)散形成的主體層，從而縮短晶體管的溝道長(zhǎng) 度，實(shí)現(xiàn)了低導(dǎo)通電阻化。以下，參照?qǐng)D12和圖13說(shuō)明N溝道型橫型DMOS晶體管的結(jié)構(gòu)與制造方法。圖12 是表示橫型DMOS晶體管的結(jié)構(gòu)的俯視圖，圖13是圖12的剖視圖，圖13㈧是沿圖12的 X-X線的剖視圖，圖13(B)是沿圖12的Y-Y線的剖視圖。在N型半導(dǎo)體基板10 (例如單晶硅基板)的表面上，形成有N型的源極層11。源 極層11由N型層11A、比N型層IlA濃度高的N+型層IlB構(gòu)成。另外，在半導(dǎo)體基板10的表面上，與源極層11相鄰地形成有柵極絕緣膜12和與 柵極絕緣膜12連接的電場(chǎng)緩和用絕緣膜13 (L0C0S膜)，從該柵極絕緣膜12到電場(chǎng)緩和用 絕緣膜13的一部分上形成有柵電極14(例如由多晶硅膜構(gòu)成)。該柵電極14形成為環(huán)狀 地包圍源極層11，源極層11從環(huán)狀的柵電極14的四邊形的開口部分露出。另外，柵電極 14的側(cè)壁上形成有隔離膜15(例如由氧化硅膜構(gòu)成)，使用該隔離膜15形成源極層11的 高濃度N+型層IlB。另外，半導(dǎo)體基板10的表面上形成有N+型漏極層16。漏極層16被配置成在其間 夾著電場(chǎng)緩和用絕緣膜13且與源極層11相隔開。而且，形成有部分與源極層11重疊并且延伸到柵電極14的下方的半導(dǎo)體基板10 的表面上的P型的主體層17。當(dāng)施加到柵電極14上的電壓為閾值電壓以上時(shí)，該主體層 17的表面反轉(zhuǎn)為N型，形成源極層11與漏極層16之間的導(dǎo)電溝道。以下，說(shuō)明主體層17的形成方法。形成光致抗蝕層18，該光致抗蝕層18在柵電極 14上具有端部，并覆蓋電場(chǎng)緩和用絕緣膜13和漏極層16。源極層11和與源極層11相鄰的柵電極14的端部從光致抗蝕層18露出。而且， 從圖12的A、B、C、D箭頭表示的四個(gè)方向進(jìn)行P型雜質(zhì)的斜向離子注入。即，將柵電極14 和光致抗蝕層18作為掩模，從比垂直方向傾斜的方向向半導(dǎo)體基板10的表面入射離子束。由于通過(guò)這樣的斜向離子注入，能夠在柵電極14的下面的狹窄的區(qū)域中形成主 體層17，因此能夠縮短晶體管的溝道長(zhǎng)度，并且能夠?qū)崿F(xiàn)低導(dǎo)通電阻化。另外，例如，日本專利公開公報(bào)平10-233508號(hào)、2004-039773號(hào)中記載了 DMOS晶 體管。進(jìn)行上述的斜向離子注入時(shí)，由于柵電極14與光致抗蝕層18的遮蔽效應(yīng)，很難向柵電極14的內(nèi)側(cè)的角部注入離子，所以在該部分會(huì)引起主體層17的雜質(zhì)濃度的降低。使 用微細(xì)化技術(shù)形成DMOS晶體管時(shí)，提高柵電極14和光致抗蝕層18的高寬比時(shí)，該現(xiàn)象更
顯者ο結(jié)果，在柵電極14的內(nèi)側(cè)的角部，會(huì)引起主體層17的雜質(zhì)濃度局部降低而導(dǎo)致閾值電壓的降低，存在該部分中源極層11與漏極層16之間的漏電流的增加、晶體管截止時(shí)的 源極漏極間耐壓的降低等問(wèn)題。

發(fā)明內(nèi)容
本發(fā)明的DMOS晶體管的制造方法鑒于上述問(wèn)題而實(shí)現(xiàn)，在DMOS晶體管的制造方 法中，DMOS晶體管具備半導(dǎo)體基板；第一導(dǎo)電型的源極層，其形成在所述半導(dǎo)體基板的表 面上；柵極絕緣膜，其形成在所述半導(dǎo)體基板的表面上；柵電極，其隔著所述柵極絕緣膜包 圍所述源極層并形成為環(huán)狀；第二導(dǎo)電型的主體層，其與所述源極層重疊，并且延伸到所述 柵電極的下方的半導(dǎo)體基板的表面上；和第一導(dǎo)電型的漏極層，其與所述源極層對(duì)應(yīng)地形 成在所述半導(dǎo)體基板的表面上；該DMOS晶體管制造方法的特征在于，形成所述主體層的工 序，包括將第二導(dǎo)電型雜質(zhì)朝所述柵電極的內(nèi)側(cè)的角部向所述半導(dǎo)體基板的表面進(jìn)行離子 注入的工序。根據(jù)該DMOS晶體管的制造方法，由于形成所述主體層的工序包括將第二導(dǎo)電型 雜質(zhì)朝所述柵電極的內(nèi)側(cè)的角部向所述半導(dǎo)體基板的表面進(jìn)行離子注入的工序，因此在所 述角部，能夠抑制所述主體層的雜質(zhì)濃度局部降低。由此，能夠降低漏電流，并且能夠提高 晶體管截止時(shí)的源極漏極間耐壓。另外，本發(fā)明的DMOS晶體管的特征在于，具備半導(dǎo)體基板；第一導(dǎo)電型的源極 層，其形成在所述半導(dǎo)體基板的表面上；柵極絕緣膜，其形成在所述半導(dǎo)體基板的表面上； 柵電極，其隔著所述柵極絕緣膜包圍所述源極層并形成為環(huán)狀；第二導(dǎo)電型的主體層，其與 所述源極層重疊，并且延伸到所述柵電極的下方的半導(dǎo)體基板的表面；和第一導(dǎo)電型的漏 極層，其與所述源極層對(duì)應(yīng)地形成在所述半導(dǎo)體基板的表面上；所述主體層的雜質(zhì)濃度在 所述柵電極的內(nèi)側(cè)的角部降低，所述源極層遠(yuǎn)離所述角部而形成。根據(jù)該DMOS晶體管，由于所述主體層的雜質(zhì)濃度在所述柵電極的內(nèi)側(cè)的角部降 低，并且所述源極層遠(yuǎn)離所述角部而形成，因此在所述角部，能夠抑制所述主體層的雜質(zhì)濃 度局部降低，并且能夠抑制閾值電壓低的寄生晶體管的動(dòng)作。由此，能夠降低漏電流，并且 能夠提高晶體管截止時(shí)的源極漏極間耐壓。另外，在圖12中，用虛線箭頭表示了角部的寄 生晶體管引起的漏電流。根據(jù)本發(fā)明的DMOS晶體管及其制造方法，在通過(guò)斜向離子注入形成主體層時(shí)，能 夠降低源極層與漏極層間的漏電流，并且能夠提高晶體管截止時(shí)的源極漏極間耐壓。


圖1是說(shuō)明本發(fā)明的第1實(shí)施方式的DMOS晶體管及其制造方法的俯視圖。圖2是圖1的DMOS晶體管的剖視圖。圖3是表示斜向離子注入的方向的圖。圖4是說(shuō)明本發(fā)明的第1實(shí)施方式的DMOS晶體管及其制造方法的俯視圖。
圖5是圖3的DMOS晶體管的剖視圖。圖6是示意表示本發(fā)明的第1實(shí)施方式的DMOS晶體管截止時(shí)的能帶狀態(tài)的圖。圖7是說(shuō)明本發(fā)明的第1實(shí)施方式的DMOS晶體管及其制造方法的俯視圖。圖8是說(shuō)明本發(fā)明的第1實(shí)施方式的DMOS晶體管及其制造方法的俯視圖。圖9是說(shuō)明本發(fā)明的第2實(shí)施方式的DMOS晶體管及其制造方法的俯視圖。圖10是圖9的DMOS晶體管的剖視圖。圖11是示意表示形成在第2實(shí)施方式的DMOS晶體管的角部中的寄生晶體管截止 時(shí)的能帶狀態(tài)的圖。圖12是說(shuō)明現(xiàn)有例的DMOS晶體管及其制造方法的俯視圖。圖13是圖12的DMOS晶體管的剖視圖。
具體實(shí)施例方式[第1實(shí)施方式]以下，說(shuō)明第1實(shí)施方式的橫型DMOS晶體管(以下稱作DMOS晶體管)及其制造 方法。圖1是表示DMOS晶體管的結(jié)構(gòu)的俯視圖，圖2是圖1的剖視圖，圖2 (A)是沿圖1的 X-X線的剖視圖，圖2(B)是沿圖1的Y-Y線的剖視圖。另外，對(duì)圖1和圖2的相同構(gòu)成部分 附加相同的符號(hào)，省略其說(shuō)明。本發(fā)明的DMOS晶體管的制造方法的特征在于形成主體層17的工序，其中，向柵電 極的內(nèi)側(cè)的角部進(jìn)行離子注入。即，如圖1、圖2所示，形成光致抗蝕層18之后，將光致抗 蝕層18和柵電極14作為掩模，從A'箭頭表示的第一方向向柵電極14的內(nèi)側(cè)的第一角部 14C1進(jìn)行P型雜質(zhì)(例如硼或BF2)的第一離子注入。通過(guò)該第一離子注入，形成P型的第 一主體層17A'。第一主體層17A'形成為與源極層11部分重疊，并從第一角部14C1延伸 到柵電極14的下方，能夠確保第一角部14C1的主體層17A'的P型雜質(zhì)濃度比現(xiàn)有例的晶 體管高。使離子注入方向相對(duì)于與半導(dǎo)體基板10的表面(主面)垂直的方向(圖3的ζ 方向)傾斜第一角度θ 1、相對(duì)于柵電極14延伸的縱長(zhǎng)方向(圖中的χ方向)傾斜第二角 度θ 2，來(lái)進(jìn)行該第一離子注入(參照?qǐng)D1、圖2、圖3)。從抑制溝道效應(yīng)方面考慮，優(yōu)選第一角度Θ1在20°以上且45°以下 (20°彡θ 1彡45° )，第二角度θ 2在15°以上且40°以下(15°彡θ 2彡40° )或者 在50°以上且75°以下(50° < Θ2<75° )。從抑制溝道效應(yīng)方面考慮，更優(yōu)選柵電極 14的縱長(zhǎng)方向(χ方向)或?qū)挾确较?與χ方向垂直的y方向)與在(110)面上具有定位 邊(orientation flat)的半導(dǎo)體基板10 (單晶硅薄片)的<110>方向一致。另外，第一離子注入的劑量、加速能量可考慮晶體管的閾值等特性而決定，典型的 情況(離子種類使用硼，柵極絕緣膜12的膜厚為7nm，閾值為1. 0V)下，劑量是4X 1012 5X1012/cm2，加速能量是 70keV。另一方面，在該第一離子注入中，由于光致抗蝕層18和柵電極14的遮蔽效應(yīng)，與 第一角部14C1相鄰的第二角部14C2、相反側(cè)的第三角部14C3、以及第四角部14C4中不會(huì) 被注入離子。因此，進(jìn)行接下來(lái)的第二離子注入。即，如圖4和圖5所示，在旋轉(zhuǎn)半導(dǎo)體基板 10 (晶片)之后，以與第一離子注入相同的條件進(jìn)行第二離子注入。另外，圖4是表示DMOS晶體管的結(jié)構(gòu)的俯視圖，圖5是圖4的剖視圖，圖5(A)是沿圖4的X-X線的剖視圖，圖5(B) 是沿圖4的Y-Y線的剖視圖。從B'的箭頭表示的第二方向向柵電極14的內(nèi)側(cè)的第二角部14C2進(jìn)行第二離子 注入。通過(guò)該第二離子注入，形成第2主體層17B'。第2主體層17B'從第二角部14C2 延伸到柵電極14的下方而形成，從而能夠確保第二角部14C2的第二主體層17B'的P型雜 質(zhì)濃度比現(xiàn)有例的晶體管高。此時(shí)的離子注入的第一角度θ 1與第二角度θ 2優(yōu)選與第一 離子注入相等的角度。
同樣，如圖7所示，從C'的箭頭表示的第三方向向第三角部14C3進(jìn)行第三離子注 入，形成第三主體層17C'。另外，同樣如圖8所示，從D'的箭頭表示的第四方向向第四角 部14C4進(jìn)行第四離子注入，形成第四主體層17D'。這樣，向柵電極14的內(nèi)側(cè)的四個(gè)角部 進(jìn)行四次離子注入，由第一 第四主體層17Α' 17D'構(gòu)成主體層17。由此，能夠確保四 個(gè)角部的主體層17的雜質(zhì)濃度比現(xiàn)有例的晶體管高，因此能夠降低源極層11與漏極層16 間的漏電流，并且能夠提高晶體管截止時(shí)的源極漏極間耐壓。另外，雖然省略了圖示，但是形成主體層17之后，去除光致抗蝕層18，之后在整個(gè) 面上形成層間絕緣膜。而且，在源極層11、柵電極14、漏極層16上的層間絕緣膜上分別形 成接觸孔，經(jīng)過(guò)各自的接觸孔形成與源極層U、柵電極14、漏極層16接觸的布線。[第2實(shí)施方式]在如上所述的第1實(shí)施方式中，雖然能夠使柵電極14的內(nèi)側(cè)的角部的主體層17 的雜質(zhì)濃度比現(xiàn)有例高，但是存在以下的問(wèn)題。對(duì)此，參照?qǐng)D6進(jìn)行說(shuō)明。圖6是示意表示 DMOS晶體管截止時(shí)的能帶狀態(tài)的圖。用實(shí)線表示僅通過(guò)一次離子注入形成主體層17的角 部的寄生晶體管的能帶狀態(tài)，用虛線表示通過(guò)兩次離子注入形成主體層17的正常部的晶 體管。設(shè)每次離子注入的劑量相同，則角部的主體層17的雜質(zhì)濃度是正常部的1/2。其結(jié) 果，與正常部的晶體管相比，角部的寄生晶體管其閾值電壓低。將柵極絕緣膜12的膜厚設(shè) 為7nm時(shí)，用于避免角部中的漏電流而必須的主體層17的雜質(zhì)濃度在角部中是10的17次 方的后半/cm-3，在正常部中是10的18次方量級(jí)/cm-3左右。由于此時(shí)的正常部的閾值電 壓超過(guò)IV，因此低閾值電壓化是有限的。因此，在本實(shí)施方式中，如圖9和圖10所示，源極層11遠(yuǎn)離因斜向離子注入而引 起主體層17的雜質(zhì)濃度的降低的第一 第四角部14C1 14C4而形成。S卩，源極層11遠(yuǎn) 離第一 第四角部14C1 14C4，后退到由柵電極14包圍的區(qū)域的內(nèi)側(cè)。另外，圖9是表示DMOS晶體管的結(jié)構(gòu)的俯視圖，圖10是圖9的剖視圖，圖10(A) 是沿圖9的X-X線的剖視圖，圖10 (A)是沿圖9的Y-Y線的剖視圖。另夕卜，圖9和圖10只 表示了對(duì)應(yīng)于向第一角部14C1的第一離子注入的構(gòu)成。第一離子注入之后，與第1實(shí)施方 式同樣還進(jìn)行第二 第四離子注入。源極層11與第一 第四角部14C1 14C4之間的相隔距離，根據(jù)柵電極14、光致 抗蝕膜18的厚度、它們的高寬比而不同，典型情況下優(yōu)選為1 2μπι。圖11示意表示在第2實(shí)施方式中形成在DMOS晶體管的角部中的寄生晶體管截止 時(shí)的能帶狀態(tài)。如圖11所示，由于與源極層11相鄰的主體層17的雜質(zhì)濃度與正常部相同， 因此主體層17相對(duì)于源極層11的能量勢(shì)壘與正常部相同。另外，由于柵電極14不在包括 該區(qū)域的主體層17的源極層11的上部，因此在該區(qū)域中不會(huì)形成反轉(zhuǎn)層。其結(jié)果，能夠完全抑制角部的寄生晶體管的動(dòng)作。因此，當(dāng)柵極絕緣膜12的膜厚為7nm時(shí)，能夠?qū)⒄２?的雜質(zhì)濃度降低到10的17次方量級(jí)//cm-3。由此，能夠?qū)MOS晶體管的閾值電壓設(shè)定在 IV以下，從而能夠進(jìn)一步實(shí)現(xiàn)低閾值電壓化、低導(dǎo)通電阻化。另外，如圖9所示，在上述構(gòu)成中，優(yōu)選與源極層11對(duì)應(yīng)地形成的漏極層16的端 部和離開柵電極16的角部的源極層11的端部對(duì)齊。俯視下，源極層11與漏極層16是四 邊形。由此，由于源極層11與漏極層16的寬度相同，因此能夠防止晶體管導(dǎo)通時(shí)流動(dòng)的源 極漏極間電流集中在柵電極16的角部，并且能夠提高針對(duì)電流集中所引起的晶體管的破 壞(例如靜電破壞)的強(qiáng)度和提高針對(duì)熱載流子的可靠性等。
另外，本發(fā)明并不僅限于上述實(shí)施方式，顯然，在不超出本發(fā)明的宗旨的范圍內(nèi)能 夠進(jìn)行變更。例如，在第1和第2實(shí)施方式中，形成源極層11之后進(jìn)行了用于形成主體層 17的斜向離子注入，但是也可以在形成柵電極14后形成源極層11之前進(jìn)行。另外，在第1和第2實(shí)施方式中，N溝道型DMOS晶體管形成在N半導(dǎo)體基板10的 表面上，但是也可以在P型半導(dǎo)體基板上形成N型外延半導(dǎo)體層，將N溝道型DMOS晶體管 形成在該外延半導(dǎo)體層的表面上。另外，在第1和第2實(shí)施方式中，說(shuō)明了 N溝道型DMOS晶體管，但是通過(guò)將源極層 11、漏極層16、主體層17的導(dǎo)電型變更為相反導(dǎo)電型，還能將本發(fā)明應(yīng)用于P溝道型DMOS
晶體管。
權(quán)利要求
一種DMOS晶體管的制造方法，所述DMOS晶體管具備半導(dǎo)體基板；第一導(dǎo)電型的源極層，其形成在所述半導(dǎo)體基板的表面上；柵極絕緣膜，其形成在所述半導(dǎo)體基板的表面上；柵電極，其隔著所述柵極絕緣膜包圍所述源極層并形成為環(huán)狀；第二導(dǎo)電型的主體層，其與所述源極層重疊，并且延伸到所述柵電極的下方的半導(dǎo)體基板的表面上；和第一導(dǎo)電型的漏極層，其與所述源極層對(duì)應(yīng)地形成在所述半導(dǎo)體基板的表面上；該DMOS晶體管的制造方法的特征在于，形成所述主體層的工序，包括將第二導(dǎo)電型雜質(zhì)朝所述柵電極的內(nèi)側(cè)的角部向所述半導(dǎo)體基板的表面進(jìn)行離子注入的工序。
2.根據(jù)權(quán)利要求1所述的DM0S晶體管的制造方法，其特征在于，使離子注入方向相對(duì)于與所述半導(dǎo)體基板的表面垂直的方向傾斜第一角度且相對(duì)于 所述柵電極延伸的方向傾斜第二角度來(lái)進(jìn)行所述離子注入，所述第一角度在20°以上且 45°以下，所述第二角度在15°以上且40°以下或者在50°以上且75°以下。
3.根據(jù)權(quán)利要求1或2所述的DM0S晶體管的制造方法，其特征在于， 所述源極層遠(yuǎn)離所述柵電極的內(nèi)側(cè)的角部而形成。
4.根據(jù)權(quán)利要求3所述的DM0S晶體管的制造方法，其特征在于， 所述漏極層形成為使所述漏極層的端部與所述源極層的端部對(duì)齊。
5. 一種DM0S晶體管，其特征在于，具備 半導(dǎo)體基板；第一導(dǎo)電型的源極層，其形成在所述半導(dǎo)體基板的表面上； 柵極絕緣膜，其形成在所述半導(dǎo)體基板的表面上； 柵電極，其隔著所述柵極絕緣膜包圍所述源極層并形成為環(huán)狀； 第二導(dǎo)電型的主體層，其與所述源極層重疊，并且延伸到所述柵電極的下方的半導(dǎo)體 基板的表面；和第一導(dǎo)電型的漏極層，其與所述源極層對(duì)應(yīng)地形成在所述半導(dǎo)體基板的表面上； 所述主體層的雜質(zhì)濃度在所述柵電極的內(nèi)側(cè)的角部降低，所述源極層遠(yuǎn)離所述角部而 形成。
6.根據(jù)權(quán)利要求5所述的DM0S晶體管，其特征在于，所述漏極層的端部與遠(yuǎn)離所述柵電極的角部的所述源極層的端部對(duì)齊。
全文摘要
本發(fā)明提供一種DMOS晶體管及其制造方法。在本發(fā)明的DMOS晶體管中，通過(guò)斜向離子注入形成主體層時(shí)，能夠降低漏電流，并且能夠提高晶體管截止時(shí)的源極漏極間耐壓。形成光致抗蝕層(18)之后，將光致抗蝕層(18)和柵電極(14)作為掩模，從A′箭頭所示的第一方向向柵電極(14)的內(nèi)側(cè)的第一角部(14C1)進(jìn)行第一離子注入。通過(guò)該第一離子注入，形成第一主體層(17A′)。第一主體層(17A′)從第一角部(14C1)延伸到柵電極(14)的下方而形成，從而能夠確保第一角部(14C1)的主體層(17A′)的P型雜質(zhì)濃度比現(xiàn)有例的晶體管高。
文檔編號(hào)H01L21/336GK101809727SQ20088010924
公開日2010年8月18日 申請(qǐng)日期2008年9月26日 優(yōu)先權(quán)日2007年9月28日
發(fā)明者大竹誠(chéng)治, 武田安弘, 菊地修一 申請(qǐng)人:三洋電機(jī)株式會(huì)社;三洋半導(dǎo)體株式會(huì)社