專利名稱：包括相變材料和加熱元件的電裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種包括電阻器的電裝置，該電裝置包括能夠在轉(zhuǎn) 變帶內(nèi)在第一相和第二相之間改變的相變材料，該電阻器具有當(dāng)相變 材料在第一相時(shí)的第一電阻值和與第一電阻值不同的當(dāng)相變材料在 第二相時(shí)的第二電阻值，該電阻器能夠傳導(dǎo)第一電流，并且所述裝置 具有能夠傳導(dǎo)第二電流的加熱元件，該第二電流用于使相變材料在電 阻器的轉(zhuǎn)變帶內(nèi)從第一相轉(zhuǎn)變到第二相。
本發(fā)明還涉及包括這種電裝置的存儲(chǔ)器裝置，以及用于對(duì)這種 存儲(chǔ)器裝置編程的編址方法和用于讀取這種存儲(chǔ)器裝置的尋址方法。
本發(fā)明還涉及一種包括這種存儲(chǔ)器裝置的半導(dǎo)體裝置。
背景技術(shù)：
已經(jīng)提出了基于相變材料(PCM)的各種各樣構(gòu)思的電子存儲(chǔ)應(yīng) 用，相變材料在其晶態(tài)和非晶態(tài)具有不同的電阻率并且可以在這些狀 態(tài)間電轉(zhuǎn)變。例如，在US 5,933,365中提出了將相變材料應(yīng)用于頂 孔或通孔的結(jié)構(gòu)(即，在垂直方向上導(dǎo)電)，其中相變材料經(jīng)由一個(gè) 或多個(gè)中間層與相變材料通路的上方和下方的金屬導(dǎo)體(電極)相接 觸。而且，其公開(kāi)了應(yīng)用脈沖方案來(lái)從低電阻率狀態(tài)轉(zhuǎn)變到高電阻率 狀態(tài)，或者相反。并且，可以將加熱層與相變材料串聯(lián)以更好地控制 相變范圍(volume)及其環(huán)境的加熱。
在W004057618中公開(kāi)了一種替代結(jié)構(gòu)，其中將相變材料沉積為 線，即處于平面內(nèi)，典型地在水平方向(在與該結(jié)構(gòu)所處平面平行的 平面內(nèi))，連接到遠(yuǎn)離PCM線的轉(zhuǎn)變區(qū)域處的電極。在這些線發(fā)明構(gòu) 思中，通過(guò)發(fā)送電流通過(guò)(窄的)線來(lái)加熱PCM線。按照加熱量和 PCM冷卻的速率，在線內(nèi)被稱為轉(zhuǎn)變帶(switching zone)的一部分 PCM將從非晶體轉(zhuǎn)變?yōu)榫w，或從晶體轉(zhuǎn)變?yōu)榉蔷w。由于這些相在
7時(shí)間上穩(wěn)定，因此可以將晶相和非晶相的相應(yīng)不同電阻值用于存儲(chǔ)器 應(yīng)用。通過(guò)線發(fā)送小的讀出電流來(lái)測(cè)量電阻值，可以進(jìn)行讀出。
上述文獻(xiàn)還公開(kāi)了加熱元件，其電并聯(lián)到相變材料，其中，該 相變材料在編程期間對(duì)PCM電阻器的電阻值差異較不敏感。
這些存儲(chǔ)器可以用作(嵌入式)閃速浮柵存儲(chǔ)器(flash floating gate memory)，其被編程和擦除很多次并即使在斷電時(shí)也可保存信 息，這些存儲(chǔ)器還可以用作(嵌入式)SRAM和/或DRAM，只要其電、 熱和物理特性允許，即當(dāng)編程電壓和耗散功率足夠低并且其耐久性足 夠良好以適應(yīng)大量的編程循環(huán)而同時(shí)保持良好性能。線的構(gòu)思尤其有 吸引力，因?yàn)槔眠@個(gè)構(gòu)思的結(jié)構(gòu)可以相對(duì)容易地制造并且理論上可 以很好地整體縮小到存儲(chǔ)器元件的小尺寸，并特別是縮小到相變范圍 的轉(zhuǎn)變部分的小尺寸。
W02005/057618公開(kāi)了具有電阻器的電裝置的實(shí)施例，該電阻器 包括能夠在轉(zhuǎn)變帶內(nèi)在第一相(例如晶相)與第二相(例如非晶相) 之間改變或轉(zhuǎn)變的相變材料，該電阻器具有當(dāng)相變材料處于第一相時(shí) 的第一電阻值和當(dāng)相變材料處于第二相時(shí)的與第一電阻值不同的第 二電阻值，該相變材料構(gòu)成了第一接觸區(qū)和第二接觸區(qū)間的導(dǎo)電路 徑，導(dǎo)電路徑的橫截面比第一接觸區(qū)和第二接觸區(qū)小，類似于所謂的 "狗骨"結(jié)構(gòu)。該電裝置還包括能夠傳導(dǎo)電流的加熱元件，該電流能 夠使得從第一相轉(zhuǎn)變?yōu)榈诙?。第一相?或第二相可以是部分非晶 體和部分晶體。在下文中，術(shù)語(yǔ)"晶體"用于指晶相或主要為晶相， "非晶體"用于指非晶相或主要為非晶相。
電阻器以可以測(cè)量其電阻值的方式電連接到第一導(dǎo)體和第二導(dǎo) 體。從具有相對(duì)良好電導(dǎo)率的晶相轉(zhuǎn)變到具有相對(duì)較差電導(dǎo)率的非晶 相，需要足夠強(qiáng)的熱量來(lái)融化相變材料。當(dāng)加熱結(jié)束時(shí)相變材料冷卻， 當(dāng)冷卻足夠快，則得到更多的非晶相。
當(dāng)熱量輸入足夠高以將相變材料的溫度增加到其結(jié)晶溫度以上 時(shí)，可以發(fā)生從低電導(dǎo)率的非晶相到高電導(dǎo)率的晶相的相變。
如W004/057618所公開(kāi)的存儲(chǔ)器材料的線的"狗骨"結(jié)構(gòu)用于 提高耐久性。在"狗骨"結(jié)構(gòu)中，在線型部分中的相變材料范圍具有
8比第一和/或第二接觸區(qū)處的接觸電阻更大的電阻，與相變材料是在 第一相還是第二相中無(wú)關(guān)。在這種裝置中，第一接觸區(qū)和/或第二接 觸區(qū)處的焦耳熱小于線型部分中相變材料范圍內(nèi)部(其中電流密度很 高)的焦耳熱。這減小了相變材料與第一和/或第二接觸區(qū)處的其它 材料之間的相互作用，導(dǎo)致與沒(méi)有"狗骨"結(jié)構(gòu)的結(jié)構(gòu)相比耐久性提 高。另外，主要在相變發(fā)生的位置處消耗了電功率，即轉(zhuǎn)變成了熱。 通過(guò)減小沒(méi)有發(fā)生相變的位置處的消耗，減小了引發(fā)相變所需的總電 功率。
通過(guò)使電流流過(guò)相變材料和/或流過(guò)與相變材料熱接觸的加熱
元件，可以實(shí)現(xiàn)加熱。在W02005/057618中，將加熱元件布置成與電 阻器電并聯(lián)，從而通過(guò)其自身的電阻熱和由加熱器的電阻熱產(chǎn)生的熱 來(lái)產(chǎn)生相變材料中的相變。在US 5， 933， 365中，加熱層與電阻器串 聯(lián)(實(shí)際上它們還構(gòu)成了相變層與電接觸層之間的接觸)，加熱層通 過(guò)焦耳熱對(duì)電阻器加熱。加熱層可以是與相變材料相鄰地沉積的薄膜 結(jié)構(gòu)。
已知的電裝置是電可擦寫(xiě)的存儲(chǔ)器單元，其承載以電阻值編碼 的信息。例如，當(dāng)電阻值相對(duì)低時(shí)對(duì)存儲(chǔ)器單元分配"0"，當(dāng)電阻 值相對(duì)高時(shí)分配"1"。通過(guò)在電阻器兩端提供電壓并測(cè)量相應(yīng)的電 流，可以容易地測(cè)量電阻值。通過(guò)引發(fā)如上所述的從第一相到第二相 的轉(zhuǎn)變，對(duì)存儲(chǔ)器元件進(jìn)行擦寫(xiě)。
觀察到上述電裝置當(dāng)在第一相與第二相之間重復(fù)轉(zhuǎn)變時(shí)會(huì)劣 化，即該電裝置的壽命(也稱為使用期限或耐久性)是很有限的。本 發(fā)明人已經(jīng)認(rèn)識(shí)到其根源在于現(xiàn)有技術(shù)結(jié)構(gòu)的物理結(jié)構(gòu)和熱特性。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種在開(kāi)篇段落中描述的電裝置，其中該 電裝置的功能與現(xiàn)有技術(shù)的裝置相比得到了提高。
根據(jù)本發(fā)明的電裝置的特征在于，電阻器布置為第一線，加熱 元件布置為第二線，第一線適用于傳導(dǎo)第一電流，第二線適用于傳導(dǎo) 第二電流，其中第一線和第二線在轉(zhuǎn)變帶的交叉位置處交叉。實(shí)際上，
9高的編程電流不會(huì)流過(guò)相變材料和電極界面之間的界面，從而大大減 小了脫層和偏析。而且，在該電裝置中，通過(guò)加熱器和相變電阻器的 交叉區(qū)域很好地定義了加熱范圍。這使得加熱范圍能夠更小，有益效 果是降低了相變所需的功率和可以減小相變材料周邊被加熱范圍的 大小。而且，熱量將更多地傳向垂直于加熱器方向而不是經(jīng)由相變線， 導(dǎo)致更低的電極溫度，這進(jìn)一步限制了 PCM電極的脫層和偏析，改進(jìn) 了讀出處理。
在一個(gè)實(shí)施例中，第一線和第二線被相互電絕緣。 在另一個(gè)實(shí)施例中，加熱器以及相變電阻器優(yōu)選地為"狗骨"
形狀的線結(jié)構(gòu)，它們的交叉位置在兩個(gè)"狗骨"部分的狹窄區(qū)域處。
寬的端部提供了與其電極的良好熱接觸和低阻電接觸。 加熱器可以是在相變電阻器材料的上方或者下方。 加熱器可以直接與相變電阻器接觸，或者通過(guò)中間層(比如電
介質(zhì)絕緣層)與其隔開(kāi)，以減小并優(yōu)選地防止相變材料與電加熱材料
的混合。
加熱器可以布置成與相變電阻器電串聯(lián)或電并聯(lián)。 在優(yōu)選實(shí)施例中，加熱器和相變電阻器構(gòu)成獨(dú)立的電流路徑。 在本發(fā)明的另一實(shí)施例中，加熱元件由至少兩個(gè)層構(gòu)成。至少 兩個(gè)層的第一層位于至少兩個(gè)層中的第二層與相變材料之間。該第一 層將第二層中產(chǎn)生的熱傳導(dǎo)給相變層。第一層是具有足夠高的電絕緣
性的絕緣層，并優(yōu)選地由未摻雜硅構(gòu)成。第二層具有足夠高的導(dǎo)熱性 和足夠高的導(dǎo)電性，并優(yōu)選地由硅化合物構(gòu)成，或者甚至更優(yōu)選地由 未摻雜自對(duì)準(zhǔn)多晶硅構(gòu)成。這將第二層與相變層電絕緣，而同時(shí)保持 了良好的熱接觸。結(jié)果，通過(guò)加熱器第二層的高功率編程路徑與相變 層良好地絕緣，并且可以最佳地從讀取部分分開(kāi)。而且，經(jīng)由加熱器
到PCM材料的寄生泄漏非常小，從而不需要很耗面積的設(shè)計(jì)方案。另 外，與Si02電介質(zhì)相比，硅的更好的傳熱性(大約是10到100倍) 導(dǎo)致更低的功耗。作為有益的附加效果，由于自對(duì)準(zhǔn)多晶硅工藝 (salicidation process)很好控制，因此該結(jié)構(gòu)還使得能夠形成極 薄的加熱層。薄的加熱層好處是增加了電流密度，從而在給定電流下
10增加了焦耳熱。
本發(fā)明還涉及一種包括這種電裝置的存儲(chǔ)器裝置。在一個(gè)實(shí)施 例中，存儲(chǔ)器裝置的存儲(chǔ)器元件包括晶體管開(kāi)關(guān)，比如金屬氧化物半
導(dǎo)體場(chǎng)效應(yīng)晶體管(M0SFET)，并且使用N個(gè)第一選擇線(也稱作 "行")、M個(gè)第二選擇線(也稱作"位線或列")和一個(gè)輸出線來(lái) 對(duì)存儲(chǔ)器元件尋址。每個(gè)存儲(chǔ)器元件的電阻器從MOSFET的(源極或 漏極)端子之一電連接輸出線，同時(shí)其它端子電連接到M個(gè)第二選擇 線或列線之一。M0SFET的柵極區(qū)電連接到N個(gè)第一選擇線或行選擇 線之一。電阻器具有與相變材料電并聯(lián)的加熱器。這允許對(duì)各個(gè)NX M存儲(chǔ)器元件進(jìn)行讀寫(xiě)。
根據(jù)本發(fā)明的存儲(chǔ)器裝置的替代實(shí)施例涉及可尋址矩陣，該矩 陣不使用存儲(chǔ)器單元中的晶體管來(lái)制造。使用N個(gè)第一選擇線、M個(gè) 第二選擇線、N個(gè)第三選擇線以及M個(gè)第四選擇線來(lái)對(duì)存儲(chǔ)器元件尋 址。同時(shí)對(duì)相同第一選擇線上的所有M個(gè)存儲(chǔ)器元件進(jìn)行讀寫(xiě)。這被 稱作一次一線(line-at-a-time)操作。每個(gè)存儲(chǔ)器元件的電阻器將 N個(gè)第一選擇線之一電連接到M個(gè)第二選擇線之一。每個(gè)存儲(chǔ)器元件 的加熱器將N個(gè)第三選擇線之一電連接到M個(gè)第四選擇線之一。
為了對(duì)存儲(chǔ)器元件編程，相應(yīng)存儲(chǔ)器元件的第一和第二選擇線 保持浮接，相應(yīng)存儲(chǔ)器元件的第三選擇線保持零電壓或接地，并且通 過(guò)在相應(yīng)存儲(chǔ)器元件的第四選擇線上的適當(dāng)編程電壓Vp (用于寫(xiě)) 或擦除電壓Ve (用于擦除)以其相應(yīng)的數(shù)據(jù)來(lái)對(duì)存儲(chǔ)器元件進(jìn)行寫(xiě) 操作。其它N-1個(gè)第一選擇線和其它N-l個(gè)第三選擇線保持浮接。
為了讀取存儲(chǔ)器元件，相應(yīng)存儲(chǔ)器元件的第二選擇線設(shè)置為讀 出電壓Vr，相應(yīng)存儲(chǔ)器元件的第一選擇線保持零電壓或接地。相應(yīng) 第三選擇線和相應(yīng)第四選擇線保持浮接。其它N-l個(gè)第一選擇線和其 它N-l個(gè)第三選擇線保持浮接。
本發(fā)明還涉及包括這種存儲(chǔ)器裝置的半導(dǎo)體器件。該半導(dǎo)體器 件可以例如還包括具有其它功能的其它半導(dǎo)體結(jié)構(gòu)，例如由CM0S邏 輯晶體管構(gòu)成的算術(shù)單元。
本發(fā)明還涉及一種制造這種半導(dǎo)體器件的方法。其它具有其它
11功能的半導(dǎo)體結(jié)構(gòu)直接構(gòu)造在(硅)襯底(例如單晶P摻雜硅半導(dǎo)體 晶片)上，這被稱作前端工藝。這在應(yīng)用材料層的步驟工序中做出， 可能摻雜這些層并將這些層形成圖案，其中應(yīng)用了晶體管區(qū)以及在晶 體管的不同區(qū)之間的連接。在完成前端工藝之后，應(yīng)用僅包括絕緣材 料層和導(dǎo)電材料層(典型的是金屬)的另外的層，以便形成半導(dǎo)體器 件上的不同元件之間的連接結(jié)構(gòu)以及形成與外界的連接元件，比如半 導(dǎo)體器件的焊盤(pán)。這被稱作后端工藝。
在一個(gè)實(shí)施例中，形成上述選擇裝置的相變電阻器、加熱器、 第一和第二選擇線網(wǎng)格、輸出線和MOSFET與其它半導(dǎo)體結(jié)構(gòu)(比如
算術(shù)單元)一起，至少部分地形成在這些前端工藝層中。
在另一實(shí)施例中，如上所述的相變電阻器，加熱器，第一、第
二、第三和第四選擇線網(wǎng)格與其它半導(dǎo)體結(jié)構(gòu)(比如算術(shù)單元)至少
部分地形成在這些前端工藝層中。
在又一實(shí)施例中，其它半導(dǎo)體結(jié)構(gòu)形成在這些前端工藝層中，
而如上所述的相變電阻器，加熱器，第一、第二、第三和第四選擇線
網(wǎng)格形成在后端工藝層中。CMOS邏輯晶體管布置在存儲(chǔ)器元件之下， 與前述M0SFET尋址方法相比其面積效率顯著增加，在前述M0SFET 尋址方法中，對(duì)存儲(chǔ)器裝置尋址的M0SFET占用了半導(dǎo)體器件的前端 的大部分面積。實(shí)際上，現(xiàn)在整個(gè)前端用于其它半導(dǎo)體結(jié)構(gòu)，而存儲(chǔ) 器裝置不占用前端區(qū)域的部分。因此，相變存儲(chǔ)器單元可以添加到許 多標(biāo)準(zhǔn)CMOS產(chǎn)品中作為后端工藝中的一個(gè)模塊。


通過(guò)參考附圖將對(duì)本發(fā)明的這些和其它方面進(jìn)行深入地闡明和 描述，其中
圖1A示出根據(jù)現(xiàn)有技術(shù)的線的"狗骨"形狀的電阻器； 圖1B示出根據(jù)現(xiàn)有技術(shù)的加熱器構(gòu)思的橫截面；
圖ic示出根據(jù)現(xiàn)有技術(shù)的具有電介質(zhì)絕緣的加熱器構(gòu)思的橫截
面；
圖2示出根據(jù)本發(fā)明的電子裝置中的加熱器的構(gòu)思；
12圖3A至圖3D示出根據(jù)本發(fā)明的加熱器構(gòu)思的實(shí)施例；
圖4示出根據(jù)本發(fā)明的加熱器構(gòu)思的另 一 實(shí)施例；
圖5示出包括根據(jù)本發(fā)明的存儲(chǔ)器單元矩陣的陣列構(gòu)造；
圖6示出包括根據(jù)本發(fā)明的存儲(chǔ)器單元矩陣的替代陣列構(gòu)造；
圖7A示出根據(jù)本發(fā)明的半導(dǎo)體器件的實(shí)施例的橫截面；
圖7B示出根據(jù)本發(fā)明的半導(dǎo)體器件的替代實(shí)施例的橫截面。
具體實(shí)施例方式
圖1A示出包括相變材料部分2的現(xiàn)有技術(shù)的電阻器1，其經(jīng)由 電極3和相對(duì)電極4連接到電裝置的其余部分。箭頭IO代表的電流 路徑從電極3流經(jīng)相變材料部分2流到電極4。將相變材料部分2沉 積到襯底(比如p摻雜單晶硅半導(dǎo)體晶片)上成為線型。相變材料可 以在第一相和第二相之間改變。電阻器1具有當(dāng)相變材料處于第一相 時(shí)的第一電阻值和與第一電阻值不同的當(dāng)相變材料處于第二相時(shí)的 第二電阻值。相變材料部分包括窄部分21 (其包括轉(zhuǎn)變帶22)和寬 部分23、 24。寬部分23、 24將相變材料連接到電極3和相對(duì)電極4， 從而產(chǎn)生低電阻接觸帶。電極3、 4還連接到半導(dǎo)體器件中嵌入了電 阻器的其它部分，例如金屬線或通孔(未示出)，并可以連接到外部 的觸點(diǎn)(未示出)。僅僅很少類型的材料可以用于這些電極，因?yàn)樗?們需要具有對(duì)相變材料部分2以及對(duì)觸點(diǎn)、線材料或通孔材料(通常 為金屬)的良好粘合特性?，F(xiàn)有技術(shù)中使用的這樣的材料的例子是 TaN、 TiW禾卩TiN。
圖1B和圖1C中示出了轉(zhuǎn)變帶的橫截面A-A'。
圖1B示出轉(zhuǎn)變帶的橫截面A-A'。與相變材料層30相鄰地沉積 加熱層31，例如沉積為在相變材料層之上或之下的層中的線。加熱 層31和相變材料層30直接熱接觸和電接觸。
圖1C示出替代結(jié)構(gòu)的轉(zhuǎn)變帶的橫截面A-A'。在該替代結(jié)構(gòu)中， 加熱層31和相變材料層30被電介質(zhì)層32隔開(kāi)，電介質(zhì)層具有足夠 的厚度使加熱層和相變材料層電絕緣，而同時(shí)又足夠薄以便保持良好 的熱接觸。加熱層31和相變材料層32可以電并聯(lián)。當(dāng)高電流傳送通
13過(guò)加熱層31時(shí)，電能轉(zhuǎn)化為熱。由于加熱層31和相變材料層32之
間的良好熱接觸，同樣對(duì)相變材料層進(jìn)行了加熱。取決于熱量，這導(dǎo)
致轉(zhuǎn)變帶22中的相變材料從一個(gè)態(tài)轉(zhuǎn)變到另一態(tài)。得到特定狀態(tài)下 的相變材料的處理被稱作器件的編程。例如，當(dāng)相變材料的溫度局部 上升至熔點(diǎn)之上時(shí)，相變材料成為非晶態(tài)。例如，當(dāng)相變材料的溫度 局部上升至結(jié)晶溫度之上時(shí)，相變材料從電導(dǎo)率相對(duì)較差的非晶態(tài)變 為電導(dǎo)率相對(duì)較高的晶態(tài)。
電流路徑10中的電流水平設(shè)置成相對(duì)低的水平Ir，其不改變相 變材料的相，而是以不產(chǎn)生顯著熱量的方式流過(guò)相變電阻器1。隨后 測(cè)量相變電阻器的電阻值以檢測(cè)相變材料的狀態(tài)。采用相對(duì)低的晶態(tài) 電阻值代表邏輯信號(hào)電平例如"0"，并采用相對(duì)高的非晶態(tài)電阻值 代表另一邏輯信號(hào)電平例如"1"。從而相變電阻器1能夠?qū)崿F(xiàn)存儲(chǔ) 器元件的存儲(chǔ)功能。
當(dāng)相變材料在非晶態(tài)和晶態(tài)間重復(fù)轉(zhuǎn)變時(shí)，相變材料部分2被 重復(fù)加熱和冷卻。相變材料部分2中的熱梯度導(dǎo)致材料由于偏析和脫 層而劣化，尤其在圖1A示出的位置40、 40'和41、41'處。當(dāng)加熱 層從相變層脫離時(shí)，存儲(chǔ)器元件的熱特性和電特性減退，并不利地影 響對(duì)元件可靠地重新編程的次數(shù)，使該次數(shù)減少。在一些次數(shù)之后， 再不能對(duì)存儲(chǔ)器元件重新編程。而且，用于晶化和非晶化的高電流流 過(guò)相變材料部分2和電極3、 4之間的界面，會(huì)導(dǎo)致界面劣化。例如， 相變材料部分2與電極3、 4接觸的部分在需要保持晶態(tài)(低阻狀態(tài)) 時(shí)變成非晶區(qū)域。于是正常晶化脈沖將再也不能使這些非晶部位重新 結(jié)晶。這也減小了裝置的耐久性。
圖2示出根據(jù)本發(fā)明的電裝置的頂示圖。將相變材料(PCM)部 分構(gòu)成為在實(shí)質(zhì)平行于電裝置襯底的一個(gè)平面內(nèi)的PCM線50。將加 熱器部分構(gòu)成為在實(shí)質(zhì)平行于電裝置襯底的另一平面內(nèi)的加熱線 51。 PCM線50和加熱線51在交叉帶52處交叉。PCM線和加熱線在交 叉帶52處具有良好的熱接觸和良好的電絕緣性。通過(guò)加熱器所施加 的箭頭56所示的加熱電流用于對(duì)交叉帶52加熱，由此對(duì)處在相同帶 內(nèi)的相變材料加熱。因此，與現(xiàn)有技術(shù)中利用與整個(gè)相變材料線相鄰
14的整個(gè)加熱線的加熱器構(gòu)思相比，交叉帶52以更好的方式定義相變
材料線的轉(zhuǎn)變帶22。因此，該結(jié)構(gòu)的相變轉(zhuǎn)換與現(xiàn)有技術(shù)的構(gòu)思相
比需要能量更低，加熱的周邊區(qū)域尺寸更小，允許集成器件中更高的 存儲(chǔ)器元件封裝密度。這導(dǎo)致每存儲(chǔ)位的存儲(chǔ)器成本顯著減小。另外，
高編程電流不會(huì)流過(guò)PCM電極的界面，因此使得界面免受劣化?？梢?施加箭頭55所示的相變電流流過(guò)PCM線50以通過(guò)檢測(cè)PCM電阻器的 電阻值來(lái)讀取PCM電阻器的狀態(tài)。
圖3A示出本發(fā)明的一個(gè)實(shí)施例，其中第一層60是相變材料層， 第二層61是加熱器層，其從相變材料層上方通過(guò)。在一個(gè)替代實(shí)施 例中，相變材料層可以從加熱層上方通過(guò)?？梢允褂酶綦x片來(lái)提高從 第一層60上方通過(guò)的第二層61的階梯覆蓋。第一層60和第二層61 的較寬部分僅部分地畫(huà)出并且是非強(qiáng)制性的。它們用作電極或?qū)硬牧?連接到電極的連接部分，并且減小了整個(gè)裝置的電壓降和熱損失。
圖3B示出了根據(jù)本發(fā)明的一個(gè)實(shí)施例的電裝置沿線B-B'截取 的橫截面。第一層60和第二層61在交叉帶的位置處在實(shí)質(zhì)不同的平 面內(nèi)，但在交叉帶外處在實(shí)質(zhì)相同的平面內(nèi)。
圖3C示出了根據(jù)本發(fā)明另一實(shí)施例的電裝置沿線B-B'截取的 橫截面。第一層60和第二層61通過(guò)中間電介質(zhì)層62而被相互電絕 緣。
圖3D示出根據(jù)本發(fā)明又一實(shí)施例的電裝置沿線B-B'截取的橫 截面。第一層60和第二層61在交叉帶的位置以及在交叉帶外都處于 實(shí)質(zhì)不同的平面內(nèi)，例如陷入到襯底63中。
圖4示出本發(fā)明的另一實(shí)施例。電裝置包括與標(biāo)準(zhǔn)CMOS工藝兼 容的兩層加熱器71和相變電阻器70。加熱元件71由兩個(gè)層80、 81 組成。加熱器的第一層80位于加熱器的第二層81和相變材料70之 間。第一層80具有良好的導(dǎo)熱性和良好的電絕緣性，并優(yōu)選地由未 摻雜硅構(gòu)成。第二層81具有良好的導(dǎo)熱性和導(dǎo)電性，并優(yōu)選地由硅 化合物構(gòu)成，或甚至更優(yōu)選地由未摻雜硅的自對(duì)準(zhǔn)多晶硅化物構(gòu)成。 這將第二層81與相變層70電絕緣，而同時(shí)保持了良好的熱接觸。結(jié) 果，通過(guò)加熱器的第二層81的高功率編程路徑很好地從相變層70
15隔離開(kāi)，并最佳地可以從讀取部分分離。另外，經(jīng)由加熱器到PCM 材料的寄生泄漏小到幾乎不會(huì)發(fā)生，從而不需要很耗面積的設(shè)計(jì)方 案。而且，與現(xiàn)有技術(shù)的裝置中通常利用Si02電介質(zhì)層來(lái)將加熱器
與相變材料電絕緣相比，硅比Si02電介質(zhì)更好的傳熱性(相比大了 大約100倍)導(dǎo)致更低的功耗。使用電介質(zhì)層不利的是導(dǎo)致高功耗。 硅層的電絕緣仍是可接受的，與Si02電介質(zhì)的10"ohm ■ cm相比，未 慘雜硅大約為2. 3 . 105 cm。
而且，如圖4所示這樣的兩層加熱器容易集成到半導(dǎo)體器件工 藝中，而已知器件的缺點(diǎn)是，由于使用非標(biāo)準(zhǔn)材料(即在半導(dǎo)體器件 的標(biāo)準(zhǔn)工藝中不使用的材料)導(dǎo)致與其它薄膜元件的集成很麻煩。
圖5示出包括根據(jù)本發(fā)明的存儲(chǔ)器單元矩陣的陣列構(gòu)造。存儲(chǔ) 器裝置包括布置在N行M列的矩陣構(gòu)造中的存儲(chǔ)器單元101的陣列 100。該圖示出一個(gè)說(shuō)明性的N:3XM二3矩陣中的九個(gè)存儲(chǔ)器單元101 的矩陣。每個(gè)存儲(chǔ)器單元101包括一個(gè)存儲(chǔ)器元件，存儲(chǔ)器元件包括 相變電阻器102、加熱器元件103和金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管 (MOSFET) 105。使用N個(gè)行選擇線llO、 111、 112和M個(gè)列選擇線 120、 121、 122對(duì)存儲(chǔ)元件尋址。通過(guò)所謂的一次一線尋址方式同時(shí) 寫(xiě)或讀相同行中的所有M個(gè)存儲(chǔ)器元件。
每個(gè)存儲(chǔ)器元件的電阻器和加熱器電并聯(lián)，并將M個(gè)列選擇線 120、 121、 122中的一個(gè)連接到相應(yīng)的MOSFET 105的源極區(qū)106。 MOSFET 105用作選擇性地訪問(wèn)存儲(chǔ)器元件之一的開(kāi)關(guān)。同一MOSFET 105的漏極區(qū)107連接到輸出線150。同一 MOSFET 105的柵極區(qū)108 連接到N個(gè)行選擇線110、 111、 112中的一個(gè)。經(jīng)由行選擇線110、 111、112施加到柵極區(qū)108的信號(hào)電平確定電流是否能在源極區(qū)106 和柵極區(qū)107之間流動(dòng)，從而確定相應(yīng)行中的存儲(chǔ)器元件是被選址還 是與裝置的其余部分絕緣。隨后M個(gè)列選擇線120、 121、 122的每一 個(gè)上的信號(hào)電平確定存儲(chǔ)器元件是被寫(xiě)、被擦除還是被讀取。從而該 方法選擇性地對(duì)各個(gè)NXM存儲(chǔ)器元件進(jìn)行讀寫(xiě)。
圖6示出包括根據(jù)本發(fā)明的存儲(chǔ)器單元矩陣的替代陣列構(gòu)造。 該存儲(chǔ)器裝置包括布置在N行M列矩陣構(gòu)造中的存儲(chǔ)器單元1101的
16陣列1100。該圖示出一個(gè)說(shuō)明性的N二3X!V^3矩陣中的九個(gè)存儲(chǔ)器單 元1101的矩陣。每個(gè)存儲(chǔ)器單元1101包括一個(gè)存儲(chǔ)器元件，存儲(chǔ)器 元件包括相變電阻器1102和加熱器元件1103。使用N個(gè)PCM行選擇 線1110、 1111、 1112， M個(gè)PCM列選擇線1120、 1121、 1122， N個(gè)加 熱器行選擇線1130、1131、1132以及M個(gè)加熱器列選擇線1140、1141、 1142來(lái)對(duì)存儲(chǔ)器元件尋址。通過(guò)所謂的一次一線尋址方式同時(shí)寫(xiě)或 讀相同PCM行中的所有M個(gè)存儲(chǔ)器元件。每個(gè)存儲(chǔ)器元件的電阻器將 N個(gè)PCM行選擇線1110、 1111、 1112中的一個(gè)電連接到M個(gè)PCM列 選擇線1120、 1121、 1122中的一個(gè)。每個(gè)存儲(chǔ)器元件的加熱器將N 個(gè)加熱器行選擇線1130、 1131、 1132中的一個(gè)電連接到M個(gè)加熱器 列選擇線1140、 1141和1142中的一個(gè)。從而，加熱器元件和相變電 阻器的尋址分成兩個(gè)矩陣，艮卩， 一個(gè)PCM列選擇線和PCM行選擇線的 矩陣，以及另一個(gè)加熱器列選擇線和加熱器行選擇線的矩陣。
為了對(duì)存儲(chǔ)器元件編程，相應(yīng)存儲(chǔ)器元件的PCM行(lllO， 1111， 1112)和PCM列(1120， 1121， 1122)選擇線保持浮接，相應(yīng)存儲(chǔ)器 元件的加熱器行選擇線(1130， 1131， 1132)保持為零電壓或接地， 并通過(guò)相應(yīng)存儲(chǔ)器元件的加熱器列選擇線(1H0， 1141， 1142)上的 適當(dāng)編程電壓Vp (用于寫(xiě))或擦除電壓Ve (用于擦除)以相應(yīng)數(shù)據(jù) 來(lái)對(duì)存儲(chǔ)器元件進(jìn)行寫(xiě)操作。其它N-1個(gè)PCM行選擇線和其它N-l 個(gè)加熱器行選擇線保持浮接。例如，為了對(duì)第一行1200的單元1001、 1002、 1003編程，相應(yīng)存儲(chǔ)器元件1105、 1106、 1107的PCM行1110 和三個(gè)PCM列1120、 1121、 1122選擇線保持浮接，第一行1200元件 的加熱器行選擇線1130保持為零電壓或接地，并通過(guò)相應(yīng)存儲(chǔ)器元 件的加熱器列選擇線1140、 1141、 1142上的適當(dāng)編程電壓Vp (用于 寫(xiě)，例如編程為"1")或擦除電壓Ve (用于擦除，例如編程為"O") 以相應(yīng)數(shù)據(jù)來(lái)對(duì)存儲(chǔ)器元件進(jìn)行寫(xiě)操作。例如，在加熱器列選擇線 1140和1142上施加Vp并在加熱器列選擇線1141上施加Ve，從而在 第一行的三個(gè)單元中編程出"1" 、 "0"和"1"。其它兩個(gè)PCM行 選擇線1111、 1112以及其它兩個(gè)加熱器行選擇線1131、 1132保持浮 接。
17為了讀取存儲(chǔ)器元件，將相應(yīng)存儲(chǔ)器元件的PCM列選擇線1120、 1121、 1122設(shè)置為讀出電壓Vr，并將相應(yīng)存儲(chǔ)器元件的PCM行選擇 線1110、 1111、 1112保持為零電壓或接地。其它N-1個(gè)PCM行選擇 線lllO、 1111、 1112保持浮接。所有加熱器行選擇線1130、 1131、 1132和所有加熱器列選擇線1140、 1141、 1142保持浮接。例如，為 了讀取第一行1200上的存儲(chǔ)器元件，將該行1200上的存儲(chǔ)器元件的 PCM列選擇線1120、 1121、 1122設(shè)置為讀出電壓Vr，并將相應(yīng)存儲(chǔ) 器元件的PCM行選擇線1110保持為零電壓或接地。其它兩個(gè)PCM行 選擇線1111、 1112保持浮接。所有加熱器行選擇線1130和所有加熱 器列選擇線1140、 1141、 1142保持浮接。
圖7A示出根據(jù)本發(fā)明的半導(dǎo)體器件的橫截面。該半導(dǎo)體器件包 括一個(gè)存儲(chǔ)器裝置，該存儲(chǔ)器裝置包括根據(jù)本發(fā)明的以前端CMOS工 藝實(shí)現(xiàn)的陣列構(gòu)造。相變存儲(chǔ)器陣列的所有CMOS邏輯以及尋址結(jié)構(gòu) 都以CMOS前端層501來(lái)實(shí)現(xiàn)，該前端層501直接應(yīng)用到硅襯底500 上。相變材料電阻器和加熱器應(yīng)用到接下來(lái)的502中。隨后在該結(jié)構(gòu) 的頂部應(yīng)用最后的后端工藝503。
圖7B示出本發(fā)明另一實(shí)施例中的半導(dǎo)體器件的橫截面。該半導(dǎo) 體器件包括一個(gè)存儲(chǔ)器裝置，該存儲(chǔ)器裝置包括根據(jù)本發(fā)明的以后端 CMOS工藝實(shí)現(xiàn)的陣列構(gòu)造，CMOS邏輯以CMOS前端層511來(lái)實(shí)現(xiàn)，前 端層511直接應(yīng)用在硅襯底500上。相變材料電阻器和加熱器應(yīng)用于 接下來(lái)的502中。最后的后端工藝513隨后在該結(jié)構(gòu)的頂部被應(yīng)用并 且還包括相變存儲(chǔ)器陣列的尋址結(jié)構(gòu)。從而，這樣的器件結(jié)構(gòu)非常有 面積效率，而現(xiàn)有技術(shù)的器件中，存儲(chǔ)器元件和它們的尋址結(jié)構(gòu)占用 了整個(gè)器件面積的一大部分，而僅留下有限的面積甚至沒(méi)有面積來(lái)制 造其它邏輯電路。
本發(fā)明特別適用于(嵌入式)存儲(chǔ)器應(yīng)用。其能夠得到良好的 CMOS器件集成度，尤其在應(yīng)用到后端時(shí)更有吸引力。它可以替代集 成電路中的閃存元件，還可以用作SRAM禾P/或DRAM。
應(yīng)當(dāng)注意，上述實(shí)施例說(shuō)明而不是限制本發(fā)明，所屬領(lǐng)域技術(shù) 人員將能夠在不脫離所附權(quán)利要求的范圍情況下設(shè)計(jì)出許多替代實(shí)
18施例。在權(quán)利要求書(shū)中，括號(hào)中的任何參考符號(hào)不應(yīng)當(dāng)理解為限制該 權(quán)利要求。
權(quán)利要求
1.一種電裝置，包括電阻器(1)，其包括在轉(zhuǎn)變帶(22)內(nèi)的可在第一相和第二相之間轉(zhuǎn)變的相變材料，該電阻器具有當(dāng)相變材料處于第一相時(shí)的第一電阻值以及與第一電阻值不同的當(dāng)相變材料處于第二相時(shí)的第二電阻值，電阻器(1)能夠傳導(dǎo)第一電流(55)；和加熱元件(71)，其適用于傳導(dǎo)第二電流(56)，以使得在電阻器的轉(zhuǎn)變帶(22)內(nèi)的相變材料能夠從第一相轉(zhuǎn)變到第二相，所述電裝置的特征在于，電阻器(1)被布置為第一線(50)，加熱元件(71)被布置為第二線(51)，第一線(50)適用于傳導(dǎo)第一電流(55)，第二線(51)適用于傳導(dǎo)第二電流(56)，其中第一線(50)和第二線(51)在轉(zhuǎn)變帶(22)的交叉部分(52)處交叉。
2. 如權(quán)利要求1所述的電裝置，其中第一線(50)和第二線(51)被相互電絕緣。
3. 如權(quán)利要求1或2所述的電裝置，其中第一線(50)和第二線(51)實(shí)質(zhì)垂直地交叉。
4. 如權(quán)利要求1、 2或3所述的電裝置，其中加熱元件(71)包括金屬。
5. 如權(quán)利要求4所述的電裝置，其中所述金屬包括從銅、鋁和鎢的組中選出的一個(gè)。
6. 如前述權(quán)利要求1至5中任一個(gè)所述的電裝置，其中加熱元件(71)至少包括第一層(80)和第二層(81)，并且其中電阻器(1) 包括相變材料的第三層(70)，其中第一層(80)處在第二層(81) 與第三層(70)之間的位置處，第一層(80)是電絕緣層。
7. 如權(quán)利要求6所述的電裝置，其中第二層(81)是熱導(dǎo)體和 電導(dǎo)體。
8. 如權(quán)利要求6或7所述的電裝置，其中第一層(80)包括硅。
9. 如權(quán)利要求8所述的電裝置，其中在第一層(80)中的所述 硅包括未摻雜硅。
10. 如權(quán)利要求7、 8或9所述的電裝置，其中第二層(81)包 括硅化合物。
11. 如權(quán)利要求IO所述的電裝置，其中在第二層(81)中的所 述硅化合物由自對(duì)準(zhǔn)多晶硅化物構(gòu)成。
12. 如前述權(quán)利要求1至11中任一個(gè)所述的電裝置，其中加熱 元件(51)與電阻器(1)電并聯(lián)地布置。
13. 如權(quán)利要求12所述的電裝置，其中額外的電阻與電阻器U) 和加熱器(51)中的至少一個(gè)串聯(lián)。
14. 一種存儲(chǔ)器裝置，包括存儲(chǔ)器單元(101; 1101)陣列(100; 1100)，每個(gè)存儲(chǔ)器單元包括各自的存儲(chǔ)器元件，和選擇線網(wǎng)格，包括多個(gè)第一選擇線(110， 111， 112; 1110， 1111， 1112)和多個(gè)第二選擇線(120， 121， 122; 1120， 1121， 1122)，經(jīng)由第一選擇線(110， 111， 112; 1110， 1111， 1112)之一和第二選擇線(120， 121， 122; 1120， 1121， 1122)之一能夠單獨(dú)尋址每個(gè)存儲(chǔ)器單元(101; 1101)，其中存儲(chǔ)器元件包括一個(gè)電裝置， 所述電裝置包括電阻器(1)，其包括在轉(zhuǎn)變帶(22)內(nèi)的可在第一相和第二相之間轉(zhuǎn)變的相變材料，該電阻器具有當(dāng)相變材料處于第一相時(shí)的 第一電阻值以及與第一電阻值不同的當(dāng)相變材料處于第二相時(shí)的第二電阻值，電阻器(1)能夠傳導(dǎo)第一電流(55);和加熱元件(71)，其適用于傳導(dǎo)第二電流(56)，以使得 在電阻器的轉(zhuǎn)變帶(22)內(nèi)的相變材料能夠從第一相轉(zhuǎn)變到第二相， 所述電裝置的特征在于，電阻器(1)被布置為第一線(50)，加熱元件(71)被布 置為第二線(51)，第一線(50)適用于傳導(dǎo)第一電流(55)，第二線(51) 適用于傳導(dǎo)第二電流(56)，其中第一線(50)和第二線(51)在轉(zhuǎn)變帶(22)的交叉 部分(52)處交叉。
15.如權(quán)利要求14所述的存儲(chǔ)器裝置，其中每個(gè)存儲(chǔ)器單元還 包括用于選擇各個(gè)存儲(chǔ)器單元的選擇裝置，各個(gè)選擇裝置被連接到第 一選擇線(110， 111， 112)之一和第二選擇線(120， 121， 122)之
16.如權(quán)利要求15所述的存儲(chǔ)器裝置，其中選擇裝置包括晶體 管(105)，所述晶體管(105)包括源極區(qū)(106)、漏極區(qū)(107) 和柵極區(qū)(108)，并且選擇線網(wǎng)格還包括輸出線(150);從相應(yīng)晶體管(105)的源極區(qū)(106)和漏極區(qū)(107)中選擇 出的第一選擇區(qū)通過(guò)電阻器(102)電連接到輸出線(150)，所述電 阻器(102)與加熱器(103)電并聯(lián)；除了第一選擇區(qū)，從相應(yīng)晶體管(105)的源極區(qū)(106)和漏 極區(qū)(107)中選擇出的第二選擇區(qū)電連接到第二選擇線(120; 121;122)之一，并且柵極區(qū)(108)電連接到第一選擇線(110， 111， 112)之一。
17. 如權(quán)利要求14所述的存儲(chǔ)器裝置，其中選擇線網(wǎng)格還包括 多個(gè)第三選擇線(1130， 1131， 1132)和多個(gè)第四選擇線(1140， 1141， 1142)，每個(gè)存儲(chǔ)器元件的電阻器(1102)布置成將第一選擇線(1110， 1111， 1112)之一電連接到第二選擇線(1120， 1121， 1122)之一， 每個(gè)存儲(chǔ)器安遠(yuǎn)的加熱器布置成將第三選擇線(1130， 1131， 1132) 之一電連接到第四選擇線(1140， 1141， 1142)之一。
18. —種用于對(duì)如權(quán)利要求17所述的存儲(chǔ)器裝置進(jìn)行編程的方 法，包括將所有第一選擇線(1110， 1111， 1112)設(shè)置為浮接；將所有第二選擇線(1120， 1121， 1122)設(shè)置為浮接； 將所有第三選擇線(1130， 1131， 1132)設(shè)置為浮接； 將存儲(chǔ)器單元陣列的相應(yīng)存儲(chǔ)器單元(1101)中的第三選擇線 (1130， 1131或1132)設(shè)置為零電壓或接地電壓，和通過(guò)將適當(dāng)電平的電壓(Vp， Ve)施加到第四選擇線(1140， 1141， 1142)上，來(lái)將數(shù)據(jù)寫(xiě)入相應(yīng)的存儲(chǔ)器元件(1101)中。
19. 一種用于對(duì)如權(quán)利要求17所述的存儲(chǔ)器裝置進(jìn)行讀取的方 法，包括將存儲(chǔ)器單元陣列的存儲(chǔ)器元件的一個(gè)第一選擇線UllO， 1111 或1112)設(shè)置為零電壓或接地電壓，將其它所有第一選擇線(1110， 1111， 1112)設(shè)置為浮接， 將所有第二選擇線(1120， 1121， 1122)設(shè)置為讀出電壓(Vr)， 將所有第三選擇線(1130， 1131， 1132)設(shè)置為浮接，和 將所有第四選擇線(1140， 1141， 1142)設(shè)置為浮接。
20. —種半導(dǎo)體器件，包括如前述權(quán)利要求14_17中任一個(gè)所述的存儲(chǔ)器裝置。
21. —種制造如權(quán)利要求20所述的半導(dǎo)體器件的方法，包括以后端工藝形成存儲(chǔ)器裝置的選擇線網(wǎng)格。
全文摘要
一種具有電阻器的電裝置，該電阻器包括在轉(zhuǎn)變帶內(nèi)的可在第一相和第二相之間轉(zhuǎn)變的相變材料。該電阻器具有當(dāng)相變材料處于第一相時(shí)的第一電阻值以及當(dāng)相變材料處于第二相時(shí)的不同的第二電阻值。電阻器能夠傳導(dǎo)第一電流。該電裝置具有加熱元件，其適用于傳導(dǎo)第二電流，以使得相變材料能夠從第一相轉(zhuǎn)變到第二相。在轉(zhuǎn)變帶的位置處，電阻器被布置為第一線，加熱元件被布置為第二線。第一線和第二線分別可以傳導(dǎo)第一電流和第二電流，其中第一線和第二線在轉(zhuǎn)變帶的位置處交叉。
文檔編號(hào)H01L27/24GK101689402SQ200880022230
公開(kāi)日2010年3月31日 申請(qǐng)日期2008年6月20日 優(yōu)先權(quán)日2007年6月28日
發(fā)明者維爾科·巴克斯 申請(qǐng)人:Nxp股份有限公司