專利名稱：背側(cè)照射的成像器及制作背側(cè)照射的成像器的方法
技術(shù)領(lǐng)域：
本發(fā)明的實(shí)施例一般來(lái)說(shuō)涉及固態(tài)成像裝置且更特定來(lái)說(shuō)涉及一種制作從其相 關(guān)聯(lián)半導(dǎo)體襯底的背側(cè)檢測(cè)光的成像結(jié)構(gòu)的方法。
背景技術(shù)：
CMOS成像器包括像素的焦點(diǎn)平面陣列，每一像素包括光電傳感器，舉例來(lái)說(shuō)， 上覆于襯底上用于在所述襯底的經(jīng)摻雜區(qū)中產(chǎn)生光生電荷的光柵極、光電導(dǎo)體或光電 二極管。針對(duì)每一像素提供讀出電路且所述讀出電路包括至少源極隨耦器晶體管且任 選地包括用于將所述源極隨耦器晶體管耦合到列輸出線的行選擇晶體管。所述像素通 常還具有連接到所述源極隨耦器晶體管的柵極的浮動(dòng)擴(kuò)散區(qū)。由所述光電傳感器產(chǎn)生 的電荷被發(fā)送到所述浮動(dòng)擴(kuò)散區(qū)。所述成像器還可包括用于將電荷從所述光電傳感器 轉(zhuǎn)移到所述浮動(dòng)擴(kuò)散區(qū)的晶體管及用于在電荷轉(zhuǎn)移之前將所述浮動(dòng)擴(kuò)散區(qū)復(fù)位到預(yù)定 電荷電平的另一晶體管。
在CMOS成像器中，像素的有源元件(舉例來(lái)說(shuō)，四個(gè)晶體管的像素)執(zhí)行以下 必要功能(l)光子到電荷的轉(zhuǎn)換；(2)電荷到所述浮動(dòng)擴(kuò)散區(qū)的轉(zhuǎn)移；(3)在電 荷向所述浮動(dòng)擴(kuò)散區(qū)轉(zhuǎn)移之前將所述浮動(dòng)擴(kuò)散區(qū)復(fù)位到已知狀態(tài)；(4)選擇供讀出的 像素；及(5)代表基于光轉(zhuǎn)換的電荷的復(fù)位電壓及像素信號(hào)電壓的信號(hào)的輸出及放大。 通過(guò)源極隨耦器輸出晶體管將所述浮動(dòng)擴(kuò)散區(qū)處的電荷轉(zhuǎn)換為像素輸出電壓。
圖1中圖解說(shuō)明常規(guī)CMOS四-晶體管(4T)像素20的示意圖。所述四個(gè)晶體管 包括轉(zhuǎn)移晶體管22、復(fù)位晶體管23、源極隨耦器晶體管24及行選擇晶體管25。光電 傳感器21 (例如，引腳式光電二極管)將入射光轉(zhuǎn)換為電荷。浮動(dòng)擴(kuò)散區(qū)26通過(guò)轉(zhuǎn) 移晶體管22 (當(dāng)被激活時(shí))從光電傳感器21接收電荷且還連接到復(fù)位晶體管23及源 極隨耦器晶體管24的柵極。當(dāng)行選擇晶體管25接通時(shí)，源極隨耦器晶體管24將與浮 動(dòng)擴(kuò)散區(qū)26中所累積的電荷成比例的信號(hào)輸出到取樣電路。復(fù)位晶體管23在電荷從 光電傳感器21的轉(zhuǎn)移之前將浮動(dòng)擴(kuò)散去26復(fù)位到已知電位。光電傳感器21可以是光 電二極管(如圖1中所示)、光柵極或光電導(dǎo)體。如果採(cǎi)用光電二極管，那么所述光 電二極管可在襯底的表面下方形成且可以是p-n-p光電二極管、n-p-n光電二極管、p-n 光電二極管或n-p光電二極管(除其它以外)。
CMOS半導(dǎo)體成像裝置包括像素陣列，例如圖1的像素20，其將通過(guò)光學(xué)透鏡接 收的光能量轉(zhuǎn)換為電信號(hào)。處理由所述像素陣列產(chǎn)生的電信號(hào)以再現(xiàn)數(shù)字圖像。對(duì)于給定積分時(shí)間，由光電傳感器21產(chǎn)生的電荷量對(duì)應(yīng)于落在光電傳感器21上 的光的強(qiáng)度。另外，重要的是被引導(dǎo)向光電傳感器21的所有光落在光電傳感器21上 而不是朝向另一光電傳感器被反射或折射(稱作光學(xué)串?dāng)_)。
舉例來(lái)說(shuō)，光學(xué)串?dāng)_可在像素陣列中的相鄰光電傳感器之間存在。在理想的成像 器中，光僅穿過(guò)直接接收光刺激的光電傳感器的表面進(jìn)入。然而，實(shí)際上，既定用于 一個(gè)光電傳感器的某些光也穿過(guò)在透鏡與另一光電傳感器之間存在的光學(xué)路徑的側(cè)而 落在所述另一光電傳感器上。
光學(xué)串?dāng)_可在由成像器產(chǎn)生的圖像中導(dǎo)致不期望的結(jié)果。所述不期望的結(jié)果可隨 著所述成像器陣列中像素的密度增加且隨著像素大小對(duì)應(yīng)地減小而變得更加顯著?？s 小的像素大小及更大的像素密度使得將傳入光恰當(dāng)?shù)鼐劢乖诿恳幌袼氐墓怆妭鞲衅魃?而不伴隨有光學(xué)串?dāng)_變得越來(lái)越困難。
光學(xué)串?dāng)_可導(dǎo)致由成像器產(chǎn)生的圖像的對(duì)比度的模糊或降低。光學(xué)串?dāng)_還使空間 分辨率降級(jí)，降低總體靈敏度、導(dǎo)致色彩混合且在色彩校正之后導(dǎo)致圖像噪聲。如上 所述，圖像降級(jí)可隨像素及相關(guān)裝置大小的減小而變得更加顯著。此外，由光學(xué)串?dāng)_ 導(dǎo)致的降級(jí)在較長(zhǎng)波長(zhǎng)的光下更明顯。具有較長(zhǎng)波長(zhǎng)的光更深地穿進(jìn)像素的硅結(jié)構(gòu)， 因此提供光被從其既定目標(biāo)光電傳感器反射或折射的更多機(jī)會(huì)。
電串?dāng)_也可在光生信號(hào)遷移穿過(guò)像素之間的硅且收集在錯(cuò)誤的光電二極管處時(shí) 出現(xiàn)。電串?dāng)_隨著像素大小減小且針對(duì)較長(zhǎng)波長(zhǎng)的光變得更加顯著。
圖2圖解說(shuō)明常規(guī)前側(cè)照射的成像器中的光學(xué)串?dāng)_及電串?dāng)_問(wèn)題。常規(guī)前側(cè)照射 的成像器包括像素陣列。為簡(jiǎn)明起見(jiàn)，圖解說(shuō)明單個(gè)像素2的截面。舉例來(lái)說(shuō)，像素 2具有在襯底41內(nèi)形成的光電二極管。圖2還圖解說(shuō)明與襯底41接觸的金屬化與夾 層電介質(zhì)層51。還提供氮化物層91、色彩過(guò)濾器陣列層96及顯微透鏡97。理想地， 當(dāng)行進(jìn)穿過(guò)顯微透鏡97到達(dá)像素2的相應(yīng)光電傳感器時(shí)，傳入光13應(yīng)停留在光電傳 感器光學(xué)路徑12內(nèi)。然而，光13在成像器的相應(yīng)層內(nèi)且在這些層之間的結(jié)處可被反 射。傳入光13也可以不同的角度進(jìn)入所述像素，從而導(dǎo)致所述光入射在不同的光電傳 感器上。入射光13在其行進(jìn)穿過(guò)各個(gè)層時(shí)出現(xiàn)的損失也降低裝置的量子效率。
如所述，電串?dāng)_也可在光生電子遷移穿過(guò)所述硅層時(shí)在像素之間出現(xiàn)。所述硅層 越厚，此種遷移出現(xiàn)的空間及機(jī)會(huì)就越大。然而，較厚的硅層給包含像素陣列的裝置 提供較大的總體結(jié)構(gòu)穩(wěn)定性。
相應(yīng)地，需要且渴望一種用于減小成像裝置中的串?dāng)_及相關(guān)電干擾而不危及結(jié)構(gòu) 穩(wěn)定性的經(jīng)改進(jìn)設(shè)備及方法。還需要更有效地且更準(zhǔn)確地提高總體像素靈敏度且提供 改善的串?dāng)_免疫性而不向制造工藝增加復(fù)雜性及/或增加制作成本。還需要提高量子效 率。將進(jìn)一步有益地提供具有晶片級(jí)封裝的成像器裝置
發(fā)明內(nèi)容


圖1是常規(guī)CMOS四-晶體管(4T)像素的示意圖。 圖2是現(xiàn)有技術(shù)背側(cè)照射的晶片的截面。
圖3是處于初始制作階段的像素陣列的實(shí)施例的一部分的截面。
圖4是處于后續(xù)制作階段的圖3的實(shí)施例的截面。
圖5是處于后續(xù)制作階段的圖4的實(shí)施例的截面。
圖6是處于后續(xù)制作階段的圖5的實(shí)施例的截面。
圖7是處于后續(xù)制作階段的圖6的實(shí)施例的截面。
圖8是處于后續(xù)制作階段的圖7的實(shí)施例的截面。
圖9是處于后續(xù)制作階段的圖8的實(shí)施例的截面。
圖10是采用圖9的實(shí)施例的成像器的框圖。
圖11是采用圖10的成像器的處理器系統(tǒng)的框圖。
具體實(shí)施例方式
在以下詳細(xì)說(shuō)明中，參照形成本發(fā)明一部分的附圖，且附圖中以圖解說(shuō)明的方式 顯示本發(fā)明的具體實(shí)施例。充分詳細(xì)地說(shuō)明這些實(shí)施例以使所屬領(lǐng)域中的技術(shù)人員能 夠?qū)嵺`所述實(shí)施例，且應(yīng)理解可利用其它實(shí)施例，且可作出結(jié)構(gòu)、邏輯及電方面的改 變。
術(shù)語(yǔ)"襯底"應(yīng)理解為基于半導(dǎo)體的材料，包括硅、絕緣體上硅(SOI)或藍(lán)寶 石上硅(SOS)技術(shù)、經(jīng)摻雜及未經(jīng)摻雜的半導(dǎo)體、由基底半導(dǎo)體基礎(chǔ)支撐的硅外延
層及其它半導(dǎo)體結(jié)構(gòu)。此外，當(dāng)在以下說(shuō)明中提及"襯底"時(shí)，可能已利用先前工藝 歩驟在基底半導(dǎo)體結(jié)構(gòu)或基礎(chǔ)中形成了區(qū)或結(jié)。此外，所述半導(dǎo)體不需要基于硅，而 可基于硅化鍺、鍺或砷化鎵。
術(shù)語(yǔ)"像素"是指圖片元素單位單元，其包含光電傳感器及晶體管以用于將光輻 射轉(zhuǎn)換為電信號(hào)。出于圖解說(shuō)明的目的，在本文的圖式及說(shuō)明中圖解說(shuō)明代表性像素， 且成像器像素陣列中所有像素的制作通常將以類似方式同時(shí)進(jìn)行。
現(xiàn)在參照?qǐng)D式，其中相同的元件由相同的參考編號(hào)指代，圖3圖解說(shuō)明處于初始 制作階段的像素陣列的實(shí)施例的一部分的截面。形成包含裝置層10、掩埋氧化物層30 及襯底層40的堆疊5。裝置層10具有形成在一個(gè)側(cè)上的具有光電二極管的成像像素 20。裝置層10可以是硅層。像素20可包含光電二極管及相關(guān)聯(lián)晶體管，但出于簡(jiǎn)化 圖解說(shuō)明的目的在本文中表示為像素20。裝置層10可具有至少2.0)im的厚度tD，此 厚度取決于對(duì)紅色光或紅外光的所需靈敏度。裝置層10越薄，像素20對(duì)紅色光或紅 外光將越不敏感。在裝置層10的相對(duì)側(cè)上，提供掩埋氧化物層30。掩埋氧化物層30提供絕緣性質(zhì) 以防止光生電子的串?dāng)_橫向遷移且防止免疫性遷移到裝置層10中。掩埋氧化物層30 可具有在約0.5 lam到約2.0 nm的范圍內(nèi)的厚度tB，此厚度取決于所需的量子效率。 掩埋氧化物層30越薄，量子效率越大。
另外，裝置層10可具有分級(jí)的摻雜，其中較高摻雜在掩埋氧化物層30界面附近。 分級(jí)的摻雜可提供抵抗串?dāng)_的額外絕緣性質(zhì)。此外，裝置層10可具有n型或p型摻雜， 但當(dāng)在像素20中使用n溝道晶體管時(shí)更有可能是p型摻雜。
在掩埋氧化物層30的另一側(cè)上，提供襯底層40。襯底層40可具有任一厚度且在 初始處理階段(包括像素20電路及與像素陣列相關(guān)聯(lián)的外圍電路的形成)期間向裝置 層10提供結(jié)構(gòu)穩(wěn)定性?？稍谙袼?0電路上方提供一個(gè)或一個(gè)以上鈍化層(例如，BPSG) 以保護(hù)像素20電路。
如圖4中所示，在裝置層10上方提供共同表示為ILD層50的金屬化與夾層電介 質(zhì)層。任選地，可在裝置層10與ILD層50之間形成額外的外延層，其中可形成像素 20的晶體管。此一結(jié)構(gòu)將具有較大的填充因子，因?yàn)橛捎谑Ｓ嘞袼仉娐吩诓煌陌雽?dǎo) 體層中因此光電二極管的占地面積可較大。
如圖5中所示，ILD層50具有包含金屬接合墊55的最終金屬層，所述金屬接合 墊將連接到互連晶片70。互連晶片70粘附到ILD層50。在一個(gè)實(shí)施例中，互連晶片 70可通過(guò)與粘合劑層60 (例如，環(huán)氧樹脂)接合而粘附到IDL層50。
一旦在后續(xù)歩驟中蝕刻掉襯底層40，互連晶片70將向裝置層10提供結(jié)構(gòu)支撐， 如下文所說(shuō)明?；ミB晶片70還提供進(jìn)入及離開包含像素20的像素陣列及與所述陣列 相關(guān)聯(lián)的外圍電路的電信號(hào)路徑?；ミB晶片70還可有助于在晶片級(jí)封裝的情況下提供 裝置層10與外部環(huán)境之間的密封，其中晶片包含所制作裝置的陣列，包含像素20陣 列及相關(guān)聯(lián)外圍電路的每一成像器接合到具有在所述裝置晶片上方延伸的互連晶片 70的晶片?；ミB晶片70可由硅或另一材料的玻璃制成。在接合到裝置層10之前，互 連晶片70可以是未經(jīng)處理的。然而，在與裝置層10接合之前，可將互連晶片70圖案 化，但此方法在接合之前需要額外對(duì)準(zhǔn)，如下文將說(shuō)明。
可絲網(wǎng)印刷粘合劑層或環(huán)氧樹脂層60。用于提供粘合劑層60的其它方法包含陽(yáng) 極接合、低溫硅接合或共晶接合。如果在接合之前給互連晶片70圖案化導(dǎo)體及外部連 接，那么必須將互連晶片70與裝置層10對(duì)準(zhǔn)以確保接合墊55接合到互連晶片70上 的對(duì)應(yīng)電連接。所述接合之后可進(jìn)行固化以改善接合強(qiáng)度并在后續(xù)晶片處理步驟期間 降低除氣作用。
如圖6中所示，互連晶片70經(jīng)圖案化而具有導(dǎo)通孔開口 75?？赏ㄟ^(guò)各向異性蝕 刻或通過(guò)激光燒蝕來(lái)執(zhí)行所述圖案化。開口 75被置于金屬接合墊55上方，且蝕刻或 激光圖案化工藝在金屬接合墊55上停止。
如圖7中所示，開口 75襯有勢(shì)壘金屬85且填充有金屬堵塞物80。隨后可拋光掉 互連晶片頂部上的多余金屬。互連晶片70的處理一旦完成，那么可蝕刻掉襯底層40，如圖8中所示?？晌g刻 掉襯底層40的大致全部，因?yàn)樵诨ミB晶片70到位的情況下不再需要所述襯底層來(lái)向 堆疊5提供結(jié)構(gòu)穩(wěn)定性?？墒褂?舉例來(lái)說(shuō))SF6或XeF2來(lái)通過(guò)各向同性干式蝕刻蝕 刻掉襯底層40?；蛘?，可使用己知濕式各向同性蝕刻來(lái)蝕刻掉襯底層40。當(dāng)執(zhí)行此蝕 刻時(shí)，應(yīng)保護(hù)晶片的包含堆疊5的側(cè)及晶片的包含互連晶片70的頂部。
通過(guò)移除襯底層40，會(huì)將像素20的光電二極管放置得更靠近入射光的源。因此， 可降低對(duì)聚焦結(jié)構(gòu)的要求。可不需要精確地形成顯微透鏡或可根本不需要顯微透鏡。
隨后，可在背側(cè)上處理堆疊5，如圖9中所示，其顯示在頂部的掩埋氧化物層30。 可沉積低溫氮化物層90以改善光學(xué)性能?？稍诘飳?0上方提供色彩過(guò)濾器陣列 層95且可在色彩過(guò)濾器陣列層95上方形成顯微透鏡100層。色彩過(guò)濾器層95可在貝 爾圖案(Bayer pattern)中包括紅色、綠色及藍(lán)色過(guò)濾器或所屬技術(shù)中己知的其它過(guò)濾 器色彩及圖案。應(yīng)注意，盡管已將所述實(shí)施例說(shuō)明為具有單個(gè)氮化物層90、色彩過(guò)濾 器陣列層95及顯微透鏡100層，但本發(fā)明的實(shí)施例并不限于具有所有這些層且任選地， 可省略這些層中的一者或一者以上或可添加其它層。舉例來(lái)說(shuō)，可在顯微透鏡100層
上方提供硬涂層以在后續(xù)發(fā)展工藝期間避免回焊。
圖9中所示的所得堆疊5在像素20與顯微透鏡100之間具有比圖2中所示的常 規(guī)前側(cè)照射的成像器的像素2與顯微透鏡97之間的距離短的距離。因此，堆疊5提供 用于入射光行進(jìn)到像素20的較短路徑，因?yàn)橐r底層40已被蝕刻掉。因此，增強(qiáng)了所 述裝置的量子效率且入射光更有可能停留在像素20的光電傳感器的光學(xué)路徑內(nèi)。另 外，由于硅層較薄，因此光生電子發(fā)生遷移及像素20與鄰近像素之間發(fā)生相關(guān)聯(lián)電串 擾的空間較小且機(jī)會(huì)較小。對(duì)堆疊5的另一優(yōu)點(diǎn)是互連晶片70可以是已經(jīng)連接到包含 裝置層10的晶片的晶片的一部分，此允許晶片級(jí)封裝，且因此允許較小的封裝尺寸。
圖10圖解說(shuō)明采用如所說(shuō)明構(gòu)形的具有一層背側(cè)照射的像素的晶片結(jié)構(gòu)的成像 器200 (舉例來(lái)說(shuō)，CMOS成像器)的簡(jiǎn)化框圖。像素陣列201包含多個(gè)像素，所述 像素在晶片(例如，圖9的堆疊5)中包含相應(yīng)的光電傳感器，其以預(yù)定數(shù)量的列及 行布置。所述行線由行驅(qū)動(dòng)器202響應(yīng)于行地址解碼器203選擇性地激活且列選擇線 由列驅(qū)動(dòng)器204響應(yīng)于列地址解碼器205選擇性地激活。因此，提供用于每一像素的 行及列地址。所述行及列線可形成在圖9的ILD層50中。
CMOS成像器200由控制解碼器203、 205以選擇用于像素讀出的適當(dāng)行及列線 的計(jì)時(shí)與控制電路206及向選定行及列線的驅(qū)動(dòng)晶體管施加驅(qū)動(dòng)電壓的行及列驅(qū)動(dòng)器 電路202、 204操作。通常包括針對(duì)每一像素的像素復(fù)位信號(hào)Vrst及像素圖像信號(hào)Vsig 的像素信號(hào)由與列驅(qū)動(dòng)器204相關(guān)聯(lián)的取樣與保持電路207取樣。針對(duì)每一像素產(chǎn)生 差分信號(hào)Vrst - Vsig，其由放大器208放大且由模擬-數(shù)字轉(zhuǎn)換器209數(shù)字化。模擬-數(shù)字轉(zhuǎn)換器209將模擬像素信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，所述數(shù)字信號(hào)被饋入到形成數(shù)字圖 像的圖像處理器210。
圖11顯示典型處理器系統(tǒng)300 (例如，數(shù)碼相機(jī))的簡(jiǎn)化形式，其包括采用如上文所說(shuō)明構(gòu)形的晶片堆疊上的像素陣列的成像裝置200 (圖IO)。處理器系統(tǒng)300是 實(shí)例性系統(tǒng)，其具有若干可包括成像裝置200的數(shù)字電路。并非進(jìn)行限定，此系統(tǒng)可 包括計(jì)算機(jī)系統(tǒng)、靜止或視頻相機(jī)系統(tǒng)、掃描器、機(jī)器視覺(jué)、車輛導(dǎo)航、視頻電話、 監(jiān)視系統(tǒng)、自動(dòng)聚焦系統(tǒng)、星體追蹤器系統(tǒng)、運(yùn)動(dòng)檢測(cè)系統(tǒng)、圖像穩(wěn)定系統(tǒng)及采用成 像裝置的其它系統(tǒng)。
處理器系統(tǒng)300 (舉例來(lái)說(shuō)，數(shù)字靜止或視頻相機(jī)系統(tǒng))通常包含用于在快門釋 放按鈕397被按下時(shí)將圖像聚焦在像素陣列201上的透鏡396、中央處理單元(CPU) 395 (例如，控制相機(jī)及一個(gè)或一個(gè)以上圖像流動(dòng)功能的微處理器)，其經(jīng)由總線393 與一個(gè)或一個(gè)以上輸入/輸出(I/O)裝置391進(jìn)行通信。成像裝置200也經(jīng)由總線393 與CPU 395進(jìn)行通信。系統(tǒng)300還包括隨機(jī)存取存儲(chǔ)器(RAM) 392，且可包括也經(jīng) 由總線393與CPU 395進(jìn)行通信的可抽換式存儲(chǔ)器394 (例如，快閃存儲(chǔ)器)。成像 裝置200可在單個(gè)集成電路上或不同的芯片上具有或不具有存儲(chǔ)器存儲(chǔ)裝置的情況下 與CPU組合。盡管將總線393圖解說(shuō)明為單個(gè)總線，但其可以是用于互連系統(tǒng)組件的 一個(gè)或一個(gè)以上總線或橋接器或其它通信路徑。
盡管上文已說(shuō)明及圖解說(shuō)明實(shí)施例，但應(yīng)理解所述實(shí)施例僅以實(shí)例方式而非限定 方式呈現(xiàn)。舉例來(lái)說(shuō)，盡管已結(jié)合成像器裝置晶片及與CMOS成像器相關(guān)聯(lián)的像素陣 列讀出電路說(shuō)明及圖解說(shuō)明了所述實(shí)施例，但其并不如此受限且可用于具有像素陣列 及相關(guān)聯(lián)像素陣列讀出電路的任一固態(tài)成像器。此外，所述實(shí)施例并不限于成像裝置 且可用于包括互連層的任一硅晶片光敏裝置。另外，盡管已將互連晶片70說(shuō)明為包含 導(dǎo)電性互連結(jié)構(gòu)，但其也可包括例如電容器及電感器等無(wú)源裝置及例如晶體管及二極 管等有源裝置。將明了，可對(duì)所說(shuō)明的實(shí)施例作形式及細(xì)節(jié)上的各種改變。
權(quán)利要求
1、一種制作成像器的方法，其包含在具有裝置側(cè)及襯底側(cè)的裝置層上形成成像裝置；將互連晶片粘附到所述裝置層的所述裝置側(cè)；從所述裝置層蝕刻掉所述襯底側(cè)的至少一部分；及在所述裝置層的所述襯底側(cè)上提供至少第一層。
2、 如權(quán)利要求1所述的方法，其中所述裝置層包含絕緣體上硅材料。
3、 如權(quán)利要求1所述的方法，其中所述裝置層進(jìn)一步包含在所述襯底側(cè)與所述 裝置側(cè)之間的掩埋氧化物層。
4、 如權(quán)利要求3所述的方法，其中所述蝕刻步驟包含蝕刻掉所述襯底側(cè)直到暴 露所述掩埋氧化物層為止。
5、 如權(quán)利要求1所述的方法，其進(jìn)一步包含用于提供所述互連晶片與所述裝置 層之間的電連接的多個(gè)金屬墊。
6、 如權(quán)利要求1所述的方法，其進(jìn)一步包含在所述將所述互連晶片粘附到所述 裝置層的步驟之前或之后圖案化所述互連晶片。
7、 如權(quán)利要求3所述的方法，其中第一分層步驟包含在所述暴露的掩埋氧化物 層上方形成保護(hù)層。
8、 如權(quán)利要求7所述的方法，其中所述第一分層步驟包含在所述保護(hù)層上方提 供色彩過(guò)濾器陣列層。
9、 如權(quán)利要求8所述的方法，其中所述第一分層步驟進(jìn)一步包含在所述色彩過(guò) 濾器陣列層上方提供透鏡層。
10、 如權(quán)利要求l所述的方法，其進(jìn)一步包含在所述裝置層及所述互連晶片中的 至少一者上方形成硬涂層。
11、 如權(quán)利要求l所述的方法，其中所述裝置層及所述互連晶片的每一者是單獨(dú) 晶片的一部分。
12、 一種形成成像器的方法，其包含 在絕緣體上硅裝置層的第一側(cè)上形成成像裝置； 將互連晶片粘附到所述裝置層的所述第一側(cè)； 移除所述裝置層的第二側(cè)的一部分；及 在所述裝置層的所述第一側(cè)上方提供若干額外層。
13、 如權(quán)利要求12所述的方法，其進(jìn)一步包含在所述裝置層的所述第一側(cè)與所 述第二側(cè)之間形成掩埋氧化物層。
14、 如權(quán)利要求12所述的方法，其中所述粘附步驟包含在所述互連晶片上絲網(wǎng) 印刷環(huán)氧樹脂并將所述互連晶片粘附到所述裝置層。
15、 如權(quán)利要求12所述的方法，其中所述粘附步驟包含低溫硅接合、陽(yáng)極接合 或共晶接合中的一者。
16、 如權(quán)利要求12所述的方法，其中所述移除步驟包含執(zhí)行濕式蝕刻或各向同 性干式蝕刻。
17、 如權(quán)利要求12所述的方法，其進(jìn)一步包含用于提供所述互連晶片與所述裝 置層之間的電連接的多個(gè)金屬墊。
18、 如權(quán)利要求12所述的方法，其進(jìn)一步包含在所述將所述互連晶片粘附到所 述裝置層的步驟之后圖案化所述互連晶片以形成至少一個(gè)導(dǎo)通孔。
19、 如權(quán)利要求18所述的方法，其中所述圖案化所述互連晶片的步驟包含執(zhí)行 各向異性蝕刻或激光蝕刻且在所述金屬墊上停止。
20、 一種成像器，其包含裝置襯底，其具有以像素陣列形式布置在第一側(cè)上的硅層中的多個(gè)像素及在第二 側(cè)上的掩埋氧化物層，所述第二側(cè)適于接收入射圖像光；金屬化與層間電介質(zhì)層，其包含電連接到所述像素陣列的至少一個(gè)金屬線及至少 一個(gè)層間電介質(zhì)層，所述金屬化與層間電介質(zhì)層提供在所述裝置襯底的所述第一側(cè)上 方；互連晶片，其用于提供到所述金屬化與層間電介質(zhì)層的電連接且被提供在所述金 屬化與層間電介質(zhì)層上方；及至少一個(gè)金屬接觸區(qū)域，其位于所述金屬化與層間電介質(zhì)層上以用于提供所述金 屬化與層間電介質(zhì)層與所述互連晶片之間的電連接。
21、 如權(quán)利要求20所述的成像器，其中所述硅層具有至少約2.0)am的厚度。
22、 如權(quán)利要求20所述的成像器，其中所述掩埋氧化物層具有在約0.5 pm到約 2.0nm的范圍內(nèi)的厚度。
23、 如權(quán)利要求20所述的成像器，其進(jìn)一步包含在所述掩埋氧化物層的與所述 裝置襯底相對(duì)的一側(cè)上的所述掩埋氧化物層上方的氮化物層。
24、 一種相機(jī)，其包含 圖像處理器；及成像裝置，其電連接到所述圖像處理器，其中所述成像裝置包含--裝置襯底，其具有在第一側(cè)上的硅層中的像素陣列及在第二側(cè)上的掩埋氧化物層，所述第二側(cè)適于接收入射圖像光；金屬層，其包含電連接到所述像素陣列的至少一個(gè)金屬線，所述金屬層提供在所述裝置襯底的所述第一側(cè)上方；互連晶片，其用于提供到所述金屬層的電連接且用于向所述裝置襯底提供結(jié)構(gòu)穩(wěn)定性；及至少一個(gè)金屬接觸區(qū)域，其位于所述金屬層上以用于提供所述金屬層與所述 互連晶片之間的電連接。
25、 一種制作相機(jī)的方法，所述方法包含 提供圖像處理器；在具有裝置側(cè)及襯底側(cè)的裝置層上提供成像裝置；在所述裝置層的所述裝置側(cè)上形成像素陣列；將互連晶片粘附到所述裝置層的所述裝置側(cè)；從所述裝置層蝕刻掉所述襯底側(cè)的至少一部分；在所述裝置層的所述襯底側(cè)上提供至少第一層；及將所述成像裝置電連接到所述圖像處理器。
全文摘要
本發(fā)明揭示一種用于制作從晶片的背側(cè)檢測(cè)光的成像器的結(jié)構(gòu)及方法。所述結(jié)構(gòu)可具有較不復(fù)雜的聚焦、減小的串?dāng)_、較緊密的像素組裝密度、提高的量子效率及晶片級(jí)封裝。所述成像器的制作包括在硅晶片上形成成像裝置，將互連晶片粘附到所述裝置晶片、在所述互連晶片上形成互連件，蝕刻掉所述裝置晶片的襯底及圖案化所述裝置晶片的背側(cè)上的例如氮化物、色彩過(guò)濾器陣列及透鏡等額外層。
文檔編號(hào)H01L27/146GK101689555SQ200880006388
公開日2010年3月31日 申請(qǐng)日期2008年2月29日 優(yōu)先權(quán)日2007年3月2日
發(fā)明者弗雷德里克·布雷迪 申請(qǐng)人:普廷數(shù)碼影像控股公司