專利名稱：集成電路組件堆棧結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及一種集成電路組件堆棧結(jié)構(gòu)，尤指可于二個以上的晶粒進行堆棧時，利 用晶粒表面上的電路接觸點及缺口部中的導(dǎo)通介質(zhì)形成導(dǎo)通，而可增加集成電路布局的靈活 性。
技術(shù)背景
一般，現(xiàn)有的如中國臺灣專利公報公告第434848號的「半導(dǎo)體芯片裝置的封裝方法」， 該半導(dǎo)體芯片裝置適于安裝在一具有數(shù)個焊點的基板上，其包含下列步驟提供一半導(dǎo)體芯
片，該半導(dǎo)體芯片具有一焊墊安裝表面及數(shù)個設(shè)于該焊墊安裝表面的焊墊，該等焊墊的位置
不對應(yīng)于該基板的焊點的位置；把一鋼板置于該芯片的焊墊安裝表面上，該鋼板形成有數(shù)個 用于暴露該芯片的對應(yīng)的焊墊的一部份及該芯片的焊墊安裝表面的預(yù)定部份的貫孔，在形成 該鋼板的各貫孔的孔壁與該芯片的焊墊安裝表面之間形成一導(dǎo)電體形成空間；及以導(dǎo)電金屬
膠為材料利用印刷手段于各導(dǎo)電體形成空間形成一導(dǎo)電體，各導(dǎo)電體具有一從該芯片的對應(yīng) 的焊墊延伸出來作為電路軌跡的延伸部及一位于該延伸部的自由端且其位置與該基板的對應(yīng) 的焊點的位置對應(yīng)的電氣連接部。藉此，可改善焊墊間因距離縮小，造成不利于外部電路電 氣連接的缺點。
雖然，上述現(xiàn)有的「半導(dǎo)體芯片裝置的封裝方法」可改善焊墊間因距離縮小所產(chǎn)生的缺 點，但是上述現(xiàn)有的「半導(dǎo)體芯片裝置的封裝方法」在單一芯片進行運用時，只能形成單面
導(dǎo)通的功能，若要堆棧成雙面導(dǎo)通時，則需要較為復(fù)雜的制程；故，現(xiàn)有的「半導(dǎo)體芯片裝 置的封裝方法」仍無法符合實際運用時所需。 實用新型內(nèi)容
本實用新型所要解決的技術(shù)問題是針對上述現(xiàn)有技術(shù)的不足，提供一種集成電路組件 堆棧結(jié)構(gòu)，可于二個以上的晶粒進行堆棧時，利用晶粒表面上的電路接觸點及缺口部中的導(dǎo) 通介質(zhì)形成導(dǎo)通，而可增加集成電路布局的靈活性。
為解決上述技術(shù)問題，本實用新型所采用的技術(shù)方案是 一種集成電路組件堆棧結(jié)構(gòu)， 其包括一晶粒、導(dǎo)通介質(zhì)及多數(shù)導(dǎo)線，該晶粒至少一表面的中央處具有多數(shù)電路接觸點及電 路區(qū)；該多數(shù)導(dǎo)線分別連接電路接觸點、電路區(qū)及導(dǎo)通介質(zhì)；其特點是所述晶粒周緣設(shè)置 有至少一缺口部，該導(dǎo)通介質(zhì)設(shè)置于該缺口部中。如此，可于二個以上的晶粒進行堆棧時，利用晶粒表面上的電路接觸點及缺口部中的導(dǎo) 通介質(zhì)形成導(dǎo)通，而可增加集成電路布局的靈活性。


圖1是本實用新型第一實施例的立體外觀示意圖。
圖2是本實用新型第二實施例的立體外觀示意圖。
圖3是本實用新型的第一堆棧狀態(tài)示意圖。
圖4是本實用新型第一堆棧狀態(tài)的剖面示意圖。
圖5是本實用新型的第二堆棧狀態(tài)示意圖。
圖6是本實用新型第二堆棧狀態(tài)的剖面示意圖。
標號說明
晶粒1 、 1 a 電路接觸點11、 1 1 a
電路區(qū)12、 12a 缺口部2 導(dǎo)通介質(zhì)3 導(dǎo)線具體實施方式
請參閱圖1及圖2所示，本實用新型為一種集成電路組件堆棧結(jié)構(gòu)，至少由一晶粒l、至 少一缺口部2、導(dǎo)通介質(zhì)3以及多數(shù)導(dǎo)線4所構(gòu)成。
上述所提晶粒1的至少一表面中央處具有多數(shù)電路接觸點1 1及電路區(qū)1 2 ，而該電路 接觸點l l及電路區(qū)l 2以半導(dǎo)體制程設(shè)于晶粒1上，其中該多數(shù)電路接觸點l l依所需設(shè) 于晶粒l的一面上，如圖l所示；更可依所需于晶粒la的二面上分別設(shè)有多數(shù)電路接觸點l la，如圖2所示。
各缺口部2設(shè)置于上述晶粒1的周緣適當(dāng)處，且各缺口部2為多數(shù)半圓形凹孔。 各導(dǎo)通介質(zhì)3設(shè)置于上述各缺口部2中，且各導(dǎo)通介質(zhì)3可為銀膠，而各導(dǎo)通介質(zhì)3以
半導(dǎo)體制程設(shè)置于缺口部2中。
各導(dǎo)線4分別連接電路接觸點1 1 、電路區(qū)1 2及導(dǎo)通介質(zhì)3 ，而各導(dǎo)線4以半導(dǎo)體制
程連接電路接觸點l 1、電路區(qū)l 2及導(dǎo)通介質(zhì)3。如是，藉由上述結(jié)構(gòu)構(gòu)成一全新的集成
電路組件堆棧結(jié)構(gòu)。
請參閱圖3及圖4所示，運用時，依所需將二晶粒l進行堆棧使用，而當(dāng)進行二晶粒l的 堆棧時，是將各晶粒l以具有電路接觸點l 1的一面相互對應(yīng)接觸導(dǎo)通，更可依各晶粒l所 設(shè)電路區(qū)l 2的電路布局所需，以適當(dāng)位置的導(dǎo)通介質(zhì)3導(dǎo)通二晶粒1 ，如此，即可增加集 成電路布局的靈活性。請參閱圖5及圖6所示，運用時，除上述二晶粒1進行雙層堆棧的使用方式外，亦可進行 三層或三層以上的堆棧；今以進行三層堆棧為例，當(dāng)進行堆棧時是將二面上分別設(shè)有多數(shù)電 路接觸點l la的晶粒la設(shè)置于中央處，之后再于晶粒1 a的二面上分別對應(yīng)設(shè)置一面上具 有電路接觸點1 1的晶粒1 ，使設(shè)于中央處的晶粒1 a與設(shè)于二側(cè)的晶粒1利用其上的電路 接觸點l 1、 1 la相互對應(yīng)接觸導(dǎo)通，進而完成所需的堆棧使用；另于實際運用時，更可 依各晶粒1 、 1 a所設(shè)電路區(qū)1 2 、 1 2 a的電路布局所需，以適當(dāng)位置的導(dǎo)通介質(zhì)3導(dǎo)通所 需的晶粒l、 la，如此，即可增加集成電路布局的靈活性。
綜上所述，本實用新型集成電路組件堆棧結(jié)構(gòu)可有效改善現(xiàn)有技術(shù)的種種缺點，可于二 以上的晶粒進行堆棧時，利用晶粒表面上的電路接觸點及缺口部中的導(dǎo)通介質(zhì)形成導(dǎo)通，而 可增加集成電路布局的靈活性。
權(quán)利要求權(quán)利要求1一種集成電路組件堆棧結(jié)構(gòu)，其包括一晶粒、導(dǎo)通介質(zhì)及多數(shù)導(dǎo)線，該晶粒至少一表面的中央處具有多數(shù)電路接觸點及電路區(qū)；該多數(shù)導(dǎo)線分別連接電路接觸點、電路區(qū)及導(dǎo)通介質(zhì)；其特征在于所述晶粒周緣設(shè)置有至少一缺口部，該導(dǎo)通介質(zhì)設(shè)置于該缺口部中。
2 如權(quán)利要求l所述的集成電路組件堆棧結(jié)構(gòu)，其特征在于所述電 路接觸點及電路區(qū)設(shè)于晶粒的一面上。
3 如權(quán)利要求l所述的集成電路組件堆棧結(jié)構(gòu)，其特征在于所述電 路接觸點及電路區(qū)設(shè)于晶粒的二面上。
4 如權(quán)利要求l所述的集成電路組件堆棧結(jié)構(gòu)，其特征在于所述缺 口部為多數(shù)半圓形凹孔。
5 如權(quán)利要求l所述的集成電路組件堆棧結(jié)構(gòu)，其特征在于所述各 導(dǎo)通介質(zhì)為銀膠。
專利摘要一種集成電路組件堆棧結(jié)構(gòu)，包含至少一表面中央處具有多數(shù)電路接觸點及電路區(qū)的晶粒；至少一設(shè)置于晶粒周緣適當(dāng)處的缺口部；設(shè)置于缺口部中的導(dǎo)通介質(zhì)；以及多數(shù)分別連接電路接觸點、電路區(qū)及導(dǎo)通介質(zhì)的導(dǎo)線。藉此，可于二以上的晶粒進行堆棧時，利用晶粒表面上的電路接觸點及缺口部中的導(dǎo)通介質(zhì)形成導(dǎo)通，而可增加集成電路布局的靈活性。
文檔編號H01L23/50GK201256149SQ20082030212
公開日2009年6月10日 申請日期2008年9月16日 優(yōu)先權(quán)日2008年9月16日
發(fā)明者璩澤明, 馬嵩荃 申請人:茂邦電子有限公司