專利名稱：Soi/cmos集成電路輸出緩沖器的esd保護(hù)結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種S0I/CM0S集成電路輸出緩沖器的ESD保護(hù)結(jié)構(gòu)， 屬于絕緣體上硅(SOI， silicon-on-insulator) CMOS工藝的SOI / CMOS 集成電路設(shè)計(jì)技術(shù)領(lǐng)域。
背景技術(shù)：
SOI/CMOS集成電路中元件的全介質(zhì)隔離徹底消除了體硅電路的閂鎖 效應(yīng)，同時(shí)具有寄生電容小、速度高、集成度高、工作溫度范圍廣、抗輻 照能力強(qiáng)等優(yōu)勢(shì)，使其在空間輻射環(huán)境電子系統(tǒng)、強(qiáng)輻射環(huán)境戰(zhàn)略武器的 大規(guī)模集成電路中得到重點(diǎn)應(yīng)用。但是，靜電放電(ESD， Electrostatic discharge)是影響SOI/CMOS集成電路可靠性的一個(gè)主要問(wèn)題。由于制備 SOI/CMOS集成電路的材料、工藝與體硅電路不同，SOI材料的硅膜很薄， SOI器件埋氧層的低熱導(dǎo)率(比硅小兩個(gè)數(shù)量級(jí))影響了保護(hù)器件的散熱， 使其對(duì)積蓄的ESD能量的耗散能力非常之低，僅為體硅電路的1%。因此基 于SOI/CMOS工藝技術(shù)加工的集成電路的靜電保護(hù)電路設(shè)計(jì)相比體硅電路 更難于實(shí)現(xiàn)，這是SOI/CMOS電路ESD水平難以提高的重要原因。
在已有技術(shù)中，如圖1所示SOI/CMOS集成電路輸出緩沖器的ESD保護(hù) 結(jié)構(gòu)示意圖中，無(wú)論輸出端口對(duì)正電源VDD端(正、負(fù)脈沖)，還是輸出端 口對(duì)負(fù)電源GND端(正、負(fù)脈沖)都是采用單個(gè)SOI二極管與多級(jí)SOI二 極管串聯(lián)后再并聯(lián)方式連接，利用SOI 二極管在ESD應(yīng)力條件下的正向偏 置導(dǎo)通提供靜電電流的泄放通路，從而起到電路輸出緩沖器不被ESD應(yīng)力 損傷的作用。在SOI/CMOS集成電路輸出緩沖器中使用此SOI 二極管串聯(lián)結(jié) 構(gòu)，為滿足電路常態(tài)工作時(shí)的漏電要求，至少需要十個(gè)或以上SOI二極管串 聯(lián)，這將導(dǎo)致此結(jié)構(gòu)的ESD保護(hù)電路在整個(gè)電路占用較大的版圖面積，同 時(shí)這種串聯(lián)SOI二極管結(jié)構(gòu)的內(nèi)阻難以控制，所以圖l所示的ESD保護(hù)結(jié) 構(gòu)基本不具有實(shí)際工程應(yīng)用的價(jià)值。 發(fā)明內(nèi)容本實(shí)用新型的目的在于克服上述不足之處，提供一種結(jié)構(gòu)簡(jiǎn)單、版圖
面積小、使用方便，可以提高S0I/CM0S集成電路輸出引腳的ESD耐受水平， 使其達(dá)到2000v(HBM模型)或以上的S0I/CM0S集成電路輸出緩沖器的ESD 保護(hù)結(jié)構(gòu)。
按照本實(shí)用新型提供的技術(shù)方案，其主要包括正電源VDD、負(fù)電源GND、 輸出壓焊點(diǎn)、電阻REs。、 P-型襯底柵控二極管D1(簡(jiǎn)稱柵控二極管D1)、 N-型襯底柵控二極管D2 (簡(jiǎn)稱柵控二極管D2)。后級(jí)驅(qū)動(dòng)器件-增強(qiáng)型P溝道 MOS場(chǎng)效應(yīng)管(簡(jiǎn)稱PMOS管)源端通過(guò)半導(dǎo)體材料金屬鋁(簡(jiǎn)稱金屬鋁)連 接正電源VDD，后級(jí)驅(qū)動(dòng)器件-增強(qiáng)型N溝道MOS場(chǎng)效應(yīng)管(簡(jiǎn)稱麗OS管) 源端通過(guò)金屬鋁連接負(fù)電源GND; PMOS管漏端與NMOS管漏端通過(guò)金屬鋁連 接形成輸出連接端；正電源VDD通過(guò)金屬鋁連接?xùn)趴囟O管D1的陰極，負(fù) 電源GND通過(guò)金屬鋁連接?xùn)趴囟O管D2的陽(yáng)極；柵控二極管Dl的陽(yáng)極與 柵控二極管D2的陰極通過(guò)金屬鋁連接形成另一輸出連接端，連接端同時(shí)與 輸出緩沖器的輸出壓焊點(diǎn)通過(guò)金屬鋁連接；電阻resd—端通過(guò)金屬鋁與連 接端連接，另一端通過(guò)金屬鋁與另一連接端連接。
本實(shí)用新型與已有技術(shù)相比具有以下優(yōu)點(diǎn)-
本實(shí)用新型結(jié)構(gòu)簡(jiǎn)單，在SOI/CMOS集成電路中占用版圖面積小，使 用方便；使用后可以將S0I/CM0S集成電路輸出引腳的ESD耐受水平提高 至2000v(HBM模型)或以上水平，而沒(méi)有使用本ESD保護(hù)結(jié)構(gòu)的S0I/CM0S 集成電路輸出引腳的ESD耐受水平僅僅在500v (HBM模型)左右。

圖1為已有技術(shù)中SOI集成電路輸出緩沖器的ESD保護(hù)結(jié)構(gòu)示意圖。 圖2為本實(shí)用新型SOI集成電路輸出緩沖器的ESD保護(hù)結(jié)構(gòu)示意圖。 圖3為本實(shí)用新型電阻Res。在SOI集成電路版圖中的應(yīng)用示意圖。 圖4為本實(shí)用新型P-型襯底柵控二極管平面示意圖。 圖5為本實(shí)用新型P-型襯底柵控二極管剖面示意圖。 圖6為本實(shí)用新型N-型襯底柵控二極管平面示意圖。 圖7為本實(shí)用新型N-型襯底柵控二極管剖面示意圖。
圖8為本實(shí)用新型電阻ResD平面版圖示意圖。
具體實(shí)施方式
下面將結(jié)合附圖對(duì)本實(shí)用新型的實(shí)施進(jìn)行進(jìn)一步描述
如圖2、圖3所示，包括正電源VDD、負(fù)電源GND、輸出壓焊點(diǎn)、電阻 RESD、 P-型襯底柵控二極管Dl(簡(jiǎn)稱柵控二極管Dl)、 N-型襯底柵控二極管 D2(簡(jiǎn)稱柵控二極管D2)、增強(qiáng)型P溝道M0S場(chǎng)效應(yīng)管(簡(jiǎn)稱PM0S管)及增 強(qiáng)型N溝道M0S場(chǎng)效應(yīng)管(簡(jiǎn)稱麗0S管)等。
后級(jí)驅(qū)動(dòng)器件-增強(qiáng)型P溝道M0S場(chǎng)效應(yīng)管(簡(jiǎn)稱PM0S管)源端通過(guò)半 導(dǎo)體材料金屬鋁(簡(jiǎn)稱金屬鋁)連接正電源VDD，后級(jí)驅(qū)動(dòng)器件-增強(qiáng)型N 溝道M0S場(chǎng)效應(yīng)管(簡(jiǎn)稱麗0S管)源端通過(guò)金屬鋁連接負(fù)電源GND; PM0S 管漏端與麗0S管漏端通過(guò)金屬鋁連接形成輸出連接端201;正電源VDD通 過(guò)金屬鋁連接?xùn)趴囟O管Dl的陰極，負(fù)電源GND通過(guò)金屬鋁連接?xùn)趴囟O 管D2的陽(yáng)極;柵控二極管Dl的陽(yáng)極與柵控二極管D2的陰極通過(guò)金屬鋁連 接形成另一輸出連接端202，連接端202同時(shí)與輸出緩沖器的輸出壓焊點(diǎn) 通過(guò)金屬鋁連接；電阻RESD—端通過(guò)金屬鋁與連接端201連接，另一端通 過(guò)金屬鋁與另一連接端202連接。
如圖4、圖5所示，所述P-型襯底柵控二極管包括N+擴(kuò)散區(qū)1、 P+擴(kuò) 散區(qū)2、 P-阱3、 P0LY柵4、 B0X埋氧層5、襯底6及sio2隔離島7。 P-阱 3位于N+擴(kuò)散區(qū)1與P+擴(kuò)散區(qū)2中間，BOX埋氧層5在SOI材料制備過(guò)程 中生長(zhǎng)于襯底6之上，N+擴(kuò)散區(qū)1、 P+擴(kuò)散區(qū)2、 P-阱3及sio2隔離島7 通過(guò)S0I器件工藝制備技術(shù)形成在BOX埋氧層5之上；P0LY柵4在S0I器 件形成工藝過(guò)程中制作在P-阱3之上；Si02隔離島7包圍P+擴(kuò)散區(qū)2。
如圖6、圖7所示，所述N-型襯底柵控二極管包括P+擴(kuò)散區(qū)8、 N+擴(kuò) 散區(qū)9、 N-阱10、 POLY柵ll、 B0X埋氧層12、襯底13及sio2隔離島14。 N-阱10位于P+擴(kuò)散區(qū)8與N+擴(kuò)散區(qū)9中間，BOX埋氧層12在S0I材料制 備過(guò)程中生長(zhǎng)于襯底13之上，P+擴(kuò)散區(qū)8、 N+擴(kuò)散區(qū)9、 N-阱10及sio2 隔離島14通過(guò)S0I器件工藝制備技術(shù)形成在BOX埋氧層12之上；P0LY柵 11在S0I器件形成工藝過(guò)程中制作在N-阱10之上；Si02隔離島14包圍 N+擴(kuò)散區(qū)9。
如圖8所示，包括電阻REs。15、接觸孔16及金屬鋁連線17等。所述電阻REs。15由多晶電阻或擴(kuò)散電阻形成。電阻R^15兩端分別通過(guò)接觸孔 16與金屬鋁連線17連接。
本實(shí)用新型工作過(guò)程及工作原理
當(dāng)ESD應(yīng)力施加到輸出引腳上的時(shí)候，本實(shí)用新型利用電阻Res?？梢?對(duì)超大靜電放電電流起到降壓、限流作用，阻止瞬間超大靜電放電電流作 用到輸出緩沖器中的驅(qū)動(dòng)器件PMOS管及麗0S管上，用來(lái)減緩來(lái)自輸出緩 沖器輸出壓焊點(diǎn)的ESD應(yīng)力對(duì)這些器件的作用強(qiáng)度，從而減少ESD應(yīng)力對(duì) 它們的損傷，提高輸出引腳的ESD耐受水平。
電阻Resd由多晶電阻或擴(kuò)散電阻(N+擴(kuò)散/P+擴(kuò)散)形成，電阻阻值控制 在20歐姆 2000歐姆范圍。
REs。電阻的平面圖如圖8。該電阻版圖繪制寬度要求》8微米，電阻版 圖繪制長(zhǎng)度根據(jù)電阻值計(jì)算得到。電阻兩端使用的接觸孔大小尺寸為 0. 8umx0. 8um，每端至少使用4個(gè)接觸孔，再通過(guò)使用金屬鋁連線分別連接 至PMOS管、麗OS管輸出漏端和輸出緩沖器的輸出壓焊點(diǎn)。
權(quán)利要求1、一種SOI/CMOS集成電路輸出緩沖器的ESD保護(hù)結(jié)構(gòu)，其特征是增強(qiáng)型P溝道MOS場(chǎng)效應(yīng)PMOS管源端通過(guò)半導(dǎo)體金屬鋁連接正電源(VDD)，增強(qiáng)型N溝道MOS場(chǎng)效應(yīng)NMOS管源端通過(guò)半導(dǎo)體金屬鋁連接負(fù)電源(GND)；增強(qiáng)型P溝道MOS場(chǎng)效應(yīng)PMOS管漏端與增強(qiáng)型N溝道MOS場(chǎng)效應(yīng)NMOS管漏端通過(guò)金屬鋁連接形成輸出連接端(201)；正電源(VDD)通過(guò)金屬鋁連接P-型襯底柵控二極管(D1)的陰極，負(fù)電源(GND)通過(guò)金屬鋁連接N-型襯底柵控二極管(D2)的陽(yáng)極；P-型襯底柵控二極管(D1)的陽(yáng)極與N-型襯底柵控二極管(D2)的陰極通過(guò)金屬鋁連接形成另一輸出連接端(202)，連接端(202)同時(shí)與輸出緩沖器的輸出壓焊點(diǎn)通過(guò)金屬鋁連接；電阻(RESD)一端通過(guò)金屬鋁與連接端(201)連接，另一端通過(guò)金屬鋁與連接端(202)連接。
2、 根據(jù)權(quán)利要求1所述的S0I/CM0S集成電路輸出緩沖器的ESD保護(hù) 結(jié)構(gòu)，其特征是所述P-型襯底柵控二極管包括N+擴(kuò)散區(qū)(1)、 P+擴(kuò)散區(qū)(2)、 P-阱(3)、 P0LY柵(4)、 B0X埋氧層(5)、襯底(6)及sio2隔離 島(7)， P-阱(3)位于N+擴(kuò)散區(qū)(1)與P+擴(kuò)散區(qū)(2)中間，B0X埋氧 層(5)生長(zhǎng)于襯底(6)之上，N+擴(kuò)散區(qū)(1)、 P+擴(kuò)散區(qū)(2)、 P-阱(3) 及sio2隔離島(7)形成在BOX埋氧層(5)之上；P0LY柵(4)在P-阱(3) 之上；Si02隔離島(7)包圍P+擴(kuò)散區(qū)(2)。
3、 根據(jù)權(quán)利要求1所述的S0I/CM0S集成電路輸出緩沖器的ESD保護(hù) 結(jié)構(gòu)，其特征是所述N-型襯底柵控二極管包括P+擴(kuò)散區(qū)(8)、 N+擴(kuò)散區(qū)(9)、 N-阱(10)、 P0LY柵(11)、 B0X埋氧層(12)、襯底(13)及sio2 隔離島(14)， N-阱(10)位于P+擴(kuò)散區(qū)(8)與N+擴(kuò)散區(qū)(9)中間，BOX 埋氧層(12)生長(zhǎng)于襯底(13)之上，P+擴(kuò)散區(qū)(8)、 N+擴(kuò)散區(qū)(9)、 N-阱(10)及sio2隔離島(14)形成在B0X埋氧層(12)之上；P0LY柵(11) 在N-阱(10)之上；Si02隔離島(14)包圍N+擴(kuò)散區(qū)(9)。
4、 根據(jù)權(quán)利要求1所述的S0I/CM0S集成電路輸出緩沖器的ESD保護(hù) 結(jié)構(gòu)，其特征是所述電阻REs。 (15)為多晶電阻或擴(kuò)散電阻。
5、根據(jù)權(quán)利要求4所述的S0I/CM0S集成電路輸出緩沖器的ESD保護(hù) 結(jié)構(gòu)，其特征是所述電阻RESD (15)兩端分別通過(guò)接觸孔(16)與金屬 鋁連線(17)連接。
專利摘要本實(shí)用新型涉及一種SOI/CMOS集成電路輸出緩沖器的ESD保護(hù)結(jié)構(gòu)，特征是PMOS管源端通過(guò)半導(dǎo)體金屬鋁連接正電源VDD，NMOS管源端通過(guò)金屬鋁連接負(fù)電源GND；PMOS管漏端與NMOS管漏端通過(guò)金屬鋁連接形成輸出連接端；正電源VDD通過(guò)金屬鋁連接P-型襯底柵控二極管的陰極，負(fù)電源GND通過(guò)金屬鋁連接N-型襯底柵控二極管的陽(yáng)極；P-型襯底柵控二極管的陽(yáng)極與N-型襯底柵控二極管的陰極通過(guò)金屬鋁連接形成另一輸出連接端，連接端同時(shí)與輸出緩沖器的輸出壓焊點(diǎn)通過(guò)金屬鋁連接。本實(shí)用新型結(jié)構(gòu)簡(jiǎn)單，在SOI/CMOS集成電路中占用版圖面積小，使用方便；使用后可以將SOI/CMOS集成電路輸出引腳的ESD耐受水平提高至2000v(HBM模型)或以上水平。
文檔編號(hào)H01L27/12GK201252102SQ20082018540
公開(kāi)日2009年6月3日 申請(qǐng)日期2008年9月4日 優(yōu)先權(quán)日2008年9月4日
發(fā)明者靜 羅, 薛忠杰 申請(qǐng)人:中國(guó)電子科技集團(tuán)公司第五十八研究所