專利名稱：一種led顯示屏的控制芯片的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及芯片領(lǐng)域，尤其涉及的是， 一種顯示屏的控制芯片。
背景技術(shù)：
LED顯示屏用于顯示文字、圖像、動(dòng)畫及錄像等，其具有播放、顯示等 多種應(yīng)用功能?，F(xiàn)有技術(shù)中，LED顯示屏控制信號(hào)的接收、處理是由掃描板 上的接收卡完成的，接收卡接收發(fā)送卡傳來的數(shù)字信號(hào)，處理成單元板需 要的控制信號(hào)，直接發(fā)送給單元板上的驅(qū)動(dòng)芯片，以驅(qū)動(dòng)LED燈點(diǎn)。其中， 單元板上的放大器處在接收卡與驅(qū)動(dòng)芯片之間，只對(duì)信號(hào)進(jìn)行放大、整形， 而不起到任何處理作用。
由于顯示屏所需要的數(shù)據(jù)都必須由掃描板上的接收卡完成處理，使掃 描板的硬件需要完成多種功能，負(fù)擔(dān)較重，掃描的性能較差，降低了 LED 顯示屏的顯示效果。
隨著LED顯示屏的控制芯片的發(fā)展，控制芯片亟需合理的管腳設(shè)置， 以便于控制芯片在LED顯示屏上單元板上的布局和布線。
因此，現(xiàn)有^t支術(shù)存在缺陷，需要改進(jìn)。

實(shí)用新型內(nèi)容
本實(shí)用新型所要解決的技術(shù)問題是提供一種控制芯片，所述控制芯 片的管腳便于顯示屏在LED顯示屏單元板上的安裝。
本實(shí)用新型的技術(shù)方案如下 一種LED顯示屏的控制芯片，其包括一封裝體，所述封裝體中封裝設(shè) 置有控制電路、基片和焊盤；所述封裝體表面上設(shè)置有標(biāo)記，其中，以所述標(biāo)記為起點(diǎn)，從所述封裝體的兩個(gè)對(duì)稱的側(cè)邊上引出28個(gè)管腳； 第一個(gè)管腳，作為輸出級(jí)聯(lián)數(shù)據(jù)的第三個(gè)通道； 第二個(gè)管腳，作為輸出級(jí)聯(lián)數(shù)據(jù)的第四個(gè)通道； 第三個(gè)管腳，作為級(jí)聯(lián)數(shù)據(jù)包有效輸出指示信號(hào)的輸出端； 第四個(gè)管腳，作為測(cè)試數(shù)據(jù)輸入通道； 第五個(gè)管腳，用于向所連接的第一組驅(qū)動(dòng)芯片傳輸數(shù)據(jù)； 第六個(gè)管腳，用于輸出串行時(shí)鐘； 第七個(gè)管腳，用于輸出鎖存信號(hào)； 第八個(gè)管腳，用于向連接的驅(qū)動(dòng)芯片輸出使能信號(hào)； 第九個(gè)管腳，用于向所連接的第二組驅(qū)動(dòng)芯片傳輸數(shù)據(jù)； 第十個(gè)管腳，用于在控制芯片存在故障時(shí)，設(shè)置一指示LED發(fā)光；
第十一個(gè)管腳，用于對(duì)級(jí)聯(lián)系統(tǒng)的輸出時(shí)鐘的模式進(jìn)行設(shè)置； 第十二個(gè)管腳，作為上行的測(cè)試數(shù)據(jù)包的輸出通道； 第十三個(gè)管腳，用于指示在時(shí)鐘信號(hào)上采集到的級(jí)聯(lián)數(shù)據(jù)包有效； 第十四個(gè)管腳，作為級(jí)聯(lián)數(shù)據(jù)輸入的第四個(gè)通道； 第十五個(gè)管腳，作為級(jí)聯(lián)數(shù)據(jù)輸入的第三個(gè)通道； 第十六個(gè)管腳，作為級(jí)聯(lián)數(shù)據(jù)輸入的第二個(gè)通道； 第十七個(gè)管腳，作為級(jí)聯(lián)數(shù)據(jù)輸入的第一個(gè)通道； 第十八個(gè)管腳，用于輸入級(jí)聯(lián)系統(tǒng)時(shí)鐘； 第十九個(gè)管腳，作為Vcc端，用于連接電源；
第二十個(gè)管腳，作為故障報(bào)告通道，用于在所述驅(qū)動(dòng)芯片存在故障時(shí)， 向所述控制芯片上報(bào)；
第二十一個(gè)管腳，用于輸出測(cè)試用的同步信號(hào)； 第二十二個(gè)管腳，與基片相連接，作為接地端； 第二十三個(gè)管腳，與基片相連接，作為接地端； 第二十四個(gè)管腳，用于設(shè)置級(jí)聯(lián)的四個(gè)數(shù)據(jù)通道的有效性；第二十五個(gè)管腳，作為全局異步復(fù)位端；
第二十六個(gè)管腳，作為級(jí)聯(lián)系統(tǒng)時(shí)鐘輸出端，用于給級(jí)聯(lián)的驅(qū)動(dòng)芯片
傳輸時(shí)鐘信號(hào)；
第二十七個(gè)管腳，作為輸出級(jí)聯(lián)數(shù)據(jù)的第一個(gè)通道； 第二十八個(gè)管腳，作為輸出級(jí)聯(lián)數(shù)據(jù)的第二個(gè)通道。 所述標(biāo)記位于所述封裝體的正表面或背面的任意邊角上。 所述標(biāo)記設(shè)置為印刷層、凸起層或凹層。 所述標(biāo)記為圓形、方形、星形、三角形、正多邊形或其組合。 所述封裝體為菱形、正方形或長(zhǎng)方形。
各管腳以所述標(biāo)記為起點(diǎn)，按逆時(shí)針或者順時(shí)針方向，順序分布在所 述封裝體的兩個(gè)對(duì)稱的側(cè)邊上。
各管腳均布在所述封裝體的兩個(gè)對(duì)稱的側(cè)邊上。
設(shè)置所述第一個(gè)管腳、所述第二個(gè)管腳、所述第二十七個(gè)管腳及所述 第二十八個(gè)管腳中的三個(gè)管腳為接地或備用；并且，設(shè)置所述第十四個(gè)管 腳、所述第十五個(gè)管腳、所述第十六個(gè)管腳及所述第十七個(gè)管腳中的三個(gè) 管腳為接地或備用；用于單線傳輸級(jí)聯(lián)數(shù)據(jù)。
與現(xiàn)有技術(shù)相比，本實(shí)用新型的優(yōu)越性為以下幾點(diǎn)
一，以提高LED屏體顯示性能為出發(fā)點(diǎn)，減小了最小亮度時(shí)間，使顯 示頻率和亮度、深度的功能得以提高；對(duì)亮度進(jìn)行均一化處理，使畫面能 夠得到更好的拍攝效果；通過相關(guān)設(shè)置，使掃描頻率可調(diào)，從而獲得更好 的視覺效果。
二，它針對(duì)近幾年市場(chǎng)反饋的新的需求增加了級(jí)聯(lián)接口檢測(cè)，與某些 恒流驅(qū)動(dòng)芯片配合對(duì)屏體進(jìn)行檢測(cè)等，并且將檢測(cè)結(jié)果能夠以數(shù)據(jù)包的形 式回傳。
三，輸入數(shù)據(jù)采用網(wǎng)絡(luò)數(shù)據(jù)包的形式，可以避免無效數(shù)據(jù)的傳輸，并 且增加了對(duì)錯(cuò)誤數(shù)據(jù)進(jìn)行識(shí)別的功能，因此芯片在LED屏體上工作會(huì)更穩(wěn)定。
四，使數(shù)據(jù)級(jí)聯(lián)傳輸和本地輸出時(shí)的順序更加合理，非線性亮度曲線 調(diào)整可由系統(tǒng)根據(jù)需要定制，這些特點(diǎn)使芯片的使用會(huì)更加符合用戶的習(xí)慣。


圖1為本實(shí)用新型控制芯片的結(jié)構(gòu)示意圖； 圖2為本實(shí)用新型控制芯片的連接示意圖。
具體實(shí)施方式
以下結(jié)合附圖和具體實(shí)施例，對(duì)本實(shí)用新型作進(jìn)一步詳細(xì)說明。 實(shí)施例1
本實(shí)用新型提供了 LED顯示屏的控制芯片，用于承擔(dān)現(xiàn)有技術(shù)掃描單 元的掃描控制功能。
如圖1所示，為一種具有28個(gè)管腳的LED顯示屏的控制芯片的實(shí)施例。 控制芯片定義有28個(gè)管腳，即控制芯片100。
例如，本實(shí)施例提供的控制芯片100，其控制電路設(shè)置在基片上，所述 控制電路、焊盤和基片被封裝在封裝體101中。其中，所述封裝體可以為 菱形、正方形或長(zhǎng)方形。
所述封裝體的正表面或背面的任意邊角上可以設(shè)置一標(biāo)記，例如，所 述封裝體101表面的任一端的側(cè)邊中央設(shè)置有標(biāo)記102,其中，所述標(biāo)記可 以設(shè)置為印刷層、凸起層或凹層。在此基礎(chǔ)上，所述標(biāo)記可以為圓形、方 形、星形、三角形、正多邊形或其組合，例如，所述標(biāo)記可以為圓形和一 個(gè)或兩個(gè)三角形的結(jié)合，又如，所述標(biāo)記可以為半圓形。
所述控制芯片100的管腳可以以所述標(biāo)記102為對(duì)稱點(diǎn)排布，例如， 以長(zhǎng)側(cè)邊上靠近所述標(biāo)記102 —端為起點(diǎn)，按照逆時(shí)針的順序均勻分布在所述封裝體101的兩個(gè)對(duì)稱的長(zhǎng)側(cè)邊上。所述控制芯片100的管腳也可以
以所述標(biāo)記102為對(duì)稱點(diǎn)，以長(zhǎng)側(cè)邊上靠近所述標(biāo)記102 —端為起點(diǎn)，按 照順時(shí)針的順序均勻分布在所述封裝體101的兩個(gè)對(duì)稱的長(zhǎng)側(cè)邊上，這里 不再贅述。優(yōu)選的方案是，如圖1所示，各管腳均布在所述封裝體的兩個(gè) 對(duì)稱的側(cè)邊上。
本實(shí)施例中所述封裝體101可以為一長(zhǎng)方形，其正面上的標(biāo)記102為 一半圓形的缺口。
所述控制芯片100應(yīng)用于LED顯示屏上的時(shí)候，需要多個(gè)所述控制芯 片100級(jí)聯(lián)，而各個(gè)控制芯片100需要接收級(jí)聯(lián)的上一個(gè)控制芯片輸入的 級(jí)聯(lián)數(shù)據(jù)，并向接連的下一個(gè)控制芯片輸出級(jí)聯(lián)數(shù)據(jù)。
所述控制芯片100的封裝體101的第一個(gè)管腳，即PINl,也就是以所 述標(biāo)記101為起點(diǎn)逆時(shí)針順序的第一個(gè)管腳。所述PIN1稱作DOUT2,作為 輸出級(jí)聯(lián)數(shù)據(jù)的第三個(gè)通道。
所述控制芯片100的第二個(gè)管腳，即PIN2,稱作D0UT3,作為輸出級(jí) 聯(lián)數(shù)據(jù)的第四個(gè)通道。
所述控制芯片100的第三個(gè)管腳，即PIN3，也稱作DS0UT，其作為級(jí)
聯(lián)數(shù)據(jù)包有效輸出指示信號(hào)的輸出端。
所述控制芯片100的第四個(gè)管腳，即PIN4，也稱作TDIN,作為測(cè)試數(shù) 據(jù)專命入通道。
所述控制芯片100的第五個(gè)管腳，即PIN5，也稱作SDA,用于向所連 接的第一組驅(qū)動(dòng)芯片的輸出數(shù)據(jù)。
所述控制芯片100的第六個(gè)管腳，即PIN6，也稱作SCK,作為串行時(shí)
鐘輸出。
所述控制芯片100的第七個(gè)管腳，即PIN7，也稱作LAT，用于輸出鎖 存信號(hào)。
所述控制芯片100的第八個(gè)管腳，即PIN8,也稱作0EB，用于向連接的驅(qū)動(dòng)芯片輸出使能信號(hào)。
所述控制芯片100的第九個(gè)管腳，即PIN9，也稱作SDB,用于向所連
接的第二組驅(qū)動(dòng)芯片輸出數(shù)據(jù)。
所述控制芯片100的第十個(gè)管腳，即PIN10,也稱作LED0UT，在控制 芯片存在故障時(shí)，用于使與該管腳連接的作為指示的LED燈變亮。
所述控制芯片100的第十一個(gè)管腳，即PINll，也稱作SETCKO,作為 對(duì)級(jí)聯(lián)系統(tǒng)的輸出時(shí)鐘的模式進(jìn)行設(shè)置。
所述控制芯片100的第十二個(gè)管腳，即PIN12，也稱作TD0UT,作為上 行的測(cè)試數(shù)據(jù)包的輸出通道。
所述控制芯片100的第十三個(gè)管腳，即PIN13,也稱作DSIN,用于指 示在CLOCK,即時(shí)鐘信號(hào)上采集到的級(jí)聯(lián)數(shù)據(jù)包有效。
所述控制芯片100的第十四個(gè)管腳，即PIN14，也稱作DIN3端，作為 級(jí)聯(lián)數(shù)據(jù)輸入的第四個(gè)通道。
所述控制芯片100的第十五個(gè)管腳，即PIN15，也稱作DIN2端，作為 級(jí)聯(lián)數(shù)據(jù)輸入的第三個(gè)通道。
所述控制芯片100的第十六個(gè)管腳，即PIN16，也稱作DIN1端，作為 級(jí)聯(lián)數(shù)據(jù)輸入的第二個(gè)通道。
所述控制芯片100的第十七個(gè)管腳，即PIN17,也稱作DINO端，作為 級(jí)聯(lián)數(shù)據(jù)輸入的第 一個(gè)通道。
所述控制芯片100的第十八個(gè)管腳，即PIN18，也稱作CLKIN,作為級(jí)
聯(lián)系統(tǒng)時(shí)鐘tr入。
所述控制芯片100的第十九個(gè)管腳，即PIN19，作為Vcc端用于連接電源。
所述控制芯片100的第二十個(gè)管腳，即PIN20，也稱作ERRIN端，作為 故障報(bào)告通道，用于在所述驅(qū)動(dòng)芯片存在故障時(shí)，向所述控制芯片上報(bào)； 所述控制芯片100的第二十一個(gè)管腳，即PIN21，也稱作SYNC,作為測(cè)試用的同步信號(hào)的輸出。
所述控制芯片IOO的第二十二個(gè)管腳，即PIN22,連接到基片上作為接 地端，也稱為GND端。
所述控制芯片IOO的第二十三個(gè)管腳，即PIN23,連接到基片上作為接 地端，也稱為GND端。
所述控制芯片100的第二十四個(gè)管腳，即PIN24，也稱作SETDCI,作 為設(shè)置級(jí)聯(lián)的四個(gè)數(shù)據(jù)通道的有效性，即級(jí)聯(lián)的四個(gè)數(shù)據(jù)通道中，哪個(gè)幾 個(gè)通道是有效的。
所述控制芯片100的第二十五個(gè)管腳，即PIN25,作為全局異步復(fù)位端， 也就是RESETB端。
所述控制芯片IOO的第二十六個(gè)管腳，即PIN26,作為級(jí)聯(lián)系統(tǒng)時(shí)鐘輸 出端，用于給級(jí)聯(lián)的驅(qū)動(dòng)芯片傳輸時(shí)鐘信號(hào)，也稱作CLKOUT端。
所述控制芯片100的第二十七個(gè)管腳，即PIN27，稱作DOUT0，作為輸 出級(jí)聯(lián)數(shù)據(jù)的第 一個(gè)通道。
所述控制芯片100的第二十八個(gè)管腳，即PIN28，稱作D0UT1，作為輸 出級(jí)聯(lián)數(shù)據(jù)的第二個(gè)通道。
例如，如圖1所示，本實(shí)施例所述的控制芯片，控制芯片100的第一 個(gè)管腳l，即DOUT2、第二個(gè)管腳2，即DOUT3、第二十七個(gè)管腳27,即 DOUT0和第二十八個(gè)管腳28，即DOUTl,這幾個(gè)管腳都作為級(jí)聯(lián)數(shù)據(jù)的 輸出通道；第十四個(gè)管腳14,即DIN3，第十五個(gè)管腳15,即DIN2，第十 六個(gè)管腳16,即DIN1，和第十七個(gè)管腳17,即DINO，這幾個(gè)管腳都作為 級(jí)聯(lián)數(shù)據(jù)的輸入通道。
例如，當(dāng)級(jí)聯(lián)數(shù)據(jù)為單線傳輸時(shí)，對(duì)于所述第一個(gè)管腳l，即DOUT2、 所述第二個(gè)管腳2，即DOUT3、所述第二十七個(gè)管腳27,即DOUT0和所 述第二十八個(gè)管腳28,即DOUTl，可以設(shè)置其中的三個(gè)管腳為接地或備用； 并且設(shè)置所述第十四個(gè)管腳14，即DIN3，所述第十五個(gè)管腳15，即DIN2,所述第十六個(gè)管腳16，即DINl,和所述第十七個(gè)管腳17,即DIN0，可以 設(shè)置其中的三個(gè)管腳為接地或備用。
例如，所述控制芯片100的第一個(gè)管腳D0UT2、第二個(gè)管腳D0UT3、第 二十七個(gè)管腳DOUTO和第二十八個(gè)管腳D0UT1都作為^T出級(jí)4關(guān)數(shù)據(jù)的通道， 第十四個(gè)管腳DIN3、第十五個(gè)管腳DIN2、第十六個(gè)管腳DIN1和第十七個(gè) 管腳DINO都作為級(jí)聯(lián)數(shù)據(jù)的輸入通道。所述控制芯片IOO級(jí)聯(lián)數(shù)據(jù)的輸出 通道都位于其上側(cè)，其級(jí)聯(lián)數(shù)據(jù)的輸入通道都位于其下側(cè)，如圖1所示， 這樣的上下對(duì)稱方向上的管腳排布使多個(gè)所述控制芯片100可以很方便地 級(jí)聯(lián)在一起。
本實(shí)施例所述控制芯片IOO對(duì)多組驅(qū)動(dòng)芯片的數(shù)據(jù)輸出，如圖l所示， 第五個(gè)管腳SDA作為對(duì)第一組驅(qū)動(dòng)芯片的輸出管腳，第九個(gè)管腳SDB作為 對(duì)第二組驅(qū)動(dòng)芯片的輸出管腳，這兩個(gè)管腳沿著所述控制芯片100上下對(duì) 稱線對(duì)稱分布。這樣在上下對(duì)稱方向上的管腳排布，使承載所述控制芯片 100的單元板^艮方便地布線。
實(shí)施例2
如圖2所示，是本實(shí)施例提供的控制芯片與下一級(jí)控制芯片及驅(qū)動(dòng)芯 片一種連接關(guān)系的示意圖。
控制芯片100的第一管腳1,即PINl,也稱作DOUT2，與下一級(jí)控制 芯片連接，作為向下一級(jí)控制芯片輸出級(jí)聯(lián)凄t據(jù)包的第三個(gè)通道。
控制芯片100的第二個(gè)管腳2，即PIN2，也稱作DOUT3，與下一級(jí)控 制芯片連接，用于向下一級(jí)控制芯片輸出級(jí)聯(lián)數(shù)據(jù)包的第四個(gè)通道。
控制芯片100的第三個(gè)管腳3，即PIN3，也稱作DSOUT,與下一級(jí)控 制芯片中的DSIN連接，用于指示級(jí)聯(lián)數(shù)據(jù)包為有效輸出的輸出端。
控制芯片100的第四個(gè)管腳4，即PIN4，也稱作TDIN,與下一級(jí)控制 芯片連接，作為測(cè)試數(shù)據(jù)輸入通道。所述控制芯片的第五個(gè)管腳，即PIN5,也稱作SDA，與第一組恒流驅(qū) 動(dòng)芯片相連接，用于向其傳輸數(shù)據(jù)。
所述控制芯片的第六個(gè)管腳，即PIN6,也稱作SCK，連接到恒流驅(qū)動(dòng) 芯片的時(shí)鐘輸入端，用于串行時(shí)鐘輸出。
所述控制芯片的第七個(gè)管腳，即PIN7，也稱作LAT，用于向恒流驅(qū)動(dòng) 芯片輸出并行加載信號(hào)。
所述控制芯片100的第八個(gè)管腳，即PIN8，也稱作0EB,與恒流驅(qū)動(dòng) 芯片的輸出使能端連接，用于向連接的恒流驅(qū)動(dòng)芯片輸出使能信號(hào)。
所述控制芯片IOO的第九個(gè)管腳，即PIN9，也稱作SDB端，與第二組 恒流驅(qū)動(dòng)芯片串行連接，用于向所連接的第二組驅(qū)動(dòng)芯片傳輸數(shù)據(jù)。
所述控制芯片100的第十個(gè)管腳，即PINIO，也稱作LEDOUT端，用于 連接到一個(gè)LED指示燈，在控制芯片存在故障時(shí)，使該LED指示燈變亮。
所述控制芯片100的第十一個(gè)管腳，即PINll，也稱作SETCKO,與本 一級(jí)控制芯片的VCC或GND連接，來選擇本一級(jí)控制芯片給下一級(jí)控制芯 片的輸出時(shí)鐘信號(hào)。
所述控制芯片100的第十二個(gè)管腳，即PIN12,也稱作TD0UT，與上一 級(jí)控制芯片的TDIN連接，用于上行的測(cè)試數(shù)據(jù)包的輸出通道。
所述控制芯片100的第十三個(gè)管腳，即PIN13,也稱作DSIN,與上一 級(jí)控制芯片的DSOUT連接，用于指示在時(shí)鐘信號(hào)上采集到的級(jí)聯(lián)數(shù)據(jù)包是 否有效。
所述控制芯片100的第十四個(gè)管腳，即PIN14,也稱作DIN3端，與上 一級(jí)控制芯片中的DOUT3連接，用于級(jí)聯(lián)數(shù)據(jù)包輸入的第四個(gè)通道。
所述控制芯片100的第十五個(gè)管腳，即PIN15,也稱作DIN2端，與上 一級(jí)控制芯片中的D0UT2連接，用于級(jí)聯(lián)數(shù)據(jù)包輸入的第三個(gè)通道。
所述控制芯片100的第十六個(gè)管腳，即PIN16,也稱作DIN1端，與上 一級(jí)控制芯片中的D0UT1連接，用于級(jí)聯(lián)數(shù)據(jù)包輸入的第二個(gè)通道。所述控制芯片100的第十七個(gè)管腳，即PIN17,也稱作DINO端，與上 一級(jí)控制芯片中的DOUTO連接，用于級(jí)聯(lián)數(shù)據(jù)包輸入的第一個(gè)通道。
所述控制芯片IOO的第十八個(gè)管腳，即PIN18，也稱作CLKIN,與上一 級(jí)控制芯片中的CLKOUT連接，用于級(jí)聯(lián)時(shí)鐘的輸入端。
所述控制芯片IOO的第十九個(gè)管腳，即PIN19，與外部電源相連接，作 為控制芯片100的VCC端。
所述控制芯片IOO的第二十個(gè)管腳，即PIN20，也稱作ERRIN端，與恒 流驅(qū)動(dòng)芯片相連接，作為故障報(bào)告通道，用于在所述驅(qū)動(dòng)芯片存在故障時(shí)， 向所述控制芯片上報(bào)；
所述控制芯片100的第二十一個(gè)管腳，即PIN21，也稱作SYNC,作為 測(cè)試用的同步信號(hào)的輸出。
所述控制芯片IOO的第二十二個(gè)管腳，即PIN22，連接到基片上作為接 地端，也稱為GND端。
所述控制芯片IOO的第二十三個(gè)管腳，即PIN23，連接到基片上作為接 地端，也稱為GND端。
所述控制芯片100的第二十四個(gè)管腳，即PIN24,也稱作SETDCI,作 為設(shè)置級(jí)聯(lián)的四個(gè)數(shù)據(jù)通道的有效性，即級(jí)聯(lián)的四個(gè)數(shù)據(jù)通道中，哪個(gè)幾 個(gè)通道是有效的。
所述控制芯片100的第二十五個(gè)管腳，即PIN25,定義為全局異步復(fù)位 端，也就是RESETB端。
所述控制芯片IOO的第二十六個(gè)管腳，即PIN26，作為級(jí)Jf關(guān)系統(tǒng)時(shí)鐘輸 出端，與下一級(jí)控制芯片中的CLKIN相連接，用于給級(jí)^:的驅(qū)動(dòng)芯片傳輸 時(shí)鐘信號(hào)，也稱作CLKOUT端。
所述控制芯片100的第二十七個(gè)管腳，即PIN27，稱作DOUTO,與下一 級(jí)控制芯片連接，用于向下一級(jí)控制芯片輸出級(jí)聯(lián)數(shù)據(jù)包的第一個(gè)通道
所述控制芯片100的第二十八個(gè)管腳，即PIN28，稱作D0UT1，與下一級(jí)控制芯片連接，用于向下一級(jí)控制芯片輸出級(jí)聯(lián)數(shù)據(jù)包的第二個(gè)通道
例如，如圖2所示，本實(shí)施例所述的控制芯片，控制芯片100的第一
個(gè)管腳l，即DOUT2、第二個(gè)管腳2，即DOUT3、第二十七個(gè)管腳27,即 DOUT0和第二十八個(gè)管腳28，即DOUTl，這幾個(gè)管腳都作為級(jí)聯(lián)數(shù)據(jù)的 輸出通道；第十四個(gè)管腳14，即DIN3，第十五個(gè)管腳15,即DIN2,第十 六個(gè)管腳16,即DINl,和第十七個(gè)管腳17，即DINO,這幾個(gè)管腳都作為 級(jí)聯(lián)數(shù)據(jù)的輸入通道。
例如，當(dāng)級(jí)聯(lián)數(shù)據(jù)為單線傳輸時(shí)，對(duì)于所述第一個(gè)管腳l,即DOUT2、 所述第二個(gè)管腳2，即DOUT3、所述第二十七個(gè)管腳27，即DOUT0和所 述第二十八個(gè)管腳28,即DOUTl，可以設(shè)置其中的三個(gè)管腳為接地或備用； 并且設(shè)置所述第十四個(gè)管腳14,即DIN3，所述第十五個(gè)管腳15,即DIN2， 所述第十六個(gè)管腳16,即DINl,和所述第十七個(gè)管腳17,即DIN0，可以 設(shè)置其中的三個(gè)管腳為接地或備用。
應(yīng)當(dāng)理解的是，對(duì)本領(lǐng)域普通技術(shù)人員來說，可以根據(jù)上述說明加以 改進(jìn)或變換，而所有這些改進(jìn)和變換都應(yīng)屬于本實(shí)用新型所附權(quán)利要求的 保護(hù)范圍。
權(quán)利要求1、一種LED顯示屏的控制芯片，其包括一封裝體，所述封裝體中封裝設(shè)置有控制電路、基片和焊盤；所述封裝體表面上設(shè)置有標(biāo)記，其特征在于以所述標(biāo)記為起點(diǎn)，從所述封裝體的兩個(gè)對(duì)稱的側(cè)邊上引出28個(gè)管腳；第一個(gè)管腳，作為輸出級(jí)聯(lián)數(shù)據(jù)的第三個(gè)通道；第二個(gè)管腳，作為輸出級(jí)聯(lián)數(shù)據(jù)的第四個(gè)通道；第三個(gè)管腳，作為級(jí)聯(lián)數(shù)據(jù)包有效輸出指示信號(hào)的輸出端；第四個(gè)管腳，作為測(cè)試數(shù)據(jù)輸入通道；第五個(gè)管腳，用于向所連接的第一組驅(qū)動(dòng)芯片傳輸數(shù)據(jù)；第六個(gè)管腳，用于輸出串行時(shí)鐘；第七個(gè)管腳，用于輸出鎖存信號(hào)；第八個(gè)管腳，用于向連接的驅(qū)動(dòng)芯片輸出使能信號(hào)；第九個(gè)管腳，用于向所連接的第二組驅(qū)動(dòng)芯片傳輸數(shù)據(jù)；第十個(gè)管腳，用于在控制芯片存在故障時(shí)，設(shè)置一指示LED發(fā)光；第十一個(gè)管腳，用于對(duì)級(jí)聯(lián)系統(tǒng)的輸出時(shí)鐘的模式進(jìn)行設(shè)置；第十二個(gè)管腳，作為上行的測(cè)試數(shù)據(jù)包的輸出通道；第十三個(gè)管腳，用于指示在時(shí)鐘信號(hào)上采集到的級(jí)聯(lián)數(shù)據(jù)包有效；第十四個(gè)管腳，作為級(jí)聯(lián)數(shù)據(jù)輸入的第四個(gè)通道；第十五個(gè)管腳，作為級(jí)聯(lián)數(shù)據(jù)輸入的第三個(gè)通道；第十六個(gè)管腳，作為級(jí)聯(lián)數(shù)據(jù)輸入的第二個(gè)通道；第十七個(gè)管腳，作為級(jí)聯(lián)數(shù)據(jù)輸入的第一個(gè)通道；第十八個(gè)管腳，用于輸入級(jí)聯(lián)系統(tǒng)時(shí)鐘；第十九個(gè)管腳，作為Vcc端，用于連接電源；第二十個(gè)管腳，作為故障報(bào)告通道，用于在所述驅(qū)動(dòng)芯片存在故障時(shí)，向所述控制芯片上報(bào)；第二十一個(gè)管腳，用于輸出測(cè)試用的同步信號(hào)；第二十二個(gè)管腳，與基片相連接，作為接地端；第二十三個(gè)管腳，與基片相連接，作為接地端；第二十四個(gè)管腳，用于設(shè)置級(jí)聯(lián)的四個(gè)數(shù)據(jù)通道的有效性；第二十五個(gè)管腳，作為全局異步復(fù)位端；第二十六個(gè)管腳，作為級(jí)聯(lián)系統(tǒng)時(shí)鐘輸出端，用于給級(jí)聯(lián)的驅(qū)動(dòng)芯片傳輸時(shí)鐘信號(hào)；第二十七個(gè)管腳，作為輸出級(jí)聯(lián)數(shù)據(jù)的第一個(gè)通道；第二十八個(gè)管腳，作為輸出級(jí)聯(lián)數(shù)據(jù)的第二個(gè)通道。
2、 根據(jù)權(quán)利要求1所述的控制芯片， 述封裝體的正表面或背面的任意邊角上。
3、 根據(jù)權(quán)利要求2所述的控制芯片， 印刷層、凸起層或凹層。
4、 根據(jù)權(quán)利要求3所述的控制芯片， 方形、星形、三角形、正多邊形或其組合。
5、 根據(jù)權(quán)利要求1所述的控制芯片， 形、正方形或長(zhǎng)方形。
6、 根據(jù)權(quán)利要求1所述的控制芯片，
7、 根據(jù)權(quán)利要求6所述的控制芯片，其特征在于各管腳均布在所述封裝體的兩個(gè)對(duì)稱的側(cè)邊上。
8、 根據(jù)權(quán)利要求1所述的控制芯片，其特征在于，設(shè)置所述第一個(gè) 管腳、所述第二個(gè)管腳、所述第二十七個(gè)管腳及所述第二十八個(gè)管腳中的 三個(gè)管腳為接地或備用；并且，設(shè)置所述第十四個(gè)管腳、所述第十五個(gè)管腳、所述第十六個(gè)管腳及所述第十七個(gè)管腳中的三個(gè)管腳為接地或備用； 用于單線傳輸級(jí)聯(lián)數(shù)據(jù)。
專利摘要本實(shí)用新型公開了一種LED顯示屏的控制芯片，該控制芯片具有一封裝體，所述封裝體中封裝設(shè)置控制電路、基片和焊盤，所述封裝體表面上設(shè)置有標(biāo)記，以所述標(biāo)記為起點(diǎn)，從所述封裝體兩個(gè)對(duì)稱側(cè)邊上引出28個(gè)管腳。本實(shí)用新型控制芯片級(jí)聯(lián)的管腳分布在對(duì)稱的兩個(gè)方向上，便于控制芯片之間的級(jí)聯(lián)連接；控制芯片對(duì)驅(qū)動(dòng)芯片的輸出管腳也分布在對(duì)稱的兩個(gè)方向上，便于承載控制芯片的單元板進(jìn)行布線。
文檔編號(hào)H01L23/544GK201323194SQ20082012407
公開日2009年10月7日 申請(qǐng)日期2008年12月2日 優(yōu)先權(quán)日2008年12月2日
發(fā)明者微 徐, 邵寅亮, 為 阮 申請(qǐng)人:北京巨數(shù)數(shù)字技術(shù)開發(fā)有限公司