一種具有64個引腳的指紋控制芯片的制作方法
【技術(shù)領(lǐng)域】
[0001]本實用新型涉及控制芯片領(lǐng)域，特別是涉及一種具有64個引腳的指紋控制芯片。
【背景技術(shù)】
[0002]從80年代中后期開始電子產(chǎn)品正朝著便攜式、小型化、網(wǎng)絡(luò)化和多媒體化方向發(fā)展。這種市場需求對電路組裝技術(shù)提出了相應(yīng)的要求即:密度化和高速化。為了滿足這些要求，勢必要提高電路組裝的密度。數(shù)十年來，芯片封裝技術(shù)一直追隨著IC的發(fā)展而發(fā)展，一代IC就有相應(yīng)一代的封技術(shù)相配合。六、七十年代的中、小型規(guī)模1C，曾大量使用TO型封裝，后來又開發(fā)出DIP、PDIP，并成為這個時期的主導(dǎo)產(chǎn)品形式；八十年代出現(xiàn)了 SMT (Surface Mount Technology，表面貼裝技術(shù))；在此基礎(chǔ)上，經(jīng)十多年研制開發(fā)的QFP (Quad Flat Package，扁平封裝)不但外形尺寸進一步減小，而且適合用SMT表面安裝技術(shù)在PCB上安裝布線，可靠性高，使得QFP終于成為SMT主導(dǎo)電子產(chǎn)品并延續(xù)至今。
[0003]IC封裝最終目的是把硅片上的電路管腳，用導(dǎo)線引到外部接頭處，以便與其它器件連接。而管腳排列的合理分配，不僅能夠減小集成電路的體積，而且對芯片的抗干擾性、穩(wěn)定性都有很大影響。現(xiàn)如今，許多集成電路設(shè)計追求體積小，忽略了芯片匹配性、抗干擾性、寄生的優(yōu)化等。在一些設(shè)計中，在版圖設(shè)計階段為了縮短線距，將高頻信號線和普通信號線引腳相鄰排布，導(dǎo)致芯片本身存在干擾；一些設(shè)計中，沒有考慮到在實際應(yīng)用中的便捷性，導(dǎo)致在PCB設(shè)計階段出現(xiàn)布局困難的問題。另外，還有一些集成電路設(shè)計中，將地線管腳排布在一起，這樣對信號線之間互相干擾不能起到屏蔽作用。
【實用新型內(nèi)容】
[0004]本實用新型主要解決的技術(shù)問題是提供一種具有64個引腳的指紋控制芯片，具有可靠性高、使用方便、抗干擾性強等優(yōu)點，同時在控制芯片的應(yīng)用及普及上有著廣泛的市場前景。
[0005]為解決上述技術(shù)問題，本實用新型采用的一個技術(shù)方案是:
[0006]提供一種具有64個引腳的指紋控制芯片，包括:芯片本體和64個引腳，所述芯片本體包括控制電路和電路板，所述控制電路設(shè)置于所述電路板上，所述引腳設(shè)置于所述芯片本體的四個側(cè)面上，且所述引腳與控制電路相連接，
[0007]第一引腳用于外部晶振的輸入，第二引腳用于外部晶振的輸出腳，屬于高頻信號，
[0008]第三引腳是USB上拉使能腳，
[0009]第四引腳用于1.8V電源輸出，
[0010]第五引腳是用于USB使用的接地引腳，
[0011]第六引腳和第七引腳，組成USB的差分線，第5引腳隔開第4引腳和第6引腳，
[0012]第八引腳用于USB使用的3.3V電源輸出，
[0013]第九引腳用于在芯片本體內(nèi)PLL使用時的接地，
[0014]第十引腳用于芯片本體內(nèi)PLL使用時的1.8V電源輸出，第9引腳隔開第8引腳和第10引腳，
[0015]第10引腳隔開第9引腳和第11引腳，
[0016]第十一引腳和第十二引腳分別是第一 ADC通道和第二 ADC通道，
[0017]第十三引腳是用于ADC參考電阻輸入，
[0018]第十四引腳用于在片內(nèi)與ADC模塊使用時接地，
[0019]第十五引腳用于片內(nèi)與ADC模塊使用的3.3V電源輸出，同時用于ADC的基準電壓輸出，
[0020]第十六引腳是用于3.3V電源輸入，用于3.3V至1.8V的LDO的輸入，第14腳用來隔開第15腳和第13腳，
[0021]第十七引腳是RMII接口的時鐘信號引腳，
[0022]第十八引腳是APP接口的片選信號引腳，
[0023]第十九引腳用于APP接口讀使能信號，
[0024]第二十引腳、第二十一引腳、第二十二引腳、第二十三引腳、第二十四引腳、第二十五引腳、第二十六引腳和第二十七引腳是APP數(shù)據(jù)總線引腳或者CMOS接口引腳，
[0025]第二十八引腳是APP接口片選信號引腳，
[0026]第二十九引是外部中斷引腳，具有獨立的中斷向量入口，
[0027]第三十引腳是3.3V電源輸入引腳，
[0028]第三^^一引腳是芯片3.3V和1.8V的接地引腳，
[0029]第三十二引腳是RMII接口 CRS_DV引腳，
[0030]第三十三引腳是RMII接口的第一數(shù)據(jù)接收引腳，
[0031]第三十四引腳是RMII接口的第二數(shù)據(jù)接收引腳，
[0032]第三十五引腳是RMII接口的第一數(shù)據(jù)發(fā)送引腳，
[0033]第三十六引腳是RMII接口的第二數(shù)據(jù)發(fā)送引腳，
[0034]第三十七引腳是RMII接口的TX_EN引腳，
[0035]第三十八引腳用于SPI主時鐘輸出/從時鐘輸入或I2C主時鐘輸出/從時鐘輸入，
[0036]第三十九引腳是用于SPI主數(shù)據(jù)輸入/從數(shù)據(jù)輸出、I2C數(shù)據(jù)傳輸或UART接收數(shù)據(jù)，
[0037]第四十引腳用于SPI主數(shù)據(jù)輸出/從數(shù)據(jù)輸入或UART發(fā)送數(shù)據(jù)，
[0038]第四十一引腳是可配置的時鐘輸出引腳；
[0039]第四十二引腳用于1.8V電源輸出；
[0040]第四十三引腳用于JTAG測試數(shù)據(jù)輸入，
[0041 ]第四十四引腳用于JTAG測試數(shù)據(jù)輸出，
[0042]第四十五引腳用于JTAG測試模式輸入，
[0043]第四十六引腳用于JTAG測試時鐘輸入，
[0044]第四十七引腳用于SPI主數(shù)據(jù)輸入/從數(shù)據(jù)輸出或者、I2C數(shù)據(jù)傳輸或者UART接收數(shù)據(jù)，
[0045]第四十八引腳用于SPI主數(shù)據(jù)輸出/從數(shù)據(jù)輸入或者UART發(fā)送數(shù)據(jù)，
[0046]第四十九引腳用于SPI主時鐘輸出/從時鐘輸入或者I2C主時鐘輸出/從時鐘輸入，
[0047]第五十引腳是芯片電源輸入的接地引腳，
[0048]第五十一引腳用于3.3V電源輸入，
[0049]第五十二引腳是芯片電源輸入的接地引腳，
[0050]第五十三引腳是ROM啟動模式的第三選擇腳，
[0051]第五十四引腳是ROM啟動模式的第二選擇腳，
[0052]第五十五引腳是ROM啟動模式的第一選擇腳，將地線排布在通信信號線與電源線之間，起到隔離效果，
[0053]第五十六引腳用于APP接口寫使能信號，
[0054]第五十七引腳是外部復(fù)位引腳，
[0055]第五十八引腳是第一 PWM通道的輸出引腳或RMII接口的MDC引腳，
[0056]第五十九引腳是第二 PWM通道的輸出引腳或RMII接口的MD1引腳，
[0057]第六十引腳是CMOS接口的時鐘信號引腳，
[0058]第六^^一引腳是外部中斷引腳，具有獨立的中斷向量入口或者CMOS接口的HSYNC功能引腳，
[0059]第六十二引腳用于SPI主時鐘輸出/從時鐘輸入或者I2C主時鐘輸出/從時鐘輸入，
[0060]第六十三引腳用于SPI主數(shù)據(jù)輸入/從數(shù)據(jù)輸出、I2C數(shù)據(jù)傳輸或者UART接收數(shù)據(jù)，
[0061]第六十四引腳用于SPI主數(shù)據(jù)輸出/從數(shù)據(jù)輸入或者UART發(fā)送數(shù)據(jù)。
[0062]在本實用新型一個較佳實施例中，第二十引腳是第一 APP數(shù)據(jù)總線引腳或者第一CMOS接口引腳，
[0063]第二十一引腳是第二 APP數(shù)據(jù)總線引腳或者第二 CMOS接口引腳，
[0064]第二十二引腳是第三APP數(shù)據(jù)總線引腳或者第三CMOS接口引腳，
[0065]第二十三引腳是第四APP數(shù)據(jù)總線引腳或者第四CMOS接口引腳，
[0066]第二十四引腳是第五APP數(shù)據(jù)總線引腳或者第五CMOS接口引腳，
[0067]第二十五引腳是第六APP數(shù)據(jù)總線引腳或者第六CMOS接口引腳，
[0068]第二十六引腳是第七APP數(shù)據(jù)總線引腳或者第七CMOS接口引腳，
[0069]第二十七引腳是第八APP數(shù)據(jù)總線引腳或者第八CMOS接口引腳。
[0070]本實用新型的有益效果是:具有芯片體積小，成本低、抗干擾性能強、散熱效果好和使用方便等特點。
【附圖說明】
[0071]為了更清楚地說明本實用新型實施例中的技術(shù)方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本實用新型的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其它的附圖，其中:
[0072]圖1是本實用新型的一種具有64個引腳的指紋控制芯片一較佳實施例的結(jié)構(gòu)示意圖。
【具體實施方式】
[0073]下面將對本實用新型實施例中的技術(shù)方案進行清楚、完整地描述，顯然，所描述的實施例僅是本實用新型的一部分實施例，而不是全部的實施例?；诒緦嵱眯滦椭械膶嵤├?，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其它實施例，都屬于本實用新型保護的范圍。
[0074]請參閱圖1，本實用新型實施例包括:
[0075]一種具有64個引腳的指紋控制芯片，采用LQFP64封裝，相同電氣性質(zhì)管腳排布在一起，高頻信號管腳與普通信號管腳之間分開排布，地線管腳發(fā)揮隔離作用，最終使設(shè)計靈活方便，產(chǎn)品體積更小，性能佳，穩(wěn)定性好。
[0076]第一引腳XIN和第二引腳XOUT分別是外部晶振輸入腳和輸出腳，屬于高頻信號。
[0077]第三引腳USB_PU/C19是USB上拉使能腳。
[0078]第四引腳VDD18[0]，是1.8V電源輸出腳，第五引腳USB_VSS33，是USB使用的地。
[0079]第六引腳USB_DP和第七引腳USB_DN是USB差分線，用地線將信號線與電源線隔開，即第5引腳USB_VSS33用來隔開第4引腳VDD18和第6腳USB_DP，能夠起到隔離抗干擾作用。
[0080]第八引腳USB_VDD33，是USB使用的3.3V電源。
[0081]第九引腳PLL_VSS18，是片內(nèi)PLL使用的地，第十引腳PLL_VDD18，是片內(nèi)PLL使用的1.8V電源，在兩個電源信號之間排布地線，即第9腳PLL_VSS18用來隔開第8腳USB_VDD33和第10腳PLL_VDD18，第10引腳用來隔開第9引腳和第11引腳，起隔離作用；
[0082]第^^一引腳VIN0/E13，是ADC通道0，第十二引腳VIN1/E14，是ADC通道1，第十三引腳REXT100K/E17，是ADC參考電阻輸入引腳，第十四引腳ADC_VSS33，是片內(nèi)與ADC模塊使用的地，第十五引腳ADC_VDD33，是片內(nèi)與ADC模塊使用的3.3V電源，同時用作ADC的基準電壓，第十六引腳LDO_VDD33，是3.3V電源輸入，用作內(nèi)部3.3V至1.8V LDO的輸入，在ADC信號引腳與電源引腳之間排布地線，第14腳ADC_VSS33用來隔開第15腳ADC_VDD33和第13腳REXT100K/E17，起到隔離作用；
[0083]第十七引腳MREF_CLK/C11，是RMII接口 REF_CLK引腳，第十八引腳PCEN0/A16，是APP接口片選信號0，第十九引腳PRDN/A19，是APP接口讀使能信號。
[0084]第二十引腳 DQ [O] /PDATA [O] /BOO，是 APP 數(shù)據(jù)總線