專利名稱：具有多功能互連結(jié)構(gòu)的cpci母板裝置的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及工業(yè)計(jì)算機(jī)領(lǐng)域中的一種具有多功能互連結(jié)構(gòu)的CPCI 母板裝置，特別適用于由CPCI總線技術(shù)構(gòu)建的測(cè)控、通信系統(tǒng)的軟件無線
電平臺(tái)。
背景技術(shù)：
CPCI總線是一種國際標(biāo)準(zhǔn)的計(jì)算機(jī)工業(yè)標(biāo)準(zhǔn)。由CPCI計(jì)算機(jī)構(gòu)建的軟 件無線電平臺(tái)廣泛用于測(cè)控和通信領(lǐng)域。CPCI總線的PICMG 2.0標(biāo)準(zhǔn)定義 了 CPCI的基本規(guī)范，PICMG2. 16定義了包交換的標(biāo)準(zhǔn)。但是現(xiàn)有發(fā)布的標(biāo) 準(zhǔn)規(guī)范沒有定義射頻接口，使測(cè)控、通信系統(tǒng)使用、維護(hù)帶來困難和不便。
發(fā)明內(nèi)容
本實(shí)用新型的目的在于避免上述背景技術(shù)中的不足之處而提供一種具 有射頻接口的多功能互連結(jié)構(gòu)的CPCI母板裝置，本實(shí)用新型在CPCI母板 設(shè)置了插把式射頻插頭，還設(shè)置CPCI接口，星型總線接口，射頻連接接口， 通用接口，因此具有多功能，使用靈活、方便等特點(diǎn)。
本實(shí)用新型的目的是這樣實(shí)現(xiàn)的，包括CPU插槽1、交換插槽2、節(jié)點(diǎn) 插槽3、標(biāo)準(zhǔn)CPCI插槽4、電源接口5，所述的CPU插槽1、交換插槽2、 節(jié)點(diǎn)插槽3-1至3-9、標(biāo)準(zhǔn)CPCI插槽4-1至4-3上均設(shè)置Pl 口至P5 口 ， 節(jié)點(diǎn)插槽3-1至3-9中的P4 口上均安裝射頻插座XI至X4，交換插槽2中 的P4 口上包括25排管腳，每排管腳包括A、 B、 C、 D、 E、 F、 Z組管腳； CPU插槽1、交換插槽2、標(biāo)準(zhǔn)CPCI插槽4-1至4-3上的Pl 口包括25排管 腳，每排管腳包括A、 B、 C、 D、 E、 F、 Z組管腳，P2 口包括22排管腳，每 排管腳包括A、 B、 C、 D、 E、 F、 Z組管腳，P3 口包括19排管腳，每排管腳 包括A、 B、 C、 D、 E、 F、 Z組管展卩，P5 口包括22排管腳，每排管腳包括A、 B、 C、 D、 E、 F、 Z組管腳；CPU插槽1 Pl 口、 P2 口中的A、 B、 C、 D、 E 組管腳分別通過數(shù)據(jù)總線與交換插槽2、節(jié)點(diǎn)插槽3-1至3-9、標(biāo)準(zhǔn)CPC工 插槽4-1至4-3P1 口、 P2 口中的A、 B、 C、 D、 E組數(shù)據(jù)總線管腳串聯(lián)連接； 電源接口 5通過各個(gè)插槽的P1 口中的A、 B、 C、 D、 E組電源總線管腳串聯(lián) 連接；交換插槽2中的P3 口上第2排至第5排管腳與節(jié)點(diǎn)插槽3-1至3-9中的P3 口上的第2排至第5排管腳串聯(lián)連接；交換插槽2中的P3 口上第6 排至第11排管腳與節(jié)點(diǎn)插槽3-1中的P3 口上的第6排至第11排管腳依次 連接；交換插槽2中的P3 口上第12排至第17排管腳與節(jié)點(diǎn)插槽3-2中的 P3 口上的第6排至第11排管腳依次連接；交換插槽2中的P4 口上第2排 至第5排管腳與節(jié)點(diǎn)插槽3-3中的P3 口上的第6排至第9排管腳依次連接； 交換插槽2中的P4 口上第6排至第9排管腳與節(jié)點(diǎn)插槽3-4中的P3 口上 的第6排至第9排管腳依次連接；交換插槽2中的P4口上第10、 11、 15、 16排管腳與節(jié)點(diǎn)插槽3-5中的P3 口上的第6排至第9排管腳依次連接；交 換插槽2中的P4 口上第17排至第20排管腳與節(jié)點(diǎn)插槽3-6中的P3 口上 的第6排至第9排管腳依次連接；交換插槽2中的P4 口上第21排至第24 排管腳與節(jié)點(diǎn)插槽3-7中的P3 口上的第6排至第9排管腳依次連接；交換 插槽2中的P5 口上第2排至第5排管腳與節(jié)點(diǎn)插槽3-8中的P3 口上的第6 排至第9排管腳依次連接；交換插槽2中的P5 口上第6排至第9排管腳與 節(jié)點(diǎn)插槽3-9中的P3 口上的第6排至第9排管腳依次連接；節(jié)點(diǎn)插槽3-1 至3-9中的P4 口上各射頻插座XI至X4與外接機(jī)箱面板連接；CPU插槽1、 交換插槽2、節(jié)點(diǎn)插槽3-1至3-9、標(biāo)準(zhǔn)CPCI插槽4-1至4-3、電源接口 5 安裝在CPCI母板上。
本實(shí)用新型與背景技術(shù)相比具有如下優(yōu)點(diǎn)
1. 本實(shí)用新型在CPCI母板設(shè)置了插把式射頻插頭XI至X4，還設(shè)置 CPCI接口，星型總線接口，通用接口，因此具有多功能，使用靈活、方便 等優(yōu)點(diǎn)
2. 本實(shí)用新型采用CPCI總線結(jié)構(gòu)技術(shù)實(shí)現(xiàn)，各插槽符合CPCI2. 0核心 規(guī)范定義6U規(guī)格，因此構(gòu)成的軟件無線電平臺(tái)結(jié)構(gòu)簡(jiǎn)單，成本低，實(shí)用性 強(qiáng)。


圖1是本實(shí)用新型的電原理結(jié)構(gòu)示意圖。
具體實(shí)施方式

參照?qǐng)D1，本實(shí)用新型包括CPU插槽1、交換插槽2、節(jié)點(diǎn)插槽3-1至 3-9、標(biāo)準(zhǔn)CPCI插槽4-1至4-3和電源接口 5。所述的CPU插槽1、交換插 槽2、節(jié)點(diǎn)插槽3-1至3-9、標(biāo)準(zhǔn)CPCI插槽4-1至4-3上均設(shè)置PI 口至 P5 口，節(jié)點(diǎn)插槽3-1至3-9中的P4 口上均安裝射頻插座XI至X4，交換插 槽2中的P4 口上包括25排管腳，每排管腳包括A、 B、 C、 D、 E、 F、 Z組管腳；CPU插槽1、交換插槽2、標(biāo)準(zhǔn)CPCI插槽4-1至4-3上的Pl 口包括 25排管腳，每排管腳包括A、 B、 C、 D、 E、 F、 Z組管腳，P2 口包括22排 管腳，每排管腳包括A、 B、 C、 D、 E、 F、 Z組管腳，P3 口包括19排管腳， 每排管腳包括A、 B、 C、 D、 E、 F、 Z組管腳，P5 口包括22排管腳，每排管 腳包括A、 B、 C、 D、 E、 F、 Z組管腳；CPU插槽1 Pl 口、 P2 口中的A、 B、 C、 D、 E組管腳分別通過數(shù)據(jù)總線與交換插槽2、節(jié)點(diǎn)插槽3-1至3-9、標(biāo) 準(zhǔn)CPCI插槽4-1至4-3 Pl 口、 P2 口中的A、 B、 C、 D、 E組數(shù)據(jù)總線管腳 串聯(lián)連接；電源接口 5通過各個(gè)插槽的P1 口中的A、 B、 C、 D、 E組電源總 線管腳串聯(lián)連接。如圖l所示。
本實(shí)用新型CPU插槽1、交換插槽2、節(jié)點(diǎn)插槽3-1至3-9、標(biāo)準(zhǔn)CPCI 插槽4-1至4-3符合CPCI2. 0核心規(guī)范定義6U規(guī)格。所述的CPU插槽1、 交換插槽2、標(biāo)準(zhǔn)CPCI插槽4-1至4-3中均包括Pl 口至P5 口， Pl 口至 P5 口安裝的連接器采用IEC60917和IEC61076-4-101定義五列、2mm間距 帶屏蔽連接器。節(jié)點(diǎn)插槽3-l至3-9中包括Pl 口至P5 口， Pl口、 P2口、 P3 口、 P5 口安裝IEC60917和IEC61076-4-101定義五列、2 間距帶屏蔽 連接器，P4 口安裝BMA/SMA-KFKG射頻插座。CPU插槽1中的P1 口、 P2 口 分別通過數(shù)據(jù)總線與交換插槽2、節(jié)點(diǎn)插槽3-1至3-9、標(biāo)準(zhǔn)CPCI插槽4-1 至4-3中的P1 口、 P2 口串聯(lián)連接，連線和電信號(hào)符合PICMG2.0核心規(guī)范 定義，形成CPCI接口。
本實(shí)用新型電源接口 5通過P1 口和每個(gè)插槽的P1 口相聯(lián)，聯(lián)線和電 信號(hào)符合CPCI2. 0核心規(guī)范定義。
本實(shí)用新型交換插槽2中的P3 口上第2排至第5排管腳與節(jié)點(diǎn)插槽3-1 至3-9中的P3 口上的第2排至第5排對(duì)應(yīng)的管腳串聯(lián)連接；每排的管腳A、 B組成一對(duì)差分線，D、 E組成一對(duì)差分線，Z、 C、 F接地。差分線必須是帶 狀線，差分阻抗要求100歐姆，使用0.279mm (llmil)的絕源高度，差分 線之間的最小距離是0.610mm (24mil)，必須保持最小的距高比24/11 ，上 升時(shí)間大于6.4V/ns的干擾源不能與被干擾的差分線平行布線，上升時(shí)間小 于或等于6.4V/ns的干擾源可以于被干擾的差分線平行布線，干擾源與差分 線的距離必須保持至少0.889(35mil)的間距。必須保持最小的距高比35/11， 通過以上連接，交換插槽2與節(jié)點(diǎn)插槽3-1至3-9形成一組(8對(duì)差分)總 線通用接口。
本實(shí)用新型交換插槽2中的P3 口上第6排至第11排管腳與節(jié)點(diǎn)插槽 3-1中的P3 口上的第6排至第11排管腳依次一一對(duì)應(yīng)連接，每排的管腳A、B組成一對(duì)差分線，D、 E組成一對(duì)差分線，Z、 C、 F接地。交換插槽2中的 P3 口上第12排至第17排管腳與節(jié)點(diǎn)插槽3-2中的P3 口上的第6排至第 ll排管腳依次一一對(duì)應(yīng)連接，每排的管腳A、 B組成一對(duì)差分線，D、 E組 成一對(duì)差分線，Z、 C、 F接地。交換插槽2中的P4 口上第2排至第5排管 腳與節(jié)點(diǎn)插槽3-3中的P3 口上的第6排至第9排管腳依次一一對(duì)應(yīng)連接， 每排的管腳A、 B組成一對(duì)差分線，D、 E組成一對(duì)差分線，Z、 C、 F接地。 交換插槽2中的P4 口上第6排至第9排管腳與節(jié)點(diǎn)插槽3-4中的P3 口上 的第6排至第9排管腳依次一一對(duì)應(yīng)連接，每排的管腳A、 B組成一對(duì)差分 線，D、 E組成一對(duì)差分線，Z、 C、 F接地。交換插槽2中的P4口上第10、 11、 15、 16排管腳與節(jié)點(diǎn)插槽3-5中的P3 口上的第6排至第9排管腳依次 一一對(duì)應(yīng)連接，每排的管腳A、 B組成一對(duì)差分線，D、 E組成一對(duì)差分線， Z、 C、 F接地。交換插槽2中的P4 口上第17排至第20排管腳與節(jié)點(diǎn)插槽 3-6中的P3 口上的第6排至第9排管腳依次一一對(duì)應(yīng)連接，每排的管腳A、 B組成一對(duì)差分線，D、 E組成一對(duì)差分線，Z、 C、 F接地。交換插槽2中的 P4 口上第21排至第24排管腳與節(jié)點(diǎn)插槽3-7中的P3 口上的第6排至第9 排管腳依次一一對(duì)應(yīng)連接，每排的管腳A、 B組成一對(duì)差分線，D、 E組成一 對(duì)差分線，Z、 C、 F接地。交換插槽2中的P5 口上第2排至第5排管腳與 節(jié)點(diǎn)插槽3-8中的P3 口上的第6排至第9排管腳依次一一對(duì)應(yīng)連接，每排 的管腳A、 B組成一對(duì)差分線，D、 E組成一對(duì)差分線，Z、 C、 F接地。交換 插槽2中的P5 口上第6排至第9排管腳與節(jié)點(diǎn)插槽3-9中的P3 口上的第6 排至第9排管腳依次一一對(duì)應(yīng)連接，每排的管腳A、 B組成一對(duì)差分線，D、 E組成一對(duì)差分線，Z、 C、 F接地。差分線必須是帶狀線，差分阻抗要求100 歐姆，使用0.279mm(llmil)的絕源高度，差分線之間的最小距離是0.610mm
(24mil)，必須保持最小的距高比24/11，上升時(shí)間大于6.4V/ns的干擾源 不能與被干擾的差分線平行布線，上升時(shí)間小于或等于6.4V/ns的干擾源可 以于被干擾的差分線平行布線，干擾源與差分線的距離必須保持至少0.889
(35mil)的間距。必須保持最小的距高比35/11。通過以上連接交換插槽2 與節(jié)點(diǎn)插槽3-1至節(jié)點(diǎn)插槽3-9形成星型總線接口 。
本實(shí)用新型節(jié)點(diǎn)插槽3-1至3-9中的P4 口上均安裝射頻插座XI至X4， 各射頻插座XI至X4與外接機(jī)箱面板直接連接，可提供射頻信號(hào)的輸入、 輸出，構(gòu)成射頻連接接口。
標(biāo)準(zhǔn)CPCI插槽4-1至4-3中的P3 口 、 P4 口 、 P5 口的管腳沒有定義，
可以作為其他擴(kuò)展使用。本實(shí)用新型把CPU插槽1、交換插槽2、節(jié)點(diǎn)插槽3-1至3-9、標(biāo)準(zhǔn)CPCI 插槽4-1至4-3的信號(hào)線聯(lián)結(jié)構(gòu)成多功能母板裝置。
本實(shí)用新型圖1是一個(gè)以14個(gè)插槽為例的電原理結(jié)構(gòu)示意圖，實(shí)施例 工程應(yīng)用中不限制僅采用14插槽，可適用于〈14或〉14個(gè)插槽構(gòu)成多功能 互連結(jié)構(gòu)的CPCI母板裝置。實(shí)施例CPU插槽1、交換插槽2、節(jié)點(diǎn)插槽3-1 至3-9、標(biāo)準(zhǔn)CPCI插槽4-1至4-3采用符合IEC60917和IEC61076-4-101 定義的市售插槽制作，節(jié)點(diǎn)插槽3-1至3-9的P4 口上安裝BMA/SMA-KFKG 市售插座，電源接口 5采用符合PICMG 2. 11規(guī)范的市售插座制作。
權(quán)利要求1、一種具有多功能互連結(jié)構(gòu)的CPCI母板裝置，它包括CPU插槽(1)、標(biāo)準(zhǔn)CPCI插槽(4-1至4-3)、電源接口(5)，其特征在于還包括交換插槽(2)、節(jié)點(diǎn)插槽(3-1至3-9)，所述的CPU插槽(1)、交換插槽(2)、節(jié)點(diǎn)插槽(3-1至3-9)、標(biāo)準(zhǔn)CPCI插槽(4-1至4-3)上均設(shè)置P1口至P5口，節(jié)點(diǎn)插槽(3-1至3-9)中的P4上均安裝射頻插座X1至X4，交換插槽(2)中的P4口上包括25排管腳，每排管腳包括A、B、C、D、E、F、Z組管腳；CPU插槽(1)、交換插槽(2)、標(biāo)準(zhǔn)CPCI插槽(4-1至4-3)上的P1口包括25排管腳，每排管腳包括A、B、C、D、E、F、Z組管腳，P2口包括22排管腳，每排管腳包括A、B、C、D、E、F、Z組管腳，P3口包括19排管腳，每排管腳包括A、B、C、D、E、F、Z組管腳，P5口包括22排管腳，每排管腳包括A、B、C、D、E、F、Z組管腳；CPU插槽(1)P1口、P2口中的A、B、C、D、E組管腳分別通過數(shù)據(jù)總線與交換插槽(2)、節(jié)點(diǎn)插槽(3-1至3-9)、標(biāo)準(zhǔn)CPCI插槽(4-1至4-3)P1口、P2口中的A、B、C、D、E組數(shù)據(jù)總線管腳串聯(lián)連接；電源接口(5)通過各個(gè)插槽的P1中的A、B、C、D、E組電源總線管腳串聯(lián)連接；交換插槽(2)中的P3口上第2排至第5排管腳與節(jié)點(diǎn)插槽(3-1至3-9)中的P3上的第2排至第5排管腳串聯(lián)連接；交換插槽(2)中的P3口上第6排至第11排管腳與節(jié)點(diǎn)插槽(3-1)中的P3口上的第6排至第11排管腳依次連接；交換插槽(2)中的P3口上第12排至第17排管腳與節(jié)點(diǎn)插槽(3-2)中的P3口上的第6排至第11排管腳依次連接；交換插槽(2)中的P4口上第2排至第5排管腳與節(jié)點(diǎn)插槽(3-3)中的P3口上的第6排至第9排管腳依次連接；交換插槽(2)中的P4口上第6排至第9排管腳與節(jié)點(diǎn)插槽(3-4)中的P3口上的第6排至第9排管腳依次連接；交換插槽(2)中的P4口上第10、11、15、16排管腳與節(jié)點(diǎn)插槽(3-5)中的P3上的第6排至第9排管腳依次連接；交換插槽(2)中的P4上第17排至第20排管腳與節(jié)點(diǎn)插槽(3-6)中的P3口上的第6排至第9排管腳依次連接；交換插槽(2)中的P4口上第21排至第24排管腳與節(jié)點(diǎn)插槽(3-7)中的P3口上的第6排至第9排管腳依次連接；交換插槽(2)中的P5口上第2排至第5排管腳與節(jié)點(diǎn)插槽(3-8)中的P3口上的第6排至第9排管腳依次連接；交換插槽(2)中的P5口上第6排至第9排管腳與節(jié)點(diǎn)插槽(3-9)中的P3口上的第6排至第9排管腳依次連接；節(jié)點(diǎn)插槽(3-1至3-9)中的P4口上各射頻插座X1至X4與外接機(jī)箱面板連接；CPU插槽(1)、交換插槽(2)、節(jié)點(diǎn)插槽(3-1至3-9)、標(biāo)準(zhǔn)CPCI插槽(4-1至4-3)、電源接口(5)安裝在母板上。
專利摘要本實(shí)用新型公開了一種具有多功能互連結(jié)構(gòu)的CPCI母板裝置，它涉及工業(yè)計(jì)算機(jī)領(lǐng)域中的CPCI母板裝置。它由CPU插槽、交換插槽、節(jié)點(diǎn)插槽、標(biāo)準(zhǔn)CPCI插槽、電源接口組成。本實(shí)用新型把母板插槽設(shè)置成CPU插槽，交換板插槽，帶有射頻模擬連接器的節(jié)點(diǎn)插槽和通用CPCI插槽，構(gòu)成CPCI接口，星型交換接口和射頻連接器接口，實(shí)現(xiàn)了節(jié)點(diǎn)插槽通過星型網(wǎng)和交換板插槽連接，同時(shí)通過射頻連接器接入模擬信號(hào)，具有互連結(jié)構(gòu)的CPCI母板。本實(shí)用新型具有多功能、使用靈活、方便等優(yōu)點(diǎn)，特別適用于由CPCI總線技術(shù)構(gòu)建的測(cè)控、通信系統(tǒng)的軟件無線電平臺(tái)。
文檔編號(hào)H01R27/00GK201233596SQ200820078100
公開日2009年5月6日 申請(qǐng)日期2008年7月31日 優(yōu)先權(quán)日2008年7月31日
發(fā)明者劉心明, 孫志剛, 高玉平 申請(qǐng)人:中國電子科技集團(tuán)公司第五十四研究所