專利名稱：制造閃存器件的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種制造閃存器件的方法，更具體地，涉及一種制 造閃存器件的方法，該閃存器件擴大了浮柵的表面區(qū)域從而提高耦 合比(coupling ratio )。
背景技術(shù)：
閃存器件優(yōu)于具有編程和4察除能力的可擦可編程只讀存儲器 (EPROM ),以及具有電〗察除能力的電可纟察可編程只讀存々者器 (EEPROM )。閃存器件基本上按每比特使用 一個晶體管來存儲數(shù) 據(jù)并且可以被電控制以執(zhí)行編程和擦除。如上所述的閃存器件可以 具有垂直層壓的柵極結(jié)構(gòu)，在該柵極結(jié)構(gòu)中浮柵形成在硅襯底上。 多層棚-才及結(jié)構(gòu)包括至少一個隧道氧化膜或?qū)娱g絕鄉(xiāng)彖膜，以及在浮棚-之上或周圍形成的控制棚-才及。
在如上所述的閃存單元中，在編程才喿作期間，溝道熱電子在漏 極側(cè)上形成。電子積聚在浮柵中以便提高單元晶體管的閾值電壓。 在存〗諸單元的纟察除才乘作期間，襯底和浮4冊之間產(chǎn)生高電壓以發(fā)射積 聚在浮4冊中的電子。這減小了單元晶體管的閾值電壓。在數(shù)據(jù)編程和擦除期間，浮柵在隧道氧化膜的電荷特性(charge characteristic )中起重要作用。浮4冊也用4乍隧道源(tunneling source )。 該浮柵通常由纟參雜多晶石圭形成。
層間絕緣膜保持存儲在浮柵中的電荷。該層間絕緣膜由其中層 壓了下部氧化膜、氮化膜和上部氧化膜的ONO (氧化物/氮化物/氧 化物)膜形成。
電壓可以施加到4空制棚4及以〗夸電子/人邱于底遷移至浮4冊或乂人浮 柵遷移至襯底。為了減小阻抗，控制柵極具有其中層壓了多晶硅和 金屬石圭4匕物的多石圭結(jié)構(gòu)(polycide structure )。
近來，隨著閃存器件更高的集成度，閃存器件的浮柵、控制柵 才及、源才及/漏才及和布線線路(wiring line)已經(jīng)變4尋小而薄。乂人而， 減小了浮柵和控制棚-極之間的電容，而且降低了耦合比。耦合比是 施加到控制柵極的電壓相對于施加到浮柵的電壓的比率。目前，對 于提高耦合比而不增加閃存器件的尺寸的需求正在增長。

發(fā)明內(nèi)容
本發(fā)明實施例涉及一種制造閃存器件的方法，更具體地，涉及 一種制造擴大了浮柵的表面區(qū)域的閃存器件從而提高耦合比的方 法。本發(fā)明實施例涉及一種制造閃存器件的方法，該方法包括在 半導(dǎo)體襯底上部的上方形成緩沖膜，該半導(dǎo)體襯底具有形成于場區(qū) 中的器件隔離膜；在緩沖膜中形成開口以暴露半導(dǎo)體襯底上的有源 區(qū)中的浮4冊區(qū)；在開口的底部和側(cè)壁處形成浮4冊；去除緩沖膜，并 且在包括浮柵的半導(dǎo)體襯底上方形成介電膜；以及在介電膜上方形 成控制柵極。本發(fā)明實施例涉及一種制造閃存器件的方法，該方法包括在 半導(dǎo)體襯底的有源區(qū)中形成限定浮沖冊區(qū)的虛擬圖樣(dummy
pattern),該半導(dǎo)體襯底具有形成于場區(qū)中的器件隔離膜；在其中沒 有形成虛擬圖樣的半導(dǎo)體襯底區(qū)域中形成層間絕*彖膜，并且去除虛 擬圖才羊以形成暴露浮4冊區(qū)的開口 ；在開口的底部和側(cè)壁處形成浮 柵；在包括浮柵的半導(dǎo)體襯底上方形成介電膜；以及在介電膜上方 形成控制電極。
根據(jù)本發(fā)明實施例，增加了浮柵的表面區(qū)域而不增加閃存器件 的尺寸，從而提高了耦合比。因此，可以提高編程和擦除速度。


實例圖1A至圖1F是示出了一種制造根據(jù)本發(fā)明實施例的閃存 器件的方法的截面圖。
實例圖2A至圖2F是示出了 一種制造才艮據(jù)本發(fā)明實施例的閃存 器件的方法的截面圖。
實例圖3A至圖3C是示出了一種制造根據(jù)本發(fā)明實施例的閃 存器件的方法的截面圖。
具體實施例方式
實例圖1A至圖1F是示出了一種制造根據(jù)本發(fā)明實施例的閃存 器件的方法的截面圖。參照實例圖1A,首先，可以通過淺溝槽隔 離(STI)工藝在例如單晶硅襯底的半導(dǎo)體襯底101的場區(qū)中形成 溝槽。*接下來，可以i真充溝槽并且可以平坦4b該半導(dǎo)體4于底101的 有源區(qū)。乂人而，可以形成器4牛隔離膜103。下面將詳細地描述形成器件隔離膜103的過程?？梢栽诶鐔?晶硅襯底的半導(dǎo)體襯底101的整個區(qū)域上形成緩沖氧化膜?？梢栽?緩沖氧化膜上方層壓氮化膜作為硬質(zhì)掩膜層。在隨后的CMP(化學(xué) 機械拋光)工藝中氮化膜用作蝕刻中止膜(etch stop film )。接下來， 可以通過光刻法去除在半導(dǎo)體襯底101的場區(qū)上方的氮化膜和緩沖 氧化膜。可以蝕刻半導(dǎo)體襯底101的場區(qū)達到預(yù)定的深度。乂人而， 形成了溝槽。
可以通過熱氧化在溝槽中的半導(dǎo)體襯底101的表面上方形成襯 墊氧化膜(liner oxide film )。這是為了在蝕刻形成溝槽期間使在溝 槽中的半導(dǎo)體襯底101的表面的損害最小化。其后，具有良好的間 隙填充性能的絕緣膜，例如氧化膜，可以形成以達到預(yù)定的厚度填 充溝槽并且位于氮化膜的上方?？梢酝ㄟ^APCVD (常壓化學(xué)氣相 沉積APCVD)或HDPCVD(高密度等離子體化學(xué)氣相沉積HDP CVD)來形成絕緣膜。接下來，可以通過CMP來平坦化氧化膜和 氮化膜。從而，在溝槽中形成器件隔離膜103。
再次參照實例圖1A，可以在整個結(jié)構(gòu)上部的上方形成^￡沖膜 105。該緩沖膜105可以通過PECVD (等離子增強化學(xué)氣相沉積 PECVD )層壓氮化石圭(SiNx )月莫或通過^走涂(spin coating )層壓諸 如聚酰亞胺的聚合物形成。接下來，可以在緩沖膜105上方形成感 光圖樣107以限定浮柵區(qū)。
參照實例圖IB,可以使用感光圖樣107作為蝕刻掩膜通過光 刻法來去除緩沖膜105。從而，可以在緩沖膜105中形成開口 109。 然后，可以去除感光圖才羊107。這才羊，可以通過開口 109暴露半導(dǎo) 體4于底101的有源區(qū)中的浮4冊區(qū)。
參照實例圖1C,可以4吏用緩沖膜105作為抗氧化膜通過熱氧 化在開口 109中的半導(dǎo)體村底101上方形成柵極氧化膜111。 <接下
9來，可以通過CVD在柵極氧化膜111上方形成用于形成浮柵的導(dǎo) 電層，例如第一多晶石圭層113a。
參照實例圖1D，可以通過例如CMP來平坦化第一多晶石圭層 113a。第一多晶珪層113a保留在開口 109的底部和側(cè)壁處，但是去 除了緩沖膜105上方的區(qū)域中的第 一多晶硅層113a。從而，形成"U" 形浮4冊113。
參照實例圖1E，在去除IC沖膜105后，可以在包^^浮斥冊113 的半導(dǎo)體襯底101的整個區(qū)域上方順序?qū)訅合虏垦趸?、氮化膜?上部氧化膜。從而形成具有ONO結(jié)構(gòu)的介電膜115。
當(dāng)緩沖膜105由氮化硅(SiNx)形成時，可以通過濕蝕刻或使 用氯(Cl)基((C1) -based)蝕刻氣體的干蝕刻來去除緩沖膜105。 當(dāng)緩沖膜105由聚合物形成時，可以通過使用氧(O)基((O)-based) 蝕刻氣體的干蝕刻來去除緩沖膜105。至于干蝕刻，可以^吏用反應(yīng) 性離子蝕刻裝置，該反應(yīng)性離子蝕刻裝置可以是等離子蝕刻裝置 (plasma etching appartus )?！┫x刻氣體可以是氯氣(Cl2 )、氧氣(02 ) 或包括氮氣(N2)的混合氣體。
參照實例圖IF,第二多晶石圭層可以在介電力莫115上方形成達到 預(yù)定的厚度。然后，可以通過光刻法去除第二多晶硅層的多余部分。 從而，形成控制棚4及117。
根據(jù)本發(fā)明實施例，可以擴大浮柵113的表面區(qū)域而不增加該 閃存器件的尺寸。包括浮柵113、介電膜115和控制柵極117的電 容器具有的電容增大了，并且提高了耦合比。從而，可以容易地實 施對于浮柵113的電荷注入和纟察除。結(jié)果，可以在〗氐驅(qū)動電壓下平 穩(wěn)地實施閃存器件的編程和擦除操作。實例圖2A至圖2F是示出了一種制造根據(jù)本發(fā)明實施例的閃存 器件的方法的截面圖。參照實例圖2A，首先，可以通過STI工藝 在例如單晶硅襯底的半導(dǎo)體襯底201的場區(qū)中形成溝槽。接下來， :漆充溝槽并且可以平坦4b半導(dǎo)體^)"底201的有源區(qū)。乂人而，可以形 成器件隔離膜203。
再次參照實例圖2A,可以在半導(dǎo)體4十底201的有源區(qū)中形成 用于限定浮柵區(qū)的虛擬圖樣205。該虛擬圖樣205可以通過PECVD 在半導(dǎo)體襯底201的整個表面上方層壓氮化硅(SiNx)膜或通過旋 涂層壓諸如聚酰亞胺的聚合物來形成?？梢?使用疊加的感光圖樣作 為蝕刻掩膜通過光刻法來圖樣化所層壓的膜。如果使用感光的聚酰 亞胺，可以^使用UV (紫外線)射線實施選擇性地曝光以及4吏用顯 影液實施圖樣化，從而，形成聚酰亞胺圖樣。通過熱處理可以固化 (cured)聚酰亞胺圖才羊。
參照實例圖2B,可以在其上方形成虛擬圖才羊205的半導(dǎo)體斗于 底201的上部表面上方層壓IMD (金屬間介電，inter metallic dielectric )月莫，乂人而形成層間絕^彖月莫207 。 4妄下來，可以通過例如 CMP的平坦化工藝來平坦化層間絕纟彖膜207，以Y更暴露虛擬圖樣 205。例如，層間絕緣膜207可以通過APCVD或SACVD (次常壓 化學(xué)氣相沉積)由USG (未摻雜硅酸鹽玻璃)膜、TEOS (正硅酸 乙酯)膜或HDD (高密度等離子)膜形成。
參照實例圖2C，可以去除虛擬圖才羊205以在層間絕緣膜207 中形成開口 208來暴露半導(dǎo)體4于底201的浮才冊區(qū)。當(dāng)虛擬圖才羊205 由氮化硅(SiNx)形成時，可以通過濕蝕刻或使用氯(Cl)基蝕刻 氣體的干蝕刻來去除虛擬圖樣205。當(dāng)虛擬圖樣205由聚合物形成 時，可以通過使用氧(O )基蝕刻氣體的干蝕刻來去除虛擬圖樣205。 至于干蝕刻，可以使用反應(yīng)性離子蝕刻裝置，該反應(yīng)性離子蝕刻裝置可以是等離子蝕刻裝置。蝕刻氣體可以是氯氣(Cl2)、氧氣(02) 或包括氮氣(N2)的混合氣體。
參照實例圖2D,可以使用層間絕緣膜207作為抗氧化膜通過 熱氧化在開口 208中所暴露的半導(dǎo)體襯底201上方形成柵極氧化 膜。接下來，可以通過CVD在柵極氧化膜和層間絕緣膜207上方 形成用于形成浮柵的導(dǎo)電層，例如第一多晶硅層209a。可以形成感 光圖樣211以封閉有源區(qū)中的浮柵區(qū)，也就是開口 208。感光圖樣 211可以形成為具有預(yù)定邊纟彖的"T"形以〗更部分覆蓋在開口 208 的邊》彖處的層間絕全彖膜207。當(dāng)連續(xù)的浮4冊區(qū)(successive floating gate region)存在于相同的有源區(qū)中時，感光圖樣211可以被分成 用于各個浮柵區(qū)的感光圖樣。
參照實例圖2E,可以^使用感光圖才羊211作為蝕刻掩力莫通過光刻 法去除第一多晶硅層209a。當(dāng)層間絕緣膜207上方的第一多晶硅層 209a被去除時，第一多晶硅層209a在浮柵形成區(qū)中，也就是，在 開口 208的底部和側(cè)壁處保留。從而，形成"U"形浮柵209。這 樣，感光圖樣211部分覆蓋開口 208的邊緣處的層間絕緣膜207。 從而，形成浮柵209以部分覆蓋層間絕緣膜207。當(dāng)連續(xù)的浮柵形 成區(qū)(successive floating gate forming region )存在于相同的有源區(qū) 中時，感光圖樣211可以4皮分成用于各個浮4冊形成區(qū)的感光圖樣。 乂人而，浮才冊209#皮才目互隔開。
參照實例圖2F，可以在包括浮柵209的半導(dǎo)體襯底201的整個 區(qū)域上方順序?qū)訅合虏垦趸ぁ⒌ず蜕喜垦趸?。乂人而，可以 形成具有ONO結(jié)構(gòu)的介電膜213。可以在介電膜213上方層壓第 二多晶硅層達到預(yù)定的厚度。然后，可以通過光刻法去除第二多晶 硅層的多余部分。從而，形成控制柵極215。才艮據(jù)本發(fā)明實施例，如圖1A至圖1F所示的前述實施例，可以 擴大浮柵209的表面區(qū)域而不增加閃存器件的尺寸。因此，具有浮 才冊209、介電膜213和控制4冊才及215的電容器具有的電容增大了 ， 并具有更高的耦合比。從而，可以更容易地實施對于浮4冊209的電 荷注入和纟察除。結(jié)果，可以在低驅(qū)動電壓下平穩(wěn)地實施閃存器件的
編程和#察除#:作。
實例圖3A至圖3C是示出了一種制造根據(jù)本發(fā)明實施例的閃 存器件的方法的截面圖。實例圖3A至圖3C所示的實施例是對實例 圖2A至圖2F的實施例的》多改。因此，在實例圖3A至圖3C中， 只有與實例圖2A至圖2F不同的過程在實例圖3A至圖3C中示出。 在實例圖3A至圖3C中，與實例圖2A至圖2F中的元4牛相同的元 件通過相同的標(biāo)號表示。在下文中，具有同樣的技術(shù)精神的描述將 被省略。
參照實例圖3A，可以4吏用層間絕纟彖膜207作為抗氧化膜通過 熱氧化在開口 208中所暴露的半導(dǎo)體^H"底201上方形成柵4及氧化 膜。接下來，可以通過CVD在柵極氧化膜和層間絕緣膜207的上 方形成用于形成浮4冊的導(dǎo)電層，例如第一多晶石圭層209a。 4妄下來， 可以形成感光圖才羊211，以封閉有源區(qū)中的浮4冊形成區(qū)，也就是開口 208。感光圖樣211，可以形成為具有預(yù)定邊緣的"T，，形以便部分覆 蓋開口 208的邊緣處的層間絕緣膜207。當(dāng)連續(xù)的浮柵區(qū)存在于相 同的有源區(qū)中時，可以形成感光圖才羊211，以相互連4妄來形成單個 感光圖樣。
參照實例圖3B，可以使用感光圖樣211，作為蝕刻掩膜通過光 刻法去除第一多晶硅層209a。然后，第一多晶硅層209a在浮柵區(qū) 中，也就是，在開口 208的底部和側(cè)壁處保留。層間絕緣膜207上 方的第一多晶硅層209a被去除。從而，可以形成"U"形浮4冊209，。 這樣，感光圖樣211，部分覆蓋開口 208的邊緣處的層間絕緣膜207。從而，浮柵209，被形成以部分覆蓋層間絕緣膜207。當(dāng)連續(xù)的浮柵 區(qū)存在于相同的有源區(qū)中時，由于感光圖樣211，可以相互連接，所 以浮柵209，可以相互連接成為單個浮柵。
參照實例圖3C，可以在包括浮柵209，的半導(dǎo)體襯底201的整 個區(qū)域上方順序?qū)訅合虏垦趸ぁ⒌ず蜕喜垦趸?。乂人而，可 以形成具有ONO (氧化物/氮化物/氧化物)結(jié)構(gòu)的介電力莫213。
接下來，第二多晶硅層可以在介電膜213上方形成達到預(yù)定的 厚度。然后，可以通過光刻法去除第二多晶石圭層的多余部分。乂人而， 形成4空制斥冊才及215。
才艮據(jù)實例圖3A至圖3C中的實施例，如實例圖2A至圖2F和 圖1A至圖1F中的前述實施例，可以擴大浮4冊209，的表面區(qū)i或而不 增加閃存器件的尺寸。因此，包括浮柵209'、介電膜213和控制柵 極215的電容器具有的電容增大了 ，并具有更高的耦合比。從而， 可以更容易地實施對于浮4冊209，的電荷注入和纟察除。結(jié)果，可以在 低驅(qū)動電壓下平穩(wěn)地實施閃存器件的編程和擦除操作。
可以對所4皮露的本發(fā)明實施例作各種4務(wù)改及變形，這對于本領(lǐng) i或的4支術(shù)人員而言是顯而易見的。因此，本發(fā)明意在涵蓋在所附斥又 利要求及其等同替換的范圍內(nèi)的對所披露的本發(fā)明實施例的修改 和變形。
權(quán)利要求
1. 一種方法，包括在半導(dǎo)體襯底上部的上方形成緩沖膜，所述半導(dǎo)體襯底具有形成在場區(qū)中的器件隔離膜；在所述緩沖膜中形成開口以暴露所述半導(dǎo)體襯底上的有源區(qū)中的浮柵區(qū)；在所述開口的底部和側(cè)壁處形成浮柵；去除所述緩沖膜，并且在包括所述浮柵的所述半導(dǎo)體襯底上方形成介電膜；以及在所述介電膜上方形成控制柵極。
2. 才艮據(jù) F又利要求1所述的方法，其中，通過層壓氮化石圭膜形成所 述緩沖膜。
3. 根據(jù)權(quán)利要求1所述的方法，其中，通過層壓聚合物形成所述 緩沖膜。
4. 根據(jù)權(quán)利要求1所述的方法，其中，形成所述浮柵包括在所述開口中和所述緩沖膜上方形成導(dǎo)電層；以及平坦化所述導(dǎo)電層以1"更所述導(dǎo)電層保留在所述開口的底 部和側(cè)壁處。
5. 才艮據(jù)權(quán)利要求2所述的方法，其中，形成所述介電膜包括通過 濕蝕刻去除所述緩沖膜。
6. 根據(jù)權(quán)利要求2所述的方法，其中，形成所述介電膜包括通過 使用氯基蝕刻氣體的干蝕刻去除所述緩沖膜。
7. 根據(jù)權(quán)利要求3所述的方法，其中，形成所述介電膜包括通過 使用氧基蝕刻氣體的干蝕刻去除所述緩沖膜。
8. 根據(jù)權(quán)利要求1所述的方法，其中，在包括所述浮柵的所述半 導(dǎo)體襯底上方形成介電膜包括在包括所述浮柵的所述半導(dǎo)體 襯底的整個區(qū)域上方層壓下部氧化膜、氮化膜和上部氧化膜。
9. 一種方法，包4舌在半導(dǎo)體襯底的有源區(qū)中形成限定浮4冊區(qū)的虛擬圖樣， 所述半導(dǎo)體襯底具有形成在場區(qū)中的器件隔離膜；在其中沒有形成虛擬圖樣的所述半導(dǎo)體襯底的區(qū)域中形 成層間絕緣膜，并且去除所述虛擬圖樣以形成暴露所述浮柵區(qū) 的開口；在所述開口的底部和側(cè)壁處形成浮才冊； 在包4舌所述浮才冊的所述半導(dǎo)體^H"底上方形成介電膜；以及在所述介電膜上方形成控制棚-才及。
10. 才艮據(jù)4又利要求9所述的方法，其中，通過層壓氮化石圭膜形成所 述虛擬圖樣。
11. 根據(jù)權(quán)利要求9所述的方法，其中，通過層壓聚合物形成所述 虛擬圖樣。
12. 才艮據(jù)4又利要求10所述的方法，其中，形成所述開口包4舌通過 濕蝕刻去除所述虛擬圖樣。
13. 才艮據(jù)4又利要求10所述的方法，其中，形成所述開口包括通過 使用氯基蝕刻氣體的干蝕刻去除所述虛擬圖樣。
14. 才艮據(jù)4又利要求11所述的方法，其中，形成所述開口包括通過 使用氧基蝕刻氣體的干蝕刻去除所述虛擬圖樣。
15. 根據(jù)權(quán)利要求9所述的方法，其中，形成所述開口包括在其上方形成有所述虛擬圖樣的所述半導(dǎo)體^H"底的上部 表面上方層壓金屬間介電膜作為所述層間絕緣膜，以及平坦化所述金屬間介電膜以便暴露所述虛擬圖樣。
16. 才艮據(jù)權(quán)利要求9所述的方法，其中，形成所述浮柵包括在所述開口中和所述層間絕多彖膜上方形成導(dǎo)電層；以及使用用于封閉所述開口的感光圖樣作為蝕刻掩膜通過光刻 法圖樣化所述導(dǎo)電層以 <更所述導(dǎo)電層 <呆留在所述開口的底部 和側(cè)壁處。
17. 根據(jù)權(quán)利要求16所述的方法，其中，所述感光圖樣形成具有 預(yù)定的邊緣以部分覆蓋所述開口的邊緣處的所述層間絕緣膜， 以<更形成所述浮4冊來部分覆蓋所述層間絕纟彖月莫。
18. 根據(jù)權(quán)利要求16所述的方法，其中，當(dāng)連續(xù)的浮柵區(qū)存在于 相同的有源區(qū)中時，所述感光圖樣被分成用于所述各個浮柵區(qū) 的感光圖樣，并且形成隔開的浮才冊。
19. 才艮據(jù)4又利要求16所述的方法，其中，當(dāng)連續(xù)的浮4冊形成區(qū)存 在于相同的有源區(qū)中時，用于所述各個浮才冊區(qū)的感光圖^"相互 連接，并且浮4冊相互連接成為單個浮才冊。
20. 根據(jù)權(quán)利要求9所述的方法，其中，在包括所述浮柵的所述半 導(dǎo)體襯底上方形成介電膜包括在包括所述浮柵的所述半導(dǎo)體 襯底的整個區(qū)域上方層壓下部氧化膜、氮化膜和上部氧化膜。
全文摘要
本發(fā)明披露了一種制造閃存器件的方法。根據(jù)這種方法，通過使用緩沖膜或虛擬圖樣擴大了浮柵的表面區(qū)域，而不增加該閃存器件的尺寸。從而，提高了耦合比，并因此，可以提高編程和擦除速度。
文檔編號H01L21/8247GK101471306SQ20081021567
公開日2009年7月1日 申請日期2008年9月12日 優(yōu)先權(quán)日2007年12月26日
發(fā)明者李紀(jì)珉 申請人:東部高科股份有限公司