專利名稱：：閃存器件及其制造方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及一種閃存器件，更具體地，涉及一種嵌入式閃存器件及其制造方法，該嵌入式閃存器件使用常規(guī)的邏輯CMOS制造工藝能夠縮小存儲器件的尺寸并且提高存儲器件的耦合率(couplingratio)。
背景技術(shù)：
：即使在不提供電源時，諸如閃存器件的非易失性存儲器件也能夠保存存儲在存儲單元中的數(shù)據(jù)。閃存器件在被安裝至電路板的情形下同樣能夠高速電擦除數(shù)據(jù)。電可擦除可編程只讀存儲器(EEPROM)是一種可電重寫(electricallyrewritable)非易失性存儲器件。EEPROM可以具有包括浮柵單元的普通結(jié)構(gòu)。根據(jù)對制造高集成度的半導體器件需求的增長，非常期望縮小浮柵單元的尺寸。然而，由于當進行編程和擦除時需要高電壓，并且需要預定的空間來限定隧道，所以4艮難實現(xiàn)對浮4冊型單元進一步的縮小。同時，研究已經(jīng)積極地轉(zhuǎn)入作為浮柵單元代替物的非易失性存儲器件，諸如多晶石圭_氧化物一氮化物_氧化物_半導體(SONOS)、4失電隨4幾存^f諸器(ferro-electricrandom-accessmemory)(FeRAM)、單電子晶體管(single-electrontransistor)(SET)、非易失性只讀存^f諸器(NROM)等。在^也們之中，SONOS單元作為下一^f戈可以替^浮沖冊單元的單元吸引了7>眾的注意。如實例圖1A所示，嵌入式存儲器件的制造過程可以包括通過淺溝槽隔離(STI)工藝在半導體襯底l中形成場氧化層2，從而限定場區(qū)和有源區(qū)。有源區(qū)中的半導體襯底1#皮場氧化層2分成邏輯P型金屬氧化物半導體(PMOS)區(qū)、邏輯N型金屬氧化物半導體(NMOS)區(qū)和邏輯存々者區(qū)。如實例圖1B所示，在半導體4于底1上和/或上方順序i也沉積隧道氧化層(tunnelingoxidelayer)、阱氮化層(trapnitridelayer)和阻擋氧化層(blockoxidelayer),從而形成耦合氧化層(couplingoxidelayer)3。耦合氧化層3通常可以指的是以順序沉積和圖樣化隧道氧化層、阱氮化層和阻擋氧化層的方式制造的所有層。在大約800°C至950°C下實施退火工藝以提高耦合氧化層3的品質(zhì)?？梢酝ㄟ^圖樣化阻擋氧化層形成耦合氧化層3，其中圖樣化阻擋氧化層以<更阻擋氧化層4又在一部分存4諸區(qū)殘留來形成耦合氧化層3。然后，在圖樣化的阻擋氧化層上實施使用H3P04溶液作為掩膜的濕蝕刻，從而去除阱氮化層。然后，為了施加高電壓至存儲器件，其中該存儲器件形成于通過阱氮化層的去除暴露的隧道氧化層上，可以形成用于形成電荷泵電^各(chargepumpingcircuit)中的FHV晶體管的瞬間高電壓(flashhighvoltage)(FHV)氧化層。另外，實施用于形成阱的離子注入以便在邏輯NMOS區(qū)中形成P阱?？梢栽谶壿婸MOS區(qū)和存儲區(qū)中形成N阱。存儲器件是PMOS存儲器，而且N阱形成。當形成PMOS存儲器時，可以在存儲區(qū)中形成N阱。然后，去除殘留在除了電荷泵電路區(qū)以外的區(qū)域上和/或上方的FHV氧化層。形成于NMOS區(qū)、PMOS區(qū)和存々者區(qū)上和/或上方的FHV氧化層浮皮全部去除。在通過利用阻擋氧化層作為掩膜蝕刻隧道氧化層之后，可以在通過隧道氧化層的去除暴露的半導體4十底1上和/或上方形成棚4及氧4b層(gateoxidelayer)。如實例圖1C所示，多晶石圭層施加至半導體襯底1的整個表面且然后被選擇性地去除，以便在PMOS區(qū)上和/或上方形成PMOS柵極，而在NMOS區(qū)上和/或上方形成NMOS棚-極。在邏輯存小者區(qū)中的井禹合氧^:層3上和/或上方形成4空制柵4及4。如實例圖1D所示，利用各個柵極作為掩膜通過注入低濃度摻雜物離子來形成輕才參雜漏才及(lightlydopeddrain)(LDD)區(qū)。在各個柵極的兩側(cè)形成絕緣側(cè)壁5。利用各個柵極和絕緣層的側(cè)壁5作為掩膜，注入高濃度摻雜物離子，從而形成高濃度摻雜物區(qū)。通過如上所述的邏輯CMOS器件的制造過程，完成了邏輯嵌入式存儲器件。然而，在上述的邏輯嵌入式存儲器件中，每個器件都具有大的尺寸，而各個存儲器件中的密度很高。因此，邏輯嵌入式存儲器件被限制用作大容量存儲器。當縮小存儲器件的尺寸以致減小存儲器件中的密度時，由于上述問題，各個存儲器件的耦合率被減小。結(jié)果，存儲器件的特性被惡化。
發(fā)明內(nèi)容本發(fā)明實施例涉及一種嵌入式閃存器件及其制造方法，該方法使用邏輯CMOS制造工藝縮小了存儲器件的尺寸并且同樣提高存儲器件的耦合率。本發(fā)明實施例涉及一種閃存器件，該閃存器件可以包括下列至少之一通過在半導體4于底的有源區(qū)上和/或上方順序:l也沉積隧道氧化層、阱氮化層和阻擋氧化層形成的耦合氧化層；在耦合氧化層上和/或上方形成的第一控制柵極；以及被形成以圍繞(enclose)耦合氧化層和第一控制柵極的側(cè)面的第二控制柵極。才艮據(jù)本發(fā)明實施例，第一控制棚4及可以在其側(cè)面具有梯狀部分(steppedportion)。閃存器件可以進一步包括在耦合氧化層和第一控制柵極的表面上和/或上方形成的熱氧化層?？梢栽谂c第一控制柵合氧化層，從而用作隧道氧化層。可以在對應于第二控制棚4及的半導體襯底的上部表面上和/或上方形成耦合氧化層以1"更與第二控制柵極的下部表面接觸的一部分耦合氧化層用作P逸道氧化層。本發(fā)明實施例涉及一種用于制造閃存器件的方法，該方法可以包括下列步驟中的至少之一通過在半導體襯底的有源區(qū)上和/或上方順序地沉積隧道氧化層、阱氮化層和阻擋氧化層來形成耦合氧化層；在耦合氧化層上和/或上方形成第一控制柵-才及；以及然后形成第二控制柵極以圍繞耦合氧化層和第一控制柵極的側(cè)面。根據(jù)本發(fā)明實施例，第一控制柵極的形成步驟可以包括在包括耦合氧化層的半導體襯底上和/或上方順序地形成第一多晶硅層和第一氮化物；通過光刻工藝和顯影工藝來圖樣化第一氮化物，從而形成具有比耦合氧化層小的寬度的第一氮化層；以及然后4吏用第一氮化層作為掩膜按照預定的厚度選擇性地去除第一多晶硅層，從而形成在其側(cè)面具有梯狀部分的第一控制柵極。制造方法可以進一步包括通過在半導體邱于底的整個表面上和/或上方施加第二氮化物并且對第二氮化物實施蝕刻，在第一氮化層的側(cè)面和第一多晶硅層的側(cè)面上形成氮化物隔離體(nitridespacer),其中4吏用第一氮化層作為掩膜去除第一多晶硅層。制造方法可以進一步包括通過利用第一氮化層和氮化物隔離體作為掩膜實施蝕刻；以及然后去除第一氮化層和氮化物隔離體。制造方法可以進一步包括對包括耦合氧化層和第一控制柵極的半導體襯底的整個表面實施熱氧化工藝。第二控制柵4及的形成步驟可以包括在包括第一控制棚4及的半導體襯底的整個表面上和/或上方形成第二多晶石圭層；以及然后通過趙式蝕刻(blanketetching)來選4奪性;也去除第二多晶石圭層，,人而以圍繞壽禺合氧化層和第一控制柵4及的側(cè)面的側(cè)壁形式形成第二控制4冊極。制造方法可以進一步包括在第二控制柵極的兩側(cè)形成側(cè)壁隔離體。本發(fā)明實施例涉及一種方法，該方法包括下列步驟中的至少之一在半導體襯底的有源區(qū)中形成氧化層圖樣；在包括氧化層圖樣的半導體上方順序地形成第一多晶硅層和第一氮化層；通過圖樣化第一氮化層在氧化層圖樣上方形成第一氮化層圖樣并且形成與第一氮化層圖樣隔離開的第二氮化層圖樣；使用第一氮化層圖樣和第二氮化層圖樣作為掩膜通過選擇性地去除第一多晶硅層在形成于氧化層圖樣上方的部分第一多晶石圭層上形成梯狀部分；在形成氮化物隔離體之后，形成插入在第一氮化層圖樣和氧化層圖樣之間的第一控制柵極；在控制柵極上方和控制柵極的側(cè)壁上形成柵4及氧化層；在第一控制棚^及的側(cè)壁處形成第二控制棚-才及；以及然后在第二控制柵才及的側(cè)壁上形成側(cè)壁隔離體。實例圖1A至圖1D示出了嵌入式存儲器件的制造過程。實例圖2A至圖2F示出了根據(jù)本發(fā)明第一實施例的閃存器件的制造過程。實例圖3A至圖31示出了根據(jù)本發(fā)明第二實施例的閃存器件的制造過程。具體實施例方式現(xiàn)在將對在附圖中示出的實施方式、實施例作詳細的說明。在所有可能的地方，在整個附圖中使用相同的標號以表示相同或相似的部件。如實例圖2A所示，通過STI工藝在半導體襯底21中形成場氧化層22，從而限定場區(qū)和有源區(qū)。有源區(qū)中的半導體襯底21#皮場氧化層22分成邏輯PMOS區(qū)、邏輯NMOS區(qū)和邏輯存儲區(qū)。如實例圖2B所示，通過在半導體襯底21上和/或上方順序;也沉積隧道氧化層、阱氮化層和阻擋氧化層來形成耦合氧化層23。誄禺合氧化層23可以指的是以順序沉積和圖樣化隧道氧化層、阱氮化層和阻擋氧化層的方式制造的所有層。然后，可以在大約800。C至950。C下實施退火工藝(annealingprocess)以提高井禺合氧4匕層23的品質(zhì)?？梢匀缦滤鲂纬神詈涎趸瘜?3。首先，圖沖羊化阻擋氧化層以4又在一部分邏輯存々者區(qū)殘留阻擋氧化層以<更形成耦合氧4匕層23。然后，使用H3P04溶液作為掩膜在圖樣化的阻擋氧化層上實施濕蝕刻，從而去除阱氮化層。接下來，為了施加高電壓至存儲器件，其中該存儲器件形成于通過阱氮化層的去除暴露的隧道氧化層上和或上方，可以進一步形成FHV氧化層。在這里，F(xiàn)HV氧化層指的是用于形成電荷泵電路中的FHV晶體管的氧化層。可以圖樣化耦合氧化層23以-f又在隨后將形成的第一控制柵-才及區(qū)上和/或上方殘留，或直到包括第一控制柵極區(qū)和第二控制柵極區(qū)的柵極側(cè)壁區(qū)。此外，實施用于形成阱的離子注入工藝以便在邏輯NMOS區(qū)中形成P阱。可以在邏輯PMOS區(qū)和存i者區(qū)中形成N阱。邏輯存儲器件是PMOS存儲器，且然后在其中形成N阱。當形成PMOS存儲器時，可以在存^f諸區(qū)中形成N阱。然后，乂人除了電荷泵電i各區(qū)以外的區(qū)&戈上去除FHV氧化層。形成于NMOS區(qū)、PMOS區(qū)和存儲區(qū)上和/或上方的FHV氧化層纟皮全部去除。接下來，在通過4吏用阻擋氧化層作為掩膜蝕刻隧道氧化層之后，可以在通過隧道氧化層的去除暴露的半導體襯底21上和/或上方形成4冊極氧4匕層。如實例圖2C所示，然后，在包括耦合氧化層23的半導體^H"底21的整個表面上和/或上方形成多晶硅層24a和光刻月交。然后通過實施光刻和顯影工藝形成光刻膠圖樣25。光刻膠圖樣25形成以具有比沉》積在其下部的#禹合氧4匕層23小的寬度。如實例圖2D所示，使用光刻月交圖樣25通過蝕刻選擇性地去除多晶硅層24a,從而在存儲區(qū)的耦合氧化層23上和/或上方形成控制柵極24。由于光刻膠圖樣25形成具有比沉積在其下部的耦合氧化層23小的寬度，所以耦合氧化層23和控制柵極24結(jié)合以形成梯狀表面。然后，對半導體襯底21的表面實施熱氧化工藝以/人而在耦合氧化層23和控制柵極24的表面上和/或上方同時形成棚4及氧化層26。然后，在包括4冊極氧化層26的半導體襯底21的整個表面上和/或上方順序地形成多晶硅層27a和光刻膠層。然后，通過光刻和顯影工藝形成光刻膠圖樣28以最終在PMOS區(qū)和NMOS區(qū)分別形成PMOS柵極和NMOS柵極。如圖2E所示，實施例如毯式蝕刻工藝的各向異性蝕刻工藝以選擇性地去除多晶硅層27a,從而在PMOS區(qū)形成PMOS柵極，并在NMOS區(qū)形成NMOS棚4及。在耦合氧4匕層23、控制柵-才及24和4冊極氧化層26的側(cè)壁上和/或上方形成柵極側(cè)壁27。可以形成4冊極側(cè)壁27以直接接觸柵極氧化層26的側(cè)壁。通過與控制柵極24的最下表面4妄觸，形成于半導體4于底21上部表面的耦合氧化層23可以用作第一隧道氧化層。在耦合氧化層23被形成接觸到包括控制才冊極24的柵極側(cè)壁27的下部表面的情形下，在與棚4及側(cè)壁27的下部表面4妄觸的區(qū)i或處的津禹合氧4匕層23可以用作第二隧道氧4b層。如實例圖2|F所示，通過使用耦合氧化層23和控制柵極24作為掩膜在半導體襯底21中注入低濃度摻雜物離子來形成源極/漏極摻雜區(qū)29，例i口輕摻雜漏才及(LDD)區(qū)?！坟巴?，在4冊才及側(cè)壁27的側(cè)壁處形成側(cè)壁隔離體30?？梢酝ㄟ^氣相沉積正硅酸乙酯(TEOS)氧化層和氮化層并且對所沉積的層實施各向異性蝕刻來形成絕緣側(cè)壁，諸如側(cè)壁隔離體30。在注入高濃度摻雜物離子的工藝中控制柵極24和側(cè)壁隔離體30被用作掩膜以從而形成高濃度摻雜物區(qū)n+，乂人而完成了邏輯嵌入式存儲器件。如實例圖3A所示，制造^^艮據(jù)本發(fā)明實施例的閃存器件的過程包括通過實施STI工藝在半導體層31中形成場氧化層32，/人而限定場區(qū)和有源區(qū)。有源區(qū)中的半導體襯底31^皮場氧化層32分成邏輯PMOS區(qū)、邏輯NMOS區(qū)和邏輯存儲區(qū)。如實例圖3B所示，然后，可以通過在半導體襯底31上和/或上方沉積隧道氧化層、阱氮化層和阻擋氧化層來形成耦合氧化層圖樣33。隧道氧化層形成以具有IO埃到30埃之間的厚度，阱氮化層形成以具有80埃到120埃之間的厚度，而阻擋氧化層形成以具有30埃到60埃之間的厚度。耦合氧化層33通?？梢灾傅氖且皂樞虺练e和圖樣化隧道氧化層、阱氮化層和阻擋氧化層的方式制造的所有層。接下來，可以在大約800。C到950。C下實施退火工藝以提高耦合氧化層圖樣33的品質(zhì)。如下形成耦合氧化層33。首先，順序沉積隧道氧化層、阱氮化層和阻擋氧化層。圖樣化阻擋氧化層4吏得阻擋氧化層僅在一部分存儲區(qū)殘留。使用H3P04溶液作為掩膜在圖樣化的阻擋氧化層上實施濕蝕刻，乂人而去除阱氮化層。*接下來，為了施加高電壓至存儲器件，其中該存儲器件形成于通過阱氮化層的去除暴露的隧道氧化層上和/或上方，可以進一步形成FHV氧化層。在這里，F(xiàn)HV氧化層指的是用于形成電荷泵電路中的FHV晶體管的氧化層。接下來，實施用于形成阱的離子注入以便在邏輯NMOS區(qū)中形成P阱?？梢栽谶壿婸MOS區(qū)和存儲區(qū)中形成N阱。存儲器件是PMOS存儲器，而且形成N阱。當形成PMOS存儲器時，可以在存儲區(qū)中形成N阱。然后，從除了電荷泵電路區(qū)以外的區(qū)域上去除FHV氧化層。在NMOS區(qū)、PMOS區(qū)和存儲區(qū)上和/或上方形成的FHV氧化層被全部去除。接下來，在通過使用阻擋氧化層作為掩膜來蝕刻隧道氧化層之后，可以在通過隧道氧化層的去除暴露的半導體襯底31上和/或上方形成柵4及氧化層。如實例圖3C所示，在包括耦合氧化層圖樣33的半導體襯底31的整個表面上和/或上方順序地形成第一多晶硅層34a和第一氮化層。通過實施光刻和顯影工藝形成第一氮化層圖樣35。第一氮化層圖樣35形成具有比沉積在其下部的耦合氧化層圖樣33小的寬度。如實例圖3D所示，使用第一氮化層圖樣35作為掩膜實施各向異性蝕刻工藝，從而按照預定的厚度選擇性地去除第一多晶硅層34a。更具體地，-使用第一氮化層圖樣35作為掩膜以深度為第一多晶硅層34a厚度的一半或更多來去除一部分第一多晶硅層34a。如果第一多晶硅層34a按照其一半的厚度被蝕刻，在沒有第一氮化層圖樣35的區(qū)域處的一部分第一多晶^圭層圖樣34b的厚度是最初厚度的一半。當蝕刻第一多晶硅層34a時，去除一部分第一多晶石圭層34a以1更不暴露沉積在第一多晶石圭層34a下部的耦合氧化層圖才羊33。第一氮化層圖樣35形成以具有比耦合氧化層33小的厚度。通過使用第一氮化層圖樣35作為掩膜實施蝕刻，直接鄰近耦合氧化層圖樣33的第一多晶石圭層34b具有梯狀結(jié)構(gòu)。第二氮化物施加至包括第一氮化層圖樣35和第一多晶硅層34b的半導體襯底31的整個表面。然后實施例如毯式蝕刻工藝的各向異性蝕刻工藝以在第一氮化層圖樣35的側(cè)壁處以及在第一多晶硅層34b的梯狀部分處形成氮化層隔離體36。氮化層隔離體36被才是供以填充第一多晶石圭層34b的梯狀部分。如實例圖3E所示，使用第一氮化層圖樣35和氮化層隔離體36作為掩膜實施蝕刻，從而在存儲區(qū)中形成插入在第一氮化層圖樣35和耦合氧化層圖樣33之間的第一控制柵極34。第一氮化層圖樣35和氮化層隔離體36分別沉積在第一控制柵4及34的最上表面和側(cè)壁處。第一多晶硅層34b的梯狀部分可以保留在第一控制柵極34的側(cè)壁處。如實例圖3F所示，通過蝕刻完全去除第一氮化層圖樣35和氮化層隔離體36。然后，對除了存儲區(qū)以外的剩余區(qū)域?qū)嵤┑诙g刻以致于不影響包括耦合氧化層33和第一控制棚-極34的存儲區(qū)。因此，完全去除殘留在剩余區(qū)域的第一多晶石圭層34b以暴露半導體襯底31和場氧化層32。本質(zhì)上，通過使用第一氮化層35作為掩膜實施第一蝕刻而4吏用氮化層隔離體36作為掩膜實施笫二次蝕刻來形成第一控制柵極34。當?shù)谝坏瘜?5和氮化層隔離體36被全部去除時，形成第一控制柵極34以在其側(cè)面上具有梯狀部分。接下來，對除了場氧化層32以外的半導體襯底31的表面、耦合氧化層33和第一控制柵極34的表面實施熱氧化工藝。從而，可以同時在耦合氧化層33和第一控制棚4及34的表面上和/或上方形成棚4及氧4匕層37。如實例圖3G所示，然后，在包括柵極氧化層37的整個半導體襯底31上和/或上方順序地形成第二多晶硅層38a和光刻膠。然后通過光刻和顯影工藝圖樣化該光刻膠，從而形成光刻膠圖樣39以隨后分別在PMOS區(qū)和NMOS區(qū)形成PMOS柵-極和NMOS棚-才及。如實例圖3H所示，然后實施例如毯式蝕刻工藝的各向異性蝕刻工藝以選擇性地去除第二多晶硅層38a，從而在PMOS區(qū)形成PMOS棚-才及，并在NMOS區(qū)形成NMOS棚4及。棚—及側(cè)壁38形成具有延伸的與第一控制柵極34的側(cè)壁接觸的區(qū)域。意味著，在其上形成有棚-極氧化層37的耦合氧化層33和第一控制棚-極34的周圍形成第二控制柵極。例如，第二控制柵極被形成以圍繞耦合氧化層33和第一4空制才冊才及34的側(cè)面。如實例圖3I所示，然后，4吏用柵極側(cè)壁38和第一控制柵極34作為掩膜，通過在半導體襯底31中注入低濃度摻雜物離子來形成源才及/漏才及摻雜物區(qū)40，例如LDD區(qū)。此夕卜，在沖冊才及側(cè)壁38的兩個側(cè)壁處形成側(cè)壁P鬲離體39?？梢酝ㄟ^氣相沉積正硅酸乙酯(TEOS)氧化層和氮化層并且對所沉積的層實施各向異性蝕刻來形成側(cè)壁隔離體39。此外，使用柵極34和側(cè)壁隔離體39作為掩膜，注入高濃度摻雜物離子以形成高濃度摻雜物區(qū)n+。通過這樣實施如上所述的邏輯CMOS器件的制造工藝，完成了邏輯嵌入式存儲器件的制造。在與第一控制柵極34的下部表面相對應的半導體襯底31的最上表面上和/或上方形成的津禺合氧4t層圖才羊33可以用作第一隧道氧化層。在耦合氧化層33形成達到包括第一控制柵極34的第二控制柵極38的下部表面的情形下，在與第二控制柵極38的下部表面4妄觸的區(qū)域處的耦合氧化層33可以用作第二隧道氧化層。從以上描述中清楚的知道，根據(jù)本發(fā)明實施例，可以形成嵌入式閃存器件以及制造方法，以便即使在應用邏輯CMOS器件的制造工藝時也可以最小化存儲器件的尺寸。此外，可以提高各個存儲器件的耦合率。盡管本文中描述了多個實施例，^旦是應該理解，本領(lǐng)域:技術(shù)人員可以想到多種其他/修改和實施例，他們都將落入本公開的原則的精神和范圍內(nèi)。更特別地，在本公開、附圖、以及所附權(quán)利要求的種》務改和改變。除了組成部分和/或排列方面的4務改和改變以外，可選的4吏用對本領(lǐng)域4支術(shù)人員來i兌也將是顯而易見的。權(quán)利要求1.一種閃存器件，包括耦合氧化層，形成于半導體襯底的有源區(qū)上方；第一控制柵極，形成于所述耦合氧化層上方；以及第二控制柵極，形成于所述耦合氧化層和所述第一控制柵極的側(cè)壁上方并且圍繞所述耦合氧化層和所述第一控制柵極的側(cè)壁。2.根據(jù)權(quán)利要求1所述的閃存器件，其中，所述第一控制柵極在其側(cè)面具有梯狀部分。3.根據(jù)權(quán)利要求1所述的閃存器件，進一步包括在所述耦合氧化層和所述第一控制柵極上方形成的熱氧化層。4.根據(jù)權(quán)利要求1所述的閃存器件，其中，所述耦合氧化層包括隧道氧化層。5.根據(jù)權(quán)利要求1所述的閃存器件，其中，一部分所述耦合氧化層接觸所述第二控制柵極的下部表面以便所述部分用作隧道氧化層。6.—種用于制造閃存器件的方法，包括在半導體^t底的有源區(qū)上方形成耦合氧化層；在所述耦合氧化層上方形成第一控制柵極；以及然后在所述耦合氧化層和所述第一控制棚-極的側(cè)壁上方形成第二控制棚4及，所述第二控制棚4及圍繞所述耦合氧化層和所述第一控制柵極的側(cè)壁。7.根據(jù)權(quán)利要求6所述的制造方法，其中，形成所述第一控制柵極包括在包括所述耦合氧化層的所述半導體襯底上方順序地形成第一多晶^:層和第一氮化層；圖樣化所述第一氮化層以形成具有的寬度小于所述耦合氧化層的寬度的第一氮化層圖樣；以及然后使用所述第一氮化層圖樣作為掩膜，按照預定的厚度選擇性地去除所述第一多晶石圭層以/人而形成在其側(cè)面具有梯狀部分的所述第一控制柵極。8.根據(jù)權(quán)利要求7所述的制造方法，進一步包括在所述第一氮化層圖樣的側(cè)壁和所述第一多晶石圭層的側(cè)壁處形成氮化物隔離體。9.根據(jù)權(quán)利要求8所述的制造方法，其中，形成所述氮化物隔離體包括在所述半導體襯底的整個表面上形成第二氮化層；以及然后在所述第二氮化層上實施蝕刻工藝。10.根據(jù)權(quán)利要求9所述的制造方法，進一步包括使用所述第一氮化層圖樣和所述氮化物隔離體作為掩膜實施第二蝕刻工藝；以及然后去除所述第一氮化層圖樣和所述氮化物隔離體。11.根據(jù)權(quán)利要求IO所述的制造方法，進一步包括對包括所述耦合氧化層圖樣和所述第一控制柵極的半導體4于底的整個表面實施熱氧化工藝。12.根據(jù)權(quán)利要求6所述的制造方法，其中，形成所述第二控制柵極包括在包括所述第一控制柵極的所述半導體襯底的整個表面上形成第二多晶硅層；以及然后選擇性地去除所述第二多晶石圭層從而以側(cè)壁的形式形成所述第二控制柵極，所述側(cè)壁圍繞所述耦合氧化層圖樣和所述第一控制柵極的側(cè)壁。13.根據(jù)權(quán)利要求12所述的制造方法，進一步包括在所述第二控制柵4及的兩個側(cè)壁處形成側(cè)壁隔離體。14.一種方法，包4舌在半導體襯底的有源區(qū)中形成氧化層圖樣；在包括氧化層圖樣的所述半導體襯底上方順序地形成第一多晶硅層和第一氮化層；通過圖樣化所述第一氮化層，在所述氧化層圖樣上方形成第一氮化層圖樣以及與第一氮化層圖樣隔離開的第二氮化層圖樣；使用所述第一氮化層圖樣和所述第二氮化層圖樣作為掩膜，通過選擇性地去除所述第一多晶硅層來在形成于所述氧化層圖樣上方的部分所述第一多晶硅層上形成梯狀部分；在形成所述氮化物隔離體之后，形成插入在所述第一氮化層圖樣和所述氧化層圖樣之間的第一控制柵極；在所述控制柵極上方和所述控制4冊極的側(cè)壁上形成棚-極氧化層；在所述第一控制4冊才及的側(cè)壁處形成第二控制才冊才及；以及然后在所述第二控制4冊才及的側(cè)壁上形成側(cè)壁隔離體。15.根據(jù)權(quán)利要求14所述的方法，其中，所述第一氮化層圖樣具有的寬度小于所述氧化層圖樣的寬度。16.才艮據(jù);K利要求14所述的方法，在形成所述控制4冊才及之前和在形成所述梯狀部分之后，進一步包括分別在所述第一多晶硅層的梯狀部分上和在所述第一氮化層圖樣的側(cè)壁處形成氮化物隔離體。17.才艮據(jù)權(quán)利要求16所述的制造方法，其中，形成所述氮化物隔離體包4舌在包括所述第一氮化層圖樣和所述第二氮化層圖樣以及所述第一多晶硅層的所述半導體村底的整個表面上方形成第二氮4t層；以及然后在所述第二氮化層上實施各向異性蝕刻工藝。18.根據(jù)權(quán)利要求17所述的制造方法，其中，形成所述第一控制柵極包括使用所述第一氮化層圖樣和所述第二氮化層圖樣以及所述氮化物隔離體作為掩膜在所述第一多晶硅層上實施蝕刻工藝；以及然后去除所述第一氮化層圖樣和第二氮化層圖樣以及所述氮化物隔離體。19.根據(jù)權(quán)利要求14所述的制造方法，其中，所述控制柵極包括具有第一厚度和第一寬度的第一控制柵極部分以及具有比所述第一厚度大的第二厚度和比所述第一寬度小的第二寬度的第二控制4冊極部分。20.根據(jù)權(quán)利要求19所述的制造方法，其中，所述第一寬度與所述氧化層圖樣的寬度相同。全文摘要一種嵌入式閃存器件及其制造方法，該方法利用邏輯CMOS制造工藝縮小了存儲器件的尺寸并且提高了存儲器件的耦合率。該閃存器件包括在半導體襯底的有源區(qū)上的耦合氧化層，在耦合氧化層上和/或上方形成的第一控制柵極以及在耦合氧化層和第一控制柵極的側(cè)壁上和/或上方形成的且圍繞耦合氧化層和第一控制柵極的側(cè)壁的第二控制柵極。文檔編號H01L21/336GK101388410SQ20081021567公開日2009年3月18日申請日期2008年9月12日優(yōu)先權(quán)日2007年9月12日發(fā)明者李镕俊申請人:東部高科股份有限公司