專利名稱：圖像傳感器及其制造方法
技術領域：
本發(fā)明涉及圖像傳感器及其制造方法。
背景技術：
圖像傳感器是用于將光學圖像轉(zhuǎn)化為電信號的半導體器件。通常，圖
像傳感器可分類為電荷耦合器件(CCD)圖像傳感器或互補金屬氧化物硅 (CMOS)圖像傳感器(CIS)。在圖像傳感器制造期間，可以使用離子注 入在襯底中形成光電二極管。隨著為了在不增加芯片尺寸的條件下增加像 素數(shù)目而減小光電二極管的尺寸，光接收部分的面積也減小，由此導致圖 像質(zhì)量的降低。而且，由于堆疊高度的降低幅度不和光接收部分的面積的 降低降低一樣大，所以由于稱為艾里斑(Airy disk)的光^f射作用導致入 射到光接收部分的光子數(shù)目也減少。
用于形成相關光電二極管的技術包括使用非晶硅(Si)、或使用諸如 晶片-至-晶片接合的方法在硅(Si)襯底中形成讀出電路，和在所述讀出電 路上和/或上方形成光電二極管(稱為"三維(3D)圖像傳感器")。光電二 極管通過金屬互連與讀出電路連接。由于在轉(zhuǎn)移晶體管兩側上的源極和漏 極二者都重摻雜有n-型雜質(zhì)，所以可能發(fā)生電荷共享現(xiàn)象。當發(fā)生電荷共 享現(xiàn)象時，輸出圖像的靈敏度降低并且可產(chǎn)生圖像誤差。而且，由于光電 荷不易于在光電二極管和讀出電漆t(yī)間移動，所以可產(chǎn)生暗電流和/或可4吏 飽和度以及靈敏度降低。

發(fā)明內(nèi)容
一些實施方案涉及在最大化填充因子的同時防止發(fā)生電荷共享的圖像 傳感器及其制造方法。 一些實施方案涉及圖像傳感器及其制造方法，其通 過在光電二極管和讀出電路之間提供用于光電荷的迅速移動通道來最小 化暗電流源并最小化飽和度和靈敏度的降低。
一些實施方案涉及圖像傳感器，包括第一襯底，在所述第一村底上 形成有包括金屬互連的電路；和在所述第一襯底上方的光電二極管，所述光電二極管接觸所述金屬互連，其中所述第一襯底的所述電路包括在所 述第一襯底上方的晶體管；在所述晶體管側面的電結區(qū)；和連接至所述金 屬互連并接觸所述電結區(qū)的第一導電型區(qū)域。
一些實施方案涉及圖像傳感器，包括笫一襯底，在所述第一襯底上 形成有包括金屬互連的電路；和在所述第一襯底上方的光電二極管，所述 光電二極管接觸所述金屬互連，其中所述電路包括在所述第一襯底上方 的晶體管；在所述晶體管側面的電結區(qū)；和連接至所述金屬互連并接觸所 述電結區(qū)的第一導電型區(qū)域。所述電結區(qū)可具有摻雜有第二導電型雜質(zhì)的 上部.
一些實施方案涉及制造圖像傳感器的方法，包括在第一襯底上方形 成包括金屬互連的電路；和在所述金屬互連上方形成光電二極管，其中所 述第一襯底的所述電路的形成包括在所述第一襯底上方形成晶體管；在 所述晶體管側面形成電結區(qū)；和形成連接至所述金屬互連并與所述電結區(qū) 接觸的第一導電型區(qū)域。


示例性圖l~7說明根據(jù)一些實施方案的圖像傳感器及制造圖像傳感 器的方法。
具體實施例方式
在此處的實施方案的描述中，應理解當層(或膜)稱為在另一層或襯 底'上，的時候，其可以直接在另一層或襯底上，或也可存在插入的層。此 外，應理解當層稱為在另一層"下"的時候，其可以直接在另一層下，也可 存在一個或更多個插入的層。另外，也應理解當層稱為在兩層"之間"時， 其可以是在所述兩層之間的僅有的層，或也可存在一個或更多個插入的 層。
示例性圖l是根據(jù)一些實施方案的圖像傳感器的截面圖。如示例性圖 l所示，根據(jù)一些實施方案的圖像傳感器可包括其上形成有金屬互連150 和電路的第一襯底100;和在第一襯底100上形成的接觸金屬互連150的 光電二極管210。第一襯底IOO的電路可包括在第一襯底100上方的晶 體管120;在晶體管120側面的電結區(qū)140;和連接至金屬互連150并與電結區(qū)140接觸的高濃度第一導電型區(qū)域147。
在示例性圖1中說明的圖像傳感器中，可在晶體半導體層210a中形成 光電二極管210 (見示例性圖3)。根據(jù)一些實施方案，由于圖像傳感器可 使用位于電路上方的光電二極管，并且光電二極管形成在晶體半導體層 中，所以可最小化乃至防止在光電二極管內(nèi)部產(chǎn)生缺陷。電路可包括晶體 管120和金屬互連150。
以下，將參考示例性圖2 ~ 6描述根據(jù)一些實施方案的制造圖像傳感器 的方法。如示例性圖2所示的，4艮據(jù)一些實施方案的制造圖4象傳感器的方 法包括提供其上形成有金屬互連150和電路的第一襯底100。第一襯底 100可以是但不限于第二導電型襯底。例如，在第二導電型第一襯底100 中形成器件隔離層110，以由此限定有源區(qū)。在有源區(qū)中可形成包括晶體 管120的電路。例如，晶體管120可包括轉(zhuǎn)移晶體管(Tx) 121、重置晶 體管(Rx) 123、驅(qū)動晶體管(Dx) 125、和選擇晶體管(Sx) 127。然后 可形成包括浮置擴散區(qū)(FD) 131以及源^l/漏極區(qū)133、 135和137的離 子注入?yún)^(qū)域130。
以下將更全面地描述在一些實施方案中在第一襯底100上形成電路的 方法。晶體管120可形成在第一襯底100上，晶體管120可以4^但不限于 轉(zhuǎn)移晶體管(Tx)。電結區(qū)140可形成在晶體管120—個側面。例如，電 結區(qū)140可以是但不限于PN結。例如，電結區(qū)140可包括在第二導電 型阱141或第二導電型外延層上形成的第一導電型離子注入層143、和在 第一導電型離子注入層143上形成的第二導電型離子注入層145。例如， 如示例性圖2所示，PN結140可以是但不限于P0(145)/N-(143)/P-(141)結。
高濃度第一導電型區(qū)域147可連接至金屬互連150并可接觸電結區(qū) 140。高濃度第一導電型區(qū)域147可以是但不限于高濃度N+離子注入?yún)^(qū)域 即N+結。例如，高濃度第一導電型區(qū)域147可形成為接觸電結區(qū)140的 側面，但是不限于此。即，高濃度第一導電型區(qū)域147可電連接至電結區(qū) 140的第一導電型離子注入層143。
在高濃度第一導電型區(qū)域147上方可形成金屬互連的接觸插塞151a。 一些實施方案的讀出電路允許由設置在芯片上部的光電二極管產(chǎn)生的電 子通過金屬互連150向襯底100的N+結147移動，并且也允許在N+結147 中的電子向N-結143移動。這允許4T操作。同時，為將在芯片上設置的光電二極管210連接至第一襯底100，重 摻雜n-型雜質(zhì)以形成用于實現(xiàn)歐姆接觸的高濃度第一導電型區(qū)域147。如 果轉(zhuǎn)移晶體管(Tx) 121的源極和漏極連接至高濃度第一導電型區(qū)域147， 那么源極和漏極可具有相同的電勢，導致在讀出信號時由于電荷共享而使 得飽和度降低和靈敏度降低。在一些實施方案中，因此，電結區(qū)140例如 0/^^-結可形成在第一襯底100中，如示例性圖2所示。
與作為N+結的浮置擴散(FD) 131的節(jié)點不同，？0/^^-結140 (施 加于其的電壓沒有全部傳輸?shù)碾娊Y區(qū)140)在預定電壓下夾斷，該電壓稱 作釘扎電壓(pinning voltage )，并且可取決于P0區(qū)域145和N-區(qū)域143 的摻雜濃度。當轉(zhuǎn)移晶體管Tx 121導通時，由芯片上部中的光電二極管 210產(chǎn)生的電子移動至？0/^^-結140，并且傳遞至浮置擴散(FD) 131 的節(jié)點并轉(zhuǎn)化為電壓。
由于P0/N-ZP-結140的最大電壓值變成釘扎電壓，并且浮置擴散(FD) 131的節(jié)點的最大電壓值變成通it^ Vdd電壓中減去重置晶體管(Rx)123 的閾值電壓(Vth)而獲得的電壓值，所以由芯片上部中的光電二極管210 產(chǎn)生的電子可以通過轉(zhuǎn)移晶體管(Tx) 121兩側之間的電位差完全轉(zhuǎn)儲至 浮置擴散(FD) 131的節(jié)點而沒有電荷共享。因此，和光電二極管簡單地 連接至N+結的情況不同，根據(jù)一些實施方案可最小化乃至避免諸如飽和 度降低和靈^t度降低的限制。
#>據(jù)一些實施方案，可在P0/N-ZP-結140的表面上或上方形成用于歐 d^接觸的N+結147。形成N+結147和M1C接觸151a的工藝可產(chǎn)生泄漏 源。這是由于用施加于？0/]\-1-結140的反向偏壓操作器件，并因此可在 Si表面上產(chǎn)生電場。在電場內(nèi)部在接觸形成工藝期間產(chǎn)生的晶體缺陷可作 為泄漏源。而且，在N+結147形成于P0/N-ZP-結140的表面上的情況下， 由于N+/P0結147/141可進一步產(chǎn)生電場，其也提供泄漏源。
因此，在根據(jù)一些實施方案的布局中接觸151a可以形成在未摻雜有 P0層但是包括N+連接區(qū)域147的有源區(qū)中并可連接至N-結143。因此， 在Si表面上不產(chǎn)生電場，這可有助于3D集成CIS的暗電流的減小。
在第一襯底100上或上方可形成層間電介質(zhì)160，并且也可以形成金 屬互連150。金屬互連150可包括但不限于第一金屬接觸151a、第一金屬 151、第二金屬152、第三金屬153和第四金屬接觸154a。
7如示例性圖3所示，在第二襯底200上可形成晶體半導體層210a。由 于光電二極管210可形成在晶體半導體層210a中，所以可最小化乃至防止 光電二極管內(nèi)的缺陷。例如，通過外延生長方法可在第二襯底200上或上 方形成結晶半導體層210a。然后，可將氫離子注入第二襯底200和晶體半 導體層210a之間的界面中，以形成氫離子注入層207a。氫離子的注入可 在注入用于形成光電二極管210的雜質(zhì)離子之后進行。
如示例性圖4所示，雜質(zhì)離子可注入晶體半導體210a中，以形成光電 二極管210。例如，第二導電型導電層216可形成在晶體半導體層210a的 上部中。第二導電型導電層216可以是高濃度p-型導電層。例如，通it^ 第二襯底200的基本整個表面無掩模地實施第一無掩模離子注入 (blanket-ion implantation),可在晶體半導體層210a上或上方形成高濃 度P-型導電層216。例如，第二導電型導電層216可形成為小于約0.5pm 的結深度。
然后，通過在笫二襯底200的基本上整個表面無掩模地實施第二無掩 模離子注入，可在第二導電型導電層216下方形成第一導電型導電層214。 第一導電型導電層214可以是低濃度n-型導電層。低濃度第一導電型導電 層214可形成為約l.Opm至約2.0fim的結深度。
然后，根據(jù)一些實施方案，高濃度第一導電型導電層212可形成在第 一導電型導電層214下方。例如，通過在第二襯底200的基本上整個表面 無^^模地實施第三無4^模離子注入，可在第一導電型導電層214下方形成 高濃度N+導電層212，使得高濃度N+導電層212可有助于歐姆接觸。
如示 例性圖5所示，第一襯底100和第二襯底200可彼此掩^，使得 光電二極管210接觸金屬互連150。例如，通過使第一襯底100和第二襯 底200彼此接觸，然后通過等離子體實施活化以增加M表面中的表面能， 可實施所述#^,此后，通過對第二襯底200實施熱處理，氫離子注入層 207a可變?yōu)闅鍤鈱印?br> 如示例性圖6所示，然后可移除第二襯底200的一部分，并保留氬氣 層下方的光電二極管210，使得可暴露光電二極管210。例如通過使用切割 設備諸如刀片可實施第二襯底200的除去。然后可進行隔離用于每個單元 像素的光電二極管210的蝕刻工藝。然后可用像素間電介質(zhì)填充蝕刻的部 分。然后，可實施用于形成上電極和濾色器的工藝。示例性圖7《—根據(jù)一些實施方案的圖〗象傳感器的截面圖，其中光電二 極管220可形成在非晶層中。例如，光電二極管220可包括電連接至金 屬互連150的#層223;和在#層223上或上方的第二導電型導電層 225。圖像傳感器還可包括在金屬互連150和本征層223之間的第一導電 型導電層221。以下將描述根據(jù)一些實施方案形成光電二極管220的工藝。 通過在其上形成有包括金屬互連150的電路120的第一襯底100上或上方 實施沉積工藝，而不是通過備^，可形成光電二極管220。
例如，在第一襯底100上或上方可形成第一導電型導電層221，使得 第一導電型導電層221接觸金屬互連150。如果需要，可在不形成第一導 電型導電層221的務降下進行后續(xù)工藝。第一導電型導電層221可作為在 一些實施方案中使用的PIN 二極管的N-層。即，第一導電型導電層221 可以是但不限于N-型導電層。
第一導電型導電層221可由n-摻雜的非晶硅形成，但不限于此。即， 第一導電型導電層221可由通過在非晶硅中加入Ge、 C、 N、 O或類似物 而形成的a-Si: H、 a國SiGe: H、 a國SiC、 a國SiN: H、或a-SiO: H或類合乂 物形成。而且，第一導電型導電層221可通過例如化學氣相沉積(諸如等 離子體增強CVD)形成。例如，通過其中PH3、 P2Hs等與硅烷(S氾4)氣 體混合的PECVD，可由非晶硅形成第一導電型導電層221。
在第一導電型導電層221上或上方可形成^層223，并且可作為在 一些實施方案中采用的PIN 二極管的I-層。#層223可由非晶硅形成， 并且可通過CVD例如PECVD形成。例如，；Mi層223可通過l吏用珪烷 (SiH4 )氣體的PECVD由非晶硅形成。
然后，在;M^層223上或上方可形成第二導電型導電層225。第二導 電型導電層225和#層223可原位形成。第二導電型導電層225可作為 在一些實施方案中使用的PIN二極管的P-層。即，第二導電型導電層225 可以^_但不限于p-型導電層。第二導電型導電層225可由P-摻雜的非晶硅 形成，但是不限于此。
第二導電型導電層225也可通過CVD例如PECVD形成。例如，第二 導電型導電層225可通過其中硼(B)或類似物與硅烷(SiH4)氣體混合 的PECVD由非晶硅形成。然后，可在第二導電型導電層225上形成上電 極240。上電極240可由具有高透光性和高電導率的透明電極材料形成。例如，上電極240可由氧化銦錫(ITO)、氧化鎘錫(CTO)等形成。
根據(jù)一些實施方案的圖像傳感器及其制造方法可提供電路和光電二極 管的垂直集成。根據(jù)一些實施方案，制造具有垂直構造的3-維(3D)圖像 傳感器的方法可在最小化暗電流的同時提供與4-Tr像素操作的情況一樣 的相關雙采樣(CDS )，所述暗電流可在將于芯片上部中形成的光電二極管 連接至形成有電路的襯底(Si-sub)的接觸蝕刻工藝以及高濃度N+摻雜工 藝期間產(chǎn)生。因此，可最小化噪音和暗電流。
此外，根據(jù)一些實施方案，電路和光電二極管的垂直集成可獲得接近 于100%的填充因子。此外，根據(jù)一些實施方案，盡管象素尺寸相同，但 是由于垂直集成，電路和光電二極管的垂直集成可提供高于相關傳感器的 靈敏度。雖然一些實施方案通常涉及互補金屬氧化物半導體(CMOS)圖 像傳感器，但是這樣的實施方案不限于CMOS傳感器，而是可以容易地應 用于任何利用光電二極管的圖像傳感器。
對本領域技術人員顯然和明顯的是在公開的實施方案中可做出各種 改變和變化。因此，只要這些顯然和明顯的改變和變化在所附權利要求和 其等同物的范圍之內(nèi)，則所〃^開的實施方案意閨覆蓋這些顯然和明顯的改 變和變寸匕。
權利要求
1. 一種圖像傳感器，包括第一襯底，在所述第一襯底上方形成有包括金屬互連的電路；和在所述第一襯底上方的光電二極管，所述光電二極管接觸所述金屬互連，其中所述第一襯底的所述電路包括在所述第一襯底上方的晶體管；在所述晶體管側面的電結區(qū)；和連接至所述金屬互連并接觸所述電結區(qū)的第一導電型區(qū)域。
2. 根據(jù)權利要求l所述的圖像傳感器，其中所述第一導電型區(qū)域接觸所 述電結區(qū)的側面。
3. 根據(jù)權利要求2所述的圖像傳感器，其中在所述第一導電型區(qū)域上方 設置有所述金屬互連的接觸插塞。
4. 根據(jù)權利要求l所述的圖像傳感器，其中所述電結區(qū)包括PN結。
5. 根據(jù)權利要求l所述的圖像傳感器，其中所述電結區(qū)包括PNP結。
6. 根據(jù)權利要求l所述的圖像傳感器，其中所述電結區(qū)具有摻雜有p-型 雜質(zhì)的上部，所述電結區(qū)包括PN結。
7. 根據(jù)權利要求1所述的圖像傳感器，其中所述晶體管包括轉(zhuǎn)移晶體管。
8. —種圖像傳感器，包括第一襯底，在所述第一襯底上方形成有包括金屬互連的電路；和 在所述第一襯底上方的光電二極管，所述光電二極管接觸所述金屬互連，其中所述電路包括在所述第 一襯底上方的晶體管；在所述晶體管側面的電結區(qū)；和連接至所述金屬互連并接觸所述電結區(qū)的第一導電型區(qū)域， 其中所述電結區(qū)具有摻雜有第二導電型雜質(zhì)的上部。
9. 根據(jù)權利要求8所述的圖<象傳感器，其中所述第一導電型區(qū)域接觸所述電結區(qū)的側面。
10. 根據(jù)權利要求9所述的圖像傳感器，其中在所述第一導電型區(qū)域上方 設置有所述金屬互連的接觸插塞。
11. 根據(jù)權利要求8所述的圖像傳感器，其中所述電結區(qū)具有摻雜有p-型 雜質(zhì)的上部，所述電結區(qū)包括PN結。
12. 根據(jù)權利要求8所述的圖像傳感器，其中所述晶體管包括轉(zhuǎn)移晶體管。
13. 根據(jù)權利要求8所述的圖像傳感器，其中所述電結區(qū)包括PNP結。
14. 一種制造圖像傳感器的方法，所述方法包括 在第一襯底上方形成包括金屬互連的電路；和 在所述金屬互連上方形成光電二極管； 其中所述第一襯底的所述電路的形成包括在所述第一襯底上方形成晶體管； 在所述晶體管的側面形成電結區(qū)；和形成連接至所述金屬互連并接觸所述電結區(qū)的第一導電型區(qū)域。
15. 根據(jù)權利要求14所述的方法，其中所述第一導電型區(qū)域的形成包括 形成所述第一導電型區(qū)域以接觸所述電結區(qū)的側面。
16. 根據(jù)權利要求15所述的方法，其中所述第一導電型區(qū)域的形成包括 在所述第一導電型區(qū)域上方形成所述金屬互連的接觸插塞。
17. 根據(jù)權利要求14所述的方法，其中所述電結區(qū)的形成包括形成PN結。
18. 根據(jù)權利要求14所述的方法，其中所述電結區(qū)的形成包括形成PNP 結。
19. 根據(jù)權利要求14所述的方法，其中所述電結區(qū)的形成包括用第二導 電型雜質(zhì)摻雜上部。
20. 根據(jù)權利要求19所述的方法，其中所述電結區(qū)包括PN結。
全文摘要
圖像傳感器及其制造方法，所述圖像傳感器包括第一襯底和光電二極管。在第一襯底上方形成包括金屬互連的電路。光電二極管形成在第一襯底上方并接觸金屬互連。第一襯底的電路包括在第一襯底上方的晶體管，在晶體管側面的電結區(qū)，和第一導電型區(qū)域。第一導電型區(qū)域連接至金屬互連并接觸電結區(qū)。
文檔編號H01L27/146GK101471366SQ20081018655
公開日2009年7月1日 申請日期2008年12月25日 優(yōu)先權日2007年12月28日
發(fā)明者沈喜成 申請人:東部高科股份有限公司