專利名稱：：制備半導(dǎo)體器件的方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及半導(dǎo)體器件的制造技術(shù)，更特別地涉及可用于制備具有金屬硅化物層的半導(dǎo)體器件的技術(shù)。
背景技術(shù)：
：隨著半導(dǎo)體器件高集成化的發(fā)展，場效應(yīng)晶體管按照比例縮小規(guī)貝'J(scalinglaw)被小型化，但是由于柵極(gate)、源極(source)和漏極(drain)阻抗增加，即使場效應(yīng)晶體管被小型化，仍存在不能實現(xiàn)高速運行的問題。因此，對于例如具有0.2pm或更小的柵極長度的場效應(yīng)晶體管，正在研究通過在構(gòu)成柵極的導(dǎo)電薄膜和構(gòu)成源極和漏極的半導(dǎo)體區(qū)域的表面上采用自對準(zhǔn)的方法形成具有低阻抗的硅化物層(例如，如硅化鎳層和硅化鈷層)來降低柵極、源極和漏極的阻抗的SALICIDE(自對準(zhǔn)石圭化物)沖支術(shù)。例如，在日本專利公開文件11-251591號(專利文件l)中公開了通過在對包括Ni、Co、Mo、Ta、W、Cr、Pt或Pd的金屬薄膜進(jìn)行第一退火以形成富含金屬的硅化物后除去未反應(yīng)的金屬薄膜，及通過再對該硅化物進(jìn)行第二退火而形成具有低阻抗的硅化物層的技術(shù)。在日本專利公開文件2007-184420號(專利文件2)中描述了通過在對硅基板進(jìn)行退火(其中鎳在不低于250。C和不高于500。C的溫度下形成第一燒結(jié)物)以形成亞穩(wěn)的硅化鎳后除去未反應(yīng)的Ni,及進(jìn)一步在高于第一燒結(jié)物的溫度下使Ni和Si反應(yīng)而退火為第二燒結(jié)物來形成硅化物的技術(shù)。在日本專利公開文件5-29343號(專利文件3)中描述了通過在600。C下N2氣氛中對Ti進(jìn)行短時間退火形成硅化鈦后除去氮化鈦層和鈦層，并進(jìn)一步一次或多次注入硅離子束，然后在大約80(TC下N2氣氛中退火而形成硅化物膜的技術(shù)。在曰本專利公開文件2007-142347號(專利文件4)中描述了在至少柵極和源/漏區(qū)域其中之一上形成鎳合金硅化物層的步驟中，在半導(dǎo)體基板上順序沉積鎳合金膜和鎳膜后進(jìn)行熱處理的技術(shù)。[專利文件1]日本專利公開文件11-251591號[專利文件2]日本專利公開文件2007-184420號[專利文件3]日本專利公開文件5-29343號[專利文件4]曰本專利公開文件2007-142347號單金屬硅化物(NiSi)相的硅化鎳層具有14-20fiQ.cm的低阻抗，且可以通過SALICIDE技術(shù)以相對低的溫度(例如，400-600。C)形成。因此，形成具有低阻抗的淺結(jié)變得可能，且因此硅化鎳層最近被釆用在需要進(jìn)行小型化的場效應(yīng)晶體管的源/漏極中。對于形成NiSi相的硅化鎳層，一般采用兩階段的熱處理。首先，為了在晶片上沉積鎳膜以形成NiSi相，進(jìn)行第一熱處理。對于第一熱處理的條件，例如，可以采用41(TC的溫度、30秒的時間和5。C/s的升溫速率。對于第一熱處理，例如，可以使用如圖30中所示的燈加熱裝置101。圖30(a)、30(b)和30(c)分別為燈加熱裝置的總體構(gòu)造的平面圖、腔內(nèi)基本部件的截面圖和襯托器部分的基本部件的平面圖。如圖30(a)中所示，晶片容納在與燈加熱裝置101接合(dock)的FOUP102中。從FOUP取出的晶片傳送到加載互鎖室(loadlock)103。為了抑制外部空氣(主要是氧氣)混雜地進(jìn)入處理腔105,加載互鎖室103的內(nèi)部暫時減壓到133.32Pa或更低，然后使其壓力恢復(fù)到大氣壓。這之后，晶片通過傳送腔104等傳送到處理腔105中的一個中。在第一個晶片被傳送到處理腔105之前，處理腔105進(jìn)行加熱且殘留在處理腔105中的氧氣被熱排除。已進(jìn)行過預(yù)定的熱處理的晶片被冷卻，返回到傳送腔104,然后通過加載互鎖室103返回FOUP102。如圖30(b)和圖30(c)中所示，晶片SW通過安裝在處理腔105中的卣素?zé)?06的紅外輻射從晶片表面SWs側(cè)進(jìn)行加熱。在使用高溫計107從晶片背面SWr側(cè)讀取晶片溫度的同時對處理腔105中409個卣素?zé)?06的輸出進(jìn)行控制。高溫計107從晶片中心排列到外周，并讀取晶片表面內(nèi)的溫度和將其反饋到與各高溫計107的位置對應(yīng)的區(qū)域中的囟素?zé)?06的功率上。但是，因為(l)卣素?zé)?06的數(shù)目較大而因此從由素?zé)?06中輻射的熱量存在差異，(2)由于鹵素?zé)?06和支持晶片SW的襯托器(邊緣環(huán))108等之間存在小的水平狀態(tài)的差異，晶片平面中的加熱是不均勻的，因此在晶片平面中引起了溫度變化。通過旋轉(zhuǎn)晶片SW以抑制以上現(xiàn)象來減小晶片平面中的溫度變化是可能的。但是，因為晶片SW的最外緣與襯托器108的整個表面形成接觸，因此晶片外緣的溫度的上升受到阻礙，且特別是，在達(dá)到可能實現(xiàn)控制的溫度帶(約280°C)以前，晶片平面中很可能產(chǎn)生溫度變化。在第一熱處理之后，未反應(yīng)的鎳膜被除去并進(jìn)一步進(jìn)行用于穩(wěn)定NiSi相的第二熱處理。對于第二熱處理的條件，例如，可以采用550。C的溫度、30秒的時間和3-10°C/s的升溫速率。表6顯示了第二熱處理的工藝方法的實例。在第二熱處理中，也可以使用上面所述的如圖30中所示的燈加熱裝置101。首先，向處理腔105施加少量的熱(燈功率5%)(步驟l)并保持待命狀態(tài)直到處理腔105中的氧濃度變成5ppm或更低(步驟2)。然后，晶片SW傳送到處理腔105中。這之后，輸入到卣素?zé)?06中的功率設(shè)置為以低速率升高晶片SW的溫度，且對晶片SW進(jìn)行加熱直到達(dá)到其中可以讀取晶片的溫度并可能對晶片溫度進(jìn)行控制的溫度帶(約280。C)(步驟3)。'如上所述，晶片SW通過卣素?zé)?06的紅外輻射加熱，因此晶片平面中的溫度變化4艮可能在低溫范圍中產(chǎn)生，如在室溫和約280。C之間的范圍。因此進(jìn)行以低速率升溫的步驟(步驟4)，目的是減小在該溫度帶中晶片平面中的溫度變化。隨后，晶片SW的溫度保持在恒定溫度(300。C)并且在晶片平面中的溫度變化得到控制(步驟5)后，晶片SW的溫度升高到熱處理溫度(550。C)(步驟6、步驟7)并進(jìn)行第二熱處理(步驟8)。在第二熱處理完成后，提供給卣素?zé)?06的功率恢復(fù)到待命狀態(tài)的功率且晶片SW的溫度下降(步驟9)。<table>tableseeoriginaldocumentpage10</column></row><table>但是，關(guān)于通過SALICIDE技術(shù)形成的硅化鎳層，仍有下面描述的各種技術(shù)問題。確切地說，已經(jīng)證明，通過上述的兩階段熱處理形成的NiSi相的硅化鎳層的表面上存在許多缺陷，并引起電特性的變化。這可能是因為在用于穩(wěn)定NiSi相的第二熱處理中向晶片應(yīng)用了過量的熱而導(dǎo)致Ni和Si的聚集。如上面表6中所述，在第二熱處理中，在晶片被加熱直到達(dá)到其中晶片溫度可以讀取和控制的溫度帶(約28(TC)后，晶片SW的溫度保持恒定溫度(300。C)的時間為20-30秒(步驟4、步驟5),且進(jìn)一步，溫度升高到熱處理溫度需要的時間為大約15秒(步驟6、步驟7),因此除了熱處理以外，對應(yīng)于約40秒時間的過量的熱被應(yīng)用到晶片SW上(步驟8)。此外，在絕緣膜形成在硅化鎳層上之前，對硅化鎳層的表面進(jìn)行等離子體清洗處理，而由于等離子體清洗處理導(dǎo)致的NiSi組成的變化也是缺陷發(fā)生的原因之一。由于等離子體清洗技術(shù)在日本專利申請2007-259355號(2007年10月3日提交)中公開，作為一般規(guī)則的相同部分在此不再重復(fù)。鑒于這些情況，本發(fā)明的發(fā)明人研究了添加鉑的硅化鎳層(下面簡稱為加粕硅化鎳層)以減少上述硅化鎳層表面上的缺陷。但是，已經(jīng)證明，當(dāng)形成加鉑硅化鎳層時，兩階段熱處理中的第一熱處理的溫度處于其中晶片溫度可以讀取和進(jìn)行控制的溫度帶(約280°C),因而難以穩(wěn)定地進(jìn)行第一熱處理以形成單金屬石圭化物(PtNiSi)相的加鉑石圭化鎳層。此外，在第一熱處理中，因為晶片SW通過囟素?zé)?06的紅外輻射加熱，將溫度升高到熱處理溫度(約28(TC)需要一段時間，因此過量的熱施加到晶片上。結(jié)果，第一熱處理后的加鉑硅化鎳層不僅包括PtNiSi相，也包括多種PtNiSi相以外的相，這導(dǎo)致加鉑^圭化4臬層的阻抗值的變化。另外，因為采用了下限溫度(在此溫度之上可以對晶片溫度進(jìn)行控制)，因此不可能提高升溫速率。此外，已經(jīng)證明，通過兩階段熱處理形成的加鉑硅化鎳層表面上的缺陷減少量很小，且不能夠獲得加鉑的顯著效果。
發(fā)明內(nèi)容本發(fā)明的目的是提供一種能夠通過降低金屬硅化物層的電特性變化提高半導(dǎo)體元件的可靠性和成品收率的技術(shù)。本發(fā)明的另一目的是提供一種能夠在制備具有金屬硅化物層的半導(dǎo)體元件的方法中提高生產(chǎn)量的技術(shù)。本發(fā)明上述的和進(jìn)一步的目的和新特征將從說明書中的以下詳細(xì)說明和附圖得到更完整的理解。的柵極和源/漏區(qū)域的表面上形成具有低阻抗的硅化物層的半導(dǎo)體器件制備方法。首先，該方法在單晶硅制成的半導(dǎo)體基板上形成場效應(yīng)晶體管的柵極絕緣膜、柵極和源/漏區(qū)域后，在半導(dǎo)體基板上形成鎳和鉑的合金膜。然后該方法通過使用加熱器加熱裝置在210-310。C的熱處理溫度下進(jìn)行第一熱處理，使得合金膜與構(gòu)成柵極或源/漏區(qū)域的硅相互反應(yīng)以形成(PtNi)2Si相的加鉑硅化4臬層，然后在除去未反應(yīng)的合金膜后，通過在高于第一熱處理的溫度的熱處理溫度下進(jìn)行第二熱處理，形成PtNiSi相的加4自硅化鎳層。第一熱處理的升溫速率設(shè)置為10°C/s或更高(例如30-250°C/s),且第二熱處理的升溫速率設(shè)置為10。C/s或更高(例如10_250°C/s)。的柵極和源/漏區(qū)域的表面上形成具有低阻抗的硅化物層的半導(dǎo)體器件制備方法。首先，該方法在單晶硅制成的半導(dǎo)體基板上形成場效應(yīng)晶體管的柵極絕緣膜、柵極和源/漏區(qū)域后，在半導(dǎo)體基板上形成鎳和柏的合金膜。然后該方法通過使用加熱器加熱裝置在380-400。C的熱處理溫度下進(jìn)行第一熱處理，使得合金膜與構(gòu)成柵極或源/漏區(qū)域的硅相互反應(yīng)以形成PtNiSi相的加鉑硅化鎳層，然后在除去未反應(yīng)的合金膜后，通過在高于第一熱處理的溫度的熱處理溫度下進(jìn)行第二熱處理，形成更接近于化學(xué)計量組成的PtNiSi相的加鉑硅化鎳層。第一熱處理的升溫速率i殳置為10°C/s或更高(例如30-25(TC/s),且第二熱處理的升溫速率設(shè)置為10。C/s或更高(例如10-250°C/s)。本發(fā)明的一種實施方式是用于通過自對準(zhǔn)方法在場效應(yīng)晶體管的柵極和源/漏區(qū)域的表面上形成具有低阻抗的硅化物層的半導(dǎo)體器件制備方法。首先，該方法在單晶硅制成的半導(dǎo)體基板上形成場效應(yīng)晶體管的柵極絕緣膜、柵極和源/漏區(qū)域后，在半導(dǎo)體基板上形成鎳膜。然后該方法通過進(jìn)行第一熱處理使得鎳膜與構(gòu)成柵極或源/漏區(qū)域的硅相互反應(yīng)以形成NiSi相的硅化鎳層，然后在除去未反應(yīng)的鎳膜后，通過在高于第一熱處理的溫度的熱處理溫度下進(jìn)行第二熱處理，形成更接近于化學(xué)計量組成的NiSi相的硅化鎳層。第二熱處理的升溫速率設(shè)置為10。C/s或更高(例如10隱25(TC/s)。本發(fā)明可以通過降低金屬硅化物層的電特性變化提高半導(dǎo)體元件的可靠性和成品收率。另外，本發(fā)明可以在制備具有金屬硅化物層的半導(dǎo)體元件的方法中提高生產(chǎn)量。附圖簡要說明圖1是按照本發(fā)明的第一實施方式制造CMOS器件的過程中基本部件的截面圖。圖2是圖1所示階段之后制造CMOS器件的過程中基本部件的截面圖。圖3是圖2所示階段之后制造CMOS器件的過程中基本部件的截面圖。圖4是圖3所示階段之后制造CMOS器件的過程中基本部件的截面圖。圖5是圖4所示階段之后制造CMOS器件的過程中基本部件的截面圖。圖6是圖5所示階段之后制造CMOS器件的過程中基本部件的截面圖。圖7是圖6所示階段之后制造CMOS器件的過程中基本部件的截面圖。圖8是圖7所示階段之后制造CMOS器件的過程中基本部件的截面圖。圖9是圖8所示階段之后制造CMOS器件的過程中基本部件的截面圖。圖10是圖9所示階段之后制造CMOS器件的過程中基本部件的截面圖。圖11是按照本發(fā)明的第一實施方式采用SALICIDE^支術(shù)形成硅化物層的方法的制造方法流程圖。圖12是圖IO所示階段之后制造CMOS器件的過程中基本部件的截面圖。圖13是用于按照本發(fā)明的第一實施方式形成硅化物材料膜的裝置的平面示意圖。圖14是按照本發(fā)明的第一實施方式形成硅化物材料膜的過程示意圖。圖15是在用于按照本發(fā)明的第一實施方式形成硅化物材料膜的裝置中包括的干清洗處理腔的截面示意圖。圖16(a)至圖16(c)是說明在按照本發(fā)明的第一實施方式形成硅化物材料膜的裝置中所包括的干清洗處理腔中半導(dǎo)體晶片的處理過程的截面示意圖。圖17是圖12所示階段之后制造CMOS器件的過程中基本部件的截面圖。圖18是用于說明按照本發(fā)明的第一實施方式的加熱器加熱裝置和燈加熱裝置的升溫特性的曲線圖。圖19是用于說明按照本發(fā)明的第一實施方式的加鉑硅化鎳層的薄層電阻與第一熱處理溫度之間的關(guān)系的曲線圖。圖20(a)和20(b)分別是按照本發(fā)明的第一實施方式的加熱器加熱裝置的總體構(gòu)造的平面圖和腔內(nèi)基本部件的截面圖。圖21(a)和21(b)分別是按照本發(fā)明的第一實施方式的包括在加熱器加熱裝置中的襯托器基本部件的平面圖和其基本部件的截面圖。圖22是用于說明按照本發(fā)明的第一實施方式的均溫退火過程(soakannealprocess)和尖峰退火過程(spikeannealprocess)的溫度特性的曲線圖。圖23是圖17所示階段之后制造CMOS器件的過程中基本部件的截面圖。圖24是圖23所示階段之后制造CMOS器件的過程中基本部件的截面圖。圖25是圖24所示階段之后制造CMOS器件的過程中基本部件的截面圖。圖26(a)是用于說明當(dāng)根據(jù)本發(fā)明的第三實施方式的RTA方法通過均溫退火過程或尖峰退火過程進(jìn)行第二熱處理時硅化鎳層的霧度(Haze)測量結(jié)果的曲線圖，且圖26(b)和26(c)分別是當(dāng)根據(jù)本發(fā)明的第三實施方式的RTA方法采用均溫退火過程或尖峰退火過程進(jìn)行第二熱處理時硅化鎳層表面的SEM照片。圖27是用于說明當(dāng)根據(jù)本發(fā)明的第三實施方式的RTA方法通過均溫退火過程或尖峰退火過程進(jìn)行第二熱處理時硅化鎳層的XPS測量結(jié)果的曲線圖。圖28是用于說明當(dāng)根據(jù)本發(fā)明的第三實施方式通過均溫退火過程進(jìn)行第一熱處理和通過均溫退火過程或尖峰退火過程進(jìn)行第二熱處理時硅化鎳層的漏電流特性的曲線圖。圖29是用于說明根據(jù)本發(fā)明的第三實施方式通過均溫退火過程或尖峰退火過程形成的硅化鎳層的薄層電阻與熱處理溫度之間的關(guān)系的實例的曲線圖。圖30(a)、30(b)和30(c)分別是本發(fā)明人研究過的燈加熱裝置的總體構(gòu)造的平面圖、腔內(nèi)基本部件的截面圖和村托器部分的基本部件的平面圖。具體實施例方式在具體實施方式部分，為了敘述方便的必要，說明書將一個實施方式分成多個段或多個具體實施方式，但除非特別地明確說明，所述段或具體實施方式并不是彼此無關(guān)的，而是一個段或具體實施方式與作為變型、細(xì)節(jié)、補充等的另一個段或具體實施方式或所有其它段或具體實施方式存在相關(guān)性。當(dāng)在這些實施方式中提及元件的數(shù)等等(包括項數(shù)、數(shù)值、量、范圍等)時，除非特別地明確說明或該數(shù)原則上顯然地限制為特定的數(shù)，所述的數(shù)并不限制為該特定的數(shù)，而是可以大于或小于該特定的數(shù)。此外，無需說明，在這些實施方式中，除非特別地明確說明或原則上顯然是不可缺少的，部件(或基本步驟)并不必然是不可缺少的。類似地，可以假定，在本發(fā)明中除非特別地明確說明或原則上可以明顯地認(rèn)為是另外的情況，部件等的形狀、位置關(guān)系。這也適用于上述的數(shù)值和范圍。在這些實施方式中，MISFET(金屬絕緣半導(dǎo)體場效應(yīng)晶體管)類型的場效應(yīng)晶體管簡稱為MIS,p-溝道型MISFET簡稱為pMIS,n-溝道型MISFET簡稱為nMIS。即使為了方Y(jié)更而描述為MOS，但其中并不排除非氧化薄膜。在這些實施方式中，當(dāng)提到晶片時，它主要是指Si(硅)單晶晶片，但不限于此，它廣泛地包括SOI(絕緣體上硅)晶片、用于在其上形成集成電路的絕緣膜基體等。形狀不僅限于圓形或近似圓形的形狀，而是還包括正方形或矩形的形狀。不需要說明，當(dāng)提到硅薄膜、硅部件、硅構(gòu)件等時，除非明顯為別的情況或明確說明為別的情況，它們不僅包括純硅，而且包括包含雜質(zhì)的硅、包含作為主要成分和添加劑的硅(包括畸變硅)的合金(如SiGe和SiGeC)。不需要說明，當(dāng)提到多晶硅等時，除非明顯為別的情況或明確說明為別的情況，它們不僅包括典型的多晶硅，也包括非晶硅等。在用于描述實施方式的所有附圖中，通常具有相同功能的部件被賦予相同的符號并省略對其的重復(fù)描述。下面將基于附圖對本發(fā)明的實施方式進(jìn)4于詳細(xì)i兌明。由于干清洗技術(shù)已經(jīng)由Futase等人在日本專利申請2006-107780號(2006年4月10日提交)和日本專利申請2007-81147號(2007年3月27日提交)中公開，通常相同的部件不再重復(fù)說明。(第一實施方式)按照本發(fā)明第一實施方式的制備CMOS(互補金屬氧化物半導(dǎo)體)器件的方法將使用圖1至圖25進(jìn)行說明。圖1至圖10、圖12、圖17和圖23至圖25為CMOS器件的基本部件的截面圖，圖11為通過SALICIDE技術(shù)形成硅化物層的方法的制造方法流程圖，圖13為形成硅化物材料薄膜的裝置的平面示意圖，圖14為形成硅化物材料薄膜的過程示意圖，圖15為包括在用于形成硅化物材料薄膜的裝置中的干清洗處理腔的截面示意圖，圖16為說明在用于形成硅化物材料膜的裝置中包括的干清洗處理腔中半導(dǎo)體晶片的處理過程的腔的截面示意圖，圖18為用于說明加熱器加熱裝置和燈加熱裝置的升溫特性的曲線圖，圖19為用于說明加鉑硅化鎳層的薄層電阻與第一熱處理的溫度之間的關(guān)系的曲線圖，圖20為加熱器加熱裝置的總體構(gòu)造的平面圖和腔內(nèi)基本部件的截面圖，圖21為包括在加熱器加熱裝置中的襯托器基本部件的平面圖和其基本部件的截面圖，圖22是用于說明均溫退火過程和尖峰退火過程的溫度特性的曲線圖。首先，如圖1中所示，制備由例如p-型單晶硅制成的半導(dǎo)體基板(被稱為半導(dǎo)體晶片的基本上平坦圓形形式的半導(dǎo)體薄板)l。接著，在熱氧化該半導(dǎo)體基板1以在其表面上形成具有約10nm厚度的氧化硅膜2后，通過CVD(化學(xué)氣相沉積)法在其上表面上沉積具有例如100nm厚度的氮化硅膜3。隨后，通過使用抗蝕圖案作為掩模順序地依次干蝕刻氮化硅膜3、氧化硅膜2和半導(dǎo)體基板1，在基板1中元件隔離區(qū)域形成具有約300nm深度的凹槽4a。接著，如圖2中所示，在使用熱磷酸通過濕蝕刻去除氮化硅膜3后，通過CVD法在包括凹槽4a內(nèi)部的半導(dǎo)體基一反1主表面上沉積絕緣膜4b。隨后，通過使用CMP(化學(xué)機械拋光)法拋光絕緣膜4b,在凹槽4a內(nèi)保留絕緣膜4b而形成元件隔離區(qū)域4。隨后，使半導(dǎo)體基板1經(jīng)受約1000。C的熱處理以烘烤嵌入凹槽4a中的絕緣膜4b。接著，如圖3中所示，pMIS形成區(qū)域用抗蝕圖案5覆蓋且p-型雜質(zhì)(例如，硼(B)離子)被離子注入以在半導(dǎo)體基板1的nMIS形成區(qū)域中形成p-型阱6。類似地，如圖4中所示，nMIS形成區(qū)域用抗蝕圖案7覆蓋且n-型雜質(zhì)(例如，磷(P)或砷(As)離子)被離子注入以在半導(dǎo)體基板1的pMIS形成區(qū)域中形成n-型阱8。接著，如圖5中所示，在使用例如氟化氫(HF)水溶液通過濕蝕刻清洗半導(dǎo)體基板1的表面后，半導(dǎo)體基板1進(jìn)行熱氧化以在半導(dǎo)體基板1的表面(p-型阱6和n-型阱8的各個表面)上形成具有例如大約5nm厚度的柵極絕緣膜9。隨后，在具有例如大約200nm厚度的非晶硅膜通過CVD法沉積在柵極絕緣膜9上之后，n-型雜質(zhì)(例如，磷)離子注入到nMIS形成區(qū)域的非晶硅膜中，且p-型雜質(zhì)(例如，硼)離子注入到pMIS形成區(qū)域的非晶硅膜中。接著，對半導(dǎo)體基板1以例如900。C的溫度進(jìn)行約IO秒的熱處理以活化引入非晶硅膜中的n-型雜質(zhì)和p-型雜質(zhì)，并進(jìn)一步將nMIS形成區(qū)域中的非晶硅膜改變成n-型多晶硅膜1Ons和將pMIS形成區(qū)域的非晶硅膜改變成p-型多晶硅膜10ps。接著，如圖6中所示，n-型多晶硅膜10ns使用抗蝕圖案作為掩模通過干蝕刻進(jìn)行處理以在nMIS形成區(qū)域中形成由n-型多晶硅膜10ns制成的具有大約50nm長度的柵極10n。同時，p-型多晶硅膜10ps使用抗蝕圖案作為掩模通過干蝕刻進(jìn)行處理以在pMIS形成區(qū)域中形成由p—型多晶硅膜10ps制成的具有大約50nm長度的柵極10p。接著，如圖7中所示，在用抗蝕圖案覆蓋pMIS形成區(qū)域后，n-型雜質(zhì)(例如，磷或砷)利用nMIS的柵極10n作為掩模離子注入到半導(dǎo)體基板1的nMIS形成區(qū)域中以形成具有相對低集中度的nMIS的源/漏擴展區(qū)11。類似地，在用抗蝕圖案覆蓋nMIS形成區(qū)域后，p-型雜質(zhì)(例如，BF2(氟化硼))利用pMIS的柵極10p作為掩模離子注入到半導(dǎo)體基板i的pMIS形成區(qū)域中以形成具有相對低集中度的pMIS的源/漏擴展區(qū)12。源/漏擴展區(qū)11、12為例如大約30nm深。接著，如圖8中所示，在具有例如大約10nm厚度的氧化硅膜13沉積在半導(dǎo)體基板1主表面上之后，氮化硅膜14進(jìn)一步通過CVD法沉積在氧化硅膜13上。接著，如圖9中所示，氮化硅膜14通過RIE(活性離子蝕刻)法進(jìn)行各向異性蝕刻以在nMIS的柵極10n和pMIS的柵極10p的各側(cè)壁上形成側(cè)壁15。8接著，如圖IO中所示，在用抗蝕圖案覆蓋pMIS形成區(qū)域后，n-型雜質(zhì)(例如，砷)利用nMIS的柵極10n和側(cè)壁15作為掩才莫離子注入到p-型阱6中以形成具有相對高集中度的nMIS的源/漏擴散區(qū)16。類似地，在用抗蝕圖案覆蓋nMIS形成區(qū)域后，p-型雜質(zhì)(例如，氟化硼)利用pMIS的柵極10p和側(cè)壁15作為掩模離子注入到n-型阱8中以形成具有相對高集中度的pMIS的源/漏擴散區(qū)17。源/漏擴散區(qū)16、17為例如大約50nm深。在雜質(zhì)注入后，半導(dǎo)體基板1在大約1050。C的溫度下經(jīng)受退火處理以活化雜質(zhì)和修補半導(dǎo)體基板l中由于注入產(chǎn)生的損傷。接著，通過SALICIDE技術(shù)在nMIS的柵極10n和源/漏擴散區(qū)16的表面上及在pMIS的柵極10p和源/漏擴散區(qū)17的表面上形成具有低阻抗的加柏硅化鎳層。形成加鉑硅化鎳層的方法將在下面進(jìn)行描述。形成加鉑硅化鎳層的方法的制造過程流程圖如圖11中所示。首先，如圖12中所示，鎳-柏合金膜(鎳和鉑的合金薄膜)18通過濺射方法沉積在半導(dǎo)體基板1的主表面上(圖11中的步驟Sl)，且進(jìn)一步氮化鈦膜19順序地沉積于其上(圖11中的步驟S2)。鎳-鉑合金膜18為例如大約10nm厚且氮化鈦膜19為例如大約15nm厚。包含在鎳-鉑合金膜18中的鉑的量為例如大約5%。氮化鈦膜19形成在鎳-鉑合金膜18上以防止鎳-鉑合金膜18的氧化，且可以用鈦膜取代氮化鈦膜19。對于鎳-鉑合金膜18和氮化鈦膜19的形成，使用了如圖13中所示的用于形成硅化物材料膜的裝置20。形成鎳-鉑合金膜18和氮化鈦膜19的優(yōu)選方法的例子將在下面進(jìn)行描述。如圖13中所示，該膜形成裝置20為多室型的，其中設(shè)置了兩個傳送腔，即第一傳送腔21a和第二傳送腔21b,且在第一傳送腔21a周圍通過閘閥22(其為開/關(guān)裝置)設(shè)置有加載器23、卸載器24和三個腔室25、26、27，并且在第二傳送腔21b周圍通過閘閥22(其為開/關(guān)裝置)設(shè)置有兩個腔室28、29。此外，在第一傳送腔21a和第二傳送腔21b之間，提供了兩個傳送腔30、31。第一傳送腔21a通過排氣機構(gòu)等保持預(yù)定程度的真空，且在其中心提供具有關(guān)節(jié)臂結(jié)構(gòu)的傳送機器人32a以傳送半導(dǎo)體晶片(有時簡稱為晶片)SW。類似地，第二傳送腔2lb通過排氣機構(gòu)等保持預(yù)定程度的真空，且在其中心提供具有關(guān)節(jié)臂結(jié)構(gòu)的傳送機器人32b以傳送半導(dǎo)體晶片SW。在第一傳送腔21a中提供的腔室25、26為進(jìn)行相對高溫的熱處理的熱處理腔，而腔室27為干清洗處理腔。在第二傳送腔21b中提供的腔室28為用于通過濺射方法形成鎳-鉑合金膜18的鎳-柏合金膜形成腔，腔室29為用于通過濺射方法形成氮化鈦膜19的氮化鈦膜形成腔。在第一傳送腔21a和第二傳送腔21b之間提供的腔室30、31為用于在第一傳送腔21a和第二傳送腔21b之間輸送半導(dǎo)體晶片SW的輸送腔，且同時也是用于冷卻半導(dǎo)體晶片SW的冷卻腔。在膜形成裝置20中，僅在第一傳送腔21a中提供的腔室的數(shù)目為3,且僅在第二傳送腔21b中提供的腔室的數(shù)目為2,但這不是限制性的，增加同一目的的腔室或其它目的的腔室是可能的。在加載多個半導(dǎo)體晶片SW的FOUP(前端開口統(tǒng)一容器)置于加載器23上(圖14中的處理P1)之后，利用傳送機器人32a從FOUP取出一塊半導(dǎo)體晶片SW并在真空下傳送到第一傳送腔21a中。FOUP是用于批量轉(zhuǎn)運半導(dǎo)體晶片SW的氣密儲存容器并通常以25、12、6片等的批量為單位儲存半導(dǎo)體晶片SW。FOUP容器的外壁除了細(xì)微的通風(fēng)過濾部件外具有氣密的結(jié)構(gòu)，且灰塵被幾乎完全排除。因而，即使在1000級的大氣中進(jìn)行轉(zhuǎn)運，在其內(nèi)部也可以保持1級的清潔度。與膜形成裝置20的接合在通過將FOUP的門拉向膜形成裝置20的內(nèi)部而保持清潔的狀態(tài)下進(jìn)行。接著，半導(dǎo)體晶片SW在真空下借助于傳送機器人32a從第一傳送腔21a傳送到干清洗處理腔27(圖14中的處理P2)。圖15顯示了腔27的截面示意圖。腔27主要包括晶片臺27a、晶片頂升銷27b、噴頭27c和遠(yuǎn)距的等離子體發(fā)生裝置27d。晶片臺27a和晶片頂升銷27b具有獨立的抬升機構(gòu)且可以任意地控制噴頭27c與半導(dǎo)體晶片SW之間的距離和半導(dǎo)體晶片SW與晶片臺27a之間的距離。安裝在晶片臺27a之上的噴頭27c總是保持恒定的溫度且該溫度為例如180°C。當(dāng)半導(dǎo)體晶片SW傳送到腔27中時，晶片臺27a下降，晶片頂升銷27b上升，因而如圖16(a)中所示半導(dǎo)體晶片SW位于晶片頂升銷27b上。噴頭27c與半導(dǎo)體晶片SW之間的距離設(shè)定為例如16.5±12.7mm且半導(dǎo)體晶片SW與晶片臺27a之間的距離設(shè)定為例如25.4±17.8mm。隨后，當(dāng)半導(dǎo)體晶片SW主表面進(jìn)行干清洗處理時，晶片臺27a上升，晶片頂升銷27b下降，因而如圖16(b)中所示半導(dǎo)體晶片SW位于晶片臺27a上。噴頭27c與半導(dǎo)體晶片SW之間的距離設(shè)定為例^口17.8±5.1mm。在干清洗處理的時候，還原氣體(例如，添加有NF3氣體和NH3氣體的Ar氣體)在遠(yuǎn)距等離子體發(fā)生裝置27d中進(jìn)行激發(fā)以產(chǎn)生等離子體，且該等離子體被引入腔27中。通過經(jīng)噴頭27c向半導(dǎo)體晶片SW的主表面上供應(yīng)引入腔27中的等離子體，天然氧化物膜通過在等離子體與在硅(構(gòu)成其上形成有構(gòu)成nMIS的柵極10n的n-型多晶硅膜10ns和源/漏擴散區(qū)16的半導(dǎo)體基板1的單晶硅，和構(gòu)成其上形成有構(gòu)成pMIS的柵極10p的p-型多晶硅膜10ps和源/漏擴散區(qū)17的半導(dǎo)體基板1的單晶硅)表面上形成的天然氧化物膜之間發(fā)生的還原反應(yīng)(如在化學(xué)式(l)中所示的一種還原反應(yīng))除去。干清洗處理時的處理條件是例如，噴頭的溫度為180°C,NF3氣體流速為14sccm,NH3氣體流速為70sccm，壓力為400Pa和等離子體為30W。Si02+NF3+NH3—(NH4)2SiF6+02化學(xué)式(l)此時，在還原反應(yīng)中產(chǎn)生的產(chǎn)物((NH4)2SiF6)保留在半導(dǎo)體晶片SW的主表面上。此外，半導(dǎo)體晶片SW僅置于晶片臺27a上，而因此產(chǎn)物也保留在半導(dǎo)體晶片SW的側(cè)表面和后表面部分上。保留在半導(dǎo)體晶片SW的側(cè)表面和后表面部分上的產(chǎn)物在半導(dǎo)體晶片SW傳送到另一腔室等時被剝離，因而引起污染和出現(xiàn)灰塵。因此，在干清洗處理后，半導(dǎo)體晶片SW在腔27中進(jìn)行熱處理，從而保留在半導(dǎo)體晶片SW的側(cè)表面和后表面部分上的產(chǎn)物被除去，且同時保留在半導(dǎo)體晶片SW的主表面上的產(chǎn)物被除去。隨后，在半導(dǎo)體晶片SW進(jìn)行熱處理時，如圖16(C)中所示，晶片臺27a下降，晶片頂升銷27b上升，因而半導(dǎo)體晶片SW靠近溫度設(shè)置為180。C的噴頭27c。噴頭27c與半導(dǎo)體晶片SW之間的距離設(shè)定為例如3.8土2.6mm,且半導(dǎo)體晶片SW與晶片臺27a之間的距離設(shè)定為例嗦o5.9mm或更大。在熱處理的時候，半導(dǎo)體晶片SW采用噴頭27c的加熱溫度(180。C)進(jìn)行加熱。半導(dǎo)體晶片SW的溫度變?yōu)?00-150。C且在進(jìn)行干清洗處理時半導(dǎo)體晶片SW主表面上形成的產(chǎn)物((NH4)2SiF6)升華和通過反應(yīng)(如化學(xué)式(2)所示的一種反應(yīng))除去。此外，通過這一熱處理，半導(dǎo)體晶片SW的側(cè)表面和后表面也被加熱，且保留在側(cè)表面和后表面部分上的產(chǎn)物也^皮除去。(NH4)2SiF6—SiF4+2NH3+2HF化學(xué)式(2)但是，如果在干清洗處理期間在半導(dǎo)體晶片SW上形成的產(chǎn)物的組成偏離(NH4)2SiF6，即使是輕微地，則如化學(xué)式(2)所示的反應(yīng)難于通過100-150。C的熱處理發(fā)生，因而不再能夠完全地去除該產(chǎn)物，因此痕量的產(chǎn)物將殘留在半導(dǎo)體晶片SW的主表面上。如上所述，如果痕量的產(chǎn)物殘留在半導(dǎo)體晶片SW的主表面上，則隨后在半導(dǎo)體晶片SW的主表面上形成的硅化鎳層的電阻會發(fā)生變化。因此，在下一處理中，半導(dǎo)體晶片SW以高于15(TC的溫度進(jìn)行熱處理以除去殘留在半導(dǎo)體晶片SW表面上的痕量產(chǎn)物。接著，半導(dǎo)體晶片SW在真空下借助于傳送機器人32a經(jīng)第一傳送腔21a從干清洗處理腔27傳送到熱處理腔25(或腔26)中并置于腔25(或腔26)中的平臺上(圖14中的處理P3)。在半導(dǎo)體晶片SW置于腔25(或腔26)中的平臺上后，半導(dǎo)體晶片SW以預(yù)定的溫度進(jìn)行加熱以升華和除去未在100-150。C的溫度下升華而殘留在半導(dǎo)體晶片SW的主表面上的產(chǎn)物。當(dāng)半導(dǎo)體晶片SW主表面的溫度在150-400。C的范圍內(nèi)時，該溫度被認(rèn)為是合適的(但是，很明顯，該溫度在其它條件下并不限于這一范圍)。適于大量生產(chǎn)的范圍被認(rèn)為是165-350。C的范圍，且進(jìn)一步地，以200。C為中值的180-220。C的范圍被認(rèn)為是最合適的。接著，半導(dǎo)體晶片SW在真空下借助于傳送機器人32a經(jīng)第一傳送腔21a從熱處理腔25(或腔26)傳送到冷卻/輸送腔30(或腔31)中并置于腔30(或腔31)中的平臺上(圖14中的處理P4)。將半導(dǎo)體晶片SW置于腔30(或腔31)中的平臺上使得半導(dǎo)體晶片SW冷卻下來。接著，半導(dǎo)體晶片SW在真空下借助于傳送機器人32b經(jīng)第二傳送腔21b從冷卻/輸送腔30(或腔31)傳送到鎳-鉑合金膜形成腔28中(圖14中的處理P5)。在通過排氣機構(gòu)在腔28中建立預(yù)定程度的真空(例如，大約1.33xl(^Pa)后，將半導(dǎo)體晶片SW加熱到預(yù)定的溫度，且通過以預(yù)定的流速將Ar氣引入腔28中和利用賊射方法將鎳-鉑合金膜18沉積在半導(dǎo)體晶片SW的主表面上。沉積鎳-鉑合金膜18的處理對應(yīng)于步驟Sl(圖11中的步驟Sl)。鎳-鉑合金膜18為例如8-14nm厚，且在膜形成時的濺射條件是例如，膜形成溫度為4(TC和Ar氣流速為13sccm。接著，半導(dǎo)體晶片SW在真空下借助于傳送機器人32b經(jīng)第二傳送腔21b從鎳-鉑合金膜形成腔28傳送到氮化鈦膜形成腔29中(圖14中的處理P6)。在通過排氣機構(gòu)在腔29中建立預(yù)定程度的真空后，將半導(dǎo)體晶片SW加熱到預(yù)定的溫度，且通過以預(yù)定的流速將Ar氣和N2氣引入腔29中和利用濺射方法將氮化鈦膜19沉積在半導(dǎo)體晶片SW的主表面上。沉積氮化鈦膜19的處理對應(yīng)于上述的步驟S2(圖11中的步驟S2)。氮化鈦膜19為例如15nm厚，且在膜形成時的賊射條件是例如，膜形成溫度為40。C，Ar氣流速為28sccm,氮氣流速為80sccm。接著，半導(dǎo)體晶片SW在真空下借助于傳送機器人32b經(jīng)第二傳送腔21b從氮化鈦膜形成腔29傳送到冷卻/輸送腔30(或腔31)中(圖14中的處理P7)。接著，半導(dǎo)體晶片SW在真空下借助于傳送機器人32a從冷卻/輸送腔30(或腔31)傳送到卸載器24上，然后放置在安置于卸載器24中的FOUP上(圖14中的處理P8)。在第一實施方式的干清洗處理中，等離子體通過在遠(yuǎn)距等離子體發(fā)生裝置27d中激發(fā)還原氣體產(chǎn)生，例如，添加有NF3氣體和NH3氣體的Ar氣(作為用于等離子體激發(fā)的氣體，經(jīng)常使用Ar氣，但也可以使用其它惰性氣體或其混合氣體)，且該等離子體被51入腔27中，因而天然氧化物膜通過還原反應(yīng)除去，但是，通過向腔27中引入如HF氣體與NF3氣體的混合氣或NF3氣體與NH3氣體的混合氣的還原氣體而不使用等離子體，利用還原反應(yīng)除去天然氧化物膜也是可能的。另外，該裝置不限于遠(yuǎn)距等離子體裝置，使用標(biāo)準(zhǔn)等離子體裝置也不會產(chǎn)生任何問題，只要其它特性不產(chǎn)生問題。遠(yuǎn)距等離子體(remoteplasma)具有不損傷基板的優(yōu)勢。在使用等離子體的處理中，不限于上述的氣體組合，也可以使用其它的氣體組合，只要氮、氫和氟的自由基(radical)和活性種子(reactiveseed)(包括其化合物自由基)被產(chǎn)生且不特別有害于這一處理。也就是說，可以適當(dāng)?shù)厥褂玫?、氫和?包括它們的混合氣體)的自由基產(chǎn)生氣體的混合氣、等離子體激發(fā)氣體和其它附加氣體的氣活性氣體(如還原氣體)不限于上述的氣體，而是可以使用任何氣體，只要它產(chǎn)生與硅表面上的氧化物膜反應(yīng)的活性種子并在比較低的溫度下蒸發(fā)。在此之后，半導(dǎo)體基板1進(jìn)行熱處理以在nMIS的柵極10n和源/漏擴散區(qū)16的表面上及在pMIS的柵極10p和源/漏擴散區(qū)17的表面上形成PtNiSi相的加鈿硅化鎳層33，如圖17中所示。用于形成加柏硅化鎳層33的熱處理方法將在下面通過三個分開的處理過程(硅化物反應(yīng)過程、未反應(yīng)膜除去過程和硅化物穩(wěn)定過程)進(jìn)行描述。在第一實施方式中形成加鉑硅化鎳層33的條件總結(jié)于表1中。說明書第19/39頁金屬膜NiPt(8-14■)阻擋膜(barrierfilm)錫(15nm)第一RTA210-310°C30-250°C/s第二RTA均溫380-495°C10-250°C/s尖峰380-525°C10-250°C/s(硅化物反應(yīng)過程)首先，其上順序沉積鎳-鉑合金膜18和氮化鈦膜19的半導(dǎo)體基板l采用RTA(快速熱退火)方法進(jìn)行第一熱處理(第一退火過程)(圖11中的步驟S3)。由此，使得構(gòu)成鎳-鉑合金膜18和nMIS的柵極10n的n-型多晶硅膜10ns及構(gòu)成半導(dǎo)體基板l(其上形成鎳-鉑合金膜18和nMIS的源/漏擴散區(qū)16)的單晶硅選4奪性地相互反應(yīng)，以形成(PtNi)2Si(雙金屬硅化物)相的加鉑硅化鎳層33。類似地，使得構(gòu)成鎳-鉑合金膜18和pMIS的柵極10p的p-型多晶硅膜10ps及構(gòu)成半導(dǎo)體基板l(其上形成鎳-鉑合金膜18和pMIS的源/漏擴散區(qū)17)的單晶硅選4奪性地相互反應(yīng)，以形成(PtNi)2Si相的加鉑硅化4臬層33。在步驟S3中第一熱處理的溫度被認(rèn)為在例如210-310°C的范圍內(nèi)是合適的(但是，很明顯，在其它條件下溫度不限于這一范圍)。另外，最適于大量生產(chǎn)的范圍被認(rèn)為是以270。C為中心溫度的溫度范圍。因此，加熱器加熱裝置用于鎳-鉑合金膜的硅化物反應(yīng)。通過使用加熱器加熱裝置，使得可以將溫度控制在210-310。C(其為第一熱處理的溫度)的范圍內(nèi)，并因此可以在晶片平面內(nèi)形成(PtNi)2Si相的加鈾硅化鎳層33。加熱器加熱裝置中的升溫速率設(shè)置為10°C/s或更高，例如30-250°C/s。通過以30-250。C的升溫速率快速地升高第一熱處理的溫度(當(dāng)使用上述的如圖30中的燈加熱裝置時，第一熱處理的升溫速率為3-5°C/s),可以在石圭化物反應(yīng)的升溫過程中抑制過量熱量的應(yīng)用，且可以形成僅具有(PtNi)2Si相的加鉑硅化鎳層33,不包括(PtNi)Si2相、PtNiSi相、(PtNi)3Si相、(PtNi)sSi相等。此外，為了在第一熱處理中提高氣氛的導(dǎo)熱性，優(yōu)選在正常壓力下、填充導(dǎo)熱系數(shù)高于氮氣的惰性氣體(例如，氦(He)氣或氖(Ne)氣)或包括添加有導(dǎo)熱系數(shù)高于氮氣的惰性氣體的氮氣的周圍氣體的情況下進(jìn)行熱處理。例如，氮氣、氖氣和氦氣在IO(TC時的導(dǎo)熱系數(shù)分別為3.09x10-2Wm"K"、5.66xl(T2Wm"K"和17.77xl(T2Wm"K—1。如上所述，通過使用能夠?qū)⒐杌锓磻?yīng)的溫度控制在210-31(TC的范圍內(nèi)的加熱器加熱裝置在導(dǎo)熱系數(shù)比較高的熱處理氣氛中以30-250。C/s的升溫速率進(jìn)行第一熱處理，硅化物反應(yīng)在晶片平面內(nèi)均勻地發(fā)生，且因此可以在珪化物反應(yīng)的升溫處理中抑制過量熱量的應(yīng)用。因此，在通過根據(jù)第一實施方式的第一熱處理進(jìn)行的硅化物反應(yīng)中，可以在晶片平面內(nèi)均勻地形成僅包括(PtNi)2Si相的加鉑硅化鎳層33并抑制混合相狀態(tài)的加鉑硅化鎳層(其中混合地包括例如(PtNi)Si2相、PtNiSi相、(PtNihSi相、(PtNi)3Si相、(PtNi)5Si相等等)的形成。圖18顯示了用于說明加熱器加熱裝置和燈加熱裝置的升溫特性的曲線圖。如圖18中所示，在加熱器加熱裝置中溫度達(dá)到預(yù)定溫度(Tl)所需的時間(tl)短于在燈加熱裝置中溫度達(dá)到預(yù)定溫度(Tl)所需的時間(t2)。特別是，在使用加熱器加熱裝置的處理中，可以縮短溫度達(dá)到約280。C(在使用燈加熱裝置的處理中，該溫度下開始讀取晶片溫度且控制晶片溫度變得可能)所需的時間。在燈加熱裝置中，可以通過增加燈功率縮短溫度到達(dá)約280°C的時間從而將溫度到達(dá)預(yù)定溫度(T1)所需的時間縮短到短于上述時間t2。但是，如果燈功率增加，會引起晶片平面內(nèi)溫度的變化，且特別是，晶片周邊和其中心之間的溫度差異變大，因而存在晶片變形的可能性。因此，不可能提高燈加熱裝置的升溫速率到加熱器加熱裝置的水平。圖19顯示了用于說明加鉑硅化鎳層的薄層電阻與第一熱處理溫度之間的關(guān)系的曲線圖。曲線圖中的縱軸表示通過分別在引入n-型雜質(zhì)(例如，磷或砷)的硅基板(N-sub)上和引入p-型雜質(zhì)(例如，硼)的硅基板(P-sub)上沉積鎳-鉑合金膜，然后對各基板進(jìn)行熱處理而形成的加柏硅化鎳層的薄層電阻，而橫軸表示第一熱處理的溫度。如圖19中所示，在P-sub上形成的加柏硅化鎳層中，(PtNi)2Si相在280-310。C的溫度范圍內(nèi)形成，但是在N-sub上形成的加鉑硅化鎳層中，(PtNi)2Si相在約28(TC的溫度下形成。在明顯偏離該溫度范圍的溫度下，很可能形成混合相狀態(tài)的加鉑硅化鎳層，其中混合存在如(PtNi)Si2相、PtNiSi相、(PtNi)2Si相、(PtNi)3Si相和(PtNi)sSi相的多個相?；谶@一結(jié)果，第一熱處理的溫度的合適范圍可以認(rèn)為是例如210-310。C，雖然其會隨著其它條件(如構(gòu)成加熱器加熱裝置的各部分的結(jié)構(gòu))的不同發(fā)生變化。圖20(a)和20(b)分別顯示了第一熱處理中使用的加熱器加熱裝置的總體構(gòu)造的平面圖和腔內(nèi)基本部件的截面圖。在進(jìn)行第一熱處理時，晶片SW置于加熱器加熱裝置34的處理腔35中的襯托器36上。腔35總是填充有惰性氣體(例如，添加氖氣的氮氣氣氛)。電阻加熱器37安裝在晶片SW上方和下方(前表面和后表面)且晶片SW通過來自以預(yù)定的分隔距離將晶片夾在中間的電阻加熱器37的熱傳導(dǎo)加熱。晶片SW與電阻加熱器37之間的距離為例如1mm或更小。電阻加熱器37的溫度使用熱電偶進(jìn)行測量且電阻加熱器37被控制在預(yù)定的溫度。用于引入氣體的孔形成在電阻加熱器37中，且第一熱處理的周圍氣體通過該孔供應(yīng)到晶片SW的上方和下方(前表面和后表面)。分別對第一熱處理的周圍氣體的流量和腔35中的壓力進(jìn)行調(diào)節(jié)，并且通過平衡晶片SW的前表面和后表面上的壓力使晶片SW飄浮，并且進(jìn)一步通過使傳輸?shù)骄琒W上的熱量恒定，晶片SW的平面中的溫度變化受到抑制。圖21(a)和21(b)分別顯示了設(shè)置在加熱器加熱裝置中的襯托器基本部件的平面圖和截面圖。在圖21(a)和21(b)中，符號36a表示載體板，符號36b表示保護(hù)環(huán)，且符號36c表示支承銷。襯托器36使用設(shè)置在襯托器36上的四個支承銷36c僅在四個點上與晶片SW形成接觸，因而襯托器36與晶片SW的接觸數(shù)很小，且因此可以防止晶片平面的溫度由于襯托器36存在而降低。下面將詳細(xì)描述使用上述加熱器加熱裝置34(參見圖20和圖21)2的第一熱處理的過程。首先，在FOUP38與加熱器加熱裝置34接合后，晶片SW通過晶片輸送腔39從FOUP38轉(zhuǎn)移到處理腔35中的加載互鎖室40上。為了防止處理腔35混有外部空氣(主要是氧氣)，通過使得惰性氣體(例如，氮氣)以大氣壓狀態(tài)流入加載互鎖室40而排出外部空氣。隨后，晶片SW從加載互鎖室40移開并置于襯托器36上。隨后，晶片SW被電阻加熱器37夾在中間并加熱。這之后，冷卻的晶片SW返回到加載互鎖室40并通過晶片輸送腔39回到FOUP38中。在表2中，顯示了第一熱處理的處理步驟表的一個實例。晶片SW置于襯托器36上后，被保持在熱處理溫度的電阻加熱器37從晶片SW的上方和下方(前表面和后表面)夾在中間。晶片SW保持在這種狀態(tài)中，因而被電阻加熱器37的熱傳導(dǎo)加熱，加熱時間為溫度上升所需的時間和處理時間的總時間(表2中的步驟2)。在該加熱器加熱裝置34中，晶片SW利用晶片SW和電阻加熱器37之間的氣體作為介質(zhì)通過熱傳導(dǎo)加熱，且處理氣體總是經(jīng)電阻加熱器37提供，因此可以以30-250。C/s的升溫速率將晶片SW的溫度升高到電阻加熱器37的同一溫度，且因此可以防止對晶片SW應(yīng)用過量的熱量。表2]<table>tableseeoriginaldocumentpage28</column></row><table>(未反應(yīng)膜除去過程)接著，進(jìn)行濕清洗處理，因而未反應(yīng)的鎳-鈿合金膜18(即，未與nMIS的柵極10n和源/漏擴散區(qū)16及pMIS的柵極10p和源/漏擴散區(qū)17反應(yīng)的鎳-柏合金膜18)和氮化鈦膜19被除去(圖11中的步驟S4)。此時，(PtNi)2Si相的加鉑硅化鎳層33被遺留以保持在nMIS的柵極10n和源/漏擴散區(qū)16的表面上及pMIS的柵極lOp和源/漏擴散區(qū)17的表面上。步驟S4中的濕清洗處理可以通過使用硫酸的濕清洗、使用硫酸和過氧化氯溶液的濕清洗等進(jìn)行。(硅化物穩(wěn)定過程)接著，半導(dǎo)體基板1進(jìn)行采用RTA方法的第二熱處理(第二退火過程)，因而加鉑硅化鎳層33阻抗降低且被穩(wěn)定化(圖11中的步驟S5)。步驟S5中第二熱處理的熱處理溫度設(shè)定為高于步驟S3中的第一熱處理的熱處理溫度。因此，可以將通過步驟S3中的第一熱處理形成的(PtNi)2Si相的加鉑硅化鎳層33變成PtNiSi(金屬單硅化物)相的加柏硅化鎳層33。另外，在步驟S5中進(jìn)行第二熱處理以使得加鉑硅化鎳層33的組成更加均勻，使得加鉬硅化鎳層33中金屬元素Ni和Si的組成比例更接近于l:l(即化學(xué)計量比例)，且因此使得加鉑硅化鎳層33能夠達(dá)到穩(wěn)定。PtNiSi相的電阻率低于(PtNi)2Si相和(PtNi)Si2相的電阻率，因而在步驟S5中和后續(xù)步驟中，加鉑硅化鎳層33保持具有低阻抗的PtNiSi相直到半導(dǎo)體器件制造完成，并且在所制造的半導(dǎo)體器件中，加鉑硅化鎳層33繼續(xù)保持低阻抗的PtNiSi相，即使在例如半導(dǎo)體基板1分割成單個半導(dǎo)體芯片的狀態(tài)中也是如此。但是，本發(fā)明的發(fā)明人已經(jīng)考慮到和發(fā)現(xiàn)，如果步驟S5中第二熱處理的熱處理溫度太高，(PtNi)Si2很可能異常地從加鉑硅化鎳層33生長到溝道部分，因為構(gòu)成加鉑硅化鎳層33的金屬元素PtNi由于步驟S5中的第二熱處理而過度擴散。另外還發(fā)現(xiàn)，形成了不需要的(PtNi)Si2部分且對于各pMIS和nMIS,存在加鉑硅化鎳層33的電阻發(fā)生變化的可能性。因此，在第一實施方式中，步驟S5中第二熱處理的熱處理溫度設(shè)定為低于(PtNi)Si2的晶格大小(晶格常數(shù))與構(gòu)成半導(dǎo)體基板1的硅的晶格大小一致時的溫度。結(jié)果，在進(jìn)行步驟S5中的第二熱處理時，可以抑制或防止(PtNi)Si2異常地從加鉑硅化鎳層33生長到溝道部分和通過抑制或防止不需要的(PtNi)Si2部分的形成減d、各加鉑硅化鎳層的電阻變化。這已經(jīng)在Okada等人的日本專利申請2007-17554號(2007年7月3日提交)中公開并因此在此省略對其的詳細(xì)說明。在步驟S5的第二熱處理中，為了防止對加鉑硅化4臬層33應(yīng)用過量的熱量，將升溫速率設(shè)定為1(TC/s或更高，例如，設(shè)定為10-250。C/s,并且應(yīng)用將上述步驟S3的第一熱處理中形成的(PtNi)2Si相的加鈾硅化鎳層33變成PtNiSi相的加鉑硅化鎳層33必要的熱量。另外，為了提高熱處理氣氛的導(dǎo)熱性，優(yōu)選在正常壓力下、填充導(dǎo)熱系數(shù)高于氮氣的惰性氣體(例如，氦(He)氣或氖(Ne)氣)或填充包括添加有導(dǎo)熱系數(shù)高于氮氣的惰性氣體(He或Ne)的氮氣的周圍氣體的情況下進(jìn)行熱處理。在步驟S5的第二熱處理中，可以使用均溫退火過程(表1中的第二RTA(均溫))或尖峰退火過程(表1中的第二RTA(尖峰))。圖22是說明均溫退火過程和尖峰退火過程的溫度特性的曲線圖。均溫退火過程是其中在晶片升溫到熱處理溫度后，晶片保持在熱處理溫度預(yù)定的時間，然后降低溫度的熱處理方法。尖峰退火過程是其中在晶片短時間內(nèi)升溫到熱處理溫度后，晶片不在熱處理溫度下保持(保持時間是0秒)而降低溫度的熱處理，因而與均溫退火過程相比可以減少應(yīng)用在晶片上的熱量。但是，如圖22中所示，均溫退火過程和尖峰退火過程之間的熱歷程(heathistory)是不同的，因此有必要在第二熱處理中將均溫退火的，如果第二熱處理在(PtNi)Si2的晶格常數(shù)與硅的晶格常數(shù)一致時的溫度下進(jìn)行，可能形成阻抗高于PtNiSi相的(PtNi)2Si相。因此，在均溫退火過程和尖峰退火過程中，有必要在不形成(PtNi)2Si相的溫度范圍內(nèi)進(jìn)行第二熱處理。根據(jù)由本發(fā)明人完成的各項試驗，已經(jīng)發(fā)現(xiàn)，為了在由均溫退火處理形成的加柏硅化鎳層中和在由尖峰退火過程形成的加鉑硅化鎳層中形成具有相同組成的加鉑硅化鎳層，尖峰退火過程的熱處理溫度需要設(shè)定為高于均溫退火過程的熱處理溫度大約30-40。C的溫度。因此，當(dāng)對第二熱處理采用均溫退火過程時，熱處理溫度設(shè)定為380-495°C,且在采用尖峰退火過程時，熱處理溫度設(shè)定為380-525°C。在第二熱處理中，如果可以實現(xiàn)10-250°C/s的升溫速率，則可以使用燈加熱裝置或加熱器加熱裝置。第二熱處理的熱處理溫度為380。C或更高，且不使用其中燈加熱裝置難以對溫度進(jìn)行控制的28(TC或更低的溫度范圍，因此也可以使用燈加熱裝置。如前所述，在第一熱處理中，使用加熱器加熱裝置使得在210-310。C的范圍內(nèi)控制溫度成為可能。此外，可以通過使用加熱器加熱裝置在利用導(dǎo)熱系數(shù)高于氮氣的惰性氣體的氣氛中進(jìn)行晶片的熱處理以實現(xiàn)30-250°C/s的升溫速率而防止過量的熱應(yīng)用到晶片上。通過這一配置，發(fā)生均勻的硅化物反應(yīng)，且可以形成其中組成上的變化受到抑制的(PtNi)2Si相的加鉑硅化鎳層33。此外，在第二熱處理中，可以通過實現(xiàn)10-250°C/s的升溫速率防止過量的熱應(yīng)用到晶片上。結(jié)果，發(fā)生均勻的硅化物反應(yīng)和穩(wěn)定反應(yīng)，且因此可以形成在表面上具有4艮少缺陷和其中組成上的變化受到抑制的PtNiSi相的加鉑硅化鎳層33。從這些結(jié)果來看，在晶片平面中，可以在nMIS的柵極10n和源/漏擴散區(qū)16的表面上及pMIS的柵極10p和源/漏擴散區(qū)17的表面上形成具有低阻抗的均質(zhì)加鉑硅化鎳層33。在以這一方式在nMIS的柵極10n和源/漏擴散區(qū)16的表面上及pMIS的柵極10p和源/漏擴散區(qū)17的表面上形成具有低阻抗的加鉑硅化鎳層33后，除CMOS器件之外，也形成電連接半導(dǎo)體基板1上形成的各種半導(dǎo)體元件的配線。接著，如圖23中所示，第一絕緣膜41a通過以約450。C的膜形成溫度(基板溫度)采用等離子體CVD法在半導(dǎo)體基板1的主表面上沉積氮化硅膜而形成。這由Murata等人在日本專利申請2007-259355號(2007年10月3日才是交)中7>開，且因此在此省略對其的詳細(xì)說明。隨后，第二絕緣膜41b通過采用等離子體CVD法在第一絕緣膜41a上沉積TEOS(原硅酸四乙酯)膜形成，于是形成包括第一和第二絕緣膜41a、41b的夾層絕緣膜。然后，第二絕緣膜41b的表面通過CMP法進(jìn)行拋光。即使由于背襯(backing)的步驟導(dǎo)致在第一絕緣膜41a的表面上形成隆起和凹陷，第二絕緣膜41b的表面通過CMP法進(jìn)行拋光，并因此可以獲得表面修平的夾層絕緣膜。接著，第一和第二絕緣膜41a、41b使用抗蝕圖案作為掩模進(jìn)行蝕刻，因此在預(yù)定部分形成到達(dá)nMIS和pMIS的加鉑硅化《臬層33的連接孔43。隨后，阻擋金屬膜44通過等離子體CVD法以不低于440。C和不高于460。C的膜形成溫度(基板溫度)在半導(dǎo)體基板1的主表面上形成。阻擋金屬膜44為例如鈦膜、氮化鈦膜或其疊層膜等。此外，在阻擋金屬膜44上，沉積例如鴒膜的金屬膜，且通過采用例如CMP法修平金屬膜的表面和通過將金屬膜嵌入連接孔43中形成塞子45。這由Futase等人在日本專利申請2006-282100號(2006年10月17曰提交)和日本專利申請2007-158238號(2007年6月15日提交)中公開，因此在此省略對其的說明。接著，在半導(dǎo)體基板1的主表面上順序地形成停蝕絕緣膜(stopperinsulatingfilm)46和配線形成絕緣膜47。停蝕絕緣膜46為在絕緣膜47中加工形成凹槽時用作蝕刻終止層的膜，且使用具有對絕緣膜47的蝕刻選擇比(etchingselectionratio)的材料。對于停蝕絕緣膜46,例如可以使用通過等離子體CVD法形成的氮化硅膜，而對于絕緣膜47，例如可以使用通過等離子體CVD法形成的氧化硅膜。在停蝕絕緣膜46和絕緣膜47中形成將在下面描述的第一層配線。接著，第一層配線通過單鑲嵌法形成。首先，在通過使用抗蝕圖案作為掩模進(jìn)行干蝕刻在停蝕絕緣膜46和絕緣膜47的預(yù)定區(qū)域中形成配線槽48后，阻擋金屬膜49在半導(dǎo)體基板1的主表面上形成。例如，阻擋金屬膜49為氮化鈦膜、鉭膜、氮化鉭膜等。隨后，通過CVD法或濺射法，在阻擋金屬膜49上形成銅晶種層，且進(jìn)一步使用電鍍法在晶種層上形成銅鍍膜。配線槽48的內(nèi)部嵌入銅鍍膜。隨后，在配線槽48以外的區(qū)域中的銅鍍膜、晶種層和阻擋金屬膜49通過CMP法除去，并形成由銅作為其主要導(dǎo)電材料制成的第一層配線50。接著，通過雙鑲嵌方法形成第二層配線。首先如圖24中所示，在半導(dǎo)體基板1的主表面上順序地形成用于配線形成的蓋絕緣膜(capinsulatingfilm)51、夾層絕緣膜52和停蝕絕緣膜53。在蓋絕緣膜51和夾層絕緣膜52中形成連接孔，這將在下面進(jìn)行描述。蓋絕緣膜51由對夾層絕緣膜52具有蝕刻選擇比的材料制成，且可以使用通過例如等離子體CVD法形成的氮化硅膜。此外，蓋絕緣膜51具有作為防止構(gòu)成第一層配線50的銅擴散的保護(hù)膜的功能。對于夾層絕緣膜52,可以使用通過例如等離子體CVD法形成的TEOS膜。停蝕絕緣膜53由對夾層絕緣膜52具有蝕刻選擇比的絕緣材料制成，且可以使用隨后將沉積在停蝕絕緣膜53的上層中的用于配線形成的絕緣膜和例如通過等離子體CVD法形成的氮化硅膜。接著，在通過使用用于形成孔的抗蝕圖案作為掩模進(jìn)行干蝕刻對停蝕絕緣膜53進(jìn)行處理后，用于配線形成的絕緣膜54形成在停蝕絕緣膜53上。對于絕^J莫54,例如可以-使用TEOS膜。接著，通過使用用于形成配線槽的抗蝕圖案作為掩模進(jìn)行干蝕刻，對絕緣膜54進(jìn)行處理。此時，停蝕絕緣膜53起到蝕刻終止層的作用。隨后，通過使用停蝕絕緣膜53和用于形成配線槽的抗蝕圖案作為掩模進(jìn)行干蝕刻，對夾層絕緣膜52進(jìn)行處理。此時，蓋絕緣膜51起到蝕刻終止層的作用。隨后，通過使用干蝕刻除去暴露的蓋絕緣膜51,在蓋絕緣膜51和夾層絕緣膜52中形成連接孔55，且在停蝕絕緣膜53和絕緣膜54中形成配線槽56。接著，在連接孔55和配線槽56內(nèi)形成第二層配線。第二層配線由阻擋金屬層和銅膜(其為主導(dǎo)電層)制成，且連接該配線和第一層配線50(其為下層配線)的連接材料與第二層配線整體地形成。首先，阻擋金屬膜57形成在半導(dǎo)體基板1的主表面上，包括連接孔55和配線槽56的內(nèi)部。阻擋金屬膜57為例如氮化鈦膜、鉭膜或氮化鉭膜等。隨后，通過CVD法或賊射法，在阻擋金屬膜57上形成銅晶種層，且進(jìn)一步使用電鍍法在晶種層上形成銅鍍膜。連接孔55和配線槽56的內(nèi)部嵌入銅鍍膜。隨后，在連接孔55和配線槽56以外的區(qū)域中的銅鍍膜、晶種層和阻擋金屬膜57通過CMP法除去，并因此形成第二層配線58。然后，如圖25中所示，例如以與上述的第二層配線58相似的方法，進(jìn)一步形成上層中的配線。圖25顯示了其中形成了第三到第六層配線59、60、61的CMOS器件的例子。隨后，在第六層配線62上形成氮化硅膜63和在氮化硅膜63上形成氧化硅膜64。這些氮化硅膜63和氧化硅膜64起到防止潮氣和雜質(zhì)從外部侵入和抑制a射線發(fā)射的鈍化膜的作用。接著，通過使用抗蝕圖案作為掩模的蝕刻處理氮化硅膜63和氧化硅膜64,第六層配線62的部分(結(jié)合墊部分)被暴露。隨后，由金膜、鎳膜等的疊層膜制成的凸塊底電極(bumpbottomelectrode)65形成在暴露的第六層配線62上，且由金、焊料等制成的凸塊電極(bumpelectode)66形成在凸塊底電極65上，因而作為第一實施方式的CMOS器件差不多完成了。凸塊電極66用作外部連接的電極。此后，將半導(dǎo)體晶片SW切割成單個的半導(dǎo)體芯片并安裝在封裝基板等上，因此半導(dǎo)體裝置被完成，但其詳細(xì)說明#皮省略。如上所述，根據(jù)第一實施方式，在晶片平面中，可以在nMIS的柵極10n和源/漏擴散區(qū)16的表面上及pMIS的柵極10p和源/漏擴散區(qū)17的表面上形成具有低阻抗的均質(zhì)加鉑硅化鎳層33，并因此可以減少加鉑硅化鎳層的電特性的變化。因此，可以提高半導(dǎo)體元件的可靠性和其成品收率。另外，在采用兩階段的熱處理形成加鉑硅化鎳層33的硅化物技術(shù)中，使用加熱器加熱裝置，且在第一熱處理中采用具有30-250。C/s的升溫速率的RTA方法和在第二熱處理中采用具有10-250°C/s的升溫速率的RTA方法，因此加鉑硅化鎳層33可以在短時間內(nèi)形成。從而可以提高具有加鉑硅化鎳層33的CMOS器件(半導(dǎo)體元件)的制造方法的生產(chǎn)量。(第二實施方式)根據(jù)第二實施方式的半導(dǎo)體器件與上述第一實施方式中的半導(dǎo)體器件相似，具有其中在nMIS的柵極10n和源/漏擴散區(qū)16的表面上及pMIS的柵極10p和源/漏擴散區(qū)17的表面上形成PtNiSi相的加鉑硅化鎳層33的CMOS器件，但與上述的第一實施方式的不同之處在于加鉑硅化鎳層33形成過程中的熱處理方法。按照第二實施方式用于形成加鉑硅化鎳層33的熱處理方法的三個分開的處理過程(硅化物反應(yīng)過程、未反應(yīng)膜除去過程和硅化物穩(wěn)定過程)將在下面進(jìn)行描述。在第二實施方式中形成加柏硅化鎳層33的條件總結(jié)于表3中。<table>tableseeoriginaldocumentpage35</column></row><table>(硅化物反應(yīng)過程)首先，通過對其上順序沉積鎳-鉑合金膜18和氮化鈦膜19的半導(dǎo)體基板l使用RTA方法進(jìn)行第一熱處理(第一退火過程)(圖11中的步驟S3)，使得構(gòu)成鎳-鉑合金膜18和nMIS的柵極10n的n-型多晶硅膜10ns與構(gòu)成其上形成鎳-鉑合金膜18和nMIS的源/漏擴散區(qū)16的半導(dǎo)體基板l的單晶硅選擇性地相互反應(yīng)，以形成PtNiSi相的加鉑硅化鎳層33。類似地，使得構(gòu)成鎳-鉑合金膜18和pMIS的柵極10p的p-型多晶硅膜10ps與構(gòu)成其上形成鎳-鉑合金膜18和pMIS的源/漏擴散區(qū)17的半導(dǎo)體基板1的單晶硅選擇性地相互反應(yīng)以形成PtNiSi相的加柏硅化鎳層33。在步驟S3中第一熱處理的溫度被認(rèn)為在例如380-400°C的范圍內(nèi)是合適的(但是，很明顯，在其它條件下溫度不限于這一范圍)。如在上述的第一實施方式中，在硅化物反應(yīng)過程中，使用上述的加熱器加熱裝置34且升溫速率設(shè)置為1(TC/s或更高，例如30-250°C/s。此外，為了提高熱處理氣氛的導(dǎo)熱性，優(yōu)選在正常壓力下、填充導(dǎo)熱系數(shù)高于氮氣的惰性氣體(例如，氦氣或氖氣)或填充包括添加有導(dǎo)熱系數(shù)高于氮氣的惰性氣體的氮氣的周圍氣體的情況下進(jìn)行熱處理。如上所述，通過使用加熱器加熱裝置34在導(dǎo)熱系數(shù)比較高的熱處理氣氛中以30-250°C/s的升溫速率進(jìn)行第一熱處理，在硅化物反應(yīng)溫度范圍內(nèi)過量熱量的應(yīng)用受到抑制且硅化物反應(yīng)的溫度變化可以得到控制。因此，在通過按照第二實施方式的第一熱處理進(jìn)行的硅化物反應(yīng)中，可以形成PtNiSi相的加鉑硅化鎳層33并抑制混合相狀態(tài)的加鉑硅化鎳層(其中混合地存在例如(PtNi)Si2相、PtNiSi相、(PtNi)2Si相、(PtNi)3Si相、(PtNi)sSi相等)的形成。(未反應(yīng)膜除去過程)接著，通過進(jìn)行濕清洗處理，未反應(yīng)的鎳-鉑合金膜18(即，未與nMIS的柵極10n和源/漏擴散區(qū)16及pMIS的柵極10p和源/漏擴散區(qū)17反應(yīng)的鎳-輛合金膜18)和氮化鈦膜19被除去(圖11中的步驟S4)。此時，硅化鎳層33被遺留以保持在nMIS的柵極10n和源/漏擴散區(qū)16的表面上及pMIS的柵極10p和源/漏擴散區(qū)17的表面上。步驟S4中的濕清洗處理可以通過使用石危酸的濕清洗或〗吏用石克酸和過氧化氬溶液的濕清洗等進(jìn)行。(硅化物穩(wěn)定過程)接著，通過采用RTA方法對半導(dǎo)體基板1進(jìn)行第二熱處理(第二退火過程)，加鉑硅化鎳層33被穩(wěn)定(圖11中的步驟S5)。步驟S5中第二熱處理的熱處理溫度設(shè)定為高于步驟S3中的第一熱處理的熱處理溫度。也就是說，PtNiSi相的加鉑硅化鎳層33在步驟S3中通過第一熱處理形成，且即使在完成步驟S5中的第二熱處理后加鉑硅化鎳層33仍保持PtNiSi相，但是，通過在步驟S5中進(jìn)行第二熱處理，使得加鉑硅化鎳層33的組成更加均勻且加鉑硅化鎳層中金屬元素Ni和Si的組成比例變得更接近于l:l(即化學(xué)計量比例)，并因此加鉑硅化鎳層33可以達(dá)到穩(wěn)定。如果步驟S5中第二熱處理的熱處理溫度低于步驟S3中的第一熱處理的熱處理溫度，則即使完成步驟S5中的第二熱處理，加柏硅化鎳層33也幾乎不發(fā)生改變，且不可能預(yù)期獲得使加鉑硅化鎳層33穩(wěn)定的效果，而因此步驟S5中第二熱處理的熱處理溫度設(shè)定為高于步驟S3中的第一熱處理的熱處理溫度。但是，本發(fā)明人的研究表明，如果步驟S5中第二熱處理的熱處理溫度太高，PtNiSi2很可能異常地從加鉑硅化鎳層33生長到溝道部分，因為構(gòu)成加鉑硅化鎳層33的金屬元素PtNi由于步驟S5中的第二熱處理而過度擴散。另外還表明，形成了不需要的PtNiSi2部分，且存在相對于各pMIS和nMIS加鉑硅化鎳層33的電阻發(fā)生變化的可能性。因此，在第二實施方式中，步驟S5中第二熱處理的熱處理溫度設(shè)定為低于PtNiSi2的晶格大小(晶格常數(shù))與構(gòu)成半導(dǎo)體基板1的硅的晶格大d、一致時的溫度。因此，在進(jìn)行步驟S5中的第二熱處理時，可以抑制或防止PtNiSi2異常地從加鉑硅化鎳層33生長到溝道部分和通過抑制或防止不需要的PtNiSi2部分的形成減小各加鉑硅化鎳層33的電阻變化。這已經(jīng)被Okada等人在日本專利申請2007-17554號(2007年7月3日提交)中公開并因此在此省略對其的詳細(xì)說明。在步驟S5的第二熱處理中，為了防止對加鉑硅化鎳層33應(yīng)用過量的熱量，升溫速率設(shè)定為1(TC/s或更高，例如，10-250°C/s。另外，為了提高熱處理氣氛的導(dǎo)熱性，優(yōu)選在正常壓力下、填充導(dǎo)熱系數(shù)高于氮氣的惰性氣體(例如，氦氣或氖氣)或填充包括添加了導(dǎo)熱系數(shù)高于氮氣的惰性氣體(He或Ne)的氮氣的周圍氣體的情況下進(jìn)行熱處理。在步驟S5的第二熱處理中，可以使用均溫退火過程(表3中的第二RTA(均溫))或尖峰退火過程(表3中的第二RTA(尖峰))。如上述的第一實施方式中，當(dāng)對第二熱處理采用均溫退火過程時，熱處理溫度設(shè)定為380_495°C,而在采用尖峰退火過程時，熱處理溫度設(shè)定為380-525°C。在第二熱處理中，如果可以實現(xiàn)10-250°C/s的升溫速率，則可以使用燈加熱裝置或加熱器加熱裝置中的任一種。第二熱處理的熱處理溫度為38(TC或更高，且不使用其中燈加熱裝置難于對溫度進(jìn)行控制的28(TC或更低的溫度范圍，因此也可以使用燈加、熱裝置。在以這一方式在nMIS的柵極10n和源/漏擴散區(qū)16的表面上及pMIS的柵極10p和源/漏擴散區(qū)17的表面上形成具有低阻抗的硅化鎳層33后，除CMOS器件之外還形成電連接形成于半導(dǎo)體基板1上的各種半導(dǎo)體元件的配線。如上所述，根據(jù)第二實施方式，通過在第一熱處理中使用加熱器加熱裝置快速地將溫度升高到380-400。C的范圍，可以形成僅PtNiSi相而不是混合相狀態(tài)的加鉑硅化鎳層33。此外，通過使用加熱器加熱裝置使晶片在采用導(dǎo)熱系數(shù)高于氮氣的惰性氣體的氣氛中進(jìn)行熱處理，可以實現(xiàn)30-250°C/s的升溫速率以抑制過量的熱量應(yīng)用到晶片上。因此，發(fā)生均勻的硅化物反應(yīng)且可以形成其中組成變化得到抑制的PtNiSi相的加鉑^圭化鎳層33。此外，在第二熱處理中，可以實現(xiàn)10-250。C/s的升溫速率以抑制過量的熱量應(yīng)用到晶片上。結(jié)果，可以使得通過第一熱處理形成的PtNiSi相的加鉑硅化鎳層33的組成變得更接近于化學(xué)計量組成。此外，也可以形成在表面上具有很少缺陷的加鉑硅化鎳層33。結(jié)果，可以在晶片平面中在nMIS的柵極10n和源/漏擴散區(qū)16的表面上及pMIS的柵極10p和源/漏擴散區(qū)17的表面上形成具有低阻抗的均質(zhì)加鉑硅化鎳層33。結(jié)果，可以提高具有加鉑硅化鎳層33的CMOS器件(半導(dǎo)體元件)的可靠性和其成品收率。(第三實施方式)與第一或第二實施方式中的半導(dǎo)體器件不同的第三實施方式的半導(dǎo)體器件具有其中在nMIS的柵極10n和源/漏擴散區(qū)16的表面上及pMIS的柵極10p和源/漏擴散區(qū)17的表面上形成NiSi相的未加鉑的硅化鎳層的CMOS器件。下面將描述按照第三實施方式形成硅化鎳層的方法，特別是形成硅化鎳層的熱處理方法的三個分開的處理過程(硅化物反應(yīng)過程、未反應(yīng)膜除去過程和硅化物穩(wěn)定過程)。第三實施方式中形成硅化鎳層的條件總結(jié)于表4中。200810183018.4說明書第33/39頁金屬膜Ni(9nm)阻擋膜TiN(15nm)第一RTA楊誦430。C3-10°C/s第二RTA尖峰410-635°C10-250°C/s首先，在半導(dǎo)體基板1的主表面上，通過濺射方法沉積鎳膜(圖11中的步驟S1)，并在其上順序沉積氮化鈦膜(圖11中的步驟S2)。鎳膜為例如大約9nm厚，且氮化鈦膜為例如大約15nm厚。為了形成鎳膜和氮化鈦膜，可以使用上述如圖13中所示的用于形成硅化物材料膜的裝置20。鎳膜和氮化鈦膜可以使用用于形成硅化物材料膜的裝置20以上述第一實施方式中鎳-鉑合金膜18和氮化鈦膜19相同的方式形成，因此在此省略對其的詳細(xì)i兌明。然后，通過使半導(dǎo)體基板1經(jīng)受熱處理，在nMIS的柵極10n和源/漏擴散區(qū)16的表面上及pMIS的柵極10p和源/漏擴散區(qū)17的表面上形成NiSi相的硅化鎳層。(硅化物反應(yīng)過程)首先，通過對其上順序沉積鎳膜和氮化鈦膜的半導(dǎo)體基板1使用RTA方法進(jìn)行第一熱處理(第一退火過程)(圖11中的步驟S3),選擇性地使得構(gòu)成鎳膜和nMIS的柵極10n的n-型多晶硅膜10ns與構(gòu)成其上形成鎳膜和nMIS的源/漏擴散區(qū)16的半導(dǎo)體基板1的單晶硅相互反應(yīng)以形成NiSi相的硅化鎳層。類似地，選擇性地使得構(gòu)成鎳膜和pMIS的柵極10p的p-型多晶硅膜10ps與構(gòu)成其上形成鎳膜和pMIS的源/漏擴散區(qū)17的半導(dǎo)體基板1的單晶硅相互反應(yīng)以形成NiSi相的硅化鎳層。在步驟S3的第一熱處理中，熱處理在例如410。C進(jìn)行30秒。其升溫速率可以設(shè)置為例如3-1(TC/s。在上述的第一和第二實施方式中，鎳-鉑合金膜用作硅化物材料，且通過使鎳-鉑合金膜在NiPt相變溫度下進(jìn)行熱處理或由于在第一熱處理中應(yīng)用過量的熱量，形成了混合相狀態(tài)的加鈿硅化鎳層。與此相反，在第三實施方式中，鎳膜用作硅化物材料，且其Ni相變溫度相對較高，達(dá)350。C或更高，因此，即使在第一熱處理中過量的熱量應(yīng)用到鎳膜上，仍可以形成NiSi相的硅化鎳膜。因此，在鎳膜用作硅化物材料的第三實施方式中，雖然需要提高升溫速率，但燈加熱裝置或加熱器加熱裝置可以用于其中進(jìn)行第一熱處理的硅化物反應(yīng)過程中。雖然沒有特別的限制，熱處理可以在正常壓力下、填充導(dǎo)熱系數(shù)高于氮氣的惰性氣體(例如，氦氣或氖氣)或填充包括添加有導(dǎo)熱系數(shù)高于氮氣的惰性氣體(He或Ne)的氮氣的周圍氣體的情況下進(jìn)行，以提高熱處理氣氛的導(dǎo)熱性。(未反應(yīng)膜除去過程)接著，通過進(jìn)行濕清洗處理，未反應(yīng)的鎳膜(即，未與nMIS的柵極10n和源/漏擴散區(qū)16及pMIS的柵極10p和源/漏擴散區(qū)17反應(yīng)的鎳膜)和氮化鈦膜被除去(圖11中的步驟S4)。此時，硅化鎳層被遺留以保持在nMIS的柵極10n和源/漏擴散區(qū)16的表面上及pMIS的柵極10p和源/漏擴散區(qū)17的表面上。步驟S4中的濕清洗處理可以通過使用硫酸的濕清洗或使用硫酸和過氧化氫溶液的濕清洗等進(jìn)行。(硅化物穩(wěn)定過程)接著，通過采用RTA方法對半導(dǎo)體基板1進(jìn)行第二熱處理(第二退火過程)，硅化鎳層被穩(wěn)定(圖11中的步驟S5)。步驟S5中第二熱處理的熱處理溫度設(shè)定為高于步驟S3中的第一熱處理的熱處理溫度。也就是說，NiSi相的硅化鎳層通過步驟S3中的第一熱處理形成，且即使完成步驟S5中的第二熱處理，硅化鎳層仍保持NiSi相，但是，通過在步驟S5中進(jìn)行第二熱處理，使得硅化鎳層的組成更加均勻且硅化鎳層中金屬元素Ni和Si之間的組成比例變得更接近于l:l(即化學(xué)計量比例)，并因此硅化鎳層可以達(dá)到穩(wěn)定。NiSi相的電阻率低于Ni2Si相的電阻率和NiSi2相的電阻率，因而在步驟S5中和后續(xù)步驟中，硅化鎳層保持具有低阻抗的NiSi相直到半導(dǎo)體器件制造完成，并且在所制造的半導(dǎo)體器件中，硅化鎳層繼續(xù)保持低阻抗的NiSi相，即使是在例如半導(dǎo)體基板1分割成單個半導(dǎo)體芯片的狀態(tài)中也是如此。如果步驟S5中第二熱處理的熱處理溫度低于步驟S3中的第一熱處理的熱處理溫度，則即使完成步驟S5中的第二熱處理，硅化鎳層也幾乎不發(fā)生變化，且不可能預(yù)期獲得硅化鎳層的穩(wěn)定效果，而因此第二熱處理的熱處理溫度設(shè)定為高于步驟S3中的第一熱處理的熱處理溫度。但是，本發(fā)明人的研究表明，如果步驟S5中第二熱處理的熱處理溫度太高，NiSi2很可能異常地從硅化鎳層生長到溝道部分，因為構(gòu)成硅化鎳層的金屬元素Ni由于步驟S5中的第二熱處理而過度擴散。另外還表明，形成了不需要的NiSi2部分，且存在相對于各pMIS和nMIS硅化鎳層的電阻發(fā)生變化的可能性。因此，在第三實施方式中，步驟S5中第二熱處理的熱處理溫度設(shè)定為低于NiSi2的晶格大小(晶格常數(shù))與構(gòu)成半導(dǎo)體基板1的硅的晶格大d、一致時的溫度。因此，當(dāng)進(jìn)行步驟S5中的第二熱處理時，可以抑制或防止NiSi2異常地從硅化鎳層生長到溝道部分和通過抑制或防止不需要的NiSi2部分的形成減小各硅化鎳層的電阻變化。這已經(jīng)被Okada等人在日本專利申請2007-17554號(2007年7月3日提交)中公開并因此在此省略對其的詳細(xì)說明。在步驟S5的第二熱處理中，為了防止對硅化鎳層應(yīng)用過量的熱量，采用了尖峰退火過程(表4中的第二RTA(尖峰))且升溫速率設(shè)定為10。C/s或更高，例如，10-250°C/s。如果過量的熱量應(yīng)用到通過第一熱處理形成的NiSi相的硅化鎳層上，構(gòu)成硅化鎳層的Ni和Si相互反應(yīng)并聚集，因而在硅化鎳層中導(dǎo)致缺陷產(chǎn)生。圖26(a)顯示了用于說明當(dāng)通過RTA方法的均溫退火過程或尖峰退火過程進(jìn)行第二熱處理時硅化鎳層的霧度(晶片表面的微觀粗糙度和微缺陷)測量結(jié)果的曲線圖。圖26(b)和26(c)顯示了當(dāng)通過RTA方法采用均溫退火過程或尖峰退火過程進(jìn)行第二熱處理時硅化鎳層表面的SEM(掃描電鏡)照片。在硅單晶形成的晶片上沉積鎳膜后通過進(jìn)行第一和第二熱處理形成樣本。第一熱處理的條件和去除未反應(yīng)膜的方法對于所有樣本是相同的。圖26(a)顯示了完成第二熱處理后的霧度測量的結(jié)果和在第二熱處理后使用NH3氣體進(jìn)行等離子體處理后的霧度測量的結(jié)果，其中樣本進(jìn)行第二熱處理的均溫退火過程和樣本進(jìn)行第二熱處理的尖峰退火過程。第二熱處理的均溫退火過程的條件是，溫度為550。C和時間為30秒，且第二熱處理的尖峰退火過程的條件是，溫度為59(TC和時間為30秒。如圖26(a)中所示，可以看到，對于第二熱處理后的樣本和第二熱處理加等離子體處理后的樣本，進(jìn)行尖峰退火過程的樣本的霧度值(霧收縮(Hazenarrow))都小于進(jìn)行均溫退火過程的樣本的霧度值，且在進(jìn)行尖峰退火過程的樣本中隆起和凹陷或缺陷的數(shù)目小于進(jìn)行均溫退火過程的樣本。如圖26(b)和26(c)中所示，還可以看到，進(jìn)行尖峰退火過程的樣本的鎳中的缺陷的數(shù)目小于進(jìn)行均溫退火過程的樣本。因此，可以通過在第二熱處理中進(jìn)行尖峰退火過程抑制NiSi的聚集。此外，因為硅化鎳層中的缺陷數(shù)目較小，即使第二熱處理之后進(jìn)行等離子體處理，也可以減輕等離子體對硅化鎳層的表面造成的損傷，且可以緩和等離子體處理的影響。退火過程進(jìn)行第二熱處理時硅化鎳層的XPS(X射線光電子能譜)測量結(jié)果的曲線圖。樣本與用于上述圖26中的霧度測試的樣本相同但是不進(jìn)行等離子體處理。對于進(jìn)行了尖峰退火過程的樣本的組成，獲得了NiSi相的化學(xué)計量組成，但是進(jìn)行了均溫退火過程的樣本的組成為NiSi相以外的多個相混合的混合相狀態(tài)?；趫D26中所示的硅化鎳層的霧度測量和SEM觀察及圖27中所示的硅化鎳層的XPS測量，可以看到，可以防止對晶片應(yīng)用過度熱處理、減少硅化鎳層中缺陷的發(fā)生和形成接近于化學(xué)計量組成的具有低阻抗的單金屬硅化物層的硅化鎳層。另外，為了提高熱處理氣氛的導(dǎo)熱性，優(yōu)選在正常壓力下、填充的惰性氣體(例如，氦氣或氖氣)或填充包括添加了導(dǎo)熱系數(shù)高于氮氣的惰性氣體(He或Ne)的氮氣的周圍氣體的情況下進(jìn)行熱處理。對于用于進(jìn)行上述圖26中所示的硅化鎳層的霧度測量和SEM觀察及用于進(jìn)行圖27中所示的硅化鎳層的XPS測量的樣本，在均溫退火過程和尖峰退火過程中采用不同的熱處理溫度。這是因為在均溫退火過程和尖峰退火過程之間存在熱量差異，因而在熱處理溫度上產(chǎn)生差異。圖28顯示了用于說明通過均溫退火過程進(jìn)行第一熱處理和通過均溫退火過程或尖峰退火過程進(jìn)行第二熱處理時硅化鎳層的漏電流特性的曲線圖。第一熱處理的條件對于所有樣本(樣本a、b、c和d)是相同的且熱處理通過RTA方法在410。C的溫度下進(jìn)行30秒。第二熱處理的條件是，樣本a、b和c通過RTA方法進(jìn)行尖峰退火過程而樣本d通過RTA方法進(jìn)行均溫退火過程。此外，樣本a、b和c的第二熱處理的溫度彼此不同。如圖28中所示，可以看到，如果第二熱處理^v均溫退火過程變?yōu)榧夥逋嘶疬^程，通過在550。C溫度下第二熱處理的均溫退火過程處理的硅化鎳層的漏電流特性基本上與通過59CTC溫度下的尖峰退火過程處理的硅化鎳層的漏電流特性相同。圖29(a)和29(b)各顯示了用于說明分別通過均溫退火過程和尖峰退火過程形成的硅化鎳層的薄層電阻與熱處理溫度之間關(guān)系的實例的曲線圖。曲線圖中的縱軸表示在引入n-型雜質(zhì)(例如，磷或砷)的硅基板(N-sub)上和引入p-型雜質(zhì)(例如，硼)的硅基板(P-sub)上沉積鎳膜后通過進(jìn)行各自的熱處理形成的硅化鎳層的薄層電阻，而橫軸表示熱處理溫度。從薄層電阻的差異可以想到，通過均溫退火過程形成的硅化鎳層和通過尖峰退火過程形成的硅化鎳層之間的相變溫度差為大約30-40。C。因此，對于用于上述圖26中所示的硅化鎳層的霧度測量和SEM觀察及圖27中所示的硅化鎳層的XPS測量的樣本，采用均溫退火過程的第二熱處理的溫度條件設(shè)定為550°C,而采用尖峰退火過程的第二熱處理的溫度條件設(shè)定為590°C。在第二熱處理中，如果可以實現(xiàn)10-250°C/s的升溫速率和尖峰退火過程，則可以使用燈加熱裝置和加熱器加熱裝置中的任一種。第二熱處理的熱處理溫度為410。C或更高且不使用其中燈加熱裝置難于對溫度進(jìn)行控制的280。C或更低的溫度范圍，因此也可以使用燈加熱裝置。表5顯示了采用尖峰退火過程的第二熱處理的工藝步驟表的例子。燈加熱裝置用作熱處理裝置。在晶片被加熱直到達(dá)到其中晶片溫度可以讀取和控制的溫度帶(約280。C)后，晶片溫度保持恒定溫度(300。C)的時間為約20-30秒(步驟4、步驟5),且進(jìn)一步，溫度升高到熱處理溫度需要的時間為大約10秒(步驟6),因此除了熱處理(O秒)以外，相當(dāng)于約10秒時間的過量的熱被應(yīng)用到晶片上。但是，如果第二熱處理采用均溫退火過程，如例如表6中所示，除了熱處理(30秒)以外，應(yīng)用了數(shù)秒時間的過量的熱，因此通過采用尖峰退火過程，與采用均溫退火過程的情況相比可以減少過量的熱。<table>tableseeoriginaldocumentpage44</column></row><table>在以這一方式在nMIS的柵極10n和源/漏擴散區(qū)16的表面上及pMIS的柵極10p和源/漏擴散區(qū)17的表面上形成具有低阻抗的硅化鎳層后，除CMOS器件之外還形成電連接半導(dǎo)體基板1上形成的各種半導(dǎo)體元件的配線。如上所述，按照第三實施方式，在第一熱處理中采用燈加熱裝置或加熱器加熱裝置形成NiSi相的硅化鎳層，和在第二熱處理中可以通過實現(xiàn)10-250°C/s的升溫速率抑制過量的熱應(yīng)用到晶片上。因此，在晶片平面中，在nMIS的柵極10n和源/漏擴散區(qū)16的表面上及pMIS的柵極10p和源/漏擴散區(qū)17的表面上發(fā)生均勻的硅化物反應(yīng)，可以形成其中組成變化受到抑制的NiSi相的硅化鎳層。結(jié)果，可以提高CMOS器件(半導(dǎo)體元件)的可靠性和其成品收率。如上，由發(fā)明人作出的本發(fā)明基于實施方式進(jìn)行了具體描述，但是很明顯，本發(fā)明并不限于上述實施方式，而是可以在該范圍內(nèi)進(jìn)行各種修改而不脫離本發(fā)明的范圍。本發(fā)明可應(yīng)用于包括具有金屬硅化物層的半導(dǎo)體元件的半導(dǎo)體器件制造技術(shù)中。權(quán)利要求1、一種制備半導(dǎo)體器件的方法，包括以下步驟(a)準(zhǔn)備由單晶硅制成的半導(dǎo)體基板；(b)在所述半導(dǎo)體基板上形成半導(dǎo)體區(qū)域；(c)在包括半導(dǎo)體區(qū)域的所述半導(dǎo)體基板上形成鎳和鉑的合金膜；(d)通過進(jìn)行第一熱處理以使所述合金膜和所述半導(dǎo)體區(qū)域相互反應(yīng)而形成(PtNi)2Si相的加鉑硅化鎳層；(e)在步驟(d)之后，除去所述半導(dǎo)體區(qū)域上(PtNi)2Si相加鉑硅化鎳層上的未反應(yīng)合金膜；及(f)在步驟(e)之后，以高于所述第一熱處理的溫度的熱處理溫度進(jìn)行第二熱處理以形成PtNiSi相的加鉑硅化鎳層，其中步驟(d)中所述第一熱處理的升溫速率為10℃/s或更高；和其中步驟(f)中所述第二熱處理的升溫速率為10℃/s或更高。2、根據(jù)權(quán)利要求1所述的制備半導(dǎo)體器件的方法，其中步驟(d)中所述第一熱處理的溫度為210-310°C。3、一種制備半導(dǎo)體器件的方法，包括以下步驟(a)準(zhǔn)備由單晶硅制成的半導(dǎo)體基板；(b)在所述半導(dǎo)體基板上形成半導(dǎo)體區(qū)域；(c)在包括半導(dǎo)體區(qū)域的所述半導(dǎo)體基板上形成鎳和鉑的合金膜；(d)通過進(jìn)行第一熱處理以使所述合金膜和所述半導(dǎo)體區(qū)域相互反應(yīng)而形成PtNiSi相的加鉑硅化鎳層；(e)在步驟(d)之后，除去所述半導(dǎo)體區(qū)域上PtNiSi相的加鉑硅化鎳層上的未反應(yīng)合金膜；及(f)在步驟(e)之后，以高于所述第一熱處理的溫度的熱處理溫度進(jìn)行第二熱處理，其中步驟(d)中所述第一熱處理的升溫速率為lCTC/s或更高；和其中步驟(f)中所述第二熱處理的升溫速率為10°C/s或更高。4、根據(jù)權(quán)利要求3所述的制備半導(dǎo)體器件的方法，其中步驟(d)中所述第一熱處理的溫度為380-400°C。5、根據(jù)權(quán)利要求3所述的制備半導(dǎo)體器件的方法，其中在步驟(f)中的第二熱處理之后所述PtNiSi相的加鉑硅化鎳層的組成比步驟(d)中的第一熱處理之后所述PtNiSi相的加鉑^圭化4臬層的組成更4妻近于化學(xué)計量組成。6、根據(jù)權(quán)利要求1或3所述的制備半導(dǎo)體器件的方法，其中步驟(d)中所述第一熱處理的升溫速率為30-250°C/s。7、根據(jù)權(quán)利要求1或3所述的制備半導(dǎo)體器件的方法，其中步驟(f)中所述第二熱處理的升溫速率為10-250°C/s。8、根據(jù)權(quán)利要求1或3所述的制備半導(dǎo)體器件的方法，其中步驟(f)中所述第二熱處理為均溫退火過程。9、根據(jù)權(quán)利要求8所述的制備半導(dǎo)體器件的方法，其中步驟(f)中所述第二熱處理的熱處理溫度為380-495°C/s。10、根據(jù)權(quán)利要求1或3所述的制備半導(dǎo)體器件的方法，其中步驟(f)中所述第二熱處理為尖峰退火過程。11、根據(jù)權(quán)利要求IO所述的制備半導(dǎo)體器件的方法，其中步驟(f)中所述第二熱處理的熱處理溫度為380-525°C/s。12、根據(jù)權(quán)利要求1或3所述的制備半導(dǎo)體器件的方法，其中加熱器加熱方法用于步驟(d)中的第一熱處理。13、根據(jù)權(quán)利要求12所述的制備半導(dǎo)體器件的方法，其中步驟(d)中的所述第一熱處理是在具有比氮氣高的導(dǎo)熱系數(shù)的惰性氣體中或在氮氣中添加具有比氮氣高的導(dǎo)熱系數(shù)的氣體的氣氛中進(jìn)行的。14、根據(jù)權(quán)利要求1或3所述的制備半導(dǎo)體器件的方法，其中加熱器加熱方法或燈加熱方法用于步驟(f)中的第二熱處理。15、根據(jù)權(quán)利要求14所述的制備半導(dǎo)體器件的方法，其中步驟(f)中的所述第二熱處理是在具有比氮氣高的導(dǎo)熱系數(shù)的惰性氣體中或在氮氣中添加具有比氮氣高的導(dǎo)熱系數(shù)的氣體的氣氛中進(jìn)行的。16、根據(jù)權(quán)利要求13或15所述的制備半導(dǎo)體器件的方法，其中所述惰性氣體是氦氣或氖氣。17、根據(jù)權(quán)利要求1或3所述的制備半導(dǎo)體器件的方法，18、根據(jù)權(quán)利要求17所述的制備半導(dǎo)體器件的方法，進(jìn)一步包括以下步驟(al)在步驟(a)之后，在所述半導(dǎo)體基板上形成柵極絕緣膜；和(a2)在所述柵極絕緣膜上形成由多晶硅制成的柵極，其中，在步驟(c)中，在包括半導(dǎo)體區(qū)域的所述半導(dǎo)體基板上形成合金膜以覆蓋柵極。19、根據(jù)權(quán)利要求1或3所述的制備半導(dǎo)體器件的方法，進(jìn)一步包括以下步驟(cl)在步驟(c)之后和在步驟(d)之前，在所述合金膜上形成阻擋膜，其中，在步驟(e)中，除去所述阻擋膜和所述未反應(yīng)合金膜。20、根據(jù)權(quán)利要求1所述的制備半導(dǎo)體器件的方法，其中即使進(jìn)行第一熱處理，所述阻擋膜也不與所述合金膜反應(yīng)。21、根據(jù)權(quán)利要求1或3所述的制備半導(dǎo)體器件的方法，進(jìn)一步包括以下步驟(c2)在步驟(c)之前，干清洗所述半導(dǎo)體基板的主表面中的半導(dǎo)體區(qū)域的表面，其中，在步驟(c2)之后，在半導(dǎo)體基板不暴露于空氣的情況下進(jìn)行步驟(c)。22、一種制備半導(dǎo)體器件的方法，包括以下步驟(a)準(zhǔn)備由單晶硅制成的半導(dǎo)體基板；(b)在所述半導(dǎo)體基板上形成半導(dǎo)體區(qū)域；(c)在包括半導(dǎo)體區(qū)域的所述半導(dǎo)體基板上形成鎳膜；(d)通過進(jìn)行第一熱處理以使所述鎳膜和所述半導(dǎo)體區(qū)域相互反應(yīng)而形成NiSi相的石圭化4臬層；(e)在步驟(d)之后，除去所述半導(dǎo)體區(qū)域上NiSi相的硅化鎳層上的未反應(yīng)鎳膜；及(f)在步驟(e)之后，以高于所述第一熱處理的溫度的熱處理溫度進(jìn)行第二熱處理，其中步驟(f)中所述第二熱處理的升溫速率為1(TC/s或更高。23、根據(jù)權(quán)利要求22所述的制備半導(dǎo)體器件的方法，其中在步驟(f)中的第二熱處理之后所述NiSi相的硅化鎳層的組成比步驟(d)中的第一熱處理之后所述NiSi相的硅化鎳層的組成更接近于化學(xué)計量組成。24、根據(jù)權(quán)利要求22所述的制備半導(dǎo)體器件的方法，其中步驟(d)中所述第一熱處理的溫度為400-430°C。25、根據(jù)權(quán)利要求22所述的制備半導(dǎo)體器件的方法，其中步驟(d)中所述第一熱處理的升溫速率為3-10°C/s。26、根據(jù)權(quán)利要求22所述的制備半導(dǎo)體器件的方法，其中步驟(f)中所述第二熱處理的升溫速率為10-250°C/s。27、根據(jù)權(quán)利要求22所述的制備半導(dǎo)體器件的方法，其中步驟(f)中所述第二熱處理為尖峰退火過程。28、根據(jù)權(quán)利要求27所述的制備半導(dǎo)體器件的方法，其中步驟(f)中所述第二熱處理的熱處理溫度為400-635。C。29、根據(jù)權(quán)利要求22所述的制備半導(dǎo)體器件的方法，其中加熱器加熱方法或燈加熱方法用于步驟(d)中的第一熱處理。30、根據(jù)權(quán)利要求29所述的制備半導(dǎo)體器件的方法，其中步驟(d)中的所述第一熱處理是在具有比氮氣高的導(dǎo)熱系數(shù)的惰性氣體中或在向氮氣中添加具有比氮氣高的導(dǎo)熱系數(shù)的氣體的氣氛中進(jìn)行的。31、根據(jù)權(quán)利要求22所述的制備半導(dǎo)體器件的方法，其中加熱器加熱方法或燈加熱方法用于步驟(f)中的第二熱處理。32、根據(jù)權(quán)利要求31所述的制備半導(dǎo)體器件的方法，其中步驟(f)中的所述第二熱處理是在具有比氮氣高的導(dǎo)熱系數(shù)的惰性氣體中或在向氮氣中添加具有比氮氣高的導(dǎo)熱系數(shù)的氣體的氣氛中進(jìn)行的。33、根據(jù)權(quán)利要求30或32所述的制備半導(dǎo)體器件的方法，其中所述惰性氣體是氦氣或氖氣。34、根據(jù)權(quán)利要求22所述的制備半導(dǎo)體器件的方法，35、根據(jù)權(quán)利要求34所述的制備半導(dǎo)體器件的方法，進(jìn)一步包括以下步驟(al)在步驟(a)之后，在所述半導(dǎo)體基板上形成柵極絕緣膜；和(a2)在所述柵極絕緣膜上形成由多晶硅制成的柵極，其中，在步驟(c)中，在包括半導(dǎo)體區(qū)域的所述半導(dǎo)體基板上形成鎳膜以覆蓋柵極。36、根據(jù)權(quán)利要求22所述的制備半導(dǎo)體器件的方法，進(jìn)一步包括以下步驟(cl)在步驟(c)之后和在步驟(d)之前，在所述鎳膜上形成阻擋膜，其中，在步驟(e)中，除去所述阻擋膜和所述未反應(yīng)的鎳膜。37、根據(jù)權(quán)利要求36所述的制備半導(dǎo)體器件的方法，其中即使進(jìn)行第一熱處理，所述阻擋膜也不與所述鎳膜反應(yīng)。根據(jù)權(quán)利要求22所述的制備半導(dǎo)體器件的方法，進(jìn)一步包括以下步驟(c2)在步驟(c)之前，干清洗所述半導(dǎo)體基板的主表面上的所述半導(dǎo)體區(qū)域的表面，其中，在步驟(c2)之后，在半導(dǎo)體基板不暴露于空氣中的情況下進(jìn)行步驟(c)。全文摘要本發(fā)明提供一種能夠通過降低金屬硅化物層的電特性的變化提高半導(dǎo)體元件的可靠性及其成品收率的技術(shù)。在半導(dǎo)體基板1上形成鎳-鉑合金膜后，通過使用加熱器加熱裝置在210-310℃的熱處理溫度下進(jìn)行第一熱處理，該技術(shù)使得鎳-鉑合金膜與硅相互反應(yīng)以形成(PtNi)₂Si相的加鉑硅化鎳層。隨后，在除去未反應(yīng)的鎳-鉑合金膜后，該技術(shù)進(jìn)行熱處理溫度高于第一熱處理的第二熱處理以形成PtNiSi相的加鉑硅化鎳層。第一熱處理的升溫速率設(shè)置為10℃/s或更高(例如，30-250℃/s)且第二熱處理的升溫速率設(shè)置為10℃/s或更高(例如，10-250℃/s)。文檔編號H01L21/02GK101494167SQ200810183018公開日2009年7月29日申請日期2008年12月3日優(yōu)先權(quán)日2008年1月25日發(fā)明者二瀨卓也,岡田茂業(yè),稻葉豐申請人:株式會社瑞薩科技