專利名稱：包括在基底上放置半導(dǎo)體芯片的制造裝置的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種制造裝置的方法，該方法包括在基底上放置半導(dǎo)體 芯片，并涉及一種裝置，該裝置包括在基底上放置的半導(dǎo)體芯片。
背景技術(shù)：
例如，可以在基底上放置功率半導(dǎo)體芯片。功率半導(dǎo)體芯片適用于 電流和/或電壓的切換或控制。功率半導(dǎo)體芯片可以被配置成功率晶體
管、功率二極管或IGBT (絕緣柵雙極型晶體管)。


附圖被包括以提供對實(shí)施例的進(jìn)一步理解，并被結(jié)合和組成本說明 書的一部分。附圖示出了實(shí)施例，并和描述一起用于幫助解釋實(shí)施例的 原理。其它實(shí)施例和實(shí)施例的許多預(yù)期的優(yōu)勢可以被容易地理解，因?yàn)?參考以下具體的說明它們將變得更好理解。附圖中的元件并不是必須互 相成比例。相同的附圖標(biāo)記表示相應(yīng)的類似部件。
圖1A至1D示意性地示出了根據(jù)一個(gè)示例性實(shí)施例的方法。 圖2A至2D示意性地示出了根據(jù)又一示例性實(shí)施例的又一方法。 圖3A至3D示意性地示出了根據(jù)再一示例性實(shí)施例的再一方法。 圖4A至4D示意性地示出了根據(jù)又一示例性實(shí)施例的又一方法。
具體實(shí)施例方式
在以下具體的說明中，參考構(gòu)成說明書的一部分且其中以圖示的方 式示出了特定實(shí)施例的附圖，本發(fā)明可以在所述特定實(shí)施例中被實(shí)施。 在這方面，方向術(shù)語，如"頂部，，、"底部"、"前"、"后"、"在 前(leading)"、"尾隨(trai 1 ing )，，等，參考所描述的圖中的方 向來使用。由于實(shí)施例的組件可以許多不同的方向放置，使用方向術(shù)語 是為了解釋而不是在任何方面限制?？梢岳斫?，在不偏離本發(fā)明的范圍
內(nèi)，可以使用其它的實(shí)施例，且可以進(jìn)行結(jié)構(gòu)或邏輯上的改變。因此，以下具體的說明不是為了限制，且本發(fā)明的范圍是由所附權(quán)利要求限定 的。
可以理解，這里描述的各種示例實(shí)施例的特征可以互相結(jié)合，除非 另外特別指出。
以下將描述具有半導(dǎo)體芯片的裝置。半導(dǎo)體芯片可以是非常不同的 類型并可以包括，例如，集成電或電光電路。這些半導(dǎo)體芯片例如可以
被配置成功率M0SFET，例如，功率晶體管、功率二極管或IGBT(絕緣 柵雙極型晶體管)。此外，半導(dǎo)體芯片可以包括控制電路，微處理器或 微電子機(jī)械組件。在一個(gè)實(shí)施例中，可以涉及垂直類型的半導(dǎo)體芯片， 其被這樣制造從而電流可以在與半導(dǎo)體芯片的主表面基本垂直的方向 上流動。在具有垂直結(jié)構(gòu)的半導(dǎo)體芯片中，通過其傳導(dǎo)電流的電極被布 置在半導(dǎo)體芯片的至少兩個(gè)表面上，這些表面被布置在半導(dǎo)體芯片的兩 個(gè)相反的側(cè)面上。在一個(gè)實(shí)施例中，功率晶體管、功率二極管和IGBT 可以具有垂直結(jié)構(gòu)。例如，功率晶體管的源和漏電極、功率二極管的陽 極和陰極電極以及IGBT的發(fā)射極電極和集電極電極可以位于相應(yīng)的功 率半導(dǎo)體芯片的相反的表面上。
以下描迷的裝置可以包括用于控制其它集成電路的集成電路，例 如，功率晶體管、功率二極管或IGBT的集成電路。半導(dǎo)體芯片不需要 用特定的半導(dǎo)體材料制造，此外可以包括不是半導(dǎo)體的無機(jī)/或有機(jī)材 料，例如，絕緣體、塑料或金屬。而且，半導(dǎo)體芯片可以是封裝的或未 封裝的。
半導(dǎo)體芯片可以具有電極(或接觸襯墊)，來允許與半導(dǎo)體芯片進(jìn) 行電接觸。電極可以由任意導(dǎo)電材料組成，以金屬為例，比如銅、鋁或 金，金屬合金或?qū)щ娪袡C(jī)材料。在一個(gè)擴(kuò)散焊接(diffusion soldering) 的實(shí)施例中，可以使用芯片接合技術(shù)將半導(dǎo)體芯片安裝在基底上。
以下闡述的基底可以是任何合適的材料，包括金屬、金屬合金和有 機(jī)材料?；卓梢允侨我獾男螤?、尺寸或材料。在裝置的制造過程中， 基底可以以這樣的方式被提供其它的基底被布置在附近并用連接裝置 連接到該基底，目的是為了分開這些基底。在一個(gè)實(shí)施例中，如以下描 述的基底可以被配置成引線框(leadframe)，具有至少一個(gè)芯片襯墊 (die pad)和多個(gè)引線，被布置成用這些引線與半導(dǎo)體芯片的電極接 觸，來將該裝置電連接到裝置外的電接觸。但是，基底也可以僅由芯片襯墊組成而沒有任何引線。基底可以用金屬或金屬合金、銅、鐵鎳或其 它材料制造。而且，可以用導(dǎo)電材料，例如，銅、銀或鎳磷來鍍到基底 上。
以下描迷的電介質(zhì)材料可以是電絕緣或主要電絕緣的材料。例如， 電介質(zhì)材料可以是模制材料，例如，熱塑性或熱固性材料?？梢允褂酶?種技術(shù)來放置模制材料，例如壓縮模制或噴射模制。此外，電介質(zhì)材料
可以是聚合材料，可以在低于50。 C的溫度，例如，室溫下被放置。聚 合材料可以通過模版印刷來放置。電介質(zhì)材料還可以包括任何電介質(zhì)填 充劑材料，在一個(gè)實(shí)施例中是Si02、 A1^或者A1N。電介質(zhì)材料可以具 有的機(jī)械特性是，在通常的使用條件下，保證使用該電介質(zhì)材料制造的 芯片封裝高度的機(jī)械穩(wěn)定性。
此處描述的用于組裝半導(dǎo)體芯片封裝的方法可以包括在一個(gè)較大 的基底上同時(shí)組裝若干芯片封裝，并通過在封裝之間適當(dāng)?shù)倪吔缇€處分 開基底,來單個(gè)化個(gè)體的芯片封裝。這里描述的半導(dǎo)體芯片封裝可以包 括多于一個(gè)的半導(dǎo)體芯片。此外，使用這里描述的方法組裝的半導(dǎo)體芯
片封裝可以被模制材料完全覆蓋，或用模制材料部分地覆蓋，暴露基底、 半導(dǎo)體芯片和/或電極連接結(jié)構(gòu)的一部分。在一個(gè)實(shí)施例中，半導(dǎo)體芯 片封裝可以具有元件，在一個(gè)實(shí)施例中是金屬元件，將封裝內(nèi)的半導(dǎo)體 芯片的電極電耦接到基底，這些元件至少部分地從模制材料中暴露。這 樣暴露的元件可以被用來在其上附加散熱單元，所述散熱單元適于消散 在操作期間在半導(dǎo)體封裝內(nèi)產(chǎn)生的熱量。將封裝內(nèi)的半導(dǎo)體芯片的電極 電耦接到基底并從模制材料中暴露的金屬元件，在裝置的操作期間可以 被維持在地電位。
可以使用一個(gè)或多個(gè)導(dǎo)電元件來將半導(dǎo)體芯片電連接到其它部件， 例如基底。導(dǎo)電元件可以是鍵合引線(bond wire)，或者也可以是其 它的導(dǎo)電結(jié)構(gòu)，例如線夾(clip)。線夾可以，例如，通過沖壓或才莫壓 金屬條而形成。
以下描迷的裝置包括外部接觸元件。外部接觸元件可從裝置的外部 訪問，并允許從裝置的外部與半導(dǎo)體芯片來進(jìn)行電接觸。此外，外部接 觸元件可以具有導(dǎo)熱性并作為散熱器，用于消散由半導(dǎo)體芯片產(chǎn)生的熱 量。外部接觸元件可以由任何期望的導(dǎo)電材料組成，以金屬為例，例如 銅、鋁或金，鋁合金或?qū)щ娪袡C(jī)材料。外部接觸元件或其表面還可以構(gòu)成組裝平面，以將裝置安裝到另 一元件上或?qū)⒘?一元件安裝到裝置上。
圖1A至1D示意性地示出了根據(jù)一個(gè)示例性實(shí)施例的方法。根據(jù)圖 U，提供了具有突出元件IIO的基底10。此外，在基底IO上還提供了與 突出元件110鄰近的突出元件111和112。盡管為了清楚起見在圖1中 將突出元件的數(shù)目限制為3個(gè)，基底10上可以提供任意數(shù)目的突出元 件。突出元件110、 111和112可以通過印刷，例如噴墨印刷來制造， 或者可以是通過放置(placing)過程施加到基底10上的小預(yù)制板
(pre-shaped plate)。在噴墨印刷的情況下，使用的墨可以包括導(dǎo)電 顆粒。在基底10上放置預(yù)制板的情況下，板可以用金屬或金屬合金， 例如銅、鋁或鐵鎳制造。可以通過焊接，例如擴(kuò)散焊接，或膠合，將板 附著到基底10上。突出元件110、 111和112的高度可以在10nm至100
pm范圍內(nèi)。可以根據(jù)基底IO上的結(jié)構(gòu)化的樣式來布置突出元件110、 111和112?？梢杂眠@樣的方式將突出元件110、 Ul和112施加到基底 IO上，即與它們被施加于其上的基底IO的上表面相對的，突出元件110、 111和112表面，可以形成與基底10的上表面平行的、基本平坦的表面。 基底10本身可以用金屬或金屬合金制造。在一個(gè)實(shí)施例中，可以使用 金屬或金屬合金以外的其它材料，例如陶瓷或紙制品。
在第一表面20a上具有第一電極21且在第二表面20b上具有第二 電極22的半導(dǎo)體芯片20以這樣的方式被放置在基底10上，即第一電 極21被放置在突出元件110上。在一個(gè)實(shí)施例中，半導(dǎo)體芯片20可以 是在第一表面20a上具有第三電極23的垂直功率半導(dǎo)體芯片，在這種 情況下該垂直功率半導(dǎo)體芯片可以以這樣的方式被放置，即第三電極23 被放置在突出元件Ul上 半導(dǎo)體芯片20可以是功率半導(dǎo)體芯片，例 如，功率晶體管、功率二極管或IGBT。在本實(shí)施例中，半導(dǎo)體芯片是具 有漏電極22、源電極21和柵電極23的功率MOSFET。突出元件112可 以以這樣的方式被布置，即由表面20a定義的半導(dǎo)體芯片20的輪廓不 與突出元件112重疊。突出元件110和111的區(qū)域可以分別大于電極21 和23的區(qū)域，且突出元件110和1U可以部分地延伸超過表面20a定 義的半導(dǎo)體芯片20的輪廓。突出元件110、 111和112可以被分別布置 為半導(dǎo)體芯片20的電極21、 22和23的接觸襯墊。半導(dǎo)體芯片W可以 通過回流焊接、擴(kuò)散焊接或使用導(dǎo)電粘合劑的粘接鍵合(adhesive bonding),被加到突出元件110和111上。根據(jù)圖1B，電介質(zhì)薄膜120以結(jié)構(gòu)化的方式放置在半導(dǎo)體芯片20、 突出元件lll、 112的部分、和基底10之上。在一個(gè)實(shí)施例中，可以用 印刷技術(shù)或物理或化學(xué)氣相沉積技術(shù)來放置電介質(zhì)薄膜120。電介質(zhì)薄 膜120可以被布置為暴露半導(dǎo)體芯片20的第二電極22的部分。導(dǎo)電薄 膜130然后被放置到電介質(zhì)薄膜120以及電介質(zhì)薄膜120暴露的區(qū)域上。 在一個(gè)實(shí)施例中，導(dǎo)電薄膜130可以被布置以形成第二電極22和突出 元件112之間的電連接。電絕緣電介質(zhì)薄膜120可以被布置以阻止導(dǎo)電 薄膜130和突出元件110和111之間的電接觸。導(dǎo)電薄膜130可以由金 屬材料組成，例如銅、金、銀、鎳或任何其它金屬合成物，并可以被電 化地(galvanically )放置到電介質(zhì)薄膜120上。
根據(jù)圖1C，半導(dǎo)體芯片20、電介質(zhì)薄膜120、導(dǎo)電薄膜130和基底 10用模制材料3 0覆蓋。模制材料30可以被布置以覆蓋其上安裝了半導(dǎo) 體芯片20的基底10的上表面，并可以被布置為留下基底10的下表面 未被覆蓋。在一個(gè)實(shí)施例中，模制材料30可以被布置為使導(dǎo)電薄膜130 至少部分地被暴露。導(dǎo)電薄膜130被暴露的部分可以被用來將散熱器連 接到導(dǎo)電薄膜130,加快在半導(dǎo)體芯片20的操作期間產(chǎn)生的熱量的消 散。模制材料30可以被布置以填充突出元件110、 lll和半導(dǎo)體芯片20 的表面20a之間的空間。
根據(jù)圖1D，基底10隨后被至少部分地移除。在一個(gè)實(shí)施例中，基 底IO可以以這樣的方式被移除，即突出元件IIO、 Ul和112留在得到 的裝置100中，但是模制材料30在最初覆蓋基底10的表面處暴露?；?底IO可以以這樣的方式被移除，即突出元件IIO、 111和112與暴露的 模制材料30的表面形成基本上平坦的表面?？梢杂醚心?、蝕刻、燒蝕、 減薄、焚化、焦燒或任何其它適用于基底材料的合適的方法來移除基底 10。
圖2A至2D示意性地示出了根據(jù)又一示例性實(shí)施例的又一方法的步 驟。根據(jù)圖2A,將半導(dǎo)體芯片20放置在基底10上與圖1A示出的放置 過程類似。圖1A和圖2A之間的區(qū)別在于，圖2A中的突出元件210、 211 和212是基底10的組成部分，即，突出元件210、 211和212和基底10 是由同一片制成的。在一個(gè)實(shí)施例中，如果基底10是由例如銅、鎳、 鐵鎳或其它金屬等金屬材料或金屬合金制成的，突出元件210、 211和 212可以通過沖壓、軋壓或;f莫壓(embossing)方法來產(chǎn)生。對本領(lǐng)域技術(shù)人員來說，很明顯在一個(gè)裝置中，突出元件210、 211和212中的一 些可以是基底10的組成部分，而其它的突出元件可以被作為不是初始 連接到到基底10的、分離的元件來施加，如圖1A所示。
根椐圖2B,電介質(zhì)材料30然后被施加到半導(dǎo)體芯片20和基底10, 至少部分地覆蓋半導(dǎo)體芯片20和基底10。在一個(gè)實(shí)施例中，電介質(zhì)材 料30可以以這樣的方式被施加，即至少一個(gè)通孔221在突出元件212 上形成?；蛘撸?21可以在放置電介質(zhì)材料30之后形成，例如， 通過激光束鉆孔。電介質(zhì)材料30可以被布置以覆蓋半導(dǎo)體芯片20的第 二表面20b。電介質(zhì)材料30還可以被布置為使得半導(dǎo)體芯片20的第二 表面20b被暴露?？梢允褂媚０嬗∷⒒蚰Ｖ乒に?，例如，底部填充模制， 來施加電介質(zhì)材料30。電介質(zhì)材料30可以由聚合物組成，并可以，例 如，包括環(huán)氧化物、聚亞安酯或硅樹脂。此外，電介質(zhì)材料可以包括由 金屬、金屬氧化物、半導(dǎo)體、半導(dǎo)體氧化物、陶瓷和/或金剛石制成的 填充劑材料。在一個(gè)實(shí)施例中，電介質(zhì)材料30可以包括Si02、 A1A或 A1N。但是，也可以用不包括填充劑材料的電介質(zhì)材料30。電介質(zhì)材料 30可以在低于50。 C的溫度下，在一個(gè)實(shí)施例中是在室溫，是液體，從 而電介質(zhì)材料30可以不用加熱地放置。此后電介質(zhì)材料30可以被加熱 以硬化電介質(zhì)材料30?；蛘撸梢允褂迷谑覝厥枪腆w，在放置前被加熱 的電介質(zhì)材料30。
根據(jù)圖2C,通過將導(dǎo)電元件230施加到電介質(zhì)材料30來提供半導(dǎo) 體芯片20的第二電極22和突出元件212之間的電連接。通孔221可以 用被用來形成導(dǎo)電元件230的材料231來填充，在一個(gè)實(shí)施例中是銅、 鎳或其它金屬或金屬合金。根據(jù)圖2B,如果用電介質(zhì)材料30完全覆蓋 第二表面20b，在形成導(dǎo)電元件230之前，電介質(zhì)材料30可以被部分地 從第二電極22上移除。未朝向半導(dǎo)體芯片20的導(dǎo)電元件230的表面可 以從電介質(zhì)材料30暴露。在一個(gè)實(shí)施例中，導(dǎo)電元件230被暴露的表 面可以被連接到散熱器(未示出)，以消散在半導(dǎo)體芯片20的操作期 間產(chǎn)生的熱量。例如，可以通過，電沉積工藝或其它電鍍工藝來完成施 加導(dǎo)電元件230及用導(dǎo)電材料231填充通孔221。
與圖1D類似，圖2D示出了從得到的裝置200移除基底的過程。
應(yīng)該注意，圖U至圖1D中示出的方法和圖2A至圖2D中示出的方 法的組合也是可能的。例如，在根據(jù)圖2A將半導(dǎo)體芯片20放置在基底IO上后，有可能遵循根據(jù)圖1B至1D的方法?；蛘撸?，有可能在執(zhí) 行根據(jù)圖2A至2D的方法期間，根據(jù)圖1B放置電介質(zhì)層120。以上描述
的方法的其它組合也是可行的。
圖3A至3D示意性地示出了根據(jù)又一實(shí)施例的又一方法的步驟。根 據(jù)圖3A,與圖1和圖2中的半導(dǎo)體芯片20類似的半導(dǎo)體芯片20被放置 在基底IO上，笫一表面20a朝向基底10。但是，與圖1和圖2不同， 圖3A中的半導(dǎo)體芯片20這樣被放置在基底IO上，即具有兩個(gè)電極21 和23的表面20b不朝向基底10。基底10具有突出元件11。為了清楚 的目的，圖3中示出的突出元件的數(shù)量限制在1個(gè)，但是，突出元件的 數(shù)量可以大于l個(gè)。突出元件11和基底IO可以是由同一片制造。在一 個(gè)實(shí)施例中，元件11的主要突出方向可以與半導(dǎo)體芯片20相對于基底 10的主要突出方向一致?；?0由導(dǎo)電材料制成，例如銅或鐵鎳。半 導(dǎo)體芯片20以這樣的方式被放置在基底10上，即突出元件11從由半 導(dǎo)體芯片20的表面20b限定的輪廓之外的基底突出。在一個(gè)實(shí)施例中， 突出元件11可以具有與半導(dǎo)體芯片20的厚度類似的高度，這樣半導(dǎo)體 芯片20的表面20b和不朝向基底10的突出元件11的上表面形成基本 上平坦的表面。在突出元件11的高度與半導(dǎo)體芯片20的高度不相似的 情況下，高度差可以隨后被補(bǔ)償，例如，通過電介質(zhì)層或其它適當(dāng)?shù)氖?段。在一個(gè)實(shí)施例中，突出元件11的高度可以在50至500jim的范圍 內(nèi)。突出元件11可以通過沖壓、軋壓或模壓工藝形成，或可以通過彎 曲基底10的邊緣部分而形成。
根據(jù)圖3B,電介質(zhì)材料30被放置在基底10上。電介質(zhì)材料30可 以被布置以覆蓋基底IO,但是使半導(dǎo)體芯片20的表面20b暴露。電介 質(zhì)材料3 0也可以被布置以覆蓋基底10的邊緣表面，在 一 個(gè)實(shí)施例中是 突出元件11的邊緣表面。不朝向基底10的突出元件11的上表面可以 從電介質(zhì)材料30暴露。電介質(zhì)材料30可以被布置以覆蓋基底10與朝 向半導(dǎo)體芯片20的表面相對的下表面。或者，基底10的下表面可以被 暴露。散熱器(未示出)可以連接到基底10被暴露的表面，以消散在 半導(dǎo)體芯片20的操作過程中產(chǎn)生的熱量。
根椐圖3C,電介質(zhì)層320 (或光阻層)被放置在電介質(zhì)材料30、半 導(dǎo)體芯片20和突出元件11上。電介質(zhì)層320可以被結(jié)構(gòu)化以形成多個(gè) 開口 321，在一個(gè)實(shí)施例中為，在半導(dǎo)體芯片20的笫一電極21上的，在半導(dǎo)體芯片20的第三電極23和突出元件n上的各開口 321。也可以 通過選擇性地放置電介質(zhì)層32Q來形成開口 321。
根據(jù)圖3D，導(dǎo)電薄膜330放置在電介質(zhì)層320上。在一個(gè)實(shí)施例中， 導(dǎo)電薄膜330可以被結(jié)構(gòu)化以覆蓋各開口 321并在各開口 321上形成導(dǎo) 電襯墊。導(dǎo)電薄膜320可以通過電沉積工藝放置，并可以具有5到500 jam范圍內(nèi)的厚度。在電極21和23上的導(dǎo)電襯墊可以在由表面20b定 義的半導(dǎo)體芯片20的輪廓上延伸。或者，導(dǎo)電層薄膜可以通過印刷工 藝制造，例如，噴墨印刷。在這種情況下，電介質(zhì)層320可以被略去。
圖4A至4D示意性地示出了根據(jù)又一示例性實(shí)施例的又一方法。根 據(jù)圖4A，與圖3A描述的半導(dǎo)體芯片20類似的半導(dǎo)體芯片20以第一表 面20a在基底10上被放置。
根據(jù)圖4B,電介質(zhì)材料30在基底10上放置。電介質(zhì)材料30可以 以這樣的方式放置，即半導(dǎo)體芯片20的第二表面20b被暴露。電介質(zhì) 材料30的放置可以通過印刷工藝，例如模版印刷，或者模制工藝。在 一個(gè)實(shí)施例中，電介質(zhì)材料30可以在被放置時(shí)具有低于50。 C的溫度， 例如電介質(zhì)材料可以在室溫放置。被放置后，電介質(zhì)材料30可以在較 高溫度被固化。該電介質(zhì)材料可以具有與以上描述的裝置300的電介質(zhì) 材料相同的特性。還可以通過蝕刻、激光束鉆孔或其它合適的方法來部 分移除電介質(zhì)材料30以形成通孔。這些通孔可以用導(dǎo)電材料410來填 充，例如，銅、鎳或任何其它金屬或金屬合金。用導(dǎo)電材料410填充可 以用電沉積工藝來完成?；蛘?，由導(dǎo)電材料410制成的突出結(jié)構(gòu)可以在 放置電介質(zhì)材料30之前形成?？梢酝ㄟ^在基底IO上安裝金屬凸塊或通 過電沉積來形成突出結(jié)構(gòu)。在放置電介質(zhì)材料30后，導(dǎo)電材料410隨 后被嵌入電介質(zhì)材料30內(nèi)。在一個(gè)實(shí)施例中，導(dǎo)電材料410的突出程 度可以基本上與半導(dǎo)體芯片20的厚度相同，這樣半導(dǎo)體芯片20的表面 20b和導(dǎo)電材料410的結(jié)構(gòu)的上表面可以基本上形成一個(gè)平坦的表面。 在半導(dǎo)體芯片20和導(dǎo)電材料410的結(jié)構(gòu)具有不同的高度的情況下，高 度差可以以適當(dāng)?shù)姆绞窖a(bǔ)償，例如， 一層適當(dāng)?shù)牟牧?。突出結(jié)構(gòu)的高度 可以在50至500jLim范圍內(nèi)。
電介質(zhì)材料30可以包括填充劑材料，在一個(gè)實(shí)施例中是Si02。也 可以使用其它的填充劑材料，如A1A和A1N。在電介質(zhì)材料30內(nèi)的填 充劑材料的部分可以被調(diào)整至想要的電介質(zhì)材料的熱機(jī)械
12(thermomechanical)特性，例如熱導(dǎo)率和熱膨脹系數(shù)?？梢允褂幂^大 量的填充劑材料來產(chǎn)生電介質(zhì)材料30較高的熱導(dǎo)率。電介質(zhì)材料30還 可以在基底IO上的多層來放置，其中電介質(zhì)材料30的每層可以包括不 同部分的填充劑材料。這些層可以在基底IO上以逐層的方式被布置。
根據(jù)圖4C,光阻層420 (或任何其它電介質(zhì)層)隨后在半導(dǎo)體芯片 20、導(dǎo)電材料410和電介質(zhì)材料30上放置。為了在結(jié)構(gòu)410和電極21 和23上構(gòu)建開口，可以使用光刻法來結(jié)構(gòu)化光阻層420。
金屬種子層(metallic seed layer) 421,如4太或4巴，隨后可以被* 施加到各開口以及光阻層420的一部分上。金屬種子層421可以被施加 到裝置400的部分表面上，可以用作電極21, 23及導(dǎo)電材料410的接 觸襯墊表面。金屬種子層421可以，例如，無電(electroless )或通 過'減射(sputerring)來放置，且具有在20至300nm范圍內(nèi)的厚度。
根據(jù)圖4D,導(dǎo)電薄膜430隨后在金屬種子層421上放置。在一個(gè)實(shí) 施例中，導(dǎo)電薄膜430的放置可以由電沉積完成。導(dǎo)電薄膜430可以具 有大于5Mm的厚度。在一個(gè)實(shí)施例中，由導(dǎo)電層形成的接觸襯墊的延 伸區(qū)域可以分別大于電極21, 23的表面的區(qū)域和/或?qū)щ姴牧?10的暴 露表面的區(qū)域。接觸襯墊可以在半導(dǎo)體芯片20的表面20b限定的半導(dǎo) 體芯片20的輪廓上延伸。導(dǎo)電薄膜430可以由金屬材料形成，在一個(gè) 實(shí)施例中是銅、鎳或任何其它合適的金屬或金屬合金。
作為電沉積的替代，導(dǎo)電薄膜430可以通過印刷工藝來生成，例如 噴墨印刷。在這種情況下，電介質(zhì)層420和/或種子層421可以被略去。
應(yīng)該注意，在圖1至4中詳述的方法的工藝的組合也是可能的。本 領(lǐng)域技術(shù)人員將進(jìn)一步理解，圖1至4中描述的方法可以在一個(gè)公共基 底上，對于多于一個(gè)的半導(dǎo)體芯片來完成。有可能在公共基底上形成根 據(jù)圖1至4的方法的、彼此靠近的裝置，并通過切片(dicing)或任何 其它單個(gè)化工藝來分開這些裝置。在一個(gè)實(shí)施例中，對本領(lǐng)域技術(shù)人員 來說，在批量工藝中使用圖l至圖4示出的方法是顯而易見的，其中至 少兩個(gè)裝置可以同時(shí)形成，然后被互相分開。
此外，雖然針對若干實(shí)施中的僅一個(gè)公開了本發(fā)明的實(shí)施例的特定 特征或方面，這種特征或方面可以按所期望的以及對任何給定的或特定 的應(yīng)用有利，與其它實(shí)施的一個(gè)或多個(gè)其它的特征或方面結(jié)合。而且， 在具體的說明書或權(quán)利要求中使用"包括"、"具有"、"有"或其任何其它變體所涵蓋的范圍內(nèi)，這種術(shù)語旨在以與術(shù)語"包含"類似的方 式是包括性的?？赡苁褂昧诵g(shù)語"連接"和"耦接"及其派生詞。應(yīng)該 理解，使用這些術(shù)語以指示兩個(gè)元件互相合作或互相作用，而不考慮它 們是否處于直接的物理或電接觸，或它們彼此沒有直接接觸。而且，應(yīng) 該理解，本發(fā)明的實(shí)施例可以在離散電路、部分集成電路或完全集成電 路或編程工具中實(shí)施。而且，術(shù)語"示例"僅指作為一個(gè)例子，而不是 最好的或最佳的。也應(yīng)該理解，為了簡明起見且易于理解，此處描述的 特征和/或元件是用相對于彼此的特定尺寸示出的，而實(shí)際的尺寸可以 明顯與這里示出的不一樣。
盡管這里示出和描述了特定實(shí)施例，本領(lǐng)域普通技術(shù)人員將會理 解，在不脫離本發(fā)明的范圍內(nèi)，各種替換和/或等價(jià)實(shí)施方式可以替代 示出和描述的特定實(shí)施例。本申請旨在涵蓋此處討論的特定實(shí)施例的任 何改變或變體。因此，本發(fā)明是由權(quán)利要求及其等價(jià)物所限定的。
權(quán)利要求
1. 一種制造裝置的方法，包括提供基底，具有從基底突出的第一元件；提供半導(dǎo)體芯片，具有在第一表面上的第一電極和在與第一表面相反的第二表面上的第二電極；將半導(dǎo)體芯片放置在基底的第一元件上，半導(dǎo)體芯片的第一表面朝向基底；將半導(dǎo)體芯片的第二電極電連接到基底；以及至少部分地移除基底。
2. 如權(quán)利要求l所述的方法，包括在移除基底時(shí)不移除第一元件。
3. 如權(quán)利要求l所述的方法，包括通過研磨或蝕刻來移除基底。
4. 如權(quán)利要求l所迷的方法，包括其中基底是由金屬或金屬合金 或陶瓷材料或紙材料制成的。
5. 如權(quán)利要求1所述的方法，包括通過印刷或噴墨印刷來制造第 一元件。
6. 如權(quán)利要求1所述的方法，包括在將半導(dǎo)體芯片放置在基底上 后，用電介質(zhì)材料覆蓋基底。
7. 如權(quán)利要求6所述的方法，包括在半導(dǎo)體芯片和基底之間放置電介質(zhì)材料。
8. 如權(quán)利要求1所述的方法，包括將半導(dǎo)體芯片的第二電極電連 接到從基底突出的第二元件。
9. 如權(quán)利要求1所述的方法，包括其中半導(dǎo)體芯片具有位于第一 表面上的第三電極，且笫三電極電連接到從基底突出的第三元件。
10. 如權(quán)利要求l所述的方法，包括其中半導(dǎo)體芯片是功率半導(dǎo)體 芯片。
11. 一種方法，包括 提供基底，具有從基底突出的元件；提供半導(dǎo)體芯片，具有第一表面上的第一電極和在與第一表面相反 的第二表面上的第二電極；將半導(dǎo)體芯片放置在基底上，半導(dǎo)體芯片的第一表面朝向基底； 用電介質(zhì)材料覆蓋基底，使半導(dǎo)體芯片的第二表面和元件的表面暴露；以及在半導(dǎo)體芯片的第二表面和元件的暴露表面上放置導(dǎo)電薄膜。
12. 如權(quán)利要求11所述的方法，包括其中半導(dǎo)體芯片的第二表面 和元件的暴露表面形成基本上平坦的表面。
13. 如權(quán)利要求11所述的方法，包括其中在放置電介質(zhì)材料后， 電介質(zhì)材料的表面和半導(dǎo)體芯片的第二表面形成基本上平坦的表面。
14. 如權(quán)利要求11所述的方法，包括通過印刷或噴墨印刷放置導(dǎo) 電薄膜。
15. 如權(quán)利要求U所述的方法，包括通過模版印刷放置電介質(zhì)材料。
16. 如權(quán)利要求11所述的方法，包括其中在電介質(zhì)材料被放置時(shí)， 其具有低于50° C的溫度。
17. 如權(quán)利要求11所述的方法，包括其中與朝向半導(dǎo)體芯片的基 底表面相反的基底表面從電介質(zhì)材料暴露。
18. 如權(quán)利要求11所述的方法，其中電介質(zhì)材料包括填充劑材料， 且填充劑材料是由金屬和/或金屬氧化物和/或半導(dǎo)體和/或半導(dǎo)體氧化 物和/或陶瓷和/或金剛石制成的。
19. 如權(quán)利要求18所述的方法，包括其中填充劑材料是由Si02或 A1A或A1N制成的。
20. 如權(quán)利要求11所述的方法，包括其中半導(dǎo)體芯片是功率半導(dǎo) 體芯片。
21. —種方法，包括提供半導(dǎo)體芯片，具有在第一表面上的第一電極和在與第一表面相反的第二表面上的第二電極；將半導(dǎo)體芯片放置在基底上，半導(dǎo)體芯片的笫一表面朝向基底；用電介質(zhì)材料覆蓋基底； 在電介質(zhì)材料中形成至少一個(gè)通孔； 在至少一個(gè)通孔中放置導(dǎo)電材料；以及 在半導(dǎo)體芯片的第二表面和電介質(zhì)材料上放置導(dǎo)電薄膜。
22. 如權(quán)利要求21所述的方法，包括其中半導(dǎo)體芯片的第二表面 和被放置的導(dǎo)電材料的表面形成基本上平坦的表面。
23. 如權(quán)利要求21所述的方法，包括通過才莫版印刷來放置電介質(zhì)材料。
24.如權(quán)利要求21所述的方法，其中電介質(zhì)材料包括填充劑材料,
25.如權(quán)利要求21所述的方法，包括其中在電介質(zhì)材料被放置時(shí), 其具有低于50。 C的溫度。
全文摘要
本發(fā)明涉及包括在基底上放置半導(dǎo)體芯片的制造裝置的方法。公開了一種制造裝置的方法。一個(gè)實(shí)施例提供具有從基底突出的第一元件的基底。半導(dǎo)體芯片具有在第一表面上的第一電極，和與第一表面相反的第二表面上的第二電極。半導(dǎo)體芯片被放置在基底的第一元件上，半導(dǎo)體芯片的第一表面朝向基底。半導(dǎo)體芯片的第二電極電連接到基底，且基底被至少部分移除。
文檔編號H01L21/60GK101447442SQ20081017638
公開日2009年6月3日 申請日期2008年11月25日 優(yōu)先權(quán)日2007年11月26日
發(fā)明者R·奧特倫巴, R·費(fèi)希爾, T·L·譚, X·施勒格爾 申請人:英飛凌科技股份公司