專利名稱：在半導(dǎo)體器件中形成隔離層的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件的制造方法，尤其涉及一種在半導(dǎo)體器件中 形成隔離層的方法，該方法適用于對(duì)NMOS和PMOS不同地應(yīng)用襯層氮化 硅膜(liner silicon nitride film)，從而同時(shí)改善NMOS和PMOS的特性，其 中襯層氮化硅膜用于抑制在形成器件隔離層時(shí)產(chǎn)生的應(yīng)力的影響。
背景技術(shù)：
近年來，由于半導(dǎo)體器件的大容量和高集成度，對(duì)于基于每一代的集成 度都翻倍提高的微制造技術(shù)的存儲(chǔ)單元的研究有了積極的發(fā)展。由于其中一 種技術(shù)用于實(shí)現(xiàn)半導(dǎo)體器件的高集成度，使得一種減少用于隔離多個(gè)晶片上 的半導(dǎo)體器件的器件隔離層從而減小半導(dǎo)體器件的大小的技術(shù)引起了人們 的注意。
淺溝槽隔離(STI)工藝是一種用于減小半導(dǎo)體器件大小的器件隔離技 術(shù)。在STI工藝中，在半導(dǎo)體襯底中形成預(yù)定深度的溝槽，并且通過化學(xué)氣 相沉積(CVD)在溝槽中沉積氧化物膜。然后，通過化學(xué)機(jī)械拋光(CMP) 蝕刻不必要的氧化物膜，以形成器件隔離層。使用選擇性地在半導(dǎo)體襯底上 和/或上方生長厚的氧化物膜以形成器件隔離層的局部硅氧化(LOCOS)技 術(shù)。然而，問題在于由于器件隔離層的橫向擴(kuò)散和鳥嘴(bird's beak)的產(chǎn) 生而減小了器件隔離區(qū)。為了解決該問題，廣泛地使用STI工藝。
參見圖1A，用于半導(dǎo)體器件的STI工藝最初可以包括在半導(dǎo)體襯底100 上和/或上方順序形成焊盤氧化物膜102和氮化物膜104。然后，將光致抗蝕 劑形成在氮化物膜104上和/或上方，并且通過光刻將光致抗蝕劑圖案化并蝕 刻至與半導(dǎo)體襯底ioo的將要形成用于STI工藝的溝槽的部分相對(duì)應(yīng)。接著，使用光致抗蝕劑圖案作為蝕刻掩膜蝕刻半導(dǎo)體襯底100。從而形成用于形成 器件隔離層的溝槽。然后，通過氧化(如濕蝕刻或者干蝕刻)，在溝槽的表
面上和/或上方形成熱氧化物膜106。此時(shí)，形成的熱氧化物膜106在溝槽的 側(cè)面和底面上和/或上方具有均勻的厚度。然后，在包括溝槽的半導(dǎo)體襯底 100的整個(gè)表面上和/或上方沉積襯層氮化硅膜108，并且通過CVD在溝槽中 沉積電介質(zhì)填充物(dielectric filler) 110。電介質(zhì)填充物110是一種可以完 全填充溝槽的介電材料?？梢允褂萌鏟E-CVD (等離子體增強(qiáng)化學(xué)氣相沉積) 和HDP-CVD (高密度等離子體化學(xué)氣相沉積)等沉積工藝。
然后，如圖1B所示，通過CMP平面地去除電介質(zhì)填充物110，直到暴 露出位于沒有形成溝槽的半導(dǎo)體襯底IOO上的襯層氮化硅膜108的表面。隨 后，通過蝕刻去除襯層氮化硅膜108、氮化物膜104以及焊盤氧化物膜102。
因此，如圖1C所示，填充有電介質(zhì)填充物110的器件隔離層112形成 在半導(dǎo)體襯底100中。襯層氮化硅膜108通過抑制在形成熱氧化物膜時(shí)由于 溝槽體積的增加帶來的應(yīng)力的增加而控制硅(即半導(dǎo)體襯底100)內(nèi)部的應(yīng) 力。襯層氮化硅膜108抑制如硼(B)等摻雜物的擴(kuò)散或抑制H20等進(jìn)入硅 的內(nèi)部。
依據(jù)在半導(dǎo)體器件中形成隔離層的方法，當(dāng)硅中的應(yīng)力是拉應(yīng)力時(shí)，提 高了電子的遷移率，并且改善了 NMOS的性能。同時(shí)，在PMOS中，當(dāng)硅 中的應(yīng)力是壓應(yīng)力時(shí)，提高了空穴的遷移率。從這點(diǎn)來看，當(dāng)同樣的襯層氮 化硅膜應(yīng)用于NMOS和PMOS以釋放STI壓應(yīng)力時(shí)，不能同時(shí)改善NMOS 和PMOS的特性。即，有必要對(duì)NMOS和PMOS不同地應(yīng)用襯層氮化硅膜， 從而釋放在形成熱氧化物膜時(shí)產(chǎn)生的應(yīng)力。

發(fā)明內(nèi)容
本發(fā)明的實(shí)施例涉及一種半導(dǎo)體器件的制造方法，尤其涉及一種在半導(dǎo) 體器件中形成隔離層的方法，該方法適用于對(duì)NMOS和PMOS應(yīng)用不同的 襯層氮化硅膜，從而同時(shí)改善NMOS和PMOS的特性，其中襯層氮化硅膜 用于抑制在形成器件隔離層時(shí)產(chǎn)生的應(yīng)力的影響。
本發(fā)明的實(shí)施例涉及一種在半導(dǎo)體器件中形成隔離層的方法，該方法能 夠通過在制造半導(dǎo)體器件的STI工藝過程中，對(duì)NMOS和PMOS應(yīng)用不同的用于抑制所產(chǎn)生的應(yīng)力的影響的襯層氮化硅膜，來同時(shí)改善NMOS和
PMOS的特性。
本發(fā)明的實(shí)施例涉及一種在半導(dǎo)體器件中形成隔離層的方法，該方法能
夠通過在制造半導(dǎo)體器件的STI工藝過程中對(duì)NMOS和PMOS應(yīng)用不同的 襯層氮化硅膜，從而將NMOS或PMOS的應(yīng)力方向控制為所需的方向(拉 應(yīng)力或壓應(yīng)力)。
本發(fā)明的實(shí)施例涉及一種在半導(dǎo)體器件中形成隔離層的方法，該方 法能夠通過在制造半導(dǎo)體器件的STI工藝過程中將襯層氮化硅膜形成為 多層結(jié)構(gòu)，從而將NMOS或PMOS的應(yīng)力方向控制為所需的方向(拉應(yīng) 力或壓應(yīng)力)。
本發(fā)明的實(shí)施例涉及一種在半導(dǎo)體器件中形成隔離層的方法，該方法可
以包括以下至少一個(gè)步驟在半導(dǎo)體襯底中形成多個(gè)溝槽；通過熱氧化在所 述多個(gè)溝槽的側(cè)面和底面上和/或上方形成氧化物膜；在包括所述多個(gè)溝槽的
該半導(dǎo)體襯底的整個(gè)表面上和/或上方沉積第一襯層氮化硅膜；在該第一襯層 氮化硅膜上和/或上方沉積氧化物膜；在該氧化物膜上和/或上方沉積第二襯 層氮化硅膜；通過各向異性蝕刻和各向同性蝕刻去除所述多個(gè)溝槽的預(yù)定溝 槽中的該第二襯層氮化硅膜和該氧化物膜；在包括所述多個(gè)溝槽的該半導(dǎo)體 襯底的整個(gè)表面上和/或上方沉積電介質(zhì)填充物；通過化學(xué)氣相沉積(CMP) 去除該電介質(zhì)填充物，直到暴露出位于沒有形成溝槽的該半導(dǎo)體襯底上和/ 或上方的該第一襯層氮化硅膜或第二襯層氮化硅膜的表面；以及通過蝕刻， 形成具有形成在溝槽中的多層襯層氮化硅膜的第一器件隔離層以及形成具 有形成在該第一襯層氮化硅膜的第二器件隔離層。
本發(fā)明的實(shí)施例涉及一種方法，該方法可以包括以下至少一個(gè)步驟在 半導(dǎo)體襯底中形成多個(gè)溝槽；通過熱氧化在所述多個(gè)溝槽的側(cè)面和底面上方 形成氧化物膜；在包括所述多個(gè)溝槽的半導(dǎo)體襯底的整個(gè)表面上方沉積第一 襯層氮化硅膜；順序進(jìn)行在該第一襯層氮化硅膜上沉積氧化物膜的步驟以及 在該氧化物膜上沉積第二襯層氮化硅膜的步驟；通過各向異性蝕刻和各向同 性蝕刻，去除位于所述多個(gè)溝槽中預(yù)定的一個(gè)溝槽中的該第二襯層氮化硅膜 和該氧化物膜；在包括所述多個(gè)溝槽的該半導(dǎo)體襯底的整個(gè)表面上方沉積電 介質(zhì)填充物；去除位于該半導(dǎo)體襯底的頂部表面上方的部分該電介質(zhì)填充物；以及通過蝕刻部分該第一襯層氮化硅膜而在所述多個(gè)溝槽的第一溝槽中 形成具有多層襯層氮化硅膜的第一器件隔離層，并且在所述多個(gè)溝槽的其它 溝槽中形成具有該第一襯層氮化硅膜的第二器件隔離層，其中，該第二襯層 氮化硅膜和該氧化物膜形成在該半導(dǎo)體襯底的頂部表面的上方。
本發(fā)明的實(shí)施例涉及一種方法，該方法可以包括以下至少一個(gè)步驟在 半導(dǎo)體襯底上方順序形成第一氧化物膜和第一氮化物膜；形成暴露部分該半 導(dǎo)體襯底的光致抗蝕劑圖案；通過使用該光致抗蝕劑圖案作為掩膜蝕刻該半 導(dǎo)體襯底的暴露的部分，而在該半導(dǎo)體襯底中形成多個(gè)溝槽；在所述多個(gè)溝 槽的表面上方形成第二氧化物膜；在該熱氧化膜和該第一氮化物膜上方形成 第二氮化物膜；在該第二氮化物膜上方形成第三氧化物膜；在該第三氧化物 膜上方形成第三氮化物膜；去除位于所述多個(gè)溝槽中的預(yù)定溝槽內(nèi)的該第三 氮化物膜和該第三氧化物膜；在該半導(dǎo)體襯底的整個(gè)表面上方形成電介質(zhì) 膜，并填充所述多個(gè)溝槽；去除部分該電介質(zhì)膜，用于暴露位于所述預(yù)定溝 槽內(nèi)的該第二氮化物膜和所述多個(gè)溝槽中剩余的溝槽中的該第三氮化物膜； 通過從該半導(dǎo)體襯底的頂部表面去除該第一氮化物膜、該第二氮化物膜和該 第三氮化物膜以及該第一氧化物膜，而同時(shí)在所述多個(gè)溝槽中形成具有不同 結(jié)構(gòu)的第一器件隔離層和第二器件隔離層。
本發(fā)明的實(shí)施例涉及一種裝置，該裝置可以包括以下至少一個(gè)部件半 導(dǎo)體襯底；第一溝槽，形成在該半導(dǎo)體襯底中；第二溝槽，形成在該半導(dǎo)體 襯底中；第一器件隔離層，形成在該第一溝槽中；以及第二器件隔離層，形 成在該第二溝槽中，并具有和該第一器件隔離層不同的結(jié)構(gòu)。
依據(jù)實(shí)施例，在半導(dǎo)體器件中形成具有多層襯層氮化硅膜的器件隔離 層。因此，可以將NMOS或PMOS的應(yīng)力方向控制為預(yù)定的方向拉力或壓 力。結(jié)果，器件的性能可以最大化。尤其，由于使用了多層襯層氮化硅膜， 因此可以通過控制襯層氮化硅膜的厚度，精密地控制NMOS和PMOS中的 應(yīng)力。


圖1A至圖1C是示出了用于半導(dǎo)體器件的STI工藝的工藝圖。 圖2A至圖2F是示出了依據(jù)實(shí)施例的用于半導(dǎo)體器件的STI工藝的工藝圖。
具體實(shí)施例方式
依據(jù)實(shí)施例，在制造半導(dǎo)體器件的STI工藝過程中，在NMOS禾nPMOS 中使用具有不同結(jié)構(gòu)的襯層氮化硅膜，因此NMOS或PMOS的應(yīng)力的方向 被控制到預(yù)定的方向，例如壓力方向或者拉力方向。依據(jù)實(shí)施例，在STI工 藝過程中，襯層氮化硅膜沉積到多個(gè)層中以形成STI層。
參見圖2A，為了形成器件隔離層，將焊盤氧化物膜202和氮化物膜204 順序沉積在半導(dǎo)體襯底200上和/或上方。然后，在氮化物膜204上和/或上 方形成光致抗蝕劑，并通過光刻和蝕刻將光致抗蝕劑圖案化以暴露半導(dǎo)體襯 底200的將要形成用于STI工藝的溝槽的部分。然后，使用光致抗蝕劑圖案 作為蝕刻掩膜蝕刻半導(dǎo)體襯底200，從而形成用于形成器件隔離層的溝槽。 然后，通過氧化(如濕蝕刻或干蝕刻)在溝槽的表面上和/或上方形成熱氧化 膜(thermal oxidation film) 206。在溝槽的側(cè)面和底面上和/或上方形成的熱 氧化膜206具有均勻的厚度。
參見圖2B，然后，在包括溝槽的半導(dǎo)體襯底200的整個(gè)表面上和/或上 方沉積第一襯層氮化硅膜208。然后，在第一襯層氮化硅膜208上和/或上方 沉積氧化物膜210。參見圖2C，然后，在氧化物膜210上和/或上方沉積第 二襯層氮化硅膜212。沉積兩層襯層氮化硅膜的原因是可以容易地選擇性 去除第二襯層氮化硅膜212，從而實(shí)現(xiàn)現(xiàn)有結(jié)構(gòu)以及第一襯層氮化硅膜208 和第二襯層氮化硅膜212的兩層結(jié)構(gòu)。通過這一結(jié)構(gòu)，依據(jù)將要制造的器件 是NMOS或者PMOS，可以選擇性地實(shí)現(xiàn)相應(yīng)的結(jié)構(gòu)。
然后，如圖2D所示，通過光刻和蝕刻將NMOS區(qū)域和PMOS區(qū)域中的 特定區(qū)域圖案化，并且蝕刻位于暴露的溝槽中的第二襯層氮化硅膜212和氧 化物膜210。然后，如圖2E所示，通過CVD (如PE-CVD或HDP-CVD) 在半導(dǎo)體襯底200的整個(gè)表面上和/或上方沉積電介質(zhì)填充物214，包括填充 溝槽。電介質(zhì)填充物220是一種可以完全填充溝槽的介電材料，并且可以由 USG (未摻雜的硅玻璃)膜或者氧化物膜制造。然后，通過CMP平面地去 除電介質(zhì)填充物214，直到暴露出位于半導(dǎo)體襯底200的沒有形成溝槽的部 分上的第一襯層氮化硅膜208或者第二襯層氮化硅膜212的表面。然后，通過蝕刻，從半導(dǎo)體襯底200的表面去除第二襯層氮化硅膜212、第一襯層氮 化硅膜208、氮化物膜204以及焊盤氧化物膜202。
然后，如圖2F所示，在半導(dǎo)體襯底200中形成第一器件隔離層216和 第二器件隔離層218，其中，第一器件隔離層216具有形成在溝槽中的多層 襯層氮化硅膜208、 212，第二器件隔離層218具有形成在溝槽中的第一襯層 氮化硅膜208。依據(jù)將要制造的器件是NMOS晶體管或者PMOS晶體管，可 以選擇性地形成具有良好的拉應(yīng)力的器件隔離層218和具有良好的壓應(yīng)力的 器件隔離層216。由于沉積了第一襯層氮化硅膜208和第二襯層氮化硅膜212 的多層結(jié)構(gòu)，如果必要，可以容易地選擇性去除溝槽中的第二襯層氮化硅膜 212。因此，可以控制氮化物膜208和212的厚度，結(jié)果是可以精密地控制 麗OS禾口 PMOS的應(yīng)力。
如上所述，依據(jù)本發(fā)明的實(shí)施例，在制造半導(dǎo)體器件的STI工藝過程中， 對(duì)NMOS和PMOS使用不同的襯層氮化硅膜。因此，NMOS和PMOS的應(yīng) 力的方向可以被控制到預(yù)定的應(yīng)力方向，即壓力方向或拉力方向。
雖然以上對(duì)實(shí)施例進(jìn)行了描述，但應(yīng)理解的是，本領(lǐng)域普通技術(shù)人員可 以推導(dǎo)出落在此公開原理的精神和范圍內(nèi)的多種其它變化和實(shí)施例。更具體 地，可以在此公開、附圖以及所附權(quán)利要求書的范圍內(nèi)對(duì)組件和/或主題組合 排列中的設(shè)置進(jìn)行各種改變與變化。除了組件和/或設(shè)置的改變與變化之外， 本發(fā)明的其他應(yīng)用對(duì)本領(lǐng)域技術(shù)人員而言也是顯而易見的。
權(quán)利要求
1. 一種方法，包括如下步驟在半導(dǎo)體襯底中形成多個(gè)溝槽；通過熱氧化在所述溝槽的側(cè)面和底面上方形成氧化物膜；在包括所述溝槽的該半導(dǎo)體襯底的整個(gè)表面上方沉積第一襯層氮化硅膜；順序進(jìn)行在該第一襯層氮化硅膜上沉積氧化物膜的步驟以及在該氧化物膜上沉積第二襯層氮化硅膜的步驟；通過各向異性蝕刻和各向同性蝕刻，去除位于所述溝槽的預(yù)定的一個(gè)溝槽中的該第二襯層氮化硅膜和該氧化物膜；在包括所述溝槽的該半導(dǎo)體襯底的整個(gè)表面上方沉積電介質(zhì)填充物；去除位于該半導(dǎo)體襯底的頂部表面上方的部分該電介質(zhì)填充物；以及通過蝕刻部分該第一襯層氮化硅膜，在所述溝槽的第一組溝槽中形成具有多層襯層氮化硅膜的第一器件隔離層，并且在所述溝槽的其它溝槽中形成具有該第一襯層氮化硅膜的第二器件隔離層，其中，該第二襯層氮化硅膜和該氧化物膜形成在該半導(dǎo)體襯底的該頂部表面上方。
2. 如權(quán)利要求1所述的方法，其中形成所述溝槽的步驟包括 在該半導(dǎo)體襯底上方沉積焊盤氧化物膜和氮化物膜； 圖案化該焊盤氧化物膜和該氮化物膜以暴露部分該半導(dǎo)體襯底；以及 將該半導(dǎo)體襯底的暴露部分蝕刻到預(yù)定深度以形成所述溝槽。
3. 如權(quán)利要求1所述的方法，其中根據(jù)將要制造的器件是NMOS晶體 管還是PMOS晶體管，選擇性地應(yīng)用該第一器件隔離層和該第二器件隔離 層。
4. 如權(quán)利要求3所述的方法，其中通過光刻和蝕刻來圖案化該NMOS 的區(qū)域和該P(yáng)MOS的區(qū)域中的特定區(qū)域。
5. 如權(quán)利要求1所述的方法，其中通過各向異性蝕刻和各向同性蝕刻而 進(jìn)行該第二襯層氮化硅膜和該氧化物膜的去除。
6. 如權(quán)利要求1所述的方法，其中通過化學(xué)氣相沉積去除部分該電介質(zhì) 填充物。
7. —種方法，包括如下步驟在半導(dǎo)體襯底上方順序形成第一氧化物膜和第一氮化物膜；形成暴露部分該半導(dǎo)體襯底的光致抗蝕劑圖案；通過使用該光致抗蝕劑圖案作為掩膜來蝕刻該半導(dǎo)體襯底的暴露部分，在該半導(dǎo)體襯底中形成溝槽；在所述溝槽的表面上方形成第二氧化物膜； 在該熱氧化膜和該第一氮化物膜上方形成第二氮化物膜； 在該第二氮化物膜上方形成第三氧化物膜； 在該第三氧化物膜上方形成第三氮化物膜；去除位于所述溝槽的預(yù)定溝槽中的該第三氮化物膜和該第三氧化物膜； 在該半導(dǎo)體襯底的整個(gè)表面上方形成電介質(zhì)膜，并填充所述溝槽； 去除部分該電介質(zhì)膜，用于暴露位于預(yù)定的所述溝槽中的該第二氮化物膜和位于所述溝槽的剩余的溝槽中的該第三氮化物膜；通過從該半導(dǎo)體襯底的頂部表面去除該第一氮化物膜、該第二氮化物膜和該第三氮化物膜以及該第一氧化物膜，同時(shí)在所述溝槽中形成具有不同結(jié)構(gòu)的第一器件隔離層和第二器件隔離層。
8. 如權(quán)利要求7所述的方法，其中該第二氧化物膜包括熱氧化膜。
9. 如權(quán)利要求7所述的方法，其中該第二氮化物膜和該第三氮化物膜包 括氮化硅膜。
10. 如權(quán)利要求7所述的方法，其中通過各向異性蝕刻和各向同性蝕刻 而進(jìn)行該第三氮化物膜和該第三氧化物膜的去除。
11. 如權(quán)利要求7所述的方法，其中通過化學(xué)氣相沉積去除部分該電介 質(zhì)膜。
12. —種裝置，包括 半導(dǎo)體襯底；第一溝槽，形成在該半導(dǎo)體襯底中； 第二溝槽，形成在該半導(dǎo)體襯底中； 第一器件隔離層，形成在該第一溝槽中；以及第二器件隔離層，形成在該第二溝槽中，并且該第二器件隔離層具有和 該第一器件隔離層不同的結(jié)構(gòu)。
13. 如權(quán)利要求12所述的裝置，其中該第一器件隔離層包括第一氧化物膜，形成在該第一溝槽的壁上方，以與該半導(dǎo)體襯底接觸；第一氮化物膜，形成在該第一氧化物膜上方并與該第一氧化物膜接觸； 第二氧化物膜，形成在該第一氮化物膜上方并與該第一氮化物膜接觸； 第二氮化物膜，形成在該第二氧化物膜上方并與該第二氧化物膜接觸；以及第一電介質(zhì)膜，形成在該第二氮化物膜上方并與該第二氮化物膜接觸， 并填充該第一溝槽。
14. 如權(quán)利要求13所述的裝置，其中該第二器件隔離層包括 第三氧化物膜，形成在該第二溝槽的壁上方，以與該半導(dǎo)體襯底接觸； 第三氮化物膜，形成在該第三氧化物膜上方并與該第三氧化物膜接觸；以及第二電介質(zhì)膜，形成在該第三氮化物膜上方并與該第三氮化物膜接觸， 并填充該第二溝槽。
15. 如權(quán)利要求14所述的裝置，其中該第一氧化物膜和該第三氧化物膜 包括熱氧化膜。
16. 如權(quán)利要求14所述的裝置，其中該第一氮化物膜、該第二氮化物膜 和該第三氮化物膜包括氮化硅膜。
17. 如權(quán)利要求14所述的裝置，其中該第一電介質(zhì)膜和第二電介質(zhì)膜包 括氧化物。
18. 如權(quán)利要求14所述的裝置，其中該第一電介質(zhì)膜和該第二電介質(zhì)膜 包括未摻雜的硅玻璃。
19. 如權(quán)利要求13所述的裝置，其中一部分該第一氧化物膜和第二氧化 物膜、該第一氮化物膜和第二氮化物膜以及該電介質(zhì)膜形成在該半導(dǎo)體襯底 的頂部表面之上并從該第一溝槽突出。
20. 如權(quán)利要求14所述的裝置，其中一部分該第三氧化物膜、該第三氮 化物膜和該第二電介質(zhì)膜形成在該半導(dǎo)體襯底的頂部表面之上并從該第二 溝槽突出。
全文摘要
一種半導(dǎo)體器件，可以包括半導(dǎo)體襯底；第一溝槽，形成在該半導(dǎo)體襯底中；第二溝槽，形成在該半導(dǎo)體襯底中；第一器件隔離層，形成在該第一溝槽中；第二器件隔離層，形成在該第二溝槽中，并具有和該第一器件隔離層不同的結(jié)構(gòu)。本發(fā)明在半導(dǎo)體器件中形成具有多層襯層氮化硅膜的器件隔離層。因此，可以將NMOS或PMOS的應(yīng)力方向控制為預(yù)定的方向(拉力或壓力)。結(jié)果，器件的性能可以最大化。尤其，由于使用了多層襯層氮化硅膜，因此可以通過控制襯層氮化硅膜的厚度，精密地控制NMOS和PMOS中的應(yīng)力。
文檔編號(hào)H01L21/762GK101452875SQ20081017629
公開日2009年6月10日 申請(qǐng)日期2008年11月21日 優(yōu)先權(quán)日2007年12月3日
發(fā)明者金大均 申請(qǐng)人:東部高科股份有限公司