專利名稱：襯底中埋植二極管的相變存儲(chǔ)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明總體上涉及半導(dǎo)體器件，更具體地涉及存儲(chǔ)單元，更加具體地 涉及相變存儲(chǔ)器及其制造方法，其中所述相變存儲(chǔ)器包括作為選擇器
(selector)的二極管。
背景技術(shù)：
相變技術(shù)有望運(yùn)用到下一代存儲(chǔ)器中。相變技術(shù)使用硫族化合物 (chalcogenide )半導(dǎo)體來存儲(chǔ)狀態(tài)。硫族化合物半導(dǎo)體也稱為相變材料， 其具有晶態(tài)和非晶態(tài)。該相變材料處于晶態(tài)時(shí)具有低電阻率，而處于非晶 態(tài)時(shí)，該相變材料具有高電阻率。因?yàn)樘幱诜蔷B(tài)與處于晶態(tài)時(shí)相變材料 的電阻率的比值通常大于1000,因而得到的存儲(chǔ)器件在讀取存儲(chǔ)器狀態(tài)時(shí) 不太可能會(huì)出錯(cuò)。在某些溫度范圍內(nèi)，處于晶態(tài)和非晶態(tài)的硫族化合物材 料都是穩(wěn)定的，并且還能夠通過施加電子脈沖在兩個(gè)狀態(tài)之間被來回切換。
器(PRAM)。
圖1表示傳統(tǒng)相變存儲(chǔ)陣列的電路圖，所述相變存儲(chǔ)陣列包含沿X軸 方向和Y軸方向延伸的地址線。每個(gè)存儲(chǔ)單元2都電性耦合在一個(gè)所述沿 X軸方向延伸的地址線和一個(gè)所述沿Y軸向延伸的地址線之間。存儲(chǔ)單元 2中的存儲(chǔ)元4 (Memory elements)由相變材料形成。為了降4氐存儲(chǔ)單元 之間的干擾，存儲(chǔ)單元2通常包括選擇器6，所述選擇器6可以由雙極晶 體管、MOS器件、p-n結(jié)等形成。
圖2表示部分存儲(chǔ)陣列的透視圖，其實(shí)現(xiàn)了圖1所示的相變存儲(chǔ)陣列。 在該結(jié)構(gòu)中，由p-n二極管形成選擇器6,其中每個(gè)p-n二極管都含有P型 多晶硅層8和N型多晶硅層10。在p-n二極管6上堆疊有相變?cè)?。該p-n 二極管6與相變?cè)?串行連接。在該存儲(chǔ)單元2上下形成正交的地址線，并且這些正交地址線均與該存儲(chǔ)單元2連接。圖2所示結(jié)構(gòu)的一個(gè)缺點(diǎn)是 由于堆疊的存儲(chǔ)單元含有多層，因此在對(duì)存儲(chǔ)單元的疊層進(jìn)行構(gòu)圖 (patterning)步驟之后，且在對(duì)存儲(chǔ)單元的疊層之間的空隙進(jìn)行填充之前， 存儲(chǔ)單元疊層易發(fā)生塌陷。
圖3表示另一種傳統(tǒng)相變存儲(chǔ)器的剖面圖，其中該剖面視圖沿著字線 的方向。該相變存儲(chǔ)器包括形成于襯底12頂部之上的N+字線14,其中通 過對(duì)襯底12的頂部表面進(jìn)行重?fù)诫s以形成所述N+字線14。在N+字線14 上形成與該N+字線14相連的存儲(chǔ)單元16。每個(gè)存儲(chǔ)單元16都包括二極 管選擇器21，該二極管選擇器21由n型區(qū)18和p型區(qū)20組成。在該二 極管選擇器21上分別形成底部電極26、相變?cè)?8和頂部電極30。第一金 屬化層中的金屬連線(M1 )作為位線。N+字線14進(jìn)一步還與引出(pickup) 接觸孔36相連。在層間電介質(zhì)(inter-layer dielectric, ILD)22中形成上述 各區(qū)18、 20、 26和28，其中所述層間電介質(zhì)22可能包含多個(gè)子層。
圖3中所示的存儲(chǔ)陣列具有以下缺點(diǎn)。首先，引出接觸孔36與下面的 字線14形成肖特基接觸，而不是歐姆接觸，在肖特基接觸的壓降導(dǎo)致需要 電源提供較高的電壓。第二， 二極管21是通過以下方式形成的在ILD22 中形成開口；進(jìn)行硅離子注入以在所述開口中形成硅層；然后利用固相外 延在所述開口中生長硅。不利的是，該工藝是在形成外圍MOS器件之后進(jìn) 行的，因此會(huì)造成一種困境，即低外延溫度會(huì)降低生長速率，從而降低制 造的生產(chǎn)能力。而另一方面，高外延溫度會(huì)增加已形成的外圍MOS器件的 熱預(yù)算，這對(duì)所述外圍MOS器件的性能產(chǎn)生負(fù)面影響。第三，硅離子注入 需要高劑量和高能量，這也會(huì)對(duì)所述外圍MOS器件的性能產(chǎn)生負(fù)面影響。 因此需要不存在上述問題的新型存儲(chǔ)單元。
發(fā)明 內(nèi)容
根據(jù)本發(fā)明的一個(gè)方面， 一種集成電路結(jié)構(gòu)包括半導(dǎo)體襯底，二極 管；和在所述二極管之上并與該二極管相連的相變?cè)?。所述二極管包括具 有第 一導(dǎo)電類型的第 一摻雜半導(dǎo)體區(qū)，其中所述第 一摻雜半導(dǎo)體區(qū)被埋植 在所述半導(dǎo)體襯底中；第二摻雜半導(dǎo)體區(qū)，其覆蓋在所述第一摻雜半導(dǎo)體區(qū)之上，并與所述第一摻雜半導(dǎo)體區(qū)相鄰接，其中所述第二摻雜半導(dǎo)體區(qū) 的第二導(dǎo)電類型與第一導(dǎo)電類型相反。
根據(jù)本發(fā)明的另一個(gè)方面， 一種集成電路結(jié)構(gòu)包括半導(dǎo)體襯底；二 極管陣列，其包含多個(gè)埋植在所述半導(dǎo)體襯底中并且按照行和列排列的二 極管。所述多個(gè)二極管的每一個(gè)都包括具有第一導(dǎo)電類型的第一摻雜半導(dǎo) 體區(qū)；以及覆蓋在所述第一摻雜半導(dǎo)體區(qū)之上的第二摻雜半導(dǎo)體區(qū)，其中
所述第一摻雜半導(dǎo)體區(qū)與所述第二摻雜半導(dǎo)體區(qū)相鄰接，其中所述第二摻 雜半導(dǎo)體區(qū)的第二導(dǎo)電類型與第一導(dǎo)電類型相反。該集成電路結(jié)構(gòu)還包括
多個(gè)具有第一導(dǎo)電類型的重?fù)诫s半導(dǎo)體帶，所述多個(gè)重?fù)诫s半導(dǎo)體帶的每 一個(gè)都在一行所述二極管之下，且都與該行二極管連接，并且每個(gè)所述重 摻雜半導(dǎo)體帶都與該行二極管的所述第一摻雜半導(dǎo)體區(qū)相鄰接。
根據(jù)本發(fā)明的另外一個(gè)方面， 一種集成電路結(jié)構(gòu)包括半導(dǎo)體襯底； 埋植在半導(dǎo)體襯底中的多個(gè)字線；二極管陣列，其包含多個(gè)按照行和列排 列的二極管，其中，所述多個(gè)二極管埋植在所述半導(dǎo)體村底中并且在所述 多個(gè)字線之上；在所迷半導(dǎo)體襯底中的多個(gè)隔離區(qū)，所述多個(gè)隔離區(qū)將所 述多個(gè)二極管的行互相隔離；在所述半導(dǎo)體襯底中的多個(gè)淺隔離區(qū)，所述 淺隔離區(qū)將所述多個(gè)二極管的列互相隔離，其中所述多個(gè)淺隔離區(qū)的厚度 小于所述隔離區(qū)的厚度；和多個(gè)相變?cè)?，其中所述多個(gè)相變?cè)械拿恳粋€(gè) 都位于所述多個(gè)二極管中的一個(gè)上面并與其電連接。
根據(jù)本發(fā)明的另外一個(gè)方面， 一種形成集成電路結(jié)構(gòu)的方法包括提 供半導(dǎo)體襯底；以及形成二極管，其包括形成第一導(dǎo)電類型的第一摻雜半 導(dǎo)體區(qū)，其中所述第一摻雜半導(dǎo)體區(qū)被埋植在所述半導(dǎo)體村底中；形成覆 蓋于所述第一摻雜半導(dǎo)體區(qū)之上的第二摻雜半導(dǎo)體區(qū)，且所述第二摻雜半 導(dǎo)體區(qū)與所述第 一摻雜半導(dǎo)體區(qū)相鄰接，其中所述第二摻雜半導(dǎo)體區(qū)的第
二導(dǎo)電類型與所述第一導(dǎo)電類型相反。該方法還包括在所述二極管之上形 成一相變?cè)?，所述相變?cè)c所述二^l管電連4^。
根據(jù)本發(fā)明的另外一個(gè)方面， 一種形成集成電路結(jié)構(gòu)的方法，包括 提供半導(dǎo)體襯底；在所述半導(dǎo)體襯底中形成第一隔離區(qū)；向所述半導(dǎo)體村 底注入以形成埋植的字線；向所述半導(dǎo)體襯底注入以形成位于所述埋植的
7字線之上的二極管的第 一部分，其中所述二極管的第 一部分與埋植的字線
相鄰接，其中所述二極管的第一部分與所述第一隔離區(qū)的邊相鄰接；在所 述半導(dǎo)體襯底中形成與二極管相鄰接的第二隔離區(qū)，其中所述第二隔離區(qū)
與所述第一隔離區(qū)垂直，且所述第二隔離區(qū)比所述第一隔離區(qū)淺；向所述 半導(dǎo)體襯底注入以形成所述二極管的第二部分，該第二部分位于所述第一 部分之上并與所述第一部分相鄰接，其中所述第一部分和所述第二部分具 有相反的導(dǎo)電類型；在所述二極管之上形成相變?cè)?，所述相變?cè)c所述二 極管電連接。
本發(fā)明的有利特性包括，由于通過注入代替外延生長以形成二極管， 因此降低了對(duì)同一芯片上MOS器件的退化，以及由于為引出(pickup)區(qū) 形成了硅化物，所以降低了壓降。


為了更完整地理解本發(fā)明及其優(yōu)點(diǎn)，現(xiàn)在參考下面的描述結(jié)合附圖， 其中
圖1表示傳統(tǒng)相變存儲(chǔ)陣列的電路圖； 圖2表示包括二極管作為選擇器的相變存儲(chǔ)陣列剖面圖； 圖3表示在半導(dǎo)體襯底之上形成二極管的相變存儲(chǔ)陣列剖面圖； 圖4-圖16表示本發(fā)明實(shí)施方式的制造過程中間階段的剖面圖，其中二 極管形成在半導(dǎo)體襯底中。
具體實(shí)施例方式
以下詳述目前優(yōu)選的實(shí)施方式的制造和利用。然而，可以理解的是本 發(fā)明提供許多可應(yīng)用的發(fā)明概念，這些概念可實(shí)施于各種廣泛的特定情況。
用以限制本發(fā)明的范圍。
本發(fā)明提出了一種新型的湘變存儲(chǔ)器及其形成方法。附示了本發(fā) 明優(yōu)選實(shí)施方式制造的中間階段。接著，討論了優(yōu)選實(shí)施方式的變化。在本發(fā)明的各個(gè)示圖以及說明性的實(shí)施方式中，相同的標(biāo)號(hào)用于表示相同的 元件。
圖4~圖7表示了在襯底40中淺槽隔離(STI)區(qū)42的形成。參考圖4, 提供了襯底40。在一個(gè)實(shí)施方式中，襯底40為體硅襯底。在其他一些實(shí) 施方式中，襯底40可以由包括III族元素、IV族元素和V族元素的其他半 導(dǎo)體材料形成。優(yōu)選地，可在襯底40中輕摻雜p型雜質(zhì)，盡管襯底40也 可以是n型的襯底。在另外一些實(shí)施方式中，襯底40具有絕緣體上硅 (Silicon-on-insulator, SOI)結(jié)構(gòu)。在襯底40上形成襯墊層44。優(yōu)選地， 襯墊層44是通過熱處理工藝形成的薄層氧化膜，可以用于降低襯底40和 后續(xù)形成的硬膜4 6之間的應(yīng)力。
參考圖5,形成硬膜46，并對(duì)形成硬膜46進(jìn)行構(gòu)圖。在優(yōu)選的實(shí)施方 式中，采用低壓化學(xué)氣相淀積(low-pressure chemical vapor deposition, LPCVD)由氮化硅形成硬膜46。在其他一些實(shí)施方式中，由高密度等離子 體(HDP)氮化物形成硬膜46，或?qū)Φ璨捎玫入x子體增強(qiáng)化學(xué)氣相沉 積(plasma enhanced CVD， PECVD )形成硬膜46。在另外一些實(shí)施方式中， 利用氮對(duì)；圭通過熱氮化法，或進(jìn)4亍陽極等離子體氮化(plasma anodic nitridation)形成硬膜46。
圖6表示對(duì)襯墊層44的構(gòu)圖，以及在襯底40中形成開口 48,例如， 通過采用含氟的化學(xué)制劑進(jìn)行的各相異性等離子體刻蝕。開口 48確定了用 于形成MOS器件和相變存儲(chǔ)陣列的有源區(qū)。
參考圖7,將電介質(zhì)材料填充到在開口 48中，接著進(jìn)行化學(xué) ^幾械拋光 (CMP)以去除多余的電介質(zhì)材料，在開口 48中留下STI區(qū)42。硬膜46 被用作為CMP的停止層。優(yōu)選地，所述電介質(zhì)材料包括襯里氧化層和額外 的氧化物，通過諸如高濃度離子體CVD的高濃度離子淀積工藝所形成(如 HDP氧化物)。然后，去除硬膜46,例如^f吏用H3P04溶液。最終形成多個(gè) 平行的有源區(qū)(帶)50。在說明書中有源區(qū)50的長邊方向^皮稱作行方向， 與行方向垂直的方向?yàn)榱蟹较颉Ｈ欢?，本領(lǐng)域技術(shù)人員能夠認(rèn)識(shí)到，行與 列的概念是可以互換的。需要注意的是圖中一個(gè)有源區(qū)50被顯示為比其他有源區(qū)短。這是為了能夠更清楚地展現(xiàn)內(nèi)部結(jié)構(gòu)的視圖的目的。實(shí)際上，
優(yōu)選地，所有有源區(qū)50都具有相同的長度。
圖8表示重?fù)诫sn型(N+)帶52和適度摻雜n型帶54 (以下被稱作n 型帶54)的形成，優(yōu)選，通過注入n型雜質(zhì)，例如砷。在示例性的實(shí)施方 式中，術(shù)語"重?fù)诫s"指的是濃度在大約10,cmL大約10,cmS之間，術(shù) 語"適度摻雜"指的是摻雜濃度在大約10力cm^大約10力cr^之間。需要 注意的是，術(shù)語"重?fù)诫s"和"適度摻雜"是本領(lǐng)域的術(shù)語，其涉及工藝 技術(shù)水平、雜質(zhì)等。在第一實(shí)施方式中，執(zhí)行兩次n型雜質(zhì)的注入。 一次 注入采用較高能量和較高劑量，以在襯底40的深處形成N+帶52。另一次 注入采用較低能量和較低劑量以形成n型帶54。在一個(gè)示范性的實(shí)施方式 中，所述較高的能量在大約40keV 大約60keV之間，而所述較低能量在大 約10keV 大約30keV之間。在可選的實(shí)施方式中，也可以僅進(jìn)行一次注 入，以在雜質(zhì)濃度高的位置附近形成N+帶52，而在后來的退火中通過擴(kuò) 散形成n型帶54。在實(shí)例中，也可以在N+區(qū)52下形成n型帶(未示出)。 作為n型雜質(zhì)注入的結(jié)果，可能會(huì)在n型帶54上留下p型層56。也可能n 型帶54會(huì)從任何路線延伸到襯底40的表面。
在圖9中，形成硬膜58，接著施加光致抗蝕劑60并對(duì)光致抗蝕劑60 進(jìn)行構(gòu)圖。優(yōu)選地，構(gòu)圖光致抗蝕劑60形成的帶與N+帶52垂直。然后， 對(duì)硬膜58和襯墊層44進(jìn)行構(gòu)圖，將下面的p型層56暴露出來。去除光致 抗蝕劑60。下一步，使用硬膜58和襯墊層44作為掩膜，進(jìn)行各向異性刻 蝕以刻蝕p型層56暴露的部分和n型帶54的頂部。優(yōu)選，選擇具有高刻 蝕選擇性的刻蝕劑以確保在硬膜58和襯墊層44的構(gòu)圖、以及p型層56和 n型帶54的刻蝕過程中，STI區(qū)42不會(huì)受到損傷。在一個(gè)示范性的實(shí)施方 式中，HBr和氧被用作刻蝕p型層56和n型帶54的刻蝕劑。
如圖IO所示，接著填充所得到的開口，形成'淺STI ( SSTI)區(qū)62。然 后，去除硬膜58和襯墊層44，其中可采用稀釋的HF去除襯墊層44。 SSTI 區(qū)62可以包含與STI區(qū)42基本上相同的材料，可采用基本上與STI區(qū)42 基本上相同的方法形成。將在后續(xù)段落中介紹所述SSTI區(qū)62的優(yōu)選深度?？蛇x地，進(jìn)行退火以釋放剩余半導(dǎo)體區(qū)52、 54和56中的位錯(cuò)。在一個(gè)示 范性的實(shí)施方式中，例如可在約1050。C爐氧化約30分鐘形成SSTI區(qū)62 中的襯里氧化層。同樣，在約1050。C持續(xù)30分鐘對(duì)所述線性氧化層進(jìn)行 退火。STI區(qū)42和SSTI區(qū)62聯(lián)合將半導(dǎo)體隔離成各個(gè)島，其各個(gè)島按陣 列排列。被暴露的剩余部分p型層56被稱為p型區(qū)64。
在圖11中，通過用n型雜質(zhì)如砷對(duì)一列暴露的p型區(qū)64以高摻雜濃 度進(jìn)行注入，以形成引出區(qū)66。因此引出區(qū)66為N+區(qū)。在所述注入過程 中，需要形成一個(gè)光致抗蝕劑或掩膜層(未顯示)以覆蓋除了所述列外的 其他區(qū)域。優(yōu)選地，注入的n型雜質(zhì)延伸至N+帶52,因此通過所有低阻 抗路徑將引出區(qū)66與N+帶52連接。
圖12表示了 MOS器件68的形成，其中所述MOS器件68可以是外 圍器件。MOS器件68包括源/漏區(qū)70、 4冊(cè)72和柵間隔層74。 MOS器件 68的形成是本領(lǐng)域公知的，這里不再重復(fù)。在圖13中，形成抗蝕保護(hù)氧 化層76以覆蓋無需對(duì)其進(jìn)行硅化的^ 圭部分。
接下來，如圖14所示，進(jìn)行p型雜質(zhì)注入(例如硼)，以注入到暴露 的p型區(qū)64中，其中引出區(qū)66被覆蓋。優(yōu)選，使用低能量進(jìn)行注入，例 如約5keV,且劑量約為1.5E15/cm2。有利的，由于形成MOS器件的高熱 預(yù)算工藝已經(jīng)結(jié)束，因此p型雜質(zhì)(優(yōu)選包括硼)的分布已經(jīng)基本固之。 另一方面，因?yàn)樯榫哂械蛿U(kuò)散性能，因此更優(yōu)選在形成MOS器件68之前 形成N+帶52和N型區(qū)54，盡管N+帶52和N型區(qū)54也可以在形成MOS 器件68之后形成。注入會(huì)引起p型區(qū)64中p型雜質(zhì)濃度的增加。得到的 P+區(qū)凈皮牙爾4乍P+區(qū)80。
接下來，如圖15A所示，形成石圭化物區(qū)82,所述石圭化物區(qū)82可以包 括硅化鎳、硅化鈷和/或其他通常采用的金屬硅化物。硅化物區(qū)82包括引 出區(qū)66的上部分82" P+區(qū)80上的部分822和MOS器件68上的硅化物區(qū) 823。圖15B和圖15C示出了圖15A所示結(jié)構(gòu)的剖面圖，其中所述剖面圖 分別是沿線A-A，和線B-B，所在的平面所作出的，線A-A，和線B-B，是交叉 的。圖15A、 15B和15C表示所述STI區(qū)42和所述SSTI區(qū)62將有源區(qū)隔
ii離成陣列單元，其中每個(gè)陣列單元包括由n型帶54和P+區(qū)80形成的二極 管84。因此，需要SSTI區(qū)62的深度D1大于結(jié)深D2。 SSTI區(qū)62也可能 延伸至N+帶52的一部分。盡管這可能會(huì)不利地引起字線52阻抗的增大。 在一個(gè)示范性的實(shí)施方式中，所述結(jié)深D2為大約700A。 N+帶52和 襯底40之間的結(jié)深度D3為大約2200A。因此，如果SSTI區(qū)62的深度約 為卯0A,且STI區(qū)42的深度D4約為3000A，則就能夠?qū)ΧO管84進(jìn)行 有效隔離。
圖15A、 15B和15C中所示的二極管84可以用作相變存儲(chǔ)陣列中的選 擇器，如圖16所示。下面將對(duì)相變?cè)男纬蛇M(jìn)行簡要描述。為了清楚的視 圖，電介質(zhì)材料未示出。首先，形成底部電極接觸孔86 ( bottom electrode contacts, BEC )，其可以采用與接觸孔插塞基本相同的材料(如鴒)，以 及采用與形成接觸孔插塞使用基本相同的方法。然后在所述BEC86上形成 與所述BEC86連接的加熱器88。加熱器88的形成可以包括，在BEC86上 形成電介質(zhì)層；在所述電介質(zhì)層中形成開口將BEC86暴露；在所述開口中 形成薄層加熱層作為覆蓋；形成電介質(zhì)層填充所述開口剩余的部分；以及 進(jìn)行CMP以去除所述加熱層超出所述電介質(zhì)層上表面的部分。在得到的結(jié) 構(gòu)中，加熱器88的頂邊形成一個(gè)環(huán)，盡管如果以不同的工藝形成的話，也 可能會(huì)出現(xiàn)為如圖16所示的結(jié)構(gòu)。優(yōu)選，加熱器88可由選自下列的材料 形成TiN、 TaN、 TiSiN、 TiAlN、 TiCN及其組合或其他導(dǎo)電材料。
接著，在所述加熱器88邊之上形成相變?cè)?0，所迷相變?cè)c所述 加熱器相的邊連接。相變?cè)?0包含具有相變性能的相變材料。在優(yōu)選的實(shí) 施方式中，由GeSbTe形成相變?cè)?0。在其他的實(shí)施方式中，相變?cè)?0包 括其他通常使用的硫族化合物材料或計(jì)量比材料(stoichiometric)，其中 所述硫族化合物材料包括Ge、 Te和Sb等材料中的一種或多種。在一個(gè)實(shí) 施方式中，每個(gè)相變?cè)?0都有頂部和底部，其中，優(yōu)選，底部比頂部窄， 以便能夠減小所述相變?cè)c加熱器88之間的接觸面積。相變?cè)?0的頂 部區(qū)域可以^皮相互連接或隔離，而優(yōu)選所述底部區(qū)域凈皮隔離。然后，形成 頂部電極92，接著再形成金屬連接線94。優(yōu)選，金屬連接線94在底層金屬化層(通常被稱作M1)中形成，并且沿著列方向延伸。
本領(lǐng)域技術(shù)人員能夠認(rèn)識(shí)到，形成所述相變?cè)赏ㄟ^許多方法完成相 變?cè)?、加熱器和頂?底部電極的形成，這也在本發(fā)明的范圍內(nèi)。同樣，摻 雜半導(dǎo)體區(qū)域例如區(qū)域52、區(qū)域54、區(qū)域66和區(qū)域80的摻雜類型也可以 反過來。在其他一些實(shí)施方式中，可在襯底40的上表面通過外延代替注入 生成形成P+區(qū)80。
在圖16所示的結(jié)構(gòu)中，N+帶52可以作為字線，而金屬連接線94可 作為位線。在每個(gè)所述字線和每個(gè)所述位線之間，二極管84和相變?cè)?0 串聯(lián)形成一個(gè)相變存儲(chǔ)單元。二極管84作為各個(gè)相變存儲(chǔ)單元的選擇器。 本發(fā)明的實(shí)施方式有以下優(yōu)點(diǎn)。首先，通過注入在硅襯底40內(nèi)形成二 極管84，而不是通過外延生長形成。因?yàn)樵趩尉бr底40上形成p-n 二極管， 從而消除由外延生成引起的缺陷。第二，因?yàn)槎O管84能夠很容易被減到 最小特征尺寸，因此所述存儲(chǔ)陣列具有高的擴(kuò)展性。第三，由于在N+帶 52和引出區(qū)66之間形成硅化物區(qū)82i，因此，消除肖特基接觸引起的反向 壓降。
盡管已經(jīng)詳細(xì)描述了本發(fā)明及其優(yōu)點(diǎn)，但需要理解這里可以進(jìn)行各種 變化、替換和改造，而不離開由后面權(quán)利要求所限定的原理和范圍。而且， 本申請(qǐng)的范圍不是為了限定在說明書中所描述的工藝、器件、制造以及物 質(zhì)的構(gòu)成、設(shè)備、方法和步驟。正如本領(lǐng)域技術(shù)人員能夠容易從本發(fā)明的 公開內(nèi)容中理解的，根據(jù)本發(fā)明可以利用與這里所描述的相應(yīng)實(shí)施方式發(fā) 揮基本相同的功能或達(dá)到基本相同的結(jié)果的現(xiàn)有或以后開發(fā)的工藝、器件、 制造以及物質(zhì)的構(gòu)成、設(shè)備、方法和步驟。因此，所附的權(quán)利要求在它們 的范圍內(nèi)包括這些工藝、器件、制造以及物質(zhì)的構(gòu)成、設(shè)備、方法和步驟。
權(quán)利要求
1、一種集成電路結(jié)構(gòu)，其特征在于，包括半導(dǎo)體襯底；二極管，其中所述二極管包括第一摻雜半導(dǎo)體區(qū)，該第一摻雜半導(dǎo)體區(qū)具有第一導(dǎo)電類型，其中所述第一摻雜半導(dǎo)體區(qū)埋植在所述半導(dǎo)體襯底中；和第二摻雜半導(dǎo)體區(qū)，該第二摻雜半導(dǎo)體區(qū)覆蓋在所述第一摻雜半導(dǎo)體區(qū)上，并與所述第一摻雜半導(dǎo)體區(qū)相鄰接，其中所述第二摻雜半導(dǎo)體區(qū)的第二導(dǎo)電類型與所述第一導(dǎo)電類型相反；和相變?cè)?，該相變?cè)谒龆O管之上并與所述二極管電連接。
2、 根據(jù)權(quán)利要求1所述集成電路結(jié)構(gòu)，其特征在于，所述相變材料包 括硫族化合物材料。
3、 根據(jù)權(quán)利要求1所述集成電路結(jié)構(gòu)，其特征在于，還包括 多個(gè)重?fù)诫s半導(dǎo)體帶；其中，所述二極管為多個(gè)，其排列成多行和多列的陣列，其中所述多 個(gè)二極管的每一行都對(duì)應(yīng)有在該行之下且與該行相鄰接的所述多個(gè)重?fù)诫s半導(dǎo)體帶之一。
4、 根據(jù)權(quán)利要求3所述集成電路結(jié)構(gòu)，其特征在于，還包括多個(gè)金屬 連接線，所述金屬連接線在所述半導(dǎo)體襯底上并沿著列方向延伸，其中所 述多個(gè)二極管中的每一個(gè)都耦合于一個(gè)所述重?fù)诫s半導(dǎo)體帶和一個(gè)所述金 屬連接線之間。
5、 根據(jù)權(quán)利要求4所述集成電路結(jié)構(gòu)，其特征在于，還包括多個(gè)硅化 物區(qū)，其中該硅化物區(qū)的第一部分在所述多個(gè)二極管上，所述硅化物區(qū)的 第二部分在所述重?fù)诫s半導(dǎo)體帶中的引出區(qū)上。
6、 根據(jù)權(quán)利要求4所述集成電路結(jié)構(gòu)，其特征在于，所述陣列的多個(gè) 行被淺槽隔離區(qū)(STI)區(qū)相互隔離，其中所述陣列的多個(gè)列被列淺STI區(qū) 相互隔離，該列淺STI區(qū)的深度比所述STI區(qū)的深度淺。
7、 一種集成電路結(jié)構(gòu)，其特征在于，包括半導(dǎo)體襯底；二極管陣列，該二極管陣列包括埋植在所述半導(dǎo)體襯底中的多個(gè)二極管，且以多行和多列的陣列排列，所述多個(gè)二極管的每一個(gè)包括第一摻雜半導(dǎo)體區(qū)，該第一摻雜半導(dǎo)體區(qū)具有第一導(dǎo)電類型； 第二摻雜半導(dǎo)體區(qū)，該第二摻雜半導(dǎo)體區(qū)覆蓋在所述第一摻雜半導(dǎo)體上，并與所述第一摻雜半導(dǎo)體相鄰接，其中所述第二摻雜半導(dǎo)體區(qū)的第二導(dǎo)電類型與所述第一導(dǎo)電類型相反；和具有所述第一導(dǎo)電類型的多個(gè)重?fù)诫s半導(dǎo)體帶，該重?fù)诫s半導(dǎo)體帶的每一個(gè)都在所述二極管的一行之下并與其相連接，且與所述行的二極管的所述第一摻雜半導(dǎo)體區(qū)相鄰接。
8、 根據(jù)權(quán)利要求7所述的集成電路結(jié)構(gòu)，其特征在于，還包括多個(gè)硅 化物區(qū)，該硅化物區(qū)與所述半導(dǎo)體襯底的上表面基本齊平，其中所述多個(gè) 硅化物區(qū)的每一個(gè)都在所述多個(gè)二極管之一的所述第二摻雜半導(dǎo)體區(qū)之 上，并與所述第二摻雜半導(dǎo)體區(qū)相鄰接。
9、 根據(jù)權(quán)利要求8所述的集成電路結(jié)構(gòu)，其特征在于，還包括 在所述半導(dǎo)體襯底中的多個(gè)重?fù)诫s引出區(qū)，該重?fù)诫s引出區(qū)的每一個(gè)都與所述多個(gè)重?fù)诫s半導(dǎo)體帶之一相鄰接；和多個(gè)硅化物引出區(qū)，所述硅化物引出區(qū)與所述半導(dǎo)體襯底的上表面基 本齊平，其中所述多個(gè)硅化物引出區(qū)的每一個(gè)都在一個(gè)所述重?fù)诫s引出區(qū) 之上，并與所述重?fù)诫s引出區(qū)相鄰接。
10、 根據(jù)權(quán)利要求7所述的集成電路結(jié)構(gòu)，其特征在于，還包括多個(gè) 相變?cè)恳粋€(gè)相變?cè)寂c所述多個(gè)二極管之一電連接。
11、 根據(jù)權(quán)利要求7所述的集成電路結(jié)構(gòu)，其特征在于，所述第一導(dǎo) 電類型為n型，所述第二導(dǎo)電類型為p型。
12、 一種集成電路結(jié)構(gòu)，其特征在于，包括 半導(dǎo)體襯底；多個(gè)字線，該字線埋植于所述半導(dǎo)體襯底內(nèi)；二極管陣列，該二極管陣列包括多個(gè)以行和列排列的多個(gè)二極管，其 中所述二極管埋植于所述半導(dǎo)體襯底內(nèi)，并在所述字線之上；所述半導(dǎo)體襯底內(nèi)的多個(gè)隔離區(qū)，使所述二極管行相互隔離； 所述半導(dǎo)體襯底內(nèi)的多個(gè)淺隔離區(qū)，使所述多個(gè)二極管的列相互隔離，其中所述淺隔離區(qū)的厚度小于所述隔離區(qū)的厚度；和多個(gè)相變?cè)?，該相變?cè)拿恳粋€(gè)都在所述多個(gè)二極管之一的上面，并與其電連接。
13、 根據(jù)權(quán)利要求12的集成電路結(jié)構(gòu)，其特征在于，所迷多個(gè)字線在 所述多個(gè)二極管下面。
14、 根據(jù)權(quán)利要求12的集成電路結(jié)構(gòu)，其特征在于，還包括多個(gè)位線， 該位線在所述半導(dǎo)體襯底上的金屬化層中，其中所述多個(gè)位線的每一個(gè)與 所述多個(gè)相變?cè)浑娺B接。
15、 根據(jù)權(quán)利要求12的集成電路結(jié)構(gòu)，其特征在于，還包括 在所述半導(dǎo)體村底中的多個(gè)重?fù)诫s引出區(qū)，該重?fù)诫s引出區(qū)的每一個(gè)都與所述多個(gè)字線之一電連接；多個(gè)硅化物引出區(qū)，其中每個(gè)所述硅化物引出區(qū)在所述多個(gè)重?fù)诫s引 出區(qū)之一的上面，并與其相鄰4^;和在所述半導(dǎo)體襯底上表面的MOS器件，其中所述MOS器件至少包括 由與所述多個(gè)硅化物引出區(qū)相同的材料形成的硅化物區(qū)。
全文摘要
本發(fā)明提出一種襯底中埋植二極管的相變存儲(chǔ)器，包括半導(dǎo)體襯底；二極管；和相變?cè)?，所述相變?cè)谒龆O管之上并與所述二極管電連接。所述二極管包括第一導(dǎo)電類型的第一摻雜半導(dǎo)體區(qū)，其中所述第一摻雜半導(dǎo)體區(qū)埋植在所述半導(dǎo)體襯底中；和第二摻雜半導(dǎo)體區(qū)，所述第二摻雜半導(dǎo)體區(qū)覆蓋在所述第一摻雜半導(dǎo)體區(qū)之上并與其相鄰接，其中所述第二摻雜半導(dǎo)體區(qū)的第二導(dǎo)電類型與所述第一導(dǎo)電類型相反。
文檔編號(hào)H01L27/24GK101425528SQ200810173518
公開日2009年5月6日 申請(qǐng)日期2008年10月31日 優(yōu)先權(quán)日2007年10月31日
發(fā)明者何家驊, 楊富量, 賴逢時(shí) 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司