專利名稱：半導(dǎo)體裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及在下墊板上橫向排列地搭載兩個(gè)芯片并進(jìn)行樹脂密封的所謂的SIP ( System In Package )型的半導(dǎo)體裝置。
技術(shù)背景圖9是示出在較大的下墊板上橫向排列搭載有兩個(gè)芯片的現(xiàn)有技術(shù) 的半導(dǎo)體裝置的平面閨。在下墊板31上搭載有兩個(gè)芯片16、 17。此處， 下墊板31比芯片16、 17大。通過多個(gè)引線20分別連接芯片16、 17和 多個(gè)內(nèi)部導(dǎo)線15,芯片16、 17彼此連接。在芯片16、 17之間，在下墊 板31上形成狹縫32。在該半導(dǎo)體裝置的制造步驟中，在下墊板31上搭 載芯片16、 17時(shí)，對(duì)下墊板31的端部以及狹縫32作標(biāo)記，進(jìn)行對(duì)位。 并且，在專利文獻(xiàn)2中記載了在下墊板上搭載一個(gè)芯片的半導(dǎo)體裝置， 其中在下墊板上設(shè)置標(biāo)記。近年來，為了改進(jìn)溫度循環(huán)性，提出了下使墊板比芯片小的半導(dǎo)體的半導(dǎo)體裝置(例;，口參考專利文獻(xiàn)1 )。 ' 專利文獻(xiàn)1 特開2003 - 110082號(hào)公寺艮 專利文獻(xiàn)2 特開2007 - 35853號(hào)公報(bào)對(duì)半導(dǎo)體芯片進(jìn)行樹脂密封的塑模樹脂和金屬制下墊板的粘合'性 一般不好，所以容易在塑模樹脂和下墊板的芯片搭載面的背面之間產(chǎn)生 剝離。實(shí)際上，在溫度循環(huán)試驗(yàn)中看到剝離。因此，在下墊板上橫向排 列地搭載多個(gè)芯片的半導(dǎo)體裝置中，也進(jìn)行小下墊板化。在該小下墊板 化中，發(fā)明者發(fā)現(xiàn)了下面的研究事項(xiàng)。(1 )橫向排列地搭載的芯片彼此為了電連接而直接以引線進(jìn)行接 合。并且，在樹脂密封時(shí)，由于該引線阻礙了樹脂的流動(dòng)，所以引線和 下墊板之間難以注入樹脂。但是，在圖9的半導(dǎo)體裝置中，通過為了芯 片搭載時(shí)的對(duì)位而使用的狹縫32注入樹脂。在小下墊板化的情況下， 也必須研究在連接芯片間的引線之下容易注入樹脂的結(jié)構(gòu)。(2)在沒有設(shè)置與如圖9的芯片并列的方向垂直地延伸的縱長(zhǎng)的 狹縫32的情況下，需要研究在向下墊板搭載芯片時(shí)應(yīng)該怎樣地構(gòu)成在 兩個(gè)芯片的對(duì)位中使用的標(biāo)記。發(fā)明內(nèi)容為了解決上述技術(shù)問題，本發(fā)明的目的是得到橫向排列地搭載兩個(gè) 芯片并直接以引線連接兩個(gè)芯片間的防止樹脂密封泄漏的半導(dǎo)體裝置。此外，本發(fā)明的另一目的是得到在下墊板上橫向排列地搭載兩個(gè)芯 片時(shí)容易進(jìn)行芯片的對(duì)位的半導(dǎo)體裝置。本發(fā)明的一實(shí)施例的半導(dǎo)體裝置具備橫向排列地配置的第一以及 第二下墊板；多個(gè)內(nèi)部導(dǎo)線；在第一以及第二下墊板上分別搭載的第一 以及第二芯片；設(shè)置在第 一 以及第二芯片與多個(gè)內(nèi)部導(dǎo)線之間并在第一 芯片和第二芯片的排列方向上延伸的橫條；多個(gè)引線；第一以及第二下 墊板；對(duì)這些進(jìn)行密封的樹脂。橫條具有標(biāo)記，該標(biāo)記在第一芯片和第 二芯片的排列方向上設(shè)置在相當(dāng)于第一芯片和第二芯片之間的位置。本發(fā)明另一實(shí)施例的半導(dǎo)體裝置具備金屬造的搭栽構(gòu)件；搭載在 該搭載構(gòu)件的主面上的第一芯片；以與第一芯片離開地在第一方向上排 列的方式搭載在搭載構(gòu)件的主面上的第二芯片；在第一以及第二芯片的 周圍配置的多個(gè)內(nèi)部導(dǎo)線；將第一以及第二芯片與多個(gè)內(nèi)部導(dǎo)線分別連 接的多個(gè)第一引線；將第一芯片以及第二芯片連接的多個(gè)第二引線；對(duì) 多個(gè)內(nèi)部導(dǎo)線、笫一以及第二芯片、多個(gè)第一引線和多個(gè)第二引線進(jìn)行密封的樹脂，搭載構(gòu)件的主面具有分別 一體地構(gòu)成的與第 一 芯片重疊的 第一部分、與第二芯片重疊的第二部分、位于第一芯片和第二芯片之間 的第三部分，第 一部分的面積比第一芯片的與搭載構(gòu)件相面對(duì)的面的面 積小，第二部分的面積比第二芯片的與搭載構(gòu)件相面對(duì)的面的面積小，第一部分具有與主面垂直的方向以及第一方向垂直的第二方向上的寬 度比第三部分的第二方向上的最大寬度大的部分，第二部分具有第二方向 上的寬度比第三部分的第二方向上的最大寬度大的部分。根據(jù)該實(shí)施例的半導(dǎo)體裝置，由于在第 一以及第二芯片與多個(gè)內(nèi)部導(dǎo)線之間設(shè)置的橫條上設(shè)置有標(biāo)記，所以在下墊板上橫向排列地搭載兩個(gè)芯片時(shí)容易進(jìn)行芯片的對(duì)位。此外，根據(jù)另一實(shí)施例的半導(dǎo)體裝置，由于對(duì)分別搭載離開地配置的兩個(gè)芯片的搭載構(gòu)件的搭載部分(第一以及第二部分)連結(jié)的連結(jié)部
分(第三部分)的寬度比該搭載部分的寬度小，所以在連接芯片間的引 線的下容易注入樹脂。


圖1是示出本發(fā)明實(shí)施方式1的半導(dǎo)體裝置的內(nèi)部的平面圖。圖2是圖1的A-A'的截面圖。圖3是用于說明本發(fā)明實(shí)施方式1的半導(dǎo)體裝置的制造步驟的平面圖。圖4是用于說明本發(fā)明實(shí)施方式1的半導(dǎo)體裝置的制造步驟的平面圖。圖5是放大突起部分后的平面圖。 圖6是示出本實(shí)施方式1的標(biāo)記的變形例的平面圖。 圖7是用于說明本實(shí)施方式2的半導(dǎo)體裝置的變形例的平面圖。 圖8是用于說明本實(shí)施方式2的半導(dǎo)體裝置的變形例的平面圖。 圖9是示出在較大的下墊板上橫向排列地搭載兩個(gè)芯片的現(xiàn)有的半 導(dǎo)體裝置的平面圖。圖10是圖1的B-B'的截面圖。圖11是放大圖4的芯片搭載部分后的平面圖。
具體實(shí)施方式
實(shí)施方式1圖1是示出本發(fā)明實(shí)施方式的半導(dǎo)體裝置的內(nèi)部的平面圖，圖2是 圖1的A-A'的截面圖。圖10是圖1的B-B'的截面圖。第一下墊板 11 (第一部分)和第二下墊板12 (第二部分)橫向排列地配置。第一以 及第二下墊板ll、 12由懸掛導(dǎo)線13支撐，兩者都由連接導(dǎo)線14連接。 第一以及第二下墊板ll、 12、連接導(dǎo)線14及懸掛導(dǎo)線13構(gòu)成使金屬部 件一體成型的金屬制的搭載構(gòu)件。在第一以及笫二下墊板11、 12的周 圍配置有多個(gè)內(nèi)部導(dǎo)線15。對(duì)于第一芯片16來說，主面與第一下墊板11重合，并且利用膏(未 圖示)被搭載在第一下墊板11的主面上。此外，對(duì)于第二芯片17來說， 以與第一芯片16離開并且在第一方向上排列的方式，使主面與第二下 墊板12重合，并且利用膏(未圖示)被搭載在第二下墊板12的主面上。 在此，第一以及第二下墊板ll、 12分別比第一以及第二芯片16、 17小。 此外，第二芯片17的側(cè)面和第一芯片16的側(cè)面在第一方向上隔開間隔 對(duì)置配置。對(duì)于由分別不同的兩條懸掛導(dǎo)線13的組支撐的兩條橫條18來說， 從與搭載構(gòu)件的芯片搭載面垂直的方向觀察，位于第一以及第二芯片 16、 17和多個(gè)內(nèi)部導(dǎo)線15的一部分(支撐各橫條18的兩條懸掛導(dǎo)線之 間排列的導(dǎo)線組)之間地設(shè)置，并且沿著第一芯片16和第二芯片17的 排列方向(第一方向)延伸。即，橫條18以?shī)A著第一以及第二芯片16、 17對(duì)置的方式設(shè)置兩條。此外，由兩條懸掛導(dǎo)線13支撐的不同的橫條 22設(shè)置在第二芯片17和多個(gè)內(nèi)部導(dǎo)線15的另一部分的導(dǎo)線(在支撐橫 條22的兩條懸掛導(dǎo)線之間排列的導(dǎo)線組)之間，并且在與橫條18的延 伸方向正交的方向上延伸。在本實(shí)施方式中，將橫條18、 22與搭載構(gòu) 件一體成型。將該搭載構(gòu)件電接地，所以橫條18、 22也電接地。此外，在兩條橫條18上，分別在與第一i以及第二芯片16、 17對(duì)置 的側(cè)面，在朝向笫一芯片16和第二芯片17之間的離開部分的位置設(shè)置 突起19作為標(biāo)記。即，在兩條橫條18上，分別在第一芯片16和第二 芯片17的排列方向上，在相當(dāng)于第一芯片16和第二芯片17之間的位 置設(shè)置突起19作為標(biāo)記。突起19從橫條18的側(cè)面向配置第一以及第 二下墊板ll、 12的方向突出，在一黃條18的延伸方向(第一方向)上具 有能夠識(shí)別程度的預(yù)定寬度。通過多個(gè)引線20，分別連接第一以及第二芯片16、 17和多個(gè)內(nèi)部 導(dǎo)線15或橫條18,連接第一芯片16和第二芯片17。在此，如圖10所 示，將連接第一以及第二芯片16、 17和內(nèi)部導(dǎo)線15的引線20作為第 一引線20a,將連接笫一芯片16和第二芯片17的引線20作為第二引線 20b。并且，這些第一以及第二下墊板11、 12、多個(gè)內(nèi)部導(dǎo)線15、第一 以及第二芯片16、 17、多個(gè)引線20及橫條18由樹脂21密封。說明上述半導(dǎo)體裝置的制造步驟。首先，準(zhǔn)備如圖3所示地形成的 導(dǎo)線框。實(shí)際上，在一個(gè)導(dǎo)線框上，如圖3所示，設(shè)置多個(gè)構(gòu)圖后的部 分，但是，為了方便，僅示出針對(duì)一個(gè)封裝件的導(dǎo)線框部分。兩條橫條 18分別設(shè)置在第一以及第二下墊板11、 12和排列在支撐橫條18的兩個(gè) 懸掛導(dǎo)線之間的內(nèi)部導(dǎo)線15之間，在與第一以及第二下墊板11、 12之 間以及與該內(nèi)部導(dǎo)線15之間分別存在間隙。橫條22設(shè)置在第二下墊板 12和排列在支撐橫條22的兩個(gè)懸掛導(dǎo)線之間的內(nèi)部導(dǎo)線15之間，并且 在與第二下墊板12之間以及與該內(nèi)部導(dǎo)線15之間分別存在間隙。接下來，如圖4所示，將第一以及第二芯片16、 17搭載在下墊板 11、 12上。在圖3的搭載構(gòu)件的帶有斜線圖案的兩個(gè)部分，分別搭載第 一以及第二芯片16、 17。在本實(shí)施方式中，采用下墊板ll的面積比第 一芯片16的面積小、下墊板12的面積比笫二芯片17的主面的面積小 的所謂的小下墊板。并且，規(guī)定第一芯片16的與搭載構(gòu)件對(duì)置的矩形主面的周邊的四個(gè)邊具有不與搭載構(gòu)件重疊的部分，規(guī)定第二芯片17 的與搭載構(gòu)件對(duì)置的矩形主面的周邊的四個(gè)邊具有不與搭載構(gòu)件重疊的部分。圖11是放大圖4的芯片搭載部分后的平面圖(設(shè)置在各個(gè)芯片上 的焊盤在圖中省略)。在圖中，第一方向是第一以及第二芯片16、 17 排列的方向，第二方向是與和搭載構(gòu)件的主面垂直的方向以及第一方向 都垂直的方向。第一芯片16的與搭載構(gòu)件相面對(duì)的第一面具有在第一方向上相面 對(duì)的長(zhǎng)邊16a (第三邊)以及長(zhǎng)邊16b、在第；方向上相面對(duì)的短邊16c (第一邊)以及短邊16d(第二邊)。長(zhǎng)邊16a在第一點(diǎn)16e與短邊16c 交叉、在第二點(diǎn)16f與短邊16d交叉。笫二芯片17的與搭載構(gòu)件相面對(duì)的第二表面具有在第一方向上相 面對(duì)的長(zhǎng)邊17a(笫六邊)以及長(zhǎng)邊17b、在第二方向上相面對(duì)的短邊 17c (第四邊)以及短邊17d (第五邊)。長(zhǎng)邊17a在第三點(diǎn)17e與短邊 17c交叉、在第四點(diǎn)17f與短邊17d交叉。第一芯片16的第一面具有不與搭載構(gòu)件重疊的部分A(第四部分)、 部分B (第五部分)以及部分C。部分A是由從第一點(diǎn)16e連續(xù)的短邊 16c的至少一部分、從第一點(diǎn)16e連續(xù)的長(zhǎng)邊16a的一部分和下墊板11 的外邊緣包圍的部分。部分B是由從第二點(diǎn)16f連續(xù)的短邊16d的至少 一部分、從第二點(diǎn)16f連續(xù)的長(zhǎng)邊16a的另一部分和下墊板11的外邊緣 包圍的部分。部分C是由長(zhǎng)邊16b的幾乎全部和下墊板11的外邊緣包 圍的部分。第二芯片17的第二面具有不與搭載構(gòu)件重疊的部分D(第六部分)、 部分E(笫七部分)和部分F。部分D是由從第三點(diǎn)17e連續(xù)的短邊17c 的幾乎全部、從第三點(diǎn)17e連續(xù)的長(zhǎng)邊17a的一部分和下墊板12的外邊
緣包圍的部分。部分E是由從第四點(diǎn)17f連續(xù)的短邊17d的幾乎全部、 從第四點(diǎn)17f連續(xù)的長(zhǎng)邊17a的另 一部分和下墊板12的外邊緣包圍的部 分。部分F是由長(zhǎng)邊17b的至少一部分和下墊板12的外邊緣包圍的部 分。對(duì)于第一以及第二芯片來說，在部分A-F與密封樹脂21粘合。并且，下墊板11、 12的形狀是小下墊板即可，不限定為上述的結(jié) 構(gòu)。例如，第一芯片16的短邊16c與短邊17c相同地，全部不與搭載構(gòu) 件重疊也可以。短邊16d也可以全部不與搭載構(gòu)件重疊。第二芯片的短 邊17c與短邊16c相同地，僅從第三點(diǎn)17e連續(xù)一部分不與搭載構(gòu)件重 疊也可以。短邊17d也可以僅從第四點(diǎn)17f連續(xù)一部分不與4荅載構(gòu)件重 疊。搭載構(gòu)件的主面具有分別一體構(gòu)成的與第一芯片16重疊的第一部 分(下墊板11的主面)、與第二芯片17重疊的第二部分(下塾板12 的主面)、位于第一芯片16與第二芯片17之間的第三部分(連接導(dǎo)線 14的主面)。第一部分的面積比第一芯片16的與搭載構(gòu)件相面對(duì)的面 的面積小。第二部分的面積比第二芯片17的與搭載構(gòu)件相面對(duì)的表面 的面積小。并且，位于兩個(gè)芯片16、 17之間的搭載構(gòu)件的部分(連接導(dǎo)線14) 的最大寬度Y比沿著與該寬度Y相同的方向(第二方向)的芯片16、 17的寬度的任何一個(gè)都小，從而使下墊板變小。具體地，第一部分(下 墊板11的主面)具有第二方向的寬度W1比第三部分(連接導(dǎo)線14的 主面)的第二方向的最大寬度Y大的部分。第二部分(下墊板12的主 面)具有第二方向的寬度W2比第三部分(連接導(dǎo)線14的主面)的笫 二方向的最大寬度Y大的部分。在芯片16、 17向下墊板的搭載中，例如，在下墊板ll、 12上涂布 膏之后，按壓在下墊板ll、 12上，由此，分別將第一以及第二芯片16、 17接合在搭載構(gòu)件上。此時(shí)，通過將突起19作為標(biāo)記，從而容易進(jìn)行 第一以及第二芯片16、 17的對(duì)位。在第一以及第二芯片的沒有搭載在 搭載構(gòu)件上的一側(cè)的主面上，形成進(jìn)行信號(hào)交換的焊盤以及接受電源電 壓和接地電壓的焊盤。在搭載芯片之后，笫一以及第二芯片16、 17和 多個(gè)內(nèi)部導(dǎo)線15由引線接合法連接，并且，在第一以及第二芯片16、 17之間，對(duì)分別沿其對(duì)置的兩邊排列的焊盤彼此進(jìn)行引線接合。此外， 第二芯片17的焊盤的一部分被引線接合到橫條22上，提供接地電平的 電壓。在引線接合之后，通過進(jìn)行樹脂密封，從而制造出圖l所示的上 述半導(dǎo)體裝置。這樣，由于使連接導(dǎo)線14的寬度比小下墊板化的下墊板11、 12的 寬度小，所以，在第一以及第二芯片16、 17間的狹小間隙中流入樹脂 21時(shí)的障礙變少。因此，如圖10所示，由于能夠確保從下側(cè)的樹脂21 的流入路徑，所以可以確實(shí)地進(jìn)行引線20b下側(cè)的樹脂密封。但是，這樣，在采用小下墊板的半導(dǎo)體裝置的情況下，在下墊板上 搭載芯片時(shí)，將下墊板的端部或在下墊板上設(shè)置的狹縫等作為標(biāo)記，不 能對(duì)芯片進(jìn)行對(duì)位。 一個(gè)理由是因?yàn)樵诔叽巛^小的下墊板部分上加工并 設(shè)置狹縫這樣的標(biāo)記會(huì)擔(dān)心下墊板的強(qiáng)度降低。因此，以?shī)A著第一以及 第二芯片16、 17而對(duì)置的方式設(shè)置兩條橫條18。并且，在這兩條橫條 18上，分別在第一芯片16和第二芯片17之間設(shè)置突起19作為標(biāo)記。 這樣，通過設(shè)置兩個(gè)標(biāo)記，由此，能夠檢測(cè)第一以及第二芯片16、 17 的轉(zhuǎn)動(dòng)偏移。圖5是放大突起的部分的平面圖。在第一芯片16和第二芯片17的 排列方向(第一方向)上的突起19的寬度WA比第一芯片16和第二芯 片17彼此對(duì)置的側(cè)面之間的間隔LA小。并且，突起19突出的長(zhǎng)度WB 比與第一方向正交的方向上的橫條18和第一芯片16的間隔LB16以及 與第一方向正交的方向上的橫條18和第二芯片17的間隔LB17的任何 一個(gè)都小。由此，在將第一以及第二芯片16、 17搭載在搭載構(gòu)件上時(shí)， 可以防止第一以及第二芯片16、 17與突起19接觸而受到損傷。在此，具體地說明將芯片16搭載到搭載構(gòu)件上時(shí)的對(duì)位方法。首 先，使用笫一芯片焊接(diebond)裝置，依次重復(fù)在下墊板11上對(duì)第 一芯片16進(jìn)行芯片焊接的第一芯片焊接步驟，由此，將多個(gè)第一芯片 16搭載到各下墊板11上。此間，在將針對(duì)一個(gè)封裝件的第一芯片16搭 載到搭載構(gòu)件的下墊板11上之后，測(cè)量第一芯片16的側(cè)面和突起19 的邊緣的間隔X1 (參考圖5)。雖然沒有圖示，但是，對(duì)設(shè)置在相反側(cè) 的橫條18上的突起19的間隔也同樣地進(jìn)行。在間隔XI超過所希望的 范圍的情況下，在針對(duì)下一個(gè)封裝件的第一芯片16的芯片焊接時(shí)，基 于之前的以第一芯片16測(cè)量的X1，調(diào)整笫一芯片焊接裝置，使得在從 此要進(jìn)行芯片焊接的第一芯片16的側(cè)面和突起19的邊緣的間隔XI成 為所希望的位置，將第一芯片16搭載在搭載構(gòu)件上。
按每個(gè)第一芯片焊接步驟所測(cè)量的間隔XI在所希望的范圍內(nèi)被測(cè) 量到的次數(shù)連續(xù)預(yù)定次數(shù)的情況下，在之后的第 一芯片焊接步驟中不進(jìn)行間隔X1的測(cè)量，作為第一芯片16的芯片焊接位置被適當(dāng)?shù)卣{(diào)整后的 狀態(tài)，在第一芯片焊接裝置中依次對(duì)第一芯片16進(jìn)行芯片焊接。突起 19的兩邊緣和芯片16、 17的側(cè)面的間隔X1、 X2的各自的上述所希望 的范圍例如為0.2mm以內(nèi)，優(yōu)選地為O.lmm以內(nèi)，更嚴(yán)才各地為0.05mm 以內(nèi)。接下來，使用另一個(gè)笫二芯片焊接裝置，對(duì)于完成了搭載第一芯片 16的搭載構(gòu)件，依次重復(fù)在下墊板12上對(duì)第二芯片進(jìn)行芯片焊接的第 二芯片焊接步驟。由此，將多個(gè)第二芯片17搭載到各個(gè)下墊板12上。 此間，在將某一個(gè)第二芯片16搭載到搭載構(gòu)件的下墊板12上之后，測(cè) 量第二芯片17的側(cè)面和突起19的另一邊緣的間隔X2 (參考圖5)。雖 然沒有圖示，但是，對(duì)于設(shè)置在相反側(cè)的橫條18上的突起19的間隔也 同樣地進(jìn)行。在間隔X2超過所希望的范圍的情況下，在針對(duì)下一個(gè)封 裝件的第二芯片17的芯片焊接時(shí)，基于之前的以第二芯片17測(cè)量的 X2，調(diào)整第二芯片焊接裝置，使得在從此要進(jìn)行芯片焊接的第二芯片 17的側(cè)面和突起19的邊緣的間隔X2成為所希望的位置，將第二芯片 17搭載在搭載構(gòu)件上。按每個(gè)第二芯片焊接步驟中測(cè)量的間隔X2被測(cè)量為在所希望的范 圍內(nèi)的次數(shù)連續(xù)了預(yù)定次數(shù)的情況下，在之后的第二芯片焊接步驟中不 進(jìn)行間隔X2的測(cè)量，在第一芯片的芯片焊接位置被正確調(diào)整的狀態(tài)下 的第二芯片焊接裝置中依次對(duì)第二芯片17進(jìn)行芯片焊接。并且，作為兩個(gè)芯片的對(duì)位的標(biāo)記，如果能夠識(shí)別橫條的延伸方向 上的標(biāo)記寬度，則如圖6所示，標(biāo)記也可以是在橫條18的與第一以及 第二芯片對(duì)置的側(cè)面上所形成的凹部23。凹部23的寬度為第一芯片和 第二芯片之間的間隔LA。如果凹部23的兩邊緣和芯片16、 17的側(cè)面 的各自的間隔為能夠允許的范圍內(nèi)，例如為士0.2mm以內(nèi)，優(yōu)選地為 士O.lmm以內(nèi)，更嚴(yán)格地為士0.05mm以內(nèi)，則第一以及第二芯片12對(duì)置 的各自的側(cè)面也可以與凹部23對(duì)應(yīng)的邊緣錯(cuò)開。此外，在橫條上設(shè)置 標(biāo)記的區(qū)域不限于與芯片對(duì)置的側(cè)面。若是在橫條的延伸方向上的芯片 之間的離開部分的位置，也可以是橫條的上表面、相反側(cè)側(cè)面。實(shí)施方式2 在本實(shí)施方式2中，如圖7所示，不像實(shí)施方式1那樣地在橫條18 上設(shè)置標(biāo)記，而是在連接導(dǎo)線14上設(shè)置凹部24作為標(biāo)記。即，搭載構(gòu) 件具有位于第一以及第二芯片16、 17之間并且連結(jié)第一下墊板11 (第 一部分)和第二下墊板12 (第二部分)的連接導(dǎo)線14 (第三部分)。 并且，通過連接導(dǎo)線14,在從第一下墊板11到第二下墊板12連續(xù)的側(cè) 面，設(shè)置有向該側(cè)面的內(nèi)側(cè)的方向凹陷的凹部24。該凹部24的底面部 分至少位于連接導(dǎo)線14上。并且，如圖8所示，第一以及第二芯片16、 17搭載在下墊板11、 12上。其他結(jié)構(gòu)與實(shí)施方式1相同。這樣，在將 芯片16、 17向下墊板搭載時(shí)，將凹部24作為標(biāo)記，由此，能夠容易地 進(jìn)行第一以及笫二芯片16、 17的對(duì)位。符號(hào)說明11是第一下墊板(第一部分)，12是第二下墊板(笫 二部分)，14是連接導(dǎo)線(第三部分)，15是內(nèi)部導(dǎo)線，16是第一芯 片，17是第二芯片，18是橫條，19是突起(標(biāo)記)，20是引線，21是 樹脂，23、 24是凹部(標(biāo)記)。
權(quán)利要求
1. 一種半導(dǎo)體裝置，其特征在于，具備橫向排列地配置的第一以及第二下墊板；在所述第一以及第二下墊板的周圍配置的多個(gè)內(nèi)部導(dǎo)線；在所述第一以及第二下墊板上分別搭載的第一以及第二芯片；設(shè)置在所述第一以及第二芯片與所述多個(gè)內(nèi)部導(dǎo)線之間并在所述第一芯片和所述第二芯片的排列方向上延伸的橫條；分別連接所述第一以及第二芯片和所述多個(gè)內(nèi)部導(dǎo)線且連接所述第一芯片和所述第二芯片的多個(gè)引線；對(duì)所述第一以及第二下墊板、所述多個(gè)內(nèi)部導(dǎo)線、所述第一以及第二芯片、所述多個(gè)引線及所述橫條進(jìn)行密封的樹脂，所述橫條具有在所述第一芯片和所述第二芯片的排列方向上，設(shè)置在相當(dāng)于所述第一芯片和所述第二芯片之間的位置上的標(biāo)記。
2. 根據(jù)權(quán)利要求1的半導(dǎo)體裝置，其特征在于， 所述橫條電接地。
3. 根據(jù)權(quán)利要求1或2的半導(dǎo)體裝置，其特征在于， 所述橫條以?shī)A著所述第一以及第二芯片對(duì)置的方式設(shè)置有兩條，該兩條橫條分別具有設(shè)置在所述第 一芯片和所述第二芯片之間的 標(biāo)記。
4. 根據(jù)權(quán)利要求1或2的半導(dǎo)體裝置，其特征在于， 所述第 一以及第二下墊板比所述第 一以及第二芯片小。
5. —種半導(dǎo)體裝置，其特征在于，具備搭載構(gòu)件；第一芯片，使其主面與所述搭載構(gòu)件的第一部分 重合地搭載在所述搭載構(gòu)件上；第二芯片，使其主面與和所述搭載構(gòu)件 的所述搭載面的所述第一部分不同的第二部分重合地搭載在所述搭載 構(gòu)件上，并且，其側(cè)面與所述第一芯片的側(cè)面在第一方向上隔開間隔地 對(duì)置配置；在所述第一以及第二芯片的周圍配置的多個(gè)內(nèi)部導(dǎo)線；以位 于所述第一以及第二芯片與所述多個(gè)內(nèi)部導(dǎo)線的一部分之間的方式設(shè) 置并沿所述第一方向延伸的橫條；將所述第一以及第二芯片與所述多個(gè) 內(nèi)部導(dǎo)線連接的多個(gè)引線；對(duì)所述第一以及第二芯片、所述搭載構(gòu)件、 所述多個(gè)內(nèi)部導(dǎo)線、所述橫條及所述多個(gè)引線進(jìn)行密封的樹脂，所述橫條具有標(biāo)記，該標(biāo)記設(shè)置在與所述第一以及第二芯片對(duì)置的 所述橫條的側(cè)面并與所述第 一 芯片和第二芯片之間的離開部分相面對(duì) 并且在所述笫一方向上具有預(yù)定寬度。
6. 根據(jù)權(quán)利要求5的半導(dǎo)體裝置，其特征在于， 所述橫條電接地。
7. 根據(jù)權(quán)利要求5的半導(dǎo)體裝置，其特征在于，所述標(biāo)記是從所述橫條的側(cè)面向配置有所述第 一以及第二芯片的 方向突出的突起。
8. 根據(jù)權(quán)利要求7的半導(dǎo)體裝置，其特征在于， 所述突起突出的長(zhǎng)度比與所述第一方向正交的方向上的所述橫條和所述第 一芯片的間隔以及與所述第 一方向正交的方向上的所述橫條 與所述第二芯片的間隔中的任何一個(gè)都小。
9. 根據(jù)權(quán)利要求7或8的半導(dǎo)體裝置，其特征在于， 所述第一方向上的所述標(biāo)記的寬度比所述第一以及第二芯片的彼此對(duì)置的側(cè)面之間的間隔小。
10. 根據(jù)權(quán)利要求5的半導(dǎo)體裝置，其特征在于， 還具備設(shè)置在所述第一以及第二芯片與所述多個(gè)內(nèi)部導(dǎo)線的另一部分之間并且設(shè)置在與所述橫條夾著所述第一以及笫二芯片的位置上 的另一橫條，所述另 一橫條具有標(biāo)記，該標(biāo)記設(shè)置在與所述第 一 以及第二芯片對(duì) 置的所述另 一 橫條的側(cè)面并且以與所述第 一 芯片和第二芯片之間的離 開部分相面對(duì)的方式設(shè)置。
11. 根據(jù)權(quán)利要求10的半導(dǎo)體裝置，其特征在于， 所述橫條以及另 一橫條電接地。
12. 根據(jù)權(quán)利要求IO的半導(dǎo)體裝置，其特征在于， 所述標(biāo)記是從所述橫條的側(cè)面向所述第 一以及第二芯片的方向突出的突起，所述另 一 標(biāo)記是從所述另 一 橫條的側(cè)面向所述第 一 以及笫二芯片 的方向突出的突起。
13. 根據(jù)權(quán)利要求5-8、 10~ 12的任一項(xiàng)的半導(dǎo)體裝置，其特征在于，所述搭載構(gòu)件的所述第 一 部分的面積比所述第 一 芯片的主面的面 積小，所述搭載構(gòu)件的所述第二部分的面積比所述第二芯片的主面的面 積小， 規(guī)定與所述第 一 芯片的所述搭載構(gòu)件對(duì)置的主面的四邊具有不與 所述搭載構(gòu)件重疊的部分，規(guī)定與所述第二芯片的所述搭載構(gòu)件對(duì)置的 主面的四邊具有不與所述搭載構(gòu)件重疊的部分。
14. 一種半導(dǎo)體裝置，其特征在于，具備搭載構(gòu)件；第一芯片，使其主面與所述搭載構(gòu)件的第一部分 重合地搭載在所述搭載構(gòu)件上；第二芯片，使其主面與和所述搭載構(gòu)件 的所述搭載面的所述第一部分不同的第二部分重合地搭載在所述搭載 構(gòu)件上，并且，其側(cè)面與所述第一芯片的側(cè)面在所述第一方向上隔開間 隔地對(duì)置配置；多個(gè)內(nèi)部導(dǎo)線，配置在所述笫一以及第二芯片的周圍； 將所述第一以及第二芯片與所述多個(gè)內(nèi)部導(dǎo)線連接的多個(gè)引線；對(duì)所述 第一以及第二芯片、所述搭載構(gòu)件、所述多個(gè)內(nèi)部導(dǎo)線及所述多個(gè)引線進(jìn)行密封的樹脂，所述搭載構(gòu)件具有位于所述第一以及第二芯片之間并且連結(jié)所述 第一部分和所述第二部分的第三部分，通過所述第三部分，在從第一部分到所述第二部分連續(xù)的側(cè)面設(shè)置 向所述側(cè)面的內(nèi)側(cè)的方向凹陷的凹部，所述凹部的底面部分至少位于所 述第三部分。
15. —種半導(dǎo)體裝置，其特征在于，具備金屬制的搭載構(gòu)件；搭載在該搭載構(gòu)件的主面上的第一芯片； 以與所述第 一芯片離開地在第 一方向上排列的方式搭載在所述搭載構(gòu) 件的所述主面上的第二芯片；在所迷第一以及第二芯片的周圍配置的多 個(gè)內(nèi)部導(dǎo)線；將所述第一以及第二芯片與所述多個(gè)內(nèi)部導(dǎo)線分別連接的 多個(gè)第一引線；將所述第一芯片和所述笫二芯片連接的多個(gè)第二引線； 對(duì)所述多個(gè)內(nèi)部導(dǎo)線、所述第一以及第二芯片、所述多個(gè)第一引線及所 述多個(gè)第二引線進(jìn)行密封的樹脂，所述搭載構(gòu)件的所述主面具有分別 一 體地構(gòu)成的與所述第 一 芯片 重疊的第一部分、與所述第二芯片重疊的第二部分、位于所述第一芯片 和所述第二芯片之間的第三部分，所述第 一 部分的面積比所述第 一 芯片的與所述搭載構(gòu)件相面對(duì)的 面的面積小，所述笫二部分的面積比所述第二芯片的與所述搭載構(gòu)件相面對(duì)的 面的面積小，所述第一部分具有與所述主面垂直的方向以及所述第一方向都垂 直的第二方向上的寬度比所述第三部分的所述第二方向上的最大寬度大的部分，所述第二部分具有所述第二方向上的寬度比所述第三部分的所述 第二方向上的最大寬度大的部分。
16.根據(jù)權(quán)利要求15的半導(dǎo)體裝置，其特征在于，所述第一芯片的與所述搭載構(gòu)件相面對(duì)的第一面具有第一邊；在 所述第二方向上與所述第一邊相面對(duì)的第二邊；在第一點(diǎn)與所述第一邊 交叉并且在第二點(diǎn)與所述第二邊交叉的笫三邊，所述第二芯片的與所述搭載構(gòu)件相面對(duì)的第二面具有第四邊；在 所述第二方向上與所述第四邊相面對(duì)的第五邊；在第三點(diǎn)與所述第四邊 交叉、在第四點(diǎn)與所述第五邊交叉并且在所述第一方向上與所述第三邊 相面對(duì)的第六邊，所述第一面具有第四部分，包含從所述第一點(diǎn)連續(xù)的所述第一邊 的至少一部分和從所述第一點(diǎn)連續(xù)的所述第三邊的一部分并且不與所 述搭載構(gòu)件重疊；笫五部分，包含從所述第二點(diǎn)連續(xù)的所述第二邊的至 少一部分和從所述第二點(diǎn)連續(xù)的所述第三邊的另一部分、并且不與所述 搭載構(gòu)件重疊，所述第二面具有第六部分，包含從所述第三點(diǎn)連續(xù)的所述第四邊 的至少一部分和從所述第三點(diǎn)連續(xù)的所述第六邊的一部分并且不與所 述搭載構(gòu)件重疊；第七部分，包含從所述第四點(diǎn)連續(xù)的所述第五邊的至 少一部分和從所述第四點(diǎn)連續(xù)的所述第六邊的另一部分、并且不與所述 搭載構(gòu)件重疊。
全文摘要
本發(fā)明涉及半導(dǎo)體裝置。能夠得到在下墊板上橫向排列地搭載兩個(gè)芯片時(shí)容易進(jìn)行芯片的對(duì)位的半導(dǎo)體裝置。在橫向排列地配置的第一以及第二下墊板(11)、(12)的周圍配置多個(gè)內(nèi)部導(dǎo)線(15)。將第一以及第二芯片(16)、(17)分別搭載在所述第一以及第二下墊板(11)、(12)上。在第一芯片(16)和第二芯片(17)的排列方向上延伸的橫條(18)設(shè)置在第一以及第二芯片(16)、(17)與多個(gè)內(nèi)部導(dǎo)線(15)之間。通過多個(gè)引線(20)，分別連接第一以及第二芯片(16)、(17)與多個(gè)內(nèi)部導(dǎo)線(15)，連接第一芯片(16)和第二芯片(17)。這些由樹脂(21)密封。在橫條(18)上，在第一芯片(16)和第二芯片(17)的排列方向上，在相當(dāng)于第一芯片和第二芯片之間的位置上，設(shè)置突起(19)作為標(biāo)記。
文檔編號(hào)H01L23/544GK101399258SQ200810161939
公開日2009年4月1日 申請(qǐng)日期2008年9月27日 優(yōu)先權(quán)日2007年9月28日
發(fā)明者三角和幸, 畑內(nèi)和士 申請(qǐng)人:株式會(huì)社瑞薩科技