專利名稱：鰭式場效應(yīng)晶體管的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體裝置，且尤其涉及一種鰭式場效應(yīng)晶體管的結(jié)構(gòu)與制 造工藝。
背景技術(shù)：
晶體管是集成電路中關(guān)鍵的元件。為了滿足晶體管更快速的需求，需要 較高的驅(qū)動電流。另外，由于晶體管的驅(qū)動電流正比于晶體管的柵極寬度， 為了提高驅(qū)動電流，需要較大的柵極寬度。
然而，增加?xùn)艠O的寬度與半導(dǎo)體元件縮小化的需求互相沖突，于是發(fā)展
出鰭式場效應(yīng)晶體管(FinFET)。圖1為一傳統(tǒng)鰭式場效應(yīng)晶體管的俯視圖。 鰭4以垂直硅鰭的形式延伸至基材2上方，且用以形成源極和漏極區(qū)域6以 及介于兩者之間的溝道區(qū)域(圖中未顯示)。 一垂直柵極8貫穿鰭4的溝道區(qū) 域。 一柵極介電質(zhì)(未顯示于圖1中)分離溝道區(qū)域與垂直柵極8。圖1也顯 示氧化層18，和一絕緣側(cè)壁間隔物12及14分別形成于源極和漏極區(qū)域6和 垂直柵極8之上。鰭4的末端受到源極與漏極摻雜注入使得鰭4的區(qū)域能夠 導(dǎo)電。
引入鰭式場效應(yīng)晶體管具有增加驅(qū)動電流的優(yōu)點(diǎn)，且不會占據(jù)較多的芯 片面積。然而，鰭式場效應(yīng)晶體管卻有一些缺點(diǎn)。隨著鰭式場效應(yīng)晶體管尺 寸縮小化，鰭的尺寸隨之縮小，造成源極/漏極區(qū)域的電阻增加，因而使得元 件驅(qū)動電流降低。介于接觸插塞(contactplug)和源極/漏極硅化物區(qū)域之間的 接觸電阻會因?yàn)檩^小的鰭面積而增加。而且，連接到鰭式場效應(yīng)晶體管源極 /漏極硅區(qū)域的接觸插塞很難形成，是因?yàn)轹捠綀鲂?yīng)晶體管的鰭有太小的面 積，因此對應(yīng)的接觸插塞的平臺面積(landing area)也很小，造成該平臺面積 要精確地位于鰭上的制造工藝操作容許度(process window)也因此很小。
據(jù)此，業(yè)界急需要一種半導(dǎo)體裝置，其結(jié)合鰭式場效應(yīng)晶體管(FinFETs) 的優(yōu)點(diǎn)，在不需要增加芯片面積的前提下，具有較高的驅(qū)動電流，同時(shí)能克服先前技術(shù)的缺點(diǎn)。

發(fā)明內(nèi)容
本發(fā)明的目的之一就是提供一種半導(dǎo)體結(jié)構(gòu)，其包括一鰭狀半導(dǎo)體，位 于一基材的上表面，其中該鰭狀半導(dǎo)體包括一中間區(qū)，其具有一第一寬度； 以及一第一與一第二末端區(qū)，連接到該中間區(qū)的相對兩端，其中該第一與第 二末端區(qū)每一都包括至少一頂端部分，具有一第二寬度大于該第一寬度。該 半導(dǎo)體結(jié)構(gòu)還包括一柵極介電層，位于該鰭狀半導(dǎo)體中間區(qū)的上表面與側(cè)壁 上；以及一柵極電極，位于該柵極介電層上。
本發(fā)明的另一 目的就是提供一種一半導(dǎo)體鰭式場效應(yīng)晶體管(FinFET)， 其包括 一鰭狀半導(dǎo)體，位于一基材的上表面，其中該鰭狀半導(dǎo)體包括一中 間區(qū)和一第一和一第二末端區(qū)，位于該中間區(qū)的相對兩端； 一柵極介電層， 位于該鰭狀半導(dǎo)體中間區(qū)的上表面與側(cè)壁上； 一柵極電極，位于該柵極介電 層上；以及一鰭狀間隔物，位于該第一和第二末端區(qū)的一側(cè)壁上，其中該鰭 狀間隔物包括由不同材料組成的一頂端部分與一底端部分，且其中該頂端與 底端部分均實(shí)際接觸該第一和該第二末端區(qū)其中的一區(qū)。
本發(fā)明的另一目的就是提供一半導(dǎo)體鰭式場效應(yīng)晶體管(FinFET)，包括 一半導(dǎo)體基材； 一絕緣層，位于該半導(dǎo)體基材上方，其中該絕緣層包含一開 口； 一半導(dǎo)體材料，在該開口中且延伸至該開口上，其中該半導(dǎo)體材料的一 部分高于該絕緣層，形成一鰭狀半導(dǎo)體，以及其中該鰭狀半導(dǎo)體具有一第一 寬度； 一柵極介電層，位于該鰭狀半導(dǎo)體的上表面與側(cè)壁上； 一柵極電極， 位于該柵極介電層上方；以及一源極與一漏極區(qū)，與該鰭狀半導(dǎo)體實(shí)際接觸 且位于該柵極電極的相對兩側(cè)，其中該源極與該漏極區(qū)具有一第二寬度大于 該第一寬度。
本發(fā)明的另一目的就是提供一種形成半導(dǎo)體結(jié)構(gòu)的方法，其包括提供 一基材；以及形成一鰭狀半導(dǎo)體，于基材的上表面，該鰭狀半導(dǎo)體包括一中 間區(qū)，具有一第一寬度；以及形成該鰭狀半導(dǎo)體的第一和第二末端區(qū)，位于 該中間區(qū)的相對兩側(cè)，其中該第一和第二末端區(qū)各包括至少一頂端部分，具 有一第二寬度大于該第一寬度。本發(fā)明還包括形成一柵極介電層，位于該鰭 狀半導(dǎo)體中間區(qū)的上表面與側(cè)壁上；形成一柵極電極，位于該柵極介電層之上；以及形成鰭狀間隔物，位于該第一和該第二末端區(qū)的側(cè)壁上。
本發(fā)明的另一目的就是提供一種形成半導(dǎo)體結(jié)構(gòu)的方法，其包括提供 一基材；形成一鰭狀半導(dǎo)體，位于該基材的上表面，其中該鰭狀半導(dǎo)體包括 一中間區(qū)，和一第一與第二末端區(qū)，位于該中間區(qū)的相對兩端；形成一柵極 介電層，位于該鰭狀半導(dǎo)體中間區(qū)的上表面與側(cè)壁上，其中該第一和第二末 端區(qū)都是暴露的；形成一柵極電極，位于該柵極介電層之上；形成鰭狀間隔 物，位于該第一與該第二末端區(qū)的側(cè)壁上；使該第一與該第二末端區(qū)的頂端 至少一部分形成凹處；移除通過該凹處的該鰭狀間隔物至少一部分；以及在 該凹處重新成長一半導(dǎo)體或?qū)щ姴牧稀?br> 本發(fā)明的優(yōu)點(diǎn)特征圖案包括擴(kuò)大半導(dǎo)體鰭式場效應(yīng)晶體管(FinFET)的源 極與漏極區(qū)，以及在不需提供更多芯片區(qū)域的價(jià)格前提下，降低源極與漏極 區(qū)的電阻。


圖1為一傳統(tǒng)的半導(dǎo)體鰭式場效應(yīng)晶體管(FinFET)。 圖2A 圖10C為制備半導(dǎo)體鰭式場效應(yīng)晶體管(FinFET)的中間流程的 剖面圖和俯視圖。
其中，附圖標(biāo)記說明如下 2 ~基材 4 ~靖
6~源極和漏極區(qū)
8 ~垂直柵極
12 絕緣側(cè)壁間隔物
14 絕緣側(cè)壁間隔物
18~氧化層
20 ~半導(dǎo)體基材
22 ~絕緣區(qū)
24 ~鰭
24「鰭中間部分 242 ~鰭末端部分H '鰭高度
26'-半導(dǎo)體層
28-、絕緣層
30'-基礎(chǔ)基材
34'-介電層
36 --柵極電極
38'-光掩模層
40 --柵極介電
42 --柵極電極
44 -"光掩模
48 --間隔層
50--氧化硅層
52--氮化硅層
T~氧化硅層的厚度
W -鰭的寬度
54 --柵極間隔物
56--鰭狀間隔物
58 ~-開口
59--代表底端部分的虛線
60 -氧化硅部分
62 ~-氮化硅部分
64 ~-再成長的鰭w,. 再成長的鰭寬度
66 --源極/漏極硅化區(qū)
具體實(shí)施例方式
為讓本發(fā)明的上述和其他目的、特征、和優(yōu)點(diǎn)能更明顯易懂，下文特舉 出優(yōu)選實(shí)施例，并配合所附附圖，作詳細(xì)說明如下。本發(fā)明已以數(shù)個(gè)優(yōu)選實(shí) 施例揭示如下，然其并非用以限定本發(fā)明。
本發(fā)明提供一種新穎的半導(dǎo)體鰭式場效應(yīng)晶體管(FinFET)和形成方法。本發(fā)明的中間工藝步驟己由 一最佳實(shí)施例舉例說明。也揭示了最佳實(shí)施例的 變化。本發(fā)明各種角度與實(shí)施例中，使用如同元件的參考號碼加以標(biāo)號。
如圖2所示的半導(dǎo)體基材20，其可以是硅塊材， 一硅鍺塊材，或有一外 延層位于硅塊材或硅鍺塊材上，和其他諸如此類的基材。借由凹蝕半導(dǎo)體基 材20，形成溝渠，接著再用一介電材料填充溝渠，以形成絕緣區(qū)域22。絕 緣區(qū)域22較佳包括氧化物，例如高密度等離子體(HDP)氧化物。絕緣區(qū)域 22接著被凹蝕，如圖3A所示。結(jié)果，有一部分半導(dǎo)體材料延伸高于絕緣區(qū) 22的頂端表面，形成鰭24。凹蝕的距離為H，即該鰭的高度，較佳介于約 100A到900A之間。本領(lǐng)域普通技術(shù)人員應(yīng)可理解說明書所敘述的該凹處距 離(即鰭的高度)和其他尺寸只是舉例，這些尺寸將隨著集成電路的尺寸縮小 而調(diào)整。
圖2B和圖3B顯示另一種形成鰭的方法。圖2B顯示一絕緣層上覆硅(SOI) 的結(jié)構(gòu)，其中一絕緣層28分隔半導(dǎo)體層26和基礎(chǔ)基材30。半導(dǎo)體層26可 由硅形成或是其他一般已知的半導(dǎo)體材料，如硅化鍺，硅在硅化鍺之上，和 其他諸如此類的材料。半導(dǎo)體層26較佳具有一高度和較佳的鰭同高。絕緣 層28較佳為一氧化層，以及基礎(chǔ)基材30最佳為一硅基材或其他一般半導(dǎo)體 基材。 一選擇性蝕刻用以移除該半導(dǎo)體層26的一部分，留下鰭24。于接下 來實(shí)施例中，半導(dǎo)體鰭式場效應(yīng)晶體管(FinFET)是形成在第3A圖所示的結(jié) 構(gòu)。然而，此做法同樣適用于圖3B的結(jié)構(gòu)。
如圖4所示，形成柵極介電層34，柵極電極層36，和一掩模層38。于 一實(shí)施例，柵極介電層34包括氧化硅，其形成是借由熱氧化鰭24。于另一 實(shí)施例，柵極介電層34包括一具有高介電常數(shù)(k值)的介電材料，舉例而言， k值大于約3.9。最佳的材料包括氮化硅、氮氧化物和金屬氧化物，如Hf02、 HfZrOx、 HfSiOx、 HfTiOx、 HfA10x，和其他類似的材料，或前述的組合。
于一實(shí)施例，柵極電極36由多晶硅形成。于另一實(shí)施例，柵極電極36 包括一材料，擇自于金屬氮化物(如氮化鈦(TiN)、氮化鉭(TaN)、氮化鉬 (MoNx))、金屬碳化物(如碳化鉭(TaC)和鉿化碳(HfC))、金屬氮碳化合物(如 TaCN)、金屬氧化物(如氧化鉬(Mo0》)、金屬氧氮化合物(如；氧化氮鉬 (MoOxNy))、金屬硅化物，如硅化鎳或前述的組合。該柵極電極層36也可 以是一覆蓋多晶硅層的金屬層。掩模層38可進(jìn)一步形成于柵極電極層36的上方。掩模層38最佳包括 氮化硅。此外，其他材料不同于后續(xù)形成鰭狀間隔物的材料也可使用。
柵極介電層34，柵極電極層36，以及掩模層38經(jīng)由圖案化后，分別得 到柵極介電40，柵極電極42，與掩模44。圖5顯示此結(jié)構(gòu)的透視圖。根據(jù) 本領(lǐng)域所知，為了形成一半導(dǎo)體鰭式場效應(yīng)晶體管(FinFET)，在鰭24的中間 區(qū)2^的上方覆蓋介電質(zhì)40，柵極電極42，以及掩模44，其中露出鰭24的 末端部分242。
接著，如圖6所示，其為沿著圖5的A-A線的剖面，形成間隔層48。 因此，柵極電極42未顯示于圖中。于一優(yōu)選實(shí)施例，間隔層48包括氮化硅 層52，位于氧化硅層50上方。該氧化硅層50的厚度T較佳大于約30%的 鰭24的寬度W。于示范的實(shí)施例，氧化硅50的厚度T約為200A，鰭24的 寬度W約為220A。
接著，如圖7所示，將間隔層48圖案化后得到柵極間隔物54和鰭狀間 隔物56。于一示范實(shí)施例，該氮化硅層52(于圖6中)的圖案化，包括一干式 蝕刻，其利用二氟甲烷(CH2F2)當(dāng)蝕刻劑，而氧化硅層50的圖案化，包括一 干式蝕刻，其利用四氟化碳(CF4)當(dāng)蝕刻劑。另外，氧化硅層50的圖案化可 借由濕式蝕刻，用稀釋過的氟化氫(HF)當(dāng)蝕刻劑。據(jù)此，每一柵極間隔物54 與鰭狀間隔物56包括一氮化硅部分62，位于氧化硅部分60之上。
請參見圖8A和圖8B，鰭部分242(如圖7所示)被移除或蝕出凹處，形成 開口 58，其中該開口 58之一位于該源極側(cè)，另一位于該漏極側(cè)。圖8A是 一透視圖，而圖8B是沿著A-A切線的剖面圖。鰭部分的凹處242，是借由 干式蝕刻而得，其中可以氟化溴(HBr)當(dāng)蝕刻劑。鰭部分24p其上覆蓋光掩 模層44和柵極電極42，且被光掩模層44和柵極間隔54所保護(hù)。于一最佳 實(shí)施例，鰭部分242大體上完全被移除。于另一實(shí)施例，鰭部分242只有部 分被凹蝕，較佳的深度大于后續(xù)形成的源極與漏極硅化物的深度。于又一實(shí) 施例，開口 58延伸到該絕緣層22的頂端表面和底端表面之間。該開口 58 可能的另一底端部分，如圖8B中所畫的虛線59。于一實(shí)施例中，鰭24形 成于絕緣材料(如圖3B所示)之上，鰭部分242的底層必須保留以進(jìn)行后續(xù)的 外延成長。
如圖9A到圖9C所示，開口 58可以借由移除部份暴露于開口 5.8的鰭狀間隔物56而擴(kuò)大。于一實(shí)施例，氧化硅60的垂直部分(也稱為腳)，其暴露 于凹處鰭的部分也被移除。氧化硅60的垂直部分，最佳是保留。上述的結(jié) 果造成開口58變寬。于一實(shí)施例，移除氧化硅60的垂直部分，最佳使用干 式蝕刻技術(shù)，以四氟化碳(CF4)為蝕刻劑。
圖9B到圖9C是形成擴(kuò)大開口 58的另外的實(shí)施例。如圖9B所示，只 有鰭部分242的頂端部分被移除。因此，只有氧化硅60的頂端部分被移除。 如圖3B所示，若鰭形成于絕緣層之上，至少有一薄的殘余鰭242的底層需要 保留，得到的結(jié)構(gòu)類似圖9B所示的結(jié)構(gòu)，除了鰭殘余242位于一絕緣層之上。 如圖9C所示，不只是鰭部分242完全被移除，開口 58還可延伸進(jìn)入到介于 絕緣區(qū)22之間。
于接下來的示范實(shí)施例中，鰭狀間隔物56包括氮化硅部分62，位于氧 化硅部分60之上，但本領(lǐng)域普通技術(shù)人員也可以使用不同介電材料，使外 部區(qū)62和內(nèi)部區(qū)60具有一高蝕刻選擇性即可。
圖IOA到圖IOC顯示在開口 58中填充一半導(dǎo)體材料以再成長鰭64，其 一位于源極側(cè)，另一位于漏極側(cè)。于一實(shí)施例，該鰭再成長(re-growth)是借 由選擇性外延成長(selective epitaxial growth, SEG)而得。于另一實(shí)施例，該鰭 再成長(re-growth)是借由選擇性電化學(xué)沉積(selective electrochemical deposition)。該再成長半導(dǎo)體材料包括硅化物與貴金屬(例如鈀或鉑)。另外， 如果得到的半導(dǎo)體鰭式場效應(yīng)晶體管(FinFET)是p型半導(dǎo)體，該再成長半導(dǎo) 體材料可以包括硅化鍺(SiGe)，如果得到的半導(dǎo)體鰭式場效應(yīng)晶體管(FinFET) 是n型半導(dǎo)體，該再成長半導(dǎo)體材料可以包括碳化硅。于再成長的步驟中， 也可以摻雜所欲的p型或n型不純物。得到的再成長鰭64可能具有一頂端 表面，其可高于、低于或與鰭部分24"未標(biāo)示于圖中，請參見圖5)的頂端表 面等高。
得到的再成長鰭64具有一明顯的較大寬度W，，位于鰭部分2+寬度W 之上(也請參見圖5)。于一示范實(shí)施例，鰭部分2+的寬度W為220A，移除 的氧化硅60的厚度約200 A(參見圖9A)。再成長鰭64的寬度W，約為620A， 增加約大于180%。
經(jīng)過鰭再成長后，掩模44(請參見圖5)被移除。注入p型或是n型不純 物到該再成長鰭64中，以形成源極和漏極區(qū)。接著，形成源極/漏極硅化區(qū)66。如本領(lǐng)域所熟知，形成源極/漏極硅化區(qū)66包括毯覆性地形成一金屬層， 再退火該金屬層，以得到介于金屬層和底下的硅或硅化鍺之間的硅化物。接 著，將未反應(yīng)的金屬層移除。
本發(fā)明的半導(dǎo)體鰭式場效應(yīng)晶體管(FinFET)實(shí)施例的的優(yōu)點(diǎn)在于，擴(kuò)大 源極/漏極區(qū)，此外，源極/漏極之間的電阻被降低。該源極/漏極區(qū)的擴(kuò)大造 成源極/漏極硅化區(qū)的擴(kuò)大，因此，介于接觸插塞和源極/漏極硅化區(qū)之間的 接觸電阻也降低。另外，該源極/漏極區(qū)的擴(kuò)大造成形成源極/漏極接觸插塞 的制造工藝操作容許度增大，對不準(zhǔn)的現(xiàn)象較不易發(fā)生。上述提及的優(yōu)點(diǎn)， 不會造成短溝道效應(yīng)和犧牲驅(qū)動電流，因?yàn)榻橛跂艠O電極下方的鰭部分尺寸 未被改變。
雖然本發(fā)明已以數(shù)個(gè)優(yōu)選實(shí)施例揭示如上，然其并非用以限定本發(fā)明， 任何所屬技術(shù)領(lǐng)域中具有通常知識的普通技術(shù)人員，在不脫離本發(fā)明的精神 和范圍內(nèi)，當(dāng)可作任意的改動與修改，因此本發(fā)明的保護(hù)范圍當(dāng)視所附的權(quán) 利要求書所界定的范圍為準(zhǔn)。
權(quán)利要求
1. 一種鰭式場效應(yīng)晶體管，包括一鰭狀半導(dǎo)體，位于一基材的上表面，其中該鰭狀半導(dǎo)體包括一中間區(qū)，具有一第一寬度；以及一第一和一第二末端區(qū)，連接于該中間區(qū)的相對兩端，其中該第一和該第二末端區(qū)各包括至少一頂端部份，其具有一第二寬度大于該第一寬度；一柵極介電層，位于該鰭狀半導(dǎo)體中間區(qū)的上表面與側(cè)壁上；以及一柵極電極，位于該柵極介電層上。
2. 如權(quán)利要求1所述的鰭式場效應(yīng)晶體管，還包括一鰭狀間隔物，位于 該第一和該第二末端區(qū)的側(cè)壁上，其中該鰭狀間隔物包括由不同材料組成的 一頂端部分與一底端部分，且其中該頂端部分與該底端部分兩者均鄰接該第 一和該第二末端區(qū)之一。
3. 如權(quán)利要求2所述的鰭式場效應(yīng)晶體管，還包括一柵極間隔物，位于 該柵極電極的側(cè)壁上，其中該柵極間隔物包括一第一部分鄰接該柵極電極的 一側(cè)壁，和一第二部份，位于該第一部分的水平部份的上方，且其中該柵極 間隔物的第一和第二部份分別與該鰭狀間隔物頂端和末端部分包含相同的 材料。
4. 如權(quán)利要求1所述的鰭式場效應(yīng)晶體管，其中該鰭狀半導(dǎo)體的第一與 第二末端區(qū)還各包括一底端部分，位于該頂端部分的下方，其中該底端部分 與該鰭狀半導(dǎo)體的中間區(qū)包括一相同材料與一相同寬度。
5. 如權(quán)利要求4所述的鰭式場效應(yīng)晶體管，其中該基材包括一基礎(chǔ)半導(dǎo) 體層和位于該基礎(chǔ)半導(dǎo)體層上方的一絕緣層，且其中該鰭狀半導(dǎo)體位于該絕 緣層上方且和該絕緣層實(shí)際接觸。
6. 如權(quán)利要求1所述的鰭式場效應(yīng)晶體管，其中該第二寬度比該第一寬 度大于約30%。
7. 如權(quán)利要求1所述的鰭式場效應(yīng)晶體管，其中該基材包括一基礎(chǔ)半導(dǎo) 體層和位于該基礎(chǔ)半導(dǎo)體層上方的一絕緣層，且其中該基礎(chǔ)半導(dǎo)體層包括一 延伸部分延伸到該絕緣層中的開口處，且其中該鰭狀半導(dǎo)體連接到該延伸部 分。
8. —種鰭式場效應(yīng)晶體管，包括一鰭狀半導(dǎo)體，位于一基材的上表面，其中該鰭狀半導(dǎo)體包括一中間區(qū) 以及一第一和一第二末端區(qū)位于該中間區(qū)的相對兩端，其中該第一和該第二 末端區(qū)各包括至少一第二寬度大于該中間區(qū)的第一寬度；一柵極介電層，位于該鰭狀半導(dǎo)體中間區(qū)的上表面與側(cè)壁上；一柵極電極，位于該柵極介電層上；以及一鰭狀間隔物，位于該第一和該第二末端區(qū)的一側(cè)壁上，其中該鰭狀間 隔物包括由不同材料組成的一頂端部分與一底端部分，且其中該頂端與該底 端部分均實(shí)際接觸該第一和該第二末端區(qū)其中的一區(qū)。
9. 如權(quán)利要求8所述的鰭式場效應(yīng)晶體管，其中該鰭狀間隔物的底端部 分包括一垂直部分和一水平部份，且其中該鰭狀間隔物的頂端部分是直接位 于該水平部份上方，且沒有一區(qū)域是直接位于該鰭狀間隔物底端部分的垂直 部份上方。
10. 如權(quán)利要求9所述的鰭式場效應(yīng)晶體管，其中該半導(dǎo)體鰭的第一和 第二末端區(qū)之一延伸至直接在該鰭狀間隔物底端部分的垂直部份上方。
11. 如權(quán)利要求9所述的鰭式場效應(yīng)晶體管，其該鰭狀半導(dǎo)體的第一和 第二末端區(qū)各包含一較高部份大體上高于該鰭狀間隔物的底端部分的一頂 端邊緣，且一較低部分大體上低于該頂端邊緣，其中該鰭狀半導(dǎo)體的較高和 較低部份包含不同材料。
12. —種鰭式場效應(yīng)晶體管，包括-一半導(dǎo)體基材；一絕緣層，位于該半導(dǎo)體基材上方，其中該絕緣層包含一開口； 一半導(dǎo)體材料，在該開口中且延伸至該開口上，其中該半導(dǎo)體材料的一部分高于該絕緣層，形成一鰭狀半導(dǎo)體，以及其中該鰭狀半導(dǎo)體具有一第一寬度；一柵極介電層，位于該鰭狀半導(dǎo)體的上表面與側(cè)壁上； 一柵極電極，位于該柵極介電層上方；以及一源極與一漏極區(qū)，與該鰭狀半導(dǎo)體實(shí)際接觸，且位于該柵極電極的相 對兩側(cè)，其中該源極與漏極區(qū)具有一第二寬度大于該第一寬度。
13. 如權(quán)利要求12所述的鰭式場效應(yīng)晶體管，其中該開口的寬度等于該第一寬度。
14. 如權(quán)利要求12所述的鰭式場效應(yīng)晶體管，還包括一鰭狀間隔物，位 于該源極與該漏極區(qū)的一側(cè)壁上，其中該鰭狀間隔物包括一底端部分和一頂 端部分，以及其中該底端部分和該頂端部分均與該源極與該漏極區(qū)之一接 觸。
15. 如權(quán)利要求12所述的鰭式場效應(yīng)晶體管，還包括一鰭狀間隔物，位 于該源極與該漏極區(qū)的一側(cè)壁上，其中該鰭狀間隔物包括一 L型部分與一頂 端部分，該頂端部分位于該L型部分的一水平腳上，以及其中該源極與該漏 極區(qū)之一延伸至該L型部分的垂直腳的頂端邊緣。
全文摘要
本發(fā)明提供一種半導(dǎo)體結(jié)構(gòu)，即一種鰭式場效應(yīng)晶體管，其包括一鰭狀半導(dǎo)體，位于一基材的上表面，其中該半導(dǎo)體鰭包括一中間區(qū)，其具有一第一寬度；以及一第一與一第二末端區(qū)，連接到該中間區(qū)的相對兩端，其中該第一與第二末端區(qū)各包括至少一頂端部分，具有一第二寬度大于該第一寬度。該半導(dǎo)體結(jié)構(gòu)還包括一柵極介電層，位于該鰭狀半導(dǎo)體中間區(qū)的上表面與側(cè)壁上；以及一柵極電極，位于該柵極介電層上。本發(fā)明可擴(kuò)大半導(dǎo)體鰭式場效應(yīng)晶體管的源極與漏極區(qū)，以及在不需提供更多芯片區(qū)域的價(jià)格前提下，降低源極與漏極區(qū)的電阻。
文檔編號H01L29/78GK101414632SQ200810161098
公開日2009年4月22日 申請日期2008年9月26日 優(yōu)先權(quán)日2007年10月16日
發(fā)明者余振華, 葉震南, 張正宏, 許育榮 申請人:臺灣積體電路制造股份有限公司