專利名稱：非易失性半導(dǎo)體存儲元件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及非易失性半導(dǎo)體存儲元件及其制造方法，并且，例 如，涉及通過將電荷注入到電荷存儲層內(nèi)或者從中釋放出來以存儲信 息的非易失性半導(dǎo)體存儲元件。
背景技術(shù)：
在閃速存儲器或MONOS (金屬氧化物氮化物氧化物半導(dǎo)體)非 易失性半導(dǎo)體存儲設(shè)備中的存儲單元晶體管具有柵極結(jié)構(gòu)，在該柵極 結(jié)構(gòu)中隧道絕緣層、電荷存儲層、阻擋絕緣層，以及控制柵電極層疊 于半導(dǎo)體襯底之上。通過給控制柵電極施加電壓并將半導(dǎo)體村底的電
荷注入到電荷存儲層內(nèi)或釋放電荷存儲層的電荷，把數(shù)據(jù)寫入存儲單 元晶體管或從存儲單元晶體管內(nèi)擦除。
為了使存儲器獲得更大的容量和更快的速度，存儲單元晶體管和 外圍電路的小型化是必需的。由于晶體管——外圍電路的主要元件， 同樣被小型化并且它們的耐受電壓下降，因而有必要降低施加于存儲 單元晶體管的控制柵電極上的寫入電壓或擦除電壓。而且，為了獲得 更高的速度，經(jīng)過隧道絕緣膜將半導(dǎo)體襯底的電荷有效地注入到電荷 存儲層內(nèi)或者有效地釋放電荷存儲層的電荷是有必要的。因此，為了 獲得高速度和高容量，在低電壓下有效地將電荷注入到電荷存儲層內(nèi) 或者從中釋放出來是有必要的。
為了滿足該要求，可以考慮以下兩點(diǎn)。第一，可以將隧道絕緣層 形成為薄膜，從而使得注入或釋放電荷更容易。但是，由于隧道絕緣 膜形成為薄膜使電荷保持性能降低，因而存在使隧道絕緣層形成為薄 膜的限制。第二，為了增大施加于隧道絕緣層上的電場，可以增大阻
擋絕緣膜的電容。為了增大阻擋絕緣膜的電容，可以考慮下列各項(xiàng) (1)使阻擋絕緣膜形成為薄膜；(2)增大阻擋絕緣層與電荷存儲層 的接觸面積；以及(3)將高介電材料用于阻擋絕緣層。但是，在項(xiàng) (1)中，考慮到電荷存儲層的電荷保持性能的降低，存在薄膜形成 的限制。在項(xiàng)(2)中，電荷存儲層的頂面和側(cè)面必須用阻擋絕緣層 來覆蓋，這使小型化變得困難。在項(xiàng)(3)中，當(dāng)阻擋絕緣層的物理 膜厚保持不變時，其電學(xué)的膜厚能夠減小。而且，由于不用增大阻擋 絕緣層與電荷存儲層的接觸面積就能夠增大阻擋絕緣膜的電容，因而 更容易使存儲單元晶體管小型化。因此，高介電材料在阻擋絕緣膜上 的應(yīng)用開發(fā)正在進(jìn)展中。
為了將高介電材料應(yīng)用于阻擋絕緣層，最好是阻擋絕緣層可適用 于形成常規(guī)存儲單元晶體管的方法。形成常規(guī)閃速存儲器或者 MONOS存儲單元晶體管的方法是形成具有按以下次序沉積于半導(dǎo)體 襯底上的隧道絕緣層、電荷存儲層、阻擋絕緣層，以及控制柵電極的 柵極結(jié)構(gòu)。然后，雜質(zhì)，例如硼(B)、磷(P)、砷(As)或銻 (Sb)，被離子注入到半導(dǎo)體襯底內(nèi)，從而形成離子注入?yún)^(qū)。最 后，對樣品進(jìn)行熱處理，從而激活離子注入?yún)^(qū)。
如上所述，在常規(guī)的形成方法中，由于離子注入?yún)^(qū)在形成柵極結(jié) 構(gòu)之后被激活，因而柵極結(jié)構(gòu)在高溫下被加熱。在那種情況下，阻擋 絕緣層分別與被布置在阻擋絕緣層之上的控制柵電極以及被布置在阻 擋絕緣層之下的電荷存儲層發(fā)生的反應(yīng)是一個問題。例如，在多晶硅 被用于電荷存儲層以及氧化鉿被用于阻擋絕緣層的情況下，當(dāng)如上所 述進(jìn)行熱處理時，在多晶硅和氧化鉿之間形成了低介電氧化反應(yīng)層， 這引起了一個問題界面結(jié)構(gòu)改變了它的性質(zhì)。因此，作為電容因阻 擋紹
的調(diào)制而引起的漏電電流增大的結(jié)果，電荷存儲層、阻擋絕緣層，以 及控制柵電極的性能退化。最后，存儲單元晶體管的性能退化。
對于這種類型的相關(guān)技術(shù)，已經(jīng)公開了使用即使在制造半導(dǎo)體存 儲元件的過程中于高溫下進(jìn)行熱處理的時候也能夠防止意外晶體化的
高介電材料的半導(dǎo)體存儲元件(參考 JPA 2006-203200 (KOKAI))。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的一方面，本發(fā)明提供了非易失性半導(dǎo)體存儲元件， 其包括半導(dǎo)體襯底、在半導(dǎo)體襯底中分開提供的源區(qū)和漏區(qū)、在半 導(dǎo)體襯底上源區(qū)和漏區(qū)之間所提供的隧道絕緣層、在隧道絕緣層上所 提供的電荷存儲層、在電荷存儲層上所提供的并且包括結(jié)晶鋁酸鑭層 的阻擋絕緣層，以及在阻擋絕緣層上所提供的控制柵電極。
根據(jù)本發(fā)明的一方面，本發(fā)明提供了制造非易失性半導(dǎo)體存儲元 件的方法，其包括在半導(dǎo)體襯底上形成隧道絕緣層；在隧道絕緣層 上形成電荷存儲層；在電荷存儲層上形成包含鋁酸鑭層的阻擋絕緣 層；在阻擋絕緣層上形成控制柵電極；在半導(dǎo)體襯底中引入雜質(zhì)以在 半導(dǎo)體襯底中形成第一雜質(zhì)區(qū)和第二雜質(zhì)區(qū)；以及進(jìn)行熱處理以使鋁 酸鑭層結(jié)晶。


圖l是說明根據(jù)第一實(shí)施方案的存儲單元晶體管的截面圖； 圖2是說明根據(jù)第一實(shí)施方案的制造存儲單元晶體管的過程的截 面圖3是說明繼圖2之后制造存儲單元晶體管的過程的截面圖； 圖4是說明繼圖3之后制造存儲單元晶體管的過程的截面圖； 圖5是說明繼圖4之后制造存儲單元晶體管的過程的截面圖； 圖6是結(jié)晶鋁酸鑭層14的電子衍射圖像；
圖7是說明在包含非結(jié)晶鋁酸鑭層的柵極結(jié)構(gòu)中的漏電電流以及
在包含結(jié)晶鋁酸鑭層的柵極結(jié)構(gòu)中的漏電電流的圖表；
圖8是說明在鑭與鋁的比為1:4的情況下于包含非結(jié)晶鋁酸鑭層 的柵極結(jié)構(gòu)中的漏電電流以及于包含結(jié)晶鋁酸鑭層的柵極結(jié)構(gòu)中的漏 電電流的圖表；
圖9是說明根據(jù)第二實(shí)施方案的存儲單元晶體管的截面圖； 圖10是說明根據(jù)第二實(shí)施方案的制造存儲單元晶體管的過程的 截面圖ll是說明繼圖IO之后制造存儲單元晶體管的過程的截面圖； 圖12是說明繼圖11之后制造存儲單元晶體管的過程的截面圖； 圖13是說明繼圖12之后制造存儲單元晶體管的過程的截面圖； 圖14是說明繼圖13之后制造存儲單元晶體管的過程的截面圖； 圖15是說明氧化鋁層14A和鋁酸鑭層14B的層疊結(jié)構(gòu)的圖表； 圖16是說明根據(jù)第三實(shí)施方案的存儲單元晶體管的截面圖； 圖17是說明根據(jù)第三實(shí)施方案的制造存儲單元晶體管的過程的 截面圖18是說明繼圖n之后制造存儲單元晶體管的過程的截面圖； 圖19是說明繼圖18之后制造存儲單元晶體管的過程的截面圖20是說明繼圖19之后制造存儲單元晶體管的過程的截面圖； 圖21是說明繼圖20之后制造存儲單元晶體管的過程的截面圖； 圖22是說明繼圖21之后制造存儲單元晶體管的過程的截面以及
圖23是說明根據(jù)第四實(shí)施方案的存儲單元晶體管的截面圖。
具體實(shí)施例方式
以下將參考附圖來說明本發(fā)明的實(shí)施方案。在下面的說明中，具 有相同功能和配置的元件由相同的參考數(shù)字所指示。只有在需要時才 給出元件的重復(fù)說明。 (第一實(shí)施方案)
圖1是說明根據(jù)第一實(shí)施方案的存儲單元晶體管(非易失性半導(dǎo)體存儲元件)的截面圖。
P型導(dǎo)電襯底11是，例如p型半導(dǎo)體襯底、具有p阱的半導(dǎo)體
襯底，或者具有p型半導(dǎo)體層的SOI (絕緣體上硅)襯底。由硅 (Si)等制造的半導(dǎo)體，或者由SiGe、 GaAs、 ZnSe等制造的化合物 半導(dǎo)體被用作半導(dǎo)體襯底11。
在半導(dǎo)體襯底li中，分開提供了源區(qū)16A和漏區(qū)16B。源區(qū) 16A和漏區(qū)16B中的每一個都包括通過將高濃度的n+型雜質(zhì)(例如 磷(P)或砷(As))引入硅而形成的n+型擴(kuò)散區(qū)。
在半導(dǎo)體襯底ii上源區(qū)16A和漏區(qū)16B之間(即，在溝道區(qū) 上)，提供了柵極結(jié)構(gòu)，其中隧道絕緣層12、電荷存儲層13、阻擋 絕緣層14,以及控制柵15按該次序一層接一層地堆疊。阻擋絕緣層 14具有阻斷電荷存儲層13與控制柵15之間的電子流的功能。
第一實(shí)施方案的存儲單元晶體管可以是將導(dǎo)電材料用作電荷存儲 層13的浮柵類型或?qū)⒔^緣體(例如氮化物膜)用作電荷存儲層13的 MONOS (金屬氧化物氮化物氧化物半導(dǎo)體)類型。在圖1中， MONOS存儲單元晶體管作為實(shí)例被顯示。
MONOS存儲單元晶體管俘獲電荷(電子)并且將它們存儲于電 荷存儲層13中。該電荷俘獲能力能夠通過電荷陷阱密度來表示。更 高的電荷陷阱密度意味著能夠俘獲更多的電荷。
電子被從溝道區(qū)注入到電荷存儲層13內(nèi)，并且被俘獲于電荷存 儲層13的陷阱中。在陷阱中所俘獲的電子不能從陷阱容易地逃逸并 且逐漸變得穩(wěn)定。由于存儲單元晶體管的閾值電壓隨著電荷存儲層 13的電荷數(shù)量而改變，數(shù)據(jù)"0"和數(shù)據(jù)"1"由閾值電壓的電平來區(qū) 分，由此將數(shù)據(jù)存儲到存儲單元晶體管中。
包含硅(Si)、鋁(Al)、鈦(Ti)、鋯(Zr)及鉿(Hf)中的 至少一種元素的氧化物或氧氮化物被用作于MONOS存儲單元晶體 管中所使用的電荷存儲層13。
p+型多晶硅或金屬導(dǎo)電材料能夠用作在浮柵存儲單元晶體管中所 使用的電荷存儲層(浮柵電極)13。金屬導(dǎo)電材料是，例如單一元
素，或包含從以下元素組中所選出的一個或多個元素的硅化物、硼化
物、氮化物，或碳化物，該元素組包括金(Au)、賴(Pt)、鈷 (Co )、鈹(Be )、鎳(Ni)、銠(Rh )、釔(Pd )、碲(Te )、
錸(Re )、鉬(Mo )、鋁(Al )、鉿(Hf )、鉭(Ta )、錳 (Mn )、鋅(Zn )、鋯(Zr )、銦(In )、鉍、(Bi)、釕(Ru )、
鵠(W )、銥(Ir )、鉺(Er )、鑭(La )、鈦(Ti )以及釔 (Y)。
氧化硅、氮化硅、氧氮化硅等被用作隧道絕緣層12。 p+型多晶硅或金屬導(dǎo)電材料能夠被用作適用于控制柵電極15的 材料。金屬導(dǎo)電材料是，例如單一元素，或包含從以下元素組中所選 出的一個或多個元素的硅化物、硼化物、氮化物，或碳化物，該元素 組包括金(Au)、鉑(Pt)、鈷(Co)、鈹(Be)、鎳(Ni)、銠
(Rh ) 、 4巴(Pd )、碲(Te )、錸(Re )、鉬(Mo )、鋁
(Al)、鉿(Hf)、鉭(Ta)、錳(Mn)、鋅(Zn )、鋯(Zr)、 銦(In )、鉍(Bi )、釕(Ru )、鴒(W )、銥(Ir )、鉺
(Er)、鑭(La)、鈥(Ti)以及釔(Y)。具有大的逸出功的金屬 導(dǎo)電材料尤其優(yōu)選，因?yàn)閺碾姌O間的絕緣膜到控制柵電極的漏電電流 能夠被減小，并且由于金屬導(dǎo)電材料沒有耗盡層而能夠使有效氧化膜 厚度(EOT)變得比由多晶硅制成的控制柵電極的有效氧化膜厚度
(EOT)更薄。
在第一實(shí)施方案中，結(jié)晶鋁酸鑭(LAO: LaA103)被用作阻擋 絕緣膜14。鋁酸鑭(LAO)由于晶體化而變得穩(wěn)定并且它的絕緣性 能退化小于非結(jié)晶鋁酸鑭的絕緣性能。將結(jié)晶鋁酸鑭用作阻擋絕緣層 14防止了該層14與電荷存儲層13或控制柵電極15發(fā)生反應(yīng)。因 此，有可能防止阻擋絕緣層14、電荷存儲層13，以及控制柵電極15 的性能退化。
由于鋁酸鑭是高介電材料，因而能夠使襯底11和控制柵電極15 之間的電容變得更高。這使減小施加于控制柵電極15上的工作電壓 變得可能。 特別地，增大阻擋絕緣層14的電容允許施加于隧道絕緣層12上 的電場增大。這使在低電壓下有效地將電荷注入到電荷存儲層內(nèi)或者 從中釋放出變得可能。
控制柵電極15和電荷存儲層13之間的電容與襯底11和電荷存 儲層13之間的電容的耦合比被表示為C2/(C1+C2)。由于高介電材料 被用于在控制柵電極15和電荷存儲層13之間的阻擋絕緣層14，因 而電容C2能夠被增大。這使提高存儲單元晶體管的耦合比變得可 能。作為在耦合比上改進(jìn)的結(jié)果，存儲單元晶體管的元件性能能夠被 提高。而且，增大電容C2允許施加于控制柵電極15上的工作電壓 減小。
然后，將參考附圖來說明第一實(shí)施方案的制造存儲單元晶體管的 方法。
如圖2所示，在p型硅襯底11上，膜厚約為5nm的氧化硅膜 12通過使用例如熱氧化法形成為隧道絕緣層。然后，在氧化硅層12 上，膜厚約為5nm的氮化硅層13通過使用例如CVD (化學(xué)氣相沉 積)法形成為電荷存儲層。
然后，在氮化硅層13上，膜厚約為10nm的氧化鋁層14A和膜 厚約為10nm的鋁酸鑭層14B通過例如MBE (分子束外延)法，按 該次序形成為阻擋絕緣層。之所以氧化鋁層14A和鋁酸鑭層14B被 堆疊為阻擋絕緣層，原因是氧化鋁層14A被用來抑制當(dāng)在大約900°C 下進(jìn)行熱處理時鋁酸鑭層14B與下層的氮化硅13的反應(yīng)。然后，在 鋁酸鑭層14B上，膜厚約為5nm的氮化鉭層通過使用例如濺射法形 成為控制柵電極。
然后，如圖3所示，為了形成具有所期望的平面形狀的柵極結(jié) 構(gòu)，通過使用光刻法使抗蝕劑層17形成于氮化鉭層15之上。然后， 如圖4所示，以抗蝕劑層17作為掩膜，使用RIE (反應(yīng)離子刻蝕) 法刻蝕柵極結(jié)構(gòu)，從而使硅襯底11的頂面露出。
然后，如圖5所示，充當(dāng)施主的磷(P)被離子注入到硅襯底11 內(nèi)，從而在桂襯底11中形成離子注入?yún)^(qū)16A和16B。此后，抗蝕劑
層17被除去。接著，最后，在大約900°C下對樣品進(jìn)行熱處理，激 活了離子注入?yún)^(qū)以形成源區(qū)16A和漏區(qū)16B。通過這種方法，形成 了第一實(shí)施方案的存儲單元晶體管。
在透射電子顯微鏡下研究實(shí)際生產(chǎn)的存儲單元晶體管的截面結(jié) 構(gòu)。因此，證實(shí)了在阻擋絕緣層14之下的氮化硅層(電荷存儲層) 13的膜厚以及在阻擋絕緣層14之上的氮化鉭層(控制柵電極)15的 膜厚保持不變。也就是，可以說阻擋絕緣層14與氮化硅層(電荷存 儲層)13的反應(yīng)以及阻擋絕緣層14與氮化鉭層(控制柵電極)15的 反應(yīng)都沒有發(fā)生。
而且，證實(shí)了氧化鋁層14A與鋁酸鑭層14B反應(yīng)，形成了結(jié)晶 的單層鋁酸鑭層14。鋁酸鑭層(阻擋絕緣層)14的晶體化利用電子 衍射而證實(shí)。圖6顯示了結(jié)晶鋁酸鑭層(阻擋絕緣層)14的電子衍 射圖像。
因此，如圖l所示，形成了柵極結(jié)構(gòu)，其中氧化硅層(隧道絕緣 層)12、氮化硅層(電荷存儲層)13、單層鋁酸鑭層(阻擋絕緣層) 14，以及氮化鉭層(控制柵電極)15按該次序一層接一層地堆疊。 于是，證實(shí)了源區(qū)16A、漏區(qū)16B以及結(jié)晶單層鋁酸鑭層14由在大 約900°C下進(jìn)行的熱處理同時形成。
而且，使用包含熱處理之前的(非結(jié)晶的)鋁酸鑭層(LAO) 的柵極結(jié)構(gòu)以及包含熱處理之后的(結(jié)晶的)鋁酸鑭層(LAO)的 柵極結(jié)構(gòu)，測量了每個柵極結(jié)構(gòu)的電流-電壓特性。圖7是一個圖 表，該圖表說明了在包含熱處理之前的(非結(jié)晶的)鋁酸鑭層 (LAO)的柵極結(jié)構(gòu)中的漏電電流Jgl被設(shè)置為100%的情況下，包 含熱處理之后的(結(jié)晶的)鋁酸鑭層(LAO)的柵極結(jié)構(gòu)中的漏電 電流Jg2的百分比。
3口圖7所示，與漏電電流Jgl (100%)相比，漏電電流Jg2大 約是13%。也就是，與熱處理之前的絕緣性能相比，鋁酸鑭層在熱 處理之后的絕緣性能沒有退化。從這，可以看出絕緣性能已經(jīng)被提 高。據(jù)報(bào)道，結(jié)晶絕緣材料的絕緣性能一般低于非晶絕緣材料的絕緣
12 性能。然而，已經(jīng)證實(shí)了作為晶體化的結(jié)果鋁酸鑭變得穩(wěn)定以及因此 它的絕緣性能沒有退化。
對于這種制造方法，在單層鋁酸鑭層14中的鋁與鑭的組成比能 夠通過調(diào)整氧化鋁層14A的膜厚來控制。為了檢查鋁與鑭的組成比 的可控性，其中氧化鋁層14A的膜厚是15nm以及鋁與鑭的組成比 為1:1的鋁酸鑭層14B的膜厚是5nm的柵極結(jié)構(gòu)被形成為阻擋絕緣 層并且經(jīng)受大約900°C下的熱處理。因此，形成了結(jié)晶的單層鋁酸鑭 14。
當(dāng)通過ICP (感應(yīng)耦合等離子體)分析測量結(jié)晶單層鋁酸鑭14 的組成比的時候，鑭鋁的比值是1:4。柵極結(jié)構(gòu)在熱處理之前的電 流-電壓特性與在熱處理之后的電流-電壓特性的比較(圖8)已經(jīng)顯 示了熱處理之后的(結(jié)晶的)鋁酸鑭層(LAO)的漏電性能已經(jīng)被 提高。已經(jīng)證實(shí)了當(dāng)鑭(La)與鋁(Al)的組成比為Al含量不大于 La含量的四倍的時候，漏電性能獲得了提高。
另一方面，如果鑭(La)與鋁(Al)的比值過高，作為氧化鑭 的特性的吸濕性和碳吸附特性則變得顯著，結(jié)果是鋁酸鑭開始吸收濕 氣和二氧化碳?xì)怏w。鋁酸鑭吸收濕氣和二氧化碳?xì)怏w，產(chǎn)出了鋁酸鑭 與氫氧化鑭或碳酸鑭的混合晶體。由于氫氧化鑭或碳酸鑭的相對介電 常數(shù)低，因而總的相對介電常數(shù)減小并且漏電性能退化，降低了存儲 單元晶體管的性能。因此，最好是鑭(La)與鋁(Al)的組成比應(yīng) 當(dāng)為Al含量等于或大于La含量。
如詳細(xì)描述地，在第一實(shí)施方案中，通過將結(jié)晶鋁酸鑭 (LAO: LaA103)用于布置在電荷存儲層13與控制柵電極15之間 的阻擋絕緣層14,對存儲單元晶體管進(jìn)行配置。
因此，對于第一實(shí)施方案，即使當(dāng)存儲單元晶體管被熱處理時， 仍可能防止電荷存儲層13與阻擋絕緣層14的反應(yīng)以及控制柵電極 15與阻擋絕緣層14的反應(yīng)。這使保持電荷存儲層13、阻擋絕緣層 14，以及控制柵電極15的層疊結(jié)構(gòu)成為可能，從而能夠防止阻擋絕 緣層14、電荷存儲層13，以及控制柵電極15的性能退化。
而且，由于鋁酸鑭是高介電材料，因而能夠使控制柵電極15與 電荷存儲層13之間的電容變得更高。這使得提高存儲單元晶體管的 耦合比成為可能，從而能夠減小施加于控制柵電極15上的工作電 壓。也就是，能夠在低電壓下有效地將電荷注入到電荷存儲層13內(nèi) 或者從中釋放出來。
另外，鋁酸鑭層能夠在大約900°C下進(jìn)行熱處理以激活離子注入 區(qū)的同時晶體化。這使得通過與制造存儲單元晶體管的常規(guī)方法相同 數(shù)量的熱處理過程形成第一實(shí)施方案的存儲單元晶體管成為可能。 (第二實(shí)施方案)
第二實(shí)施方案更多地通過在電荷存儲層和鋁酸鑭層之間嵌入穩(wěn)定 的氧化鋁以作為阻擋絕緣層的 一部分來抑制電荷存儲層與鋁酸鑭層的 反應(yīng)。圖9是說明根據(jù)第二實(shí)施方案的存儲單元晶體管的截面圖。
在半導(dǎo)體襯底ii中，分開提供了源區(qū)16A和漏區(qū)16B。在半導(dǎo) 體襯底11上源區(qū)16A和漏區(qū)16B之間(即，在溝道區(qū)上)，提供了 柵極結(jié)構(gòu)，其中隧道絕緣層12、電荷存儲層13、阻擋絕緣層14,以 及控制柵15按該次序一層接一層地堆疊。
阻擋絕緣層14具有氧化鋁層14A與鋁酸鑭層14B以該次序一層 接一層地堆疊的層疊結(jié)構(gòu)。鋁酸鑭層14B被晶體化。
鋁酸鑭層14B由于晶體化變得穩(wěn)定并且它的絕緣性能退化比非 結(jié)晶鋁酸鑭的小。將結(jié)晶鋁酸鑭層14B用作阻擋絕緣層14的一部分 防止了該層14與控制柵電極15發(fā)生反應(yīng)。
而且，氧化鋁層14A被嵌入到電荷存儲層13與鋁酸鑭層14B之 間。這抑制了鋁酸鑭層14B與電荷存儲層13的反應(yīng)。因此，有可能 防止鋁酸鑭層14B、電荷存儲層13，以及控制柵電極15的性能退 化。
由于鋁酸鑭(LAO)是高介電材料，因而能夠使控制柵電極15 與電荷存儲層13之間的電容變得更高。這提高了存儲單元晶體管的 耦合比，這允許施加于控制柵電極15上的工作電壓被減小。
接下來，將參考附圖來說明第二實(shí)施方案的制造存儲單元晶體管
的方法。
如圖10所示，在p型硅襯底11上，膜厚約為5nm的氧氮化硅 層12通過使用例如CVD法形成為隧道絕緣層。然后，在氧氮化硅 層12上，膜厚約為5nm的氧氮化鉿層13通過使用例如CVD法形成 為電荷存儲層。
接著，在氧氮化鉿層13上，膜厚約為5nm的氧化鋁層14A通 過例如CVD法形成為阻擋絕緣層的一部分。然后，在大約900°C下 對樣品進(jìn)行熱處理，從而使氧化鋁層14A變得穩(wěn)定。
接著，如圖11所示，在穩(wěn)定的氧化鋁層14A上使用例如MBE 法形成了膜厚約為10nm的鋁酸鑭層14B。然后，在鋁酸鑭層14B 上，膜厚約為5nm的碳化鉭層15通過使用例如濺射法形成為控制柵 電極。
接著，如圖12所示，為了形成具有所期望的平面形狀的柵極結(jié) 構(gòu)，通過使用光刻法使抗蝕劑層17形成于碳化鉭層15之上。然后， 如圖13所示，以抗蝕劑層17作為掩膜，使用RIE (反應(yīng)離子刻蝕) 法刻蝕柵極結(jié)構(gòu)，從而使硅襯底11的頂面露出。
接著，如圖14所示，充當(dāng)施主的磷(P)被離子注入到硅襯底 11內(nèi)，從而在珪襯底11中形成離子注入?yún)^(qū)16A和16B。此后，抗蝕 劑層17被除去。然后，最后，在大約900°C下對樣品進(jìn)行熱處理， 激活了離子注入?yún)^(qū)以形成源區(qū)16A和漏區(qū)16B。在熱處理過程中， 鋁酸鑭層14B被晶體化。通過這種方法，形成了第二實(shí)施方案的存 儲單元晶體管。
在第一實(shí)施方案中，在氧化鋁層14A和鋁酸鑭層14B以該次序 一層接一層地堆疊成為阻擋絕緣層之后，氧化鋁層14A和鋁酸鑭層 14B在進(jìn)行熱處理以激活離子注入?yún)^(qū)的時候被混合，從而形成結(jié)晶的 單層鋁酸鑭層14。但是，如果氧化鋁層14A被制作得太薄，則電荷 存儲層13和鋁酸鑭層14可能互相反應(yīng)。因此，氧化鋁14A的膜厚 可能必須被控制。
但是，在第二實(shí)施方案中，在氧化鋁層14A形成于電荷存儲層
13上之后，在大約900°C下進(jìn)行熱處理，從而使氧化鋁層14A變得 穩(wěn)定。然后，鋁酸鑭層14B形成于穩(wěn)定的氧化鋁層14A上，從而抑 制作為電荷存儲層的氧氮化鉿層13與鋁酸鑭層14B的反應(yīng)。
在透射電子顯微鏡下研究在第二實(shí)施方案中實(shí)際生產(chǎn)的存儲單元 晶體管的截面結(jié)構(gòu)。因此，證實(shí)了氧化鋁層14A和鋁酸鑭層14B維 持層疊結(jié)構(gòu)(圖15)。而且，如同在第一實(shí)施方案中，鋁酸鑭層 14B的晶體化根據(jù)電子衍射圖像而被證實(shí)。
因此，如圖9所示，其中氧氮化硅層12、氧氮化鉿層13、氧化 鋁層14A、鋁酸鑭層14B、碳化鉭層15以該次序一層接一層地堆疊 的柵極結(jié)構(gòu)能夠在用來激活離子注入?yún)^(qū)16A和16B的熱處理之后仍 保持。也就是，由于能夠抑制構(gòu)成柵極結(jié)構(gòu)的層的反應(yīng)，因而能夠防 止單獨(dú)層的性能退化。
而且，如同在第一實(shí)施方案中，第二實(shí)施方案的柵極結(jié)構(gòu)在熱處 理之前的電流-電壓特性與在熱處理之后的電流-電壓特性的比較已經(jīng) 顯示了熱處理之后的(結(jié)晶的)鋁酸鑭層14B的漏電性能已經(jīng)被提 高。而且，已經(jīng)證實(shí)了當(dāng)鑭(La)與鋁(Al)的組成比為Al含量在 La為1時不小于1且小于等于4的時候，鋁酸鑭層14B的漏電性能 獲得了提高。
(第三實(shí)施方案)
第三實(shí)施方案更多地通過在電荷存儲層和鋁酸鑭層之間嵌入穩(wěn)定 的氧化鋁以作為阻擋絕緣層的一部分來抑制電荷存儲層與鋁酸鑭層的 反應(yīng)。而且，第三實(shí)施方案更多地通過在控制柵電極和鋁酸鑭層之間 嵌入穩(wěn)定的氧化鋁來抑制控制柵電極與鋁酸鑭層的反應(yīng)。圖16是說 明根據(jù)第三實(shí)施方案的存儲單元晶體管的截面圖。
在半導(dǎo)體襯底11中，分開提供了源區(qū)16A和漏區(qū)16B。在半導(dǎo) 體襯底11上源區(qū)16A和漏區(qū)16B之間(即，在溝道區(qū)上)，提供了 柵極結(jié)構(gòu)，其中隧道絕緣層12、電荷存儲層13、阻擋絕緣層14,以 及控制柵15按該次序一層接一層地堆疊。
阻擋絕緣層14具有氧化鋁層14A、鋁酸鑭層14B，以及氧化鋁
層14C以該次序一層接一層地堆疊的層疊結(jié)構(gòu)。鋁酸鑭層14B被晶 體化。
也就是，在電荷存儲層13和鋁酸鑭層14B之間嵌入了氧化鋁層 14A。在鋁酸鑭層14B和控制柵電極15之間嵌入了氧化鋁層14C。 鋁酸鑭層14B被晶體化。因此，能夠抑制鋁酸鑭層14B與電荷存儲 層13的反應(yīng)。而且，能夠抑制鋁酸鑭層14B與控制柵電極15的反 應(yīng)。因此，能夠防止鋁酸鑭層14B、電荷存儲層13，以及控制柵電 極15的性能退化。
由于鋁酸鑭(LAO)是高介電材料，因而能夠使控制柵15與電 荷存儲層13之間的電容變得更高。這樣提高了存儲單元晶體管的耦 合比，這允許施加于控制柵電極15上的工作電壓減小。
接下來，將參考附圖來說明第三實(shí)施方案的制造存儲單元晶體管 的方法。
如圖17所示，在p型硅襯底11上，膜厚約為5nm的氧氮化硅 層12通過使用例如CVD法形成為隧道絕緣層。然后，在氧氮化硅 層12上，膜厚約為5nm的多晶硅層13通過使用例如CVD法形成為 電荷存儲層。
接著，在多晶硅層13上，膜厚約為5nm的氧化鋁層14A通過 使用例如MBE法被形成為阻擋絕緣層的一部分。然后，在大約 900°C下對樣品進(jìn)行熱處理，從而使氧化鋁層14A變得穩(wěn)定。
接著，如圖18所示，在穩(wěn)定的氧化鋁層14A上使用例如MBE 法形成了膜厚約為10nm的鋁酸鑭層14B。然后，在大約卯0。C下對 樣品進(jìn)行熱處理，從而使鋁酸鑭層14B變得穩(wěn)定。
接著，如圖19所示，在結(jié)晶的鋁酸鑭層14B上使用例如MBE 法形成膜厚約為5nm的氧化鋁層14C以作為阻擋絕緣層的一部分。 然后，在氧化鋁層14C上使用例如CVD法形成膜厚約為5nm的多 晶硅層15以作為控制柵電極。
接著，如圖20所示，為了形成具有所期望的平面形狀的柵極結(jié) 構(gòu)，通過使用光刻法使抗蝕劑層17形成于多晶硅層15之上。然后，
如圖21所示，以抗蝕劑層17作為掩膜，使用RIE法刻蝕柵極結(jié) 構(gòu)，從而4吏硅襯底11的頂面露出。
接著，如圖22所示，充當(dāng)施主的磷(P)被離子注入到硅襯底 11內(nèi)，從而在硅襯底11中形成離子注入?yún)^(qū)16A和16B。此后，抗蝕 劑層17被除去。然后，最后，在大約900°C下對樣品進(jìn)行熱處理， 激活了離子注入?yún)^(qū)以形成源區(qū)16A和漏區(qū)16B。通過這種方法，形 成了第三實(shí)施方案的存儲單元晶體管。
如上文的詳細(xì)描述，在第三實(shí)施方案中，在氧化鋁層14A形成 于電荷存儲層13上之后，在大約900°C下進(jìn)行熱處理，從而使氧化 鋁層14A變得穩(wěn)定。然后，鋁酸鑭層14B形成于氧化鋁層14A上， 從而抑制作為電荷存儲層的多晶硅層13與鋁酸鑭層14B的反應(yīng)。
而且，在鋁酸鑭層14B形成于氧化鋁14A上之后，在大約 900。C下進(jìn)行熱處理，從而使鋁酸鑭層14B變得穩(wěn)定。然后，在氧化 鋁層14C和多晶硅層15以該次序形成于鋁酸鑭層14B上之后，熱處 理被實(shí)行以激活離子注入?yún)^(qū)。這抑制了作為控制柵電極的多晶硅層 15與鋁酸鑭層14B的反應(yīng)。
在透射電子顯微鏡下研究在第三實(shí)施方案中實(shí)際生產(chǎn)的存儲單元 晶體管的截面結(jié)構(gòu)。因此，證實(shí)了氧化鋁層14A、鋁酸鑭層14B,以 及氧化鋁層14C維持層疊結(jié)構(gòu)。而且，如同在第一實(shí)施方案中，鋁 酸鑭層14B的晶體化根據(jù)電子衍射圖像而被證實(shí)。
因此，如圖16所示，其中氧氮化硅層12、多晶硅層13、氧化鋁 層14A、鋁酸鑭層14B、氧化鋁層14C，以及多晶硅層15以該次序 一層接一層地堆疊的柵極結(jié)構(gòu)能夠被保持，即使在用來激活離子注入 區(qū)16A和16B的熱處理之后。也就是，由于能夠抑制構(gòu)成柵極結(jié)構(gòu) 的層的反應(yīng)，因而能夠防止單獨(dú)層的性能退化。
而且，如同在第一實(shí)施方案中，第三實(shí)施方案的柵極結(jié)構(gòu)在熱處 理之前的電流-電壓特性與在熱處理之后的電流-電壓特性的比較已經(jīng) 顯示了熱處理之后的結(jié)晶鋁酸鑭層14B的漏電性能已經(jīng)被提高。而 且，已經(jīng)證實(shí)了當(dāng)鑭(La)與鋁(Al)的組成比為Al含量在La為
1時不小于1且小于等于4的時候，鋁酸鑭層14B的漏電性能獲得了 提高。
(第四實(shí)施方案)
在形成了在第一到第三實(shí)施方案中的每個實(shí)施方案中所顯示的存 儲單元晶體管之后， 一般會完成在元件之間的間隔內(nèi)填充夾層絕緣層 的過程。通常地，氧化硅被用于夾層絕緣層。由于鋁酸鑭中的鑭在高 溫下易于擴(kuò)散，將氧化硅用于夾層絕緣層可能允許鑭擴(kuò)散到氧化硅層 內(nèi)。因此，不但鋁酸鑭層的性能退化，而且夾層絕緣層的介電常數(shù)變 得更高，從而使存儲單元晶體管的性能退化。
為了克服該難題，在第四實(shí)施方案中，夾層絕緣層被形成于存儲 單元晶體管由氧化鋁層覆蓋之后。圖23是說明根據(jù)第四實(shí)施方案的 存儲單元晶體管的截面圖。
柵極結(jié)構(gòu)與例如在第一實(shí)施方案中的相同。在半導(dǎo)體襯底11上 提供了膜厚約為2nm的氧化鋁膜18以覆蓋柵極結(jié)構(gòu)。氧化鋁膜18 起到部分夾層絕緣層的作用。在氧化鋁膜18上提供了夾層絕緣層19 以填充鄰接存儲單元晶體管之間的間隔。例如，氧化硅被用于夾層絕 緣層19。
在按上文的描述進(jìn)行配置的存儲單元晶體管中，氧化鋁膜18起 著作為阻擋膜以覆蓋充當(dāng)阻擋絕緣層的結(jié)晶鋁酸鑭層14的作用。氧 化鋁膜18阻止了鋁酸鑭層14中所包含的鑭擴(kuò)散到夾層絕緣層19 內(nèi)。
第四實(shí)施方案能夠容易地應(yīng)用于第二和第三實(shí)施方案。特別地， 當(dāng)?shù)谌龑?shí)施方案被應(yīng)用于第二實(shí)施方案的時候，存儲單元晶體管被這 樣配置以致鋁酸鑭層14B的底面被覆蓋以氧化鋁層14A并且鋁酸鑭 層14B的兩個側(cè)面都被覆蓋以氧化鋁膜18。
而且，當(dāng)?shù)谒膶?shí)施方案被應(yīng)用于第三實(shí)施方案的時候，鋁酸鑭層 14B的頂面和底面分別被覆蓋以氧化鋁層14A和氧化鋁層14C。而 且，鋁酸鑭層14B的兩個側(cè)面都被覆蓋以氧化鋁膜18。換言之，通 過將第四實(shí)施方案應(yīng)用于第三實(shí)施方案而獲得的存儲單元晶體管被這
樣配置以致鋁酸鑭層14B的所有表面都^L覆蓋以氧化鋁層。 (對比實(shí)例)
在下文中，將說明在第一實(shí)施方案中所顯示的存儲單元晶體管的 對比實(shí)例。
在p型硅襯底11上，膜厚約為5nm的氧化硅層12通過使用例 如熱氧化法形成為隧道絕緣層。然后，在氧化硅層12上，膜厚約為 5nm的氮化硅層13通過使用例如CVD法形成為電荷存儲層。
接著，在氮化硅層13上，膜厚約為15nm的鋁酸鑭層14通過使 用例如MBE法形成為阻擋絕緣層。然后，在鋁酸鑭層14上，膜厚 約為5nm的氮化鉭層15通過使用例如濺射法形成為控制柵電極。
在鋁酸鑭層14中，鑭(La)與鋁(Al)的組成比Al/La被設(shè)置 為4.1。
然后，在大約900°C下于氮?dú)夥罩袑悠愤M(jìn)行熱處理，期望熱處 理以激活離子注入?yún)^(qū)。在熱處理的過程中，鋁酸鑭層14保持非晶 態(tài)。
當(dāng)其柵極結(jié)構(gòu)與以上所述的相同并且其中鋁酸鑭層14的Al/La 組成比是4.1的樣品于氮?dú)夥罩性诖蠹s1000°C，而不是在大約 900。C，進(jìn)行熱處理時，鋁酸鑭層14被晶體化。對通過在大約 1000°C下進(jìn)行熱處理而使鋁酸鑭層14結(jié)晶所獲得的樣品的電流-電 壓特性以及通過在大約900°C下進(jìn)行熱處理而^f吏鋁酸鑭層14維持于 非結(jié)晶狀態(tài)所獲得的樣品的電流-電壓特性進(jìn)行了測量。因此，證實(shí) 了在結(jié)晶鋁酸鑭層中的漏電電流減小到非結(jié)晶鋁酸鑭層中漏電電流的 大約1/10。
而且，當(dāng)其中鋁酸鑭層14的Al/La組成比被設(shè)置為4的相同柵 極結(jié)構(gòu)被生產(chǎn)以及樣品在氮?dú)夥罩杏诖蠹s900°C下進(jìn)行熱處理的時 候，證實(shí)了鋁酸鑭層14被晶體化。也就是，當(dāng)鋁與鑭的Al/La組成 比被設(shè)置為4.1或更多時，鋁酸鑭層14的晶體化需要在高于900°C 的溫度下進(jìn)行熱處理，這使在更低的溫度下進(jìn)行處理變得困難。
因此，從低溫處理的角度來看，鋁酸鑭層14的Al/La組成比最
好是4或更小。
發(fā)明沒有被限制于在第一到第三實(shí)施方案中的每個實(shí)施方案中所 顯示的形成隧道絕緣層、電荷存儲層、阻擋絕緣層，以及控制柵電極 的方法。例如，能夠使用各種類型的方法，包括MBE法、'減射法、 CVD法、ALD (原子層沉積)法、熱氣相沉積法、電子束氣相沉積 法，以及激光磨蝕法，以及這些方法的結(jié)合。每個實(shí)施方案的效果都 能夠被獲得，與膜形成方法的類型無關(guān)。
而且，雖然硅襯底被用作半導(dǎo)體襯底的實(shí)例，但是本發(fā)明可以被 應(yīng)用于任何類型的半導(dǎo)體襯底以及晶體管結(jié)構(gòu)，例如SOI襯底、多 晶硅襯底，或鰭型襯底。另外，本發(fā)明的存儲單元晶體管可以被應(yīng)用 于NAND、 NOR、 AND、 DINOR (分裂位線NOR) 、 NANO,或 ORNAND存儲單元陣列。
本領(lǐng)域技術(shù)人員會容易地想到其他的優(yōu)點(diǎn)和修改。因此，本發(fā)明
型實(shí)施方案。因此，在不脫離如所附的權(quán)利要求等所限定的總的發(fā)明 概念的本質(zhì)或范圍的情況下，可以進(jìn)行各種修改。
2權(quán)利要求
1. 一種非易失性半導(dǎo)體存儲元件，包括:半導(dǎo)體襯底；在該半導(dǎo)體襯底中分開提供的源區(qū)和漏區(qū)；在該半導(dǎo)體襯底上該源區(qū)和該漏區(qū)之間提供的隧道絕緣層；在該隧道絕緣層上提供的電荷存儲層；在該電荷存儲層上提供的并且包含結(jié)晶鋁酸鑭層的阻擋絕緣層；以及在該阻擋絕緣層上提供的控制柵電極。
2. 根據(jù)權(quán)利要求1的元件，其中該阻擋絕緣層包含在該電荷存 儲層與該鋁酸鑭層之間提供的氧化鋁層。
3. 根椐權(quán)利要求1的元件，其中該阻擋絕緣層還包含在該鋁酸 鑭層與該控制柵電極之間提供的氧化鋁層。
4. 根據(jù)權(quán)利要求l的元件，其中該阻擋絕緣層還包含 在該電荷存儲層與該鋁酸鑭層之間提供的第一氧化鋁層；以及 在該鋁酸鑭層與該控制柵電極之間提供的第二氧化鋁層。
5. 根據(jù)權(quán)利要求1的元件，其中該阻擋絕緣層還包含覆蓋該鋁 酸鑭層的氧化鋁層。
6. 根據(jù)權(quán)利要求1的元件，其中該鋁酸鑭層具有滿足式子 1^Al/La:^4的鋁(Al)與鑭(La )的組成比Al/La。
7. 根據(jù)權(quán)利要求1的元件，其中該隧道絕緣層包含氧化硅、氮 化硅或氧氮化硅。
8. 根據(jù)權(quán)利要求1的元件，其中該電荷存儲層包含其中含有硅 (Si)、鋁(Al)、鈦(Ti)、鋯(Zr)及鉿(Hf)中的至少一種元素的氧化物或氧氮化物。
9. 根據(jù)權(quán)利要求l的元件，其中該電荷存儲層包含導(dǎo)電材料。
10. 根據(jù)權(quán)利要求9的元件，其中該導(dǎo)電材料是多晶硅或金屬。
11. 根據(jù)權(quán)利要求l的元件，其中該控制柵電極包含多晶硅或金 屬。
12. —種制造非易失性半導(dǎo)體存儲元件的方法，包括 在半導(dǎo)體襯底上形成隧道絕緣層； 在該隧道絕緣層上形成電荷存儲層； 在該電荷存儲層上形成包含鋁酸鑭層的阻擋絕緣層； 在該阻擋絕緣層上形成控制柵電極；在該半導(dǎo)體襯底中引入雜質(zhì)以在該半導(dǎo)體襯底中形成第一雜質(zhì)區(qū) 和第二雜質(zhì)區(qū)；以及實(shí)施熱處理以使該鋁酸鑭層晶體化。
13. 根據(jù)權(quán)利要求12的方法，其中該熱處理被實(shí)施以激活該第 一雜質(zhì)區(qū)和第二雜質(zhì)區(qū)。
14. 根據(jù)權(quán)利要求12的方法，其中形成該阻擋絕緣層的步驟包括在該電荷存儲層上形成氧化鋁層； 加熱該氧化鋁層；以及在對該氧化鋁層加熱之后于該氧化鋁層上形成該鋁酸鑭層。
15. 根據(jù)權(quán)利要求12的方法，其中形成該阻擋絕緣層的步驟包括在該電荷存儲層上形成第一氧化鋁層； 加熱該第一氧化鋁層；在對該第一氧化鋁層加熱之后于該第一氧化鋁層上形成該鋁酸鑭 層；以及在該鋁酸鑭層上形成第二氧化鋁層。
16. 根據(jù)權(quán)利要求12的方法，其中該鋁酸鑭層具有滿足式子 1SA1/La^4的鋁(Al)與鑭(La)的組成比Al/La。
17. 根據(jù)權(quán)利要求12的方法，其中該隧道絕緣層包含氧化硅、 氮化硅或氧氮化硅。
18. 根據(jù)權(quán)利要求12的方法，其中該電荷存儲層包含其中含有 硅(Si)、鋁(Al)、鈦(Ti)、鋯(Zr)及鉿(Hf)中的至少一種 元素的氧化物或氧氮化物。
19. 根據(jù)權(quán)利要求12的方法，其中該電荷存儲層包含導(dǎo)電材料。
20. 根據(jù)權(quán)利要求19的方法，其中該導(dǎo)電材料是多晶硅或金
全文摘要
一種非易失性半導(dǎo)體存儲元件，包括半導(dǎo)體襯底、在半導(dǎo)體襯底中分開提供的源區(qū)和漏區(qū)、在半導(dǎo)體襯底上源區(qū)和漏區(qū)之間提供的隧道絕緣層、在隧道絕緣層上提供的電荷存儲層、在電荷存儲層上提供的并且包括結(jié)晶鋁酸鑭層的阻擋絕緣層以及在阻擋絕緣層上提供的控制柵電極。
文檔編號H01L21/02GK101378084SQ20081014636
公開日2009年3月4日 申請日期2008年8月27日 優(yōu)先權(quán)日2007年8月29日
發(fā)明者村岡浩一, 菊地祥子, 高島章 申請人:株式會社東芝