專利名稱：半導體器件的缺陷測試結(jié)構(gòu)、缺陷測試方法和金屬前介質(zhì)層的缺陷測試結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導體制造技術(shù)領(lǐng)域，特別涉及一種半導體器件的缺陷測試 結(jié)構(gòu)、缺陷測試方法和金屬前介質(zhì)層的缺陷測試結(jié)構(gòu)。
背景技術(shù)：
隨著對超大規(guī)模集成電路高集成度和高性能的需求逐漸增加，半導體技
術(shù)向著65nm甚至更小特征尺寸的技術(shù)節(jié)點發(fā)展，隨著器件尺寸不斷的等比例 縮小，也要求薄膜沉積的填隙能力(Gap-fill ability)有進一步的提升。例如， 用于形成金屬前介質(zhì)層(Pre-Metal Dielectric, PMD)的高密度等離子體沉積 磷硅玻璃工藝(High Density Plasma PhosphoSilicate Grass, HDPPSG),實踐 證明在90nm技術(shù)節(jié)點的邏輯電路制造中，采用HDPPSG工藝在柵極結(jié)構(gòu)之 間窗口內(nèi)填充的金屬前介質(zhì)層具有良好的填隙能力。但是，對于65nm甚至更 小特征尺寸的技術(shù)節(jié)點，由于柵極結(jié)構(gòu)之間窗口的深寬比進一步提高，利用 HDPPSG工藝形成的金屬前介質(zhì)層中不可避免的產(chǎn)生空洞缺陷，這種缺陷會 影響半導體器件的可靠性。
圖1為一種半導體器件的俯-現(xiàn)圖，該半導體器件包括被淺溝槽隔離結(jié) 構(gòu)60 ( STI)分隔絕緣的有源區(qū)10和有源區(qū)20,有源區(qū)10和有源區(qū)20之上 的柵極30,柵極30之間的間隙40內(nèi)填充有金屬前介質(zhì)層(圖中未示出)，以 及與有源區(qū)10連接的金屬接觸塞Al和Bl,與有源區(qū)20連接的金屬接觸塞 A2和B2;由于間隙40具有較高的深寬比，因而沿著間隙40的方向形成長條 狀的空洞缺陷70(參見圖2)。圖2為圖1沿D-D方向的剖視放大示意圖，柵 極30(參見圖1)之間的金屬前介質(zhì)層50內(nèi)具有長條狀的空洞缺陷70,而實 際生產(chǎn)過程中先形成金屬前介質(zhì)層50,然后刻蝕接觸孔80和接觸孔90,分 別在接觸孔80和接觸孔90內(nèi)填充金屬從而形成金屬接觸塞A1、 A2，空洞缺 陷70把接觸孔80和接觸孔90連通，則填充金屬后很可能導致器件的短路。
業(yè)內(nèi)為克服上述的空洞缺陷進行了大量的技術(shù)改進，使得HDPPSG工藝 的填隙能力有所提高，使得所述空洞缺陷并不能連通兩個金屬接觸塞，而是與金屬接觸塞之間相隔的一定距離，可以避免器件的短路，如圖3所示，金
屬接觸塞Al、 A2之間的長條狀空洞缺陷70的一端與金屬接觸塞Al相距為 D，在可靠性設(shè)計時會定義一個距離D的設(shè)計尺寸，當該距離D大于設(shè)計尺 寸，能夠避免器件短路和電擊穿，從而保證器件的可靠性。如果所述距離D 不滿足設(shè)計尺寸的要求則需要及時對工藝進行調(diào)整，因此距離D的測試是沉 積金屬前介質(zhì)層后很重要的質(zhì)量檢測步驟。
公開號為1854714的中國專利申請公開了一種利用微區(qū)覆膜進行缺陷分 析的方法，該方法包括提供一基板，該基板上至少包括一缺陷，在該缺陷 的表面制作該微區(qū)的覆膜，確定該缺陷的位置，利用聚焦離子束技術(shù)(Focused Ion Beam, FIB )制作該缺陷的一測試試片，然后在電子顯微鏡下對該試片進 行測試。FIB技術(shù)通常采用液態(tài)鎵的離子束經(jīng)過二次聚焦后對基板的表面進行 物理石並撞，以實現(xiàn)切割、挖孔的目的，得到測試試片。
由于FIB會對基板造成一定的破壞，實際生產(chǎn)中往往在基板上單獨設(shè)置 一區(qū)域用以制作測試結(jié)構(gòu)，該測試結(jié)構(gòu)與批量產(chǎn)品同時制造，換言之，該測 試結(jié)構(gòu)具有相同的結(jié)構(gòu)和制作工藝。例如，制作如圖1所示的測試結(jié)構(gòu)，采 用FIB技術(shù)從柵極的一端開始沿垂直于柵極的方向E-E切割基板得到測試試 片，然后在透射電子顯微鏡下檢測是否有空洞缺陷，如果沒有空洞缺陷，則 切割位置向柵極的中部移動，沿垂直于柵極的方向F-F再次切割得到測試試 片，直到在切割位置G-G檢測到空洞缺陷為止，此時的切割位置G-G與第一 次切割的位置E-E之間的距離即為距離D,如果所述距離D不滿足設(shè)計尺寸 的要求則需要及時對工藝進行調(diào)整。
然而問題在于，采用上述的缺陷測試結(jié)構(gòu)需要采用FIB技術(shù)對基板進行 多次的切割，而FIB技術(shù)本身不僅復雜而且昂貴，如此以來，在批量化的生 產(chǎn)中使效率降低，影響集成電路制造的產(chǎn)能提升。
類似的，在其他的半導體制造過程中，例如淺溝槽隔離區(qū)的制造，也要 向較大深寬比的溝槽中填充介質(zhì)，同樣產(chǎn)生所述的空洞缺陷，需要進行缺陷 測試，采用現(xiàn)有的缺陷測試結(jié)構(gòu)不利于提高生產(chǎn)效率和降低成本。
發(fā)明內(nèi)容
5本發(fā)明解決的問題是提供一種半導體器件的缺陷測試結(jié)構(gòu)，使用該缺陷 測試結(jié)構(gòu)能夠簡單高效的檢測出空洞缺陷，以提高生產(chǎn)效率。
本發(fā)明解決的另 一 問題是提供一種半導體器件的缺陷測試方法，能夠簡 單高效的檢測出空洞缺陷，以提高生產(chǎn)效率。
本發(fā)明解決的又一 問題是提供一種金屬前介質(zhì)層的缺陷測試方法，能夠 簡單高效的檢測出金屬前介質(zhì)層中的空洞缺陷，以提高生產(chǎn)效率。
為解決上述問題，本發(fā)明的技術(shù)方案提供了一種半導體器件的缺陷測試 結(jié)構(gòu)，包括
半導體基底；
半導體基底上的n條相互平行的溝槽，其中n為大于或等于3的自然數(shù); 所述溝槽中填充的介質(zhì)層；
在所述缺陷測試結(jié)構(gòu)的俯視圖中，所述各個溝槽一端的連線與溝槽的垂 線相交成夾角P 。
所述夾角P可以大于0度且小于90度。
本發(fā)明的技術(shù)方案還提供了一種半導體器件的缺陷測試方法，包括 提供上述半導體器件的缺陷測試結(jié)構(gòu)；
沿所述n條相互平行的溝槽的垂直方向切割半導體基底，所述切割線經(jīng) 過第M條溝槽的一端，得到所述缺陷測試結(jié)構(gòu)的剖面試樣，其中M為大于1 且小于n的自然數(shù)；
檢測所述的剖面試樣以獲得溝槽中的空洞缺陷與所述第M條溝槽的一端 的距離D。
所述獲得溝槽中的空洞缺陷與所述第M條溝槽的一端的距離D可以包
括
確定出現(xiàn)空洞缺陷的第一條溝槽與所述第M條溝槽的距離T; 由公式D=T x tg P計算得到所述距離D。
6所述切割可以釆用聚焦離子束技術(shù)或者機械切割技術(shù)。 所述4全測可以采用電子顯孩i技術(shù)沖企測。
此外，本發(fā)明的技術(shù)方案還提供了一種金屬前介質(zhì)層的缺陷測試結(jié)構(gòu)，
包括
半導體基底；
所述半導體基底上的有源區(qū)和將有源區(qū)隔離的淺溝槽隔離區(qū)；
所述有源區(qū)上的n+l條相互平行的柵極，柵極之間的n條相互平行的溝 槽，其中n為大于或等于3的自然數(shù)；
所述溝槽中填充的金屬前介質(zhì)層，所述缺陷測試結(jié)構(gòu)的俯視圖中，所述n 條相互平行溝槽一端的連線與溝槽的垂線相交成夾角P 。
所述夾角P可以大于0度且小于90度。 與現(xiàn)有技術(shù)相比，上述技術(shù)方案具有以下優(yōu)點
所提供的半導體器件的缺陷測試結(jié)構(gòu)中，溝槽均錯位平行排列，即溝槽 一端的連線與溝槽垂直方向相交，而溝槽中空洞缺陷的一端與溝槽一端的距 離基本相同，則空洞缺陷也是錯位平行排列，這樣以來，釆用本發(fā)明技術(shù)方 案提供的半導體器件缺陷測試方法，沿著與溝槽垂直方向的切割線從位于中 部的溝槽的一端開始切過溝槽，之后的溝槽中的空洞缺陷均被該切割線穿過， 從而在剖面中露出。相對于傳統(tǒng)的缺陷測試結(jié)構(gòu)，本發(fā)明技術(shù)方案提供的缺 陷測試結(jié)構(gòu)和測試方法，僅一次切割就能獲得露出空洞缺陷的剖面試樣，然 后通過計算得到空洞缺陷的一端與溝槽一端的距離，而不必利用復雜且昂貴 的FIB技術(shù)切割多次，因此能夠節(jié)約測試步驟，提高生產(chǎn)效率，有利于降低 成本。
上述技術(shù)方案提供的金屬前介質(zhì)層的缺陷測試結(jié)構(gòu)，柵極和柵極之間的 溝槽相互平行一睹位排列，即溝槽一端的連線與溝槽垂直方向相交，而溝槽中 填充的金屬前介質(zhì)層內(nèi)的空洞缺陷一端與溝槽一端的距離基本相同，則空洞 缺陷也是錯位平行排列，可以僅一次切割就能獲得露出空洞缺陷的剖面試樣， 然后通過計算得到空洞缺陷的一端與溝槽一端的距離，而不必利用復雜且昂貴的FIB技術(shù)切割多次，因此能夠節(jié)約測試步驟，提高生產(chǎn)效率，有利于降 低成本。
通過附圖所示，本發(fā)明的上述及其它目的、特征和優(yōu)勢將更加清晰。在 全部附圖中相同的附圖標記指示相同的部分。并未刻意按實際尺寸等比例縮 放繪制附圖，重點在于示出本發(fā)明的主旨。
圖1為現(xiàn)有技術(shù)一種半導體器件的俯視圖2為圖1沿D-D方向的剖視j文大圖3為現(xiàn)有技術(shù)另一種半導體器件的剖視;改大圖4為實施例一中金屬前介質(zhì)層的缺陷測試結(jié)構(gòu)的俯視圖5為圖4沿C-C方向的剖一見;故大圖6為圖4沿切割線B-B方向的剖一見;改大圖7為圖4的局部放大圖8為實施例二中淺溝槽隔離區(qū)的缺陷測試結(jié)構(gòu)的俯視圖； 圖9為圖8沿B'-B'方向的剖魂j文大圖。
具體實施例方式
為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結(jié)合附圖 對本發(fā)明的具體實施方式
做詳細的說明。
在下面的描述中闡述了很多具體細節(jié)以便于充分理解本發(fā)明，但是本發(fā) 明還可以采用其他不同于在此描述的其它方式來實施，本領(lǐng)域技術(shù)人員可以 在不違背本發(fā)明內(nèi)涵的情況下做類似推廣，因此本發(fā)明不受下面公開的具體 實施例的限制。
其次，本發(fā)明結(jié)合示意圖進行詳細描述，在詳述本發(fā)明實施例時，為便 于說明，表示器件結(jié)構(gòu)的剖面圖會不依一般比例作局部放大，而且所述示意 圖只是示例，其在此不應限制本發(fā)明保護的范圍。此外，在實際制作中應包 含長度、寬度及深度的三維空間尺寸。本發(fā)明的實施例提供了一種半導體器件的缺陷測試結(jié)構(gòu)，包括
半導體基底；
半導體基底上的n條相互平行的溝槽，其中n為大于或等于3的自然數(shù)； 所述溝槽中填充的介質(zhì)層；
在所述缺陷測試結(jié)構(gòu)的俯視圖中，所述各個溝槽一端的連線與溝槽的垂 線相交成夾角P。
所述夾角P可以大于0度且小于90度。
本發(fā)明的實施例還提供了一種半導體器件的缺陷測試方法，包括 沖是供上述半導體器件的缺陷測試結(jié)構(gòu)；
沿所述n條相互平行的溝槽的垂直方向切割半導體基底，所述切割線經(jīng) 過第M條溝槽的一端，得到所述缺陷測試結(jié)構(gòu)的剖面試樣，其中M為大于1 且小于n的自然數(shù)；
檢測所述的剖面試樣以獲得溝槽中的空洞缺陷與所述第M條溝槽的一端 的距離D。
所述獲得溝槽中的空洞缺陷與所述第M條溝槽的一端的距離D可以包
括
確定出現(xiàn)空洞缺陷的第一條溝槽與所述第M條溝槽的距離T; 由公式D=T x tg P計算得到所述距離D。 所述切割可以采用聚焦離子束技術(shù)或者機械切割技術(shù)。 所述檢測可以采用電子顯微技術(shù)檢測。
此外，本發(fā)明的實施例還提供了一種金屬前介質(zhì)層的缺陷測試結(jié)構(gòu)，包
括
半導體基底；
所述半導體基底上的有源區(qū)和將有源區(qū)隔離的淺溝槽隔離區(qū)； 所述有源區(qū)上的n+l條相互平行的柵極，柵極之間的n條相互平行的溝
9槽，其中n為大于或等于3的自然數(shù)；
所述溝槽中填充的金屬前介質(zhì)層，所述缺陷測試結(jié)構(gòu)的俯視圖中，所述n 條相互平行溝槽一端的連線與溝槽的垂線相交成夾角P。
所述夾角P可以大于0度且小于90度。
實施例一
本實施例以檢測金屬前介質(zhì)層的空洞缺陷為示例，結(jié)合附圖4至圖7詳 細說明半導體器件的缺陷測試結(jié)構(gòu)和缺陷測試方法。
本實施例中，所述半導體器件的缺陷測試結(jié)構(gòu)用于測試金屬前介質(zhì)層內(nèi) 的空洞缺陷，所述半導體器件的缺陷測試結(jié)構(gòu)即為金屬前介質(zhì)層的缺陷測試 結(jié)構(gòu)。圖4為所述金屬前介質(zhì)層的缺陷測試結(jié)構(gòu)的俯視圖，該缺陷測試結(jié)構(gòu) 包括半導體基底(圖中未示出)，所述基底上的有源區(qū)110和有源區(qū)120, 上述有源區(qū)IIO和有源區(qū)120之間的淺溝槽隔離區(qū)130,有源區(qū)IIO和有源區(qū) 120之上的24條相互平行的柵極140，所述柵極140之間形成的23條相互平 行的溝槽150,溝槽150中填充的金屬前介質(zhì)層(圖中未示出)，所述23條溝 槽150的一端的連線A-A與溝槽150的垂直方向B-B相交。
有源區(qū)IIO和有源區(qū)120中具有源極和漏極(圖中未示出)，所述源才及和 漏極由離子注入工藝形成；淺溝槽隔離區(qū)130的材料包括但不限于氧化硅； 柵極140的材料包括但不限于摻雜多晶硅，采用低壓化學氣相沉積法
(LPCVD )通過珪烷分解反應制備多晶硅，然后進行多晶硅摻雜形成柵極140， 柵極140和有源區(qū)之間具有柵極介質(zhì)層(圖中未示出)，柵極140的兩側(cè)還具 有柵極側(cè)墻(圖中未示出)；金屬前介質(zhì)層可以由一層或?qū)盈B的介質(zhì)層組成， 其材料包括但不限于未摻雜的二氧化硅(USG)、磷硅玻璃(PSG)、硼硅玻璃
(BSG)、硼磷硅玻璃(BPSG)、氟硅玻璃(FSG)或具有低介電常數(shù)材料中 的一種或其組合，所述具有低介電常數(shù)材料包括但不限于黑鉆石(Black Diamond, BD )或coral ,(美國Novellus公司low-k產(chǎn)品)， 一般采用具有 較強填隙能力的高密度等離子體化學氣相沉積法(HDPCVD)制備。
圖5為圖4沿C-C方向的剖視放大圖，柵極140之間的溝槽150具有較
10大的深寬比，采用HDPCVD工藝填充溝槽150后形成的金屬前介質(zhì)層160不 能將溝槽150填滿，因而形成空洞缺陷170,該空洞缺陷170在圖4的俯視圖 中為溝槽150中的長條線170。
圖7為圖4中溝槽150 —端的局部;故大圖，空洞缺陷170的一端與溝槽 150的一端具有一定的距離D,本實施例中所述的缺陷測試結(jié)構(gòu)即用于測量該 距離D的尺寸，距離D滿足設(shè)計尺寸，表明HDPCVD形成的金屬前介質(zhì)層 能夠避免器件短路和電擊穿，從而保證器件的可靠性。
如圖4所示，所述23條溝槽150的一端的連線A-A與溝槽150的垂直方 向B-B的夾角(3大于0度且小于90度，即23條溝槽150錯位平行排列，每 條溝槽150的線寬相同，并且每條溝槽150之間的柵極140線寬相同，對于 每條溝槽中填充的金屬前介質(zhì)層都是在同 一工藝中制作，因此每條溝槽中的 空洞缺陷170的一端與溝槽一端的距離D也基本相同。
本實施例所述的缺陷測試方法如下
步驟l:提供所述金屬前介質(zhì)層的缺陷測試結(jié)構(gòu)。在半導體基底上單獨設(shè) 置一區(qū)域用于形成缺陷測試結(jié)構(gòu)，按照設(shè)計的圖案，與批量產(chǎn)品在同樣的工 藝流程中形成如圖4所示的缺陷測試結(jié)構(gòu)，這樣可以保證缺陷測試結(jié)構(gòu)的生 產(chǎn)工藝與批量產(chǎn)品的工藝相同，則利用缺陷測試結(jié)構(gòu)即可檢測金屬前介質(zhì)層 中的空洞缺陷的一端與溝槽150的距離D (見圖7)。
步驟2:沿溝槽150的垂直方向切割半導體基底，如圖4所示，切割線 B-B經(jīng)過左起第11條溝槽151的一端，從而得到所述缺陷測試結(jié)構(gòu)的剖面試 樣，從左起第15條溝槽152開始，切割線B-B穿過空洞缺陷170,左起第16 條溝槽152以后的空洞缺陷170都被切割線B-B穿過。該溝槽151位于相互 平行的溝槽系列的中部，如果有偶數(shù)條溝槽，則溝槽151可以為溝槽系列中 部的兩條溝槽的任一條。當然，切割線B-B也可以經(jīng)過第M條溝槽的一端， 得到所述缺陷測試結(jié)構(gòu)的剖面試樣，其中M為大于1且小于23的自然數(shù)。
切割半導體基底采用聚焦離子束技術(shù)(FIB),將液態(tài)鎵的離子束經(jīng)過二 次聚焦后對基底的表面進行物理碰撞，在鎵離子撞擊基底的位置，基底中的原子被打出，于是在基底上形成具有一定形狀和深度的凹槽，凹槽的側(cè)壁即 為剖面纟式才羊。
切割半導體基底也可以采用傳統(tǒng)的機械切割技術(shù)，然后通過拋光、離子 減薄得到剖面試樣。如此以來，可以不必使用較復雜和昂貴的聚焦離子束技 術(shù)，有利于提高測試效率、降低成本。
步驟3:采用電子顯微技術(shù)檢測所述的剖面試樣，確定溝槽中的空洞缺陷 與該溝槽的一端的距離D。在后續(xù)工藝中，將在金屬前介質(zhì)層中形成分別連 接有源區(qū)110和有源區(qū)120與金屬互連層的兩個金屬接觸塞A1、A2(見圖3), 金屬接觸塞Al、 A2與空洞缺陷170兩端相距均為距離D,該距離D的尺寸 可以決定金屬接觸塞Al、 A2之間的介質(zhì)能否被擊穿，因此為保證器件的可 靠性需要>^測溝槽150中空洞缺陷170的一端與溝槽一端的距離D是否滿足 設(shè)計尺寸，也就是本實施例所述缺陷測試方法所要檢測的目標。
具體結(jié)合圖4和圖6所示圖6為圖4沿切割線B-B方向的剖視;^文大圖。 確定切割線B-B第一次切割到空洞缺陷170的溝槽(即左起第15條溝槽152) 與第11條溝槽151在垂直于溝槽方向上的距離T;然后由公式D二TxtgP計 算得到所述距離D。
本實施例中的缺陷測試方法由于缺陷測試結(jié)構(gòu)中溝槽150均錯位平行排 列，而溝槽150中的空洞缺陷170的一端與溝槽一端的距離D基本相同，則 空洞缺陷170也是錯位平行排列，沿著與溝槽垂直方向的切割線B-B從溝槽 151開始切過溝槽，然后切割線B-B切過溝槽中的介質(zhì)層，而直到溝槽152 開始，切割線B-B切過空洞缺陷170 (見圖7),之后向右的溝槽中的空洞缺 陷170均被切割線B-B穿過，從而在剖面中露出。相對于傳統(tǒng)的缺陷測試結(jié) 構(gòu)，本實施例所述的缺陷測試方法僅一次切割就能獲得露出空洞缺陷的剖面 試樣，然后通過計算得到所述距離D,而利用復雜且昂貴的FIB技術(shù)切割多 次才能切割到空洞缺陷，因此能夠節(jié)約測試步驟，提高生產(chǎn)效率，有利于降 低成本。
以上實施例中所述的缺陷測試結(jié)構(gòu)中包括24條柵^l和4冊極之間的23條
12溝槽，事實上并不僅限于此，可以包括n+l條柵極和柵極之間的n條溝槽(其 中n為大于3或等于3的自然數(shù))，也能夠?qū)崿F(xiàn)同樣的效果，在此不再贅述。
除此以外，所述的半導體器件的缺陷測試結(jié)構(gòu)和缺陷測試方法還可以用 于測試淺溝槽隔離區(qū)中的空洞缺陷具體將在以下實施例中詳細說明。
實施例二
本實施例以測試淺溝槽隔離區(qū)的空洞缺陷為示例，結(jié)合附圖8至圖9詳 細說明所述半導體器件的缺陷測試結(jié)構(gòu)和缺陷測試方法。
圖8為所述淺溝槽隔離區(qū)的缺陷測試結(jié)構(gòu)的俯視圖，該缺陷測試結(jié)構(gòu)包 括半導體基底(圖中未示出)，所述基底上的有源區(qū)210，隔離絕緣有源區(qū) 210的淺溝槽隔離區(qū)260，所述淺溝槽隔離區(qū)260填充于相應的溝槽250內(nèi)， 圖8中所示6條溝槽250相互平行錯位排列，6條溝槽250 —端的連線A，-A， 與的溝槽250的垂直方向B，-B，相交，夾角為大于0度且小于90度的銳角。 淺溝槽隔離區(qū)260的材料包括但不限于氧化硅，采用具有較強填隙能力的高 密度等離子體化學氣相沉積法(HDPCVD)制備。
圖9為圖8沿B，-B，方向的剖視放大圖，淺溝槽隔離區(qū)260所填充的溝槽 250具有舉交大的深寬比，采用HDPCVD工藝填充溝槽250后形成的淺溝槽隔 離區(qū)260不能將溝槽250填滿，因而形成空洞缺陷270,該空洞缺陷270在圖 8所示的俯視圖中為淺溝槽隔離區(qū)260的溝槽250中的長條線270。
空洞缺陷270的一端與溝槽250的一端具有一定的距離D，，本實施例中 所述的缺陷測試結(jié)構(gòu)即用于測量該距離D，的尺寸，距離D，滿足設(shè)計尺寸，表 明HDPCVD形成在溝槽250內(nèi)的淺溝槽隔離區(qū)260能夠?qū)⒏鱾€有源區(qū)210充 分隔離絕緣，避免器件短路和電擊穿，從而保證器件的可靠性。
如圖8所示，所述6條溝槽250 —端的連線A，-A，與溝槽250的垂直方向 B，-B，的夾角大于O度且小于90度，即6條淺溝槽隔離區(qū)260錯位平行排列， 每條淺溝槽隔離區(qū)260的線寬相同，對于每條淺溝槽隔離區(qū)260都是在同一 工藝中制作，因此每條空洞缺陷170的一端與溝槽250 —端的距離D，也基本 相同。
13步驟l，提供所述淺溝槽隔離區(qū)的缺陷測試結(jié)構(gòu)。在半導體基底上單獨 設(shè)置一區(qū)域用于形成該缺陷測試結(jié)構(gòu)，按照設(shè)計的圖案，與批量產(chǎn)品在同樣 的工藝流程中形成如圖8所示的缺陷測試結(jié)構(gòu)，這樣可以保證缺陷測試結(jié)構(gòu) 的生產(chǎn)工藝與批量產(chǎn)品的生產(chǎn)工藝相同，則利用缺陷測試結(jié)構(gòu)即可檢測淺溝 槽隔離區(qū)260中的空洞缺陷的270 —端與填充淺溝槽隔離區(qū)260的溝槽250 一端的3巨離D'。步驟2，沿溝槽250的垂直方向切割半導體基底，如圖8所示，切割線B，-B， 經(jīng)過左起第2條淺溝槽隔離區(qū)260的一端，從而得到所述缺陷測試結(jié)構(gòu)的剖 面試樣，從左起第3條淺溝槽隔離區(qū)260開始，切割線B，-B，穿過空洞缺陷270， 左起第3條溝槽隔離區(qū)260以后的空洞缺陷270都被切割線B，-B，穿過。切割半導體基底采用聚焦離子束技術(shù)(FIB),將液態(tài)鎵的離子束經(jīng)過二 次聚焦后對基底的表面進行物理碰撞，在鎵離子撞擊基底的位置，基底中的 原子被打出，于是在基底上形成具有一定形狀和深度的凹槽，凹槽的側(cè)壁即 為剖面試^才羊。切割半導體基底也可以采用傳統(tǒng)的機械切割技術(shù)，然后通過拋光、離子 減薄得到剖面試樣。如此以來，可以不必使用較復雜和昂貴的聚焦離子束技 術(shù)，有利于提高測試效率、降低成本。步驟3，釆用電子顯微技術(shù)檢測所述的剖面試樣，確定溝槽隔離區(qū)中的 空洞缺陷與該溝槽隔離區(qū)一端的距離D，。圖9為圖8沿切割線B，-B，方向的剖 視放大圖。確定切割線B，-B，第一次切割到空洞缺陷270的溝槽(即左起第3 條溝槽隔離區(qū))與第2條溝槽隔離區(qū)在垂直于溝槽隔離區(qū)方向上的距離T;然 后由公式D，=T， x tg P計算得到所述距離D，。相對于傳統(tǒng)的缺陷測試結(jié)構(gòu)，本實施例所述的缺陷測試方法^5l—次切割 就能獲得露出空洞缺陷的剖面試樣，然后通過計算得到所述距離D，，而利用 復雜且昂貴的FIB技術(shù)切割多次才能切割到空洞缺陷，因此能夠節(jié)約測試步 驟，提高生產(chǎn)效率，有利于降低成本。不僅限于實施例二中的具有6條淺溝槽隔離區(qū)的結(jié)構(gòu)，還可以包括n條 淺溝槽隔離區(qū)(其中n為大于3或等于3的自然數(shù))，也能夠?qū)崿F(xiàn)同樣的效果， 在此不再贅述。以上所述，僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何形式上 的限制。雖然本發(fā)明已以較佳實施例披露如上，然而并非用以限定本發(fā)明。本發(fā) 明技術(shù)方案所提供的半導體器件的缺陷測試結(jié)構(gòu)和缺陷測試方法還可以用于 其他較大深寬比的溝槽中填充介質(zhì)的空洞缺陷測試。任何熟悉本領(lǐng)域的技術(shù) 人員，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用上述揭示的方法和技 術(shù)內(nèi)容對本發(fā)明技術(shù)方案作出許多可能的變動和修飾，或》務(wù)改為等同變化的 等效實施例。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù) 實質(zhì)對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發(fā)明 技術(shù)方案保護的范圍內(nèi)。
權(quán)利要求
1、一種半導體器件的缺陷測試結(jié)構(gòu)，其特征在于，包括半導體基底；半導體基底上的n條相互平行的溝槽，其中n為大于或等于3的自然數(shù)；所述溝槽中填充的介質(zhì)層；在所述缺陷測試結(jié)構(gòu)的俯視圖中，所述各個溝槽一端的連線與溝槽的垂線相交成夾角β。
2、 根據(jù)權(quán)利要求l所述的半導體器件的缺陷測試結(jié)構(gòu)，其特征在于，所 述夾角P大于0度且小于90度。
3、 一種半導體器件的缺陷測試方法，其特征在于，包括提供如權(quán)利要求1或2所述半導體器件的缺陷測試結(jié)構(gòu)；沿所述n條相互平行的溝槽的垂直方向切割半導體基底，所述切割線經(jīng) 過第M條溝槽的一端，得到所述缺陷測試結(jié)構(gòu)的剖面試樣，其中M為大于1 且小于n的自然數(shù)；檢測所述的剖面試樣以獲得溝槽中的空洞缺陷與所述第M條溝槽的一端 的距離D。
4、 根據(jù)權(quán)利要求3所述的半導體器件的缺陷測試方法，其特征在于，所 述獲得溝槽中的空洞缺陷與所述第M條溝槽的一端的距離D包括確定出現(xiàn)空洞缺陷的第一條溝槽與所述第M條溝槽的距離T;由公式D=T x tg |3計算得到所述距離D。
5、 根據(jù)權(quán)利要求4所述的半導體器件的缺陷測試方法，其特征在于，所 述切割釆用聚焦離子束技術(shù)或者機械切割技術(shù)。
6、 根據(jù)權(quán)利要求4所述的半導體器件的缺陷測試方法，其特征在于，所 述4企測采用電子顯孩(技術(shù)^r測。
7、 一種金屬前介質(zhì)層的缺陷測試結(jié)構(gòu)，其特征在于，包括 半導體基底；所述半導體基底上的有源區(qū)和將有源區(qū)隔離的淺溝槽隔離區(qū)；所述有源區(qū)上的n+l條相互平行的柵極，柵極之間的n條相互平行的溝 槽，其中n為大于或等于3的自然數(shù)；所述溝槽中填充的金屬前介質(zhì)層，所述缺陷測試結(jié)構(gòu)的俯視圖中，所述n 條相互平行溝槽一端的連線與溝槽的垂線相交成夾角P 。
8、根據(jù)權(quán)利要求7所述的半導體器件的缺陷測試結(jié)構(gòu)，其特征在于，所 述夾角P大于0度且小于90度。
全文摘要
本發(fā)明公開了一種半導體器件的缺陷測試結(jié)構(gòu)、缺陷測試方法和金屬前介質(zhì)層的缺陷測試結(jié)構(gòu)，其中，所述半導體器件的缺陷測試結(jié)構(gòu)包括半導體基底；半導體基底上的n條相互平行的溝槽，其中n為大于或等于3的自然數(shù)；所述溝槽中填充的介質(zhì)層；在所述缺陷測試結(jié)構(gòu)的俯視圖中，所述各個溝槽一端的連線與溝槽的垂線相交成夾角β。相應的，本發(fā)明還公開了一種半導體器件的缺陷測試方法和金屬前介質(zhì)層的缺陷測試結(jié)構(gòu)，采用本發(fā)明公開的缺陷測試結(jié)構(gòu)和測試方法，能夠節(jié)約測試步驟，提高生產(chǎn)效率，有利于降低成本。
文檔編號H01L23/544GK101651132SQ20081011840
公開日2010年2月17日 申請日期2008年8月14日 優(yōu)先權(quán)日2008年8月14日
發(fā)明者劉明源, 張文廣, 鄭春生 申請人:中芯國際集成電路制造(北京)有限公司