專利名稱：Ffs型tft-lcd陣列基板結(jié)構(gòu)及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種薄膜晶體管液晶顯示器及其制造方法，尤其是一種FFS 型TFT-LCD陣列基板結(jié)構(gòu)及其制造方法。
背景技術(shù)：
近年來，隨著數(shù)字化電視的普及，傳統(tǒng)CRT顯示器逐漸被新一代顯示裝 置替代，新一代顯示裝置包括PDP、 OLED、 LCD等，其中薄膜晶體管液晶顯示 器(Thin Film Transistor Liquid Crystal Display,筒稱TFT-LCD)具有 體積小、功耗低、無輻射、顯示分辨率高等特點(diǎn)，已開始大量普及并成為主 流產(chǎn)品。邊緣場(chǎng)開關(guān)技術(shù)(Fringe Field Switching,簡稱FFS)是最近幾年 出現(xiàn)的可以改善LCD畫質(zhì)的技術(shù)之一 ，能同時(shí)實(shí)現(xiàn)高穿透性與大視角等要求。 所謂的FFS技術(shù)是通過邊緣電場(chǎng)使面內(nèi)幾乎均質(zhì)排列的液晶分子的電極表層 內(nèi)部旋轉(zhuǎn)，進(jìn)而產(chǎn)生高穿透性效應(yīng)。
圖19為現(xiàn)有技術(shù)FFS型TFT-LCD陣列基板結(jié)構(gòu)的平面圖，圖20為圖19 中G-G向剖面圖。如圖19、圖20所示，現(xiàn)有技術(shù)FFS型TFT-LCD陣列基板 結(jié)構(gòu)包括基板20,形成在基板20上的公共電極11、柵線1和柵電極2，形 成在基板20上的柵絕緣層3，形成在柵電極2之上的有源層4，形成在柵絕 緣層3上的數(shù)據(jù)線5和形成在有源層4上的源電極6和漏電極7,形成在整 個(gè)基板20上的鈍化層8，且在漏電極7位置形成鈍化層過孔9，最后形成條 狀依次排列的像素電極10，且像素電極10通過鈍化層過孔9與漏電極7連 接。現(xiàn)有技術(shù)FFS型TFT-LCD陣列基板結(jié)構(gòu)的制造方法包括首先在基板上 沉積公共電極層，通過構(gòu)圖工藝形成公共電極圖形；沉積4冊(cè)金屬層，通過構(gòu) 圖工藝形成柵線和柵電極圖形；依次沉積柵絕緣層和有源層(包括半導(dǎo)體層與摻雜半導(dǎo)體層)，通過構(gòu)圖工藝形成有源層硅島圖形；沉積源漏金屬薄膜， 通過構(gòu)圖工藝形成數(shù)據(jù)線、源電極和漏電極圖形；沉積鈍化層，通過構(gòu)圖工 藝在漏電極位置形成鈍化層過孔；最后沉積像素電極薄膜，通過構(gòu)圖工藝形 成像素電極，使像素電極通過鈍化層過孔與漏電極連接。
如圖20所示，現(xiàn)有技術(shù)FFS型TFT-LCD陣列基板結(jié)構(gòu)制造后，像素區(qū)域 內(nèi)的像素電極具有一定的臺(tái)階端差，使得像素區(qū)域內(nèi)的表面凹凸不平。在陣 列基板后續(xù)涂布取向膜進(jìn)行摩擦取向處理時(shí)，像素電極表面的凹凸不平一方 面使取向膜取向角度不均勻，造成液晶取向均勻度差，另一方面容易造成摩 擦工藝中摩擦布損壞，進(jìn)一步造成液晶取向混亂。對(duì)于LCD來說，尤其是廣 視角技術(shù)的FFS-LCD，液晶分子取向狀態(tài)十分重要，不均勻的液晶取向在畫 面品質(zhì)上表現(xiàn)為不確定水波紋(Mura)現(xiàn)象，造成對(duì)比度低下，嚴(yán)重影響了 畫面品質(zhì)。同時(shí)，像素區(qū)域內(nèi)臺(tái)階端差造成的水波紋缺陷也嚴(yán)重制約了像素 電極厚度和形狀的設(shè)計(jì)。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種FFS型TFT-LCD陣列基板結(jié)構(gòu)及其制造方法， 有效解決現(xiàn)有技術(shù)陣列基板結(jié)構(gòu)由于像素電極凹凸不平造成液晶取向混亂 等技術(shù)缺陷。
為實(shí)現(xiàn)上述目的，本發(fā)明提供了一種FFS型TFT-LCD陣列基板結(jié)構(gòu)，包
括
絲；
公共電極、柵線和柵電極，分別形成在所述基板上； 柵絕緣層，形成在所述基板上并覆蓋所述公共電極、柵線和柵電極； 有源層，形成在所述柵絕緣層上并位于所述柵電極之上； 數(shù)據(jù)線、源電極和漏電極，形成在所述基板上；
鈍化層，形成在所述基板上，在像素區(qū)域形成有條狀并依次排列的鈍化層溝槽，在所述漏電極位置形成有鈍化層過孔；
像素電極，形成在所述鈍化層上并位于所述鈍化層溝槽內(nèi)，通過所述鈍 化層過孔與所述漏電極連接。
所述鈍化層溝槽的深度為100A~ 6000A。
所述像素電極的厚度為100A 4000A。
為實(shí)現(xiàn)上述目的，本發(fā)明還提供了一種FFS型TFT-LCD陣列基板結(jié)構(gòu)的 制造方法，包括
步驟l、在基板上沉積透明導(dǎo)電薄膜，通過構(gòu)圖工藝形成公共電極圖形； 步驟2、在完成步驟1的基板上沉積柵金屬薄膜，通過構(gòu)圖工藝形成柵 線和4冊(cè)電極圖形；
步驟3、在完成步驟2的基板上連續(xù)沉積柵絕緣層、半導(dǎo)體層和摻雜半 導(dǎo)體層，通過構(gòu)圖工藝，在所述柵電極上形成有源層硅島圖形；
步驟4、在完成步驟3的基板上沉積源漏金屬薄膜，通過構(gòu)圖工藝形成 數(shù)據(jù)線、源電極和漏電極圖形，同時(shí)刻蝕掉暴露的摻雜半導(dǎo)體層，形成TFT 溝道；
步驟5、在完成步驟4的基板上沉積鈍化層，通過灰色調(diào)或半色調(diào)掩模 工藝在像素區(qū)域內(nèi)形成條狀并依次排列的鈍化層溝槽，在漏電極位置形成鈍 化層過孔；
步驟6、在完成步驟5的基板上沉積透明導(dǎo)電薄膜，通過構(gòu)圖工藝形成 像素電極，使像素電極位于所述鈍化層溝槽中，并通過所述鈍化層過孔與 所述漏電極連接。
本發(fā)明提出了一種FFS型TFT-LCD陣列基板結(jié)構(gòu)及其制造方法，通過在 鈍化層上形成條狀并依次排列的鈍化層溝槽，且使像素電極位于所述鈍化層 溝槽中，最大限度地消除了像素區(qū)域內(nèi)像素電極的臺(tái)階端差，平整的像素電 極表面使后續(xù)取向膜摩擦取向處理能獲得均勻的取向角度，提高了液晶取向 的均勻性， 一方面提高了畫面品質(zhì)，另一方面大大提高了像素電極設(shè)計(jì)的自由度。
下面通過附圖和實(shí)施例，對(duì)本發(fā)明的技術(shù)方案做進(jìn)一步的詳細(xì)描述。


圖1為本發(fā)明FFS型TFT-LCD陣列基板結(jié)構(gòu)的示意圖2為圖1中A-A向剖面圖3為本發(fā)明形成公共電極的示意圖4為圖3中B-B向剖面圖5為本發(fā)明形成柵線和柵電極的示意圖6為圖5中C-C向剖面圖7為本發(fā)明形成有源層硅島的示意圖8為圖7中D-D向剖面圖9為本發(fā)明形成數(shù)據(jù)線、源電極和漏電極的示意圖； 圖IO為圖9中E-E向剖面圖； 圖11為本發(fā)明形成鈍化層的示意圖； 圖12為圖11中F-F向剖面圖； 圖13~圖16為本發(fā)明形成鈍化層溝槽的示意圖； 圖17為本發(fā)明FFS型TFT-LCD陣列基板結(jié)構(gòu)的制造方法流程圖； 圖18為本發(fā)明形成鈍化層溝槽的流程圖； 圖19為現(xiàn)有技術(shù)FFS型TFT-LCD陣列基板結(jié)構(gòu)的平面圖； 圖20為圖19中G-G向剖面圖。 附圖標(biāo)記"i兌明
l一柵線； 2—柵電極； 3—柵絕緣層；
4一有源層； 5—數(shù)據(jù)線； 6 —源電極；
7 —漏電極； 8—鈍化層； 9一鈍化層過孔；
IO—像素電極； 11—公共電極； 12—鈍化層溝槽；13—光刻膠； 14—部分曝光區(qū)域； 20—基板。
具體實(shí)施例方式
圖1為本發(fā)明FFS型TFT-LCD陣列基板結(jié)構(gòu)的示意圖，圖2為圖1中A-A 向剖面圖。如圖1、圖2所示，本發(fā)明陣列基板結(jié)構(gòu)包括基板20，柵線1、 柵電極2和公共電極11形成在基板上，柵線1和公共電極11隔離設(shè)置，柵 絕緣層3形成在基板上并覆蓋柵線1、柵電極2和公共電極11,有源層4形 成在柵絕緣層3上，并位于柵電極2之上，數(shù)據(jù)線5形成在柵絕緣層3上， 與柵線1絕緣交叉垂直，源電極6和漏電極7形成在有源層4上，并形成TFT 溝道，鈍化層8形成在整個(gè)基板上，在像素區(qū)域形成有條狀并依次排列的鈍 化層溝槽12，在漏電極7位置形成有鈍化層過孔9，像素電極10形成在鈍化 層8上，位于鈍化層溝槽12內(nèi)，并通過鈍化層過孔9與漏電極7連接。
圖3 ~圖12為本發(fā)明FFS型TFT-LCD陣列基板結(jié)構(gòu)制造過程的示意圖， 下面通過陣列基板結(jié)構(gòu)的制造過程說明本發(fā)明上述技術(shù)方案，在以下說明中， 本發(fā)明所稱的構(gòu)圖工藝包括光刻膠涂覆、掩模、曝光、刻蝕等工藝。
圖3為本發(fā)明形成公共電極的示意圖，圖4為圖3中B-B向剖面圖。首 先在基板20 (如玻璃基板)上沉積一層透明導(dǎo)電薄膜，透明導(dǎo)電薄膜可以是 氧化銦錫(ITO)或氧化銦鋅(IZO)單層膜，也可以是ITO和IZO構(gòu)成的復(fù) 合膜。用公共電極掩模板通過構(gòu)圖工藝，在基板的一定區(qū)域上形成公共電極 11圖形，如圖3、圖4所示。
圖5為本發(fā)明形成柵線和柵電極的示意圖，圖6為圖5中C-C向剖面圖。 在制備了公共電極圖形的基板20上沉積一層?xùn)沤饘俦∧ぃ瑬沤饘俦∧た梢圆?用AlNd、 Al、 Cu、 Mo、 MoW或Cr的單層膜，也可以采用AlNd、 Al、 Cu、 Mo、 MoW和Cr中任意組合所構(gòu)成的復(fù)合膜。用柵線和柵電極掩模板通過構(gòu)圖工藝， 在基板的一定區(qū)域上形成柵線1和柵電極2，柵線1和公共電極11隔離設(shè)置， 如圖5、圖6所示。圖7為本發(fā)明形成有源層硅島的示意圖，圖8為圖7中D-D向剖面圖。 在制備了柵線和柵電極圖形的基板20上連續(xù)沉積柵絕緣層3、由半導(dǎo)體層和 摻雜半導(dǎo)體層組成的有源層，柵絕緣層可以采用SiNx、 SiOx或SiOxNy的單 層膜，也可以采用SiNx、 SiOx和SiOxNy中任意組合所構(gòu)成的復(fù)合膜，半導(dǎo) 體層可以采用a-Si非晶硅薄膜，摻雜半導(dǎo)體層(歐姆接觸層)可以采用n+a-Si 非晶硅薄膜。用有源層掩模板通過構(gòu)圖工藝，在柵電極2上方形成有源層硅 島4圖形，如圖7、圖8所示。
圖9為本發(fā)明形成數(shù)據(jù)線、源電極和漏電極的示意圖，圖10為圖9中 E-E向剖面圖。在制備了有源層硅島圖形的基板2 0上沉積一層源漏金屬薄膜， 源漏金屬薄膜可以是Mo、 MoW或Cr的單層膜，也可以是Mo、 MoW和Cr中任 意組合所構(gòu)成復(fù)合膜。用數(shù)據(jù)線、源電極和漏電極掩模板通過構(gòu)圖工藝，在 基板上形成數(shù)據(jù)線5、源電極6和漏電極7圖形，同時(shí)刻蝕掉暴露的摻雜半 導(dǎo)體層，形成TFT溝道，如圖9、圖10所示。
圖11為本發(fā)明形成鈍化層的示意圖，圖12為圖11中F-F向剖面圖。在 制備了數(shù)據(jù)線、源電極和漏電極圖形的基板20上沉積一層鈍化層8，采用灰 色調(diào)掩模板或半色調(diào)掩模板的構(gòu)圖工藝，在像素區(qū)域內(nèi)形成條狀并依次排列 的鈍化層溝槽12，在漏電極7位置形成鈍化層過孔9，如圖11、圖12所示。
最后，在制備了鈍化層溝槽和鈍化層過孔圖形的基板20上沉積一層透明 導(dǎo)電薄膜，透明導(dǎo)電薄膜可以是氧化銦錫(ITO)或氧化銦鋅(IZO)單層膜， 也可以是ITO和IZO構(gòu)成的復(fù)合膜。用像素電極掩模板通過構(gòu)圖工藝形成像 素電極10,使像素電極10嵌入鈍化層溝槽12中，并通過鈍化層過孔9與漏 電極7連接，如圖1、圖2所示。
圖13~圖16為本發(fā)明形成鈍化層溝槽的示意圖。首先在沉積了鈍化層8 的基板20上涂敷一層光刻膠13，如圖13所示。通過灰色調(diào)掩模板或半色調(diào) 掩模板對(duì)光刻膠13進(jìn)行曝光處理，使鈍化層過孔位置的光刻膠完全曝光，像 素電極位置的光刻膠部分曝光，其他位置的光刻膠未曝光，通過顯影工藝形
9成完全曝光區(qū)域、部分曝光區(qū)域14和未曝光區(qū)域，完全曝光區(qū)域暴露出鈍化 層，如圖14所示。通過蝕刻工藝刻蝕掉完全曝光區(qū)域的光刻膠，在漏電極位 置形成鈍化層過孔，然后采用灰化工藝去掉部分曝光區(qū)域的光刻膠，使部分 曝光區(qū)域14暴露出鈍化層，如圖15所示。接著通過蝕刻工藝對(duì)部分曝光區(qū) 域14的鈍化層進(jìn)行刻蝕，直到刻蝕出設(shè)計(jì)深度的鈍化層溝槽，如圖16所示。 最后通過剝離工藝，去掉剩余的光刻膠，形成條狀并依次排列的鈍化層溝槽 12,如圖12所示。本發(fā)明中，鈍化層溝槽的深度為100A- 6000A,在后續(xù)形 成像素電極的工藝中，嵌入鈍化層溝槽中像素電極的厚度為100A 4000A。
從本發(fā)明FFS型TFT-LCD陣列基板結(jié)構(gòu)可以看出，本發(fā)明通過在鈍化層 上形成條狀并依次排列的鈍化層溝槽，且使像素電極位于所述鈍化層溝槽中， 最大限度地消除了像素區(qū)域內(nèi)的像素電極的臺(tái)階端差，平整的像素電極表面 使后續(xù)取向膜摩擦取向處理能獲得均勻的取向角度，提高了液晶取向的均勻 性， 一方面提高了畫面品質(zhì)，另一方面大大提高了像素電極設(shè)計(jì)的自由度。 圖17為本發(fā)明FFS型TFT-LCD陣列基板結(jié)構(gòu)的制造方法流程圖，具體為 步驟l、在基板上沉積透明導(dǎo)電薄膜，通過構(gòu)圖工藝形成公共電極圖形； 步驟2、在完成步驟1的基板上沉積柵金屬薄膜，通過構(gòu)圖工藝形成柵 線和4冊(cè)電極圖形；
步驟3、在完成步驟2的基板上連續(xù)沉積柵絕緣層、半導(dǎo)體層和摻雜半 導(dǎo)體層，通過構(gòu)圖工藝，在所述柵電極上形成有源層硅島圖形；
步驟4、在完成步驟3的基板上沉積源漏金屬薄膜，通過構(gòu)圖工藝形成 數(shù)據(jù)線、源電極和漏電極圖形，同時(shí)刻蝕掉暴露的摻雜半導(dǎo)體層，形成TFT 溝道；
步驟5、在完成步驟4的基板上沉積鈍化層，通過灰色調(diào)或半色調(diào)掩模 工藝在像素區(qū)域內(nèi)形成條狀并依次排列的鈍化層溝槽，在漏電極位置形成鈍 化層過孔；
步驟6、在完成步驟5的基板上沉積透明導(dǎo)電薄膜，通過構(gòu)圖工藝形成像素電極，使像素電極位于所述鈍化層溝槽中，并通過所述鈍化層過孔與所 述漏電極連接。
步驟1中，首先在基板(如玻璃基板)上沉積一層透明導(dǎo)電薄膜，透明
導(dǎo)電薄膜可以是氧化銦錫(ITO)或氧化銦鋅(IZO)單層膜，也可以是ITO 和IZO構(gòu)成的復(fù)合膜。用公共電極掩模板通過構(gòu)圖工藝，在基板的一定區(qū)域 上形成公共電極圖形。
步驟2中，在制備了公共電極圖形的基板上沉積一層?xùn)沤饘俦∧?，柵?屬薄膜可以采用AlNd、 Al、 Cu、 Mo、 MoW或Cr的單層膜，也可以采用AlNd、 Al、 Cu、 Mo、 MoW和Cr中任意組合所構(gòu)成的復(fù)合膜。用柵線和柵電極掩模板 通過構(gòu)圖工藝，在基板的一定區(qū)域上形成柵線和柵電極，4冊(cè)線和7>共電極隔 離設(shè)置。
步驟3中，在制備了柵線和柵電極圖形的基板上連續(xù)沉積柵絕緣層、由 半導(dǎo)體層和摻雜半導(dǎo)體層組成的有源層，柵絕緣層可以采用SiNx、 SiOx或 SiOxNy的單層膜，也可以采用SiNx、 SiOx和SiOxNy中任意組合所構(gòu)成的復(fù) 合膜，半導(dǎo)體層可以采用a-Si非晶硅薄膜，摻雜半導(dǎo)體層可以采用n+a-Si 非晶硅薄膜。用有源層掩模板通過構(gòu)圖工藝，在柵電極上方形成有源層硅島 圖形。
步驟4中，在制備了有源層硅島圖形的基板上沉積一層源漏金屬薄膜， 源漏金屬薄膜可以是Mo、 MoW或Cr的單層膜，也可以是Mo、 MoW和Cr中任 意組合所構(gòu)成復(fù)合膜。用數(shù)據(jù)線、源電極和漏電極掩模板通過構(gòu)圖工藝，在 基板上形成數(shù)據(jù)線、源電極和漏電極圖形，同時(shí)刻蝕掉暴露的摻雜半導(dǎo)體層， 形成TFT溝道。
步驟5中，在制備了數(shù)據(jù)線、源電極和漏電極圖形的基板上沉積一層鈍 化層，采用灰色調(diào)掩模板或半色調(diào)掩模板的構(gòu)圖工藝，在像素區(qū)域內(nèi)形成條 狀并依次排列的鈍化層溝槽，在漏電極位置形成鈍化層過孔。
步驟6中，在制備了鈍化層溝槽和鈍化層過孔圖形的基板上沉積一層透明導(dǎo)電薄膜，透明導(dǎo)電薄膜可以是氧化銦錫(ITO)或氧化銦鋅(IZO)單層 膜，也可以是ITO和IZO構(gòu)成的復(fù)合膜。用像素電極掩模板通過構(gòu)圖工藝形 成像素電極，使像素電極嵌入鈍化層溝槽中，并通過鈍化層過孔與漏電極連 接。
圖18為本發(fā)明形成鈍化層溝槽的流程圖，在圖17所示技術(shù)方案中，步 驟5具體為
步驟51、在完成步驟4的基板上沉積一層鈍化層；
步驟52、在完成步驟51的基板上涂敷一層光刻膠；
步驟53、通過灰色調(diào)掩模板或半色調(diào)掩模板對(duì)光刻膠進(jìn)行曝光處理，使 鈍化層過孔位置的光刻膠完全曝光，像素電極位置的光刻膠部分曝光，其他 位置的光刻膠未曝光；
步驟54、通過顯影工藝形成完全曝光區(qū)域、部分曝光區(qū)域和未曝光區(qū)域， 使完全曝光區(qū)域暴露出鈍化層；
步驟55、通過蝕刻工藝刻蝕掉完全曝光區(qū)域的光刻膠，在漏電極位置形 成鈍化層過孔；
步驟56、通過灰化工藝去掉部分曝光區(qū)域的光刻膠，使部分曝光區(qū)域暴 露出鈍化層；
步驟57、通過蝕刻工藝對(duì)部分曝光區(qū)域的鈍化層進(jìn)行刻蝕，直到刻蝕出 設(shè)計(jì)深度的鈍化層溝槽；
步驟58、通過剝離工藝去掉剩余的光刻膠，形成鈍化層溝槽圖形。 首先沉積鈍化層；之后涂敷一層光刻膠；通過灰色調(diào)掩模板或半色調(diào)掩 模板對(duì)光刻膠進(jìn)行曝光處理，使鈍化層過孔位置的光刻膠完全曝光，像素電 極位置的光刻膠部分曝光，其他位置的光刻膠未曝光；通過顯影工藝形成完 全曝光區(qū)域、部分曝光區(qū)域和未曝光區(qū)域，完全曝光區(qū)域暴露出鈍化層；通 過蝕刻工藝刻蝕掉完全曝光區(qū)域的光刻膠，在漏電極位置形成鈍化層過孔； 然后采用灰化工藝去掉部分曝光區(qū)域的光刻膠，使部分曝光區(qū)域暴露出鈍化層；接著通過蝕刻工藝對(duì)部分曝光區(qū)域的鈍化層進(jìn)行刻蝕，直到刻蝕出設(shè)計(jì) 深度的鈍化層溝槽；最后通過剝離工藝，去掉剩余的光刻膠，形成條狀并依 次排列的鈍化層溝槽。本發(fā)明中，鈍化層溝槽的深度為100A 6000A，在后 續(xù)形成像素電極的工藝中，嵌入鈍化層溝槽中的像素電極的厚度為100A~ 4000A。
從本發(fā)明FFS型TFT-LCD陣列基板結(jié)構(gòu)的制造方法可以看出，本發(fā)明通 過在鈍化層上形成條狀并依次排列的鈍化層溝槽，且使像素電極位于所述鈍 化層溝槽中，最大限度地消除了像素區(qū)域內(nèi)的像素電極的臺(tái)階端差，平整的 像素電極表面使后續(xù)取向膜摩擦取向處理能獲得均勻的取向角度，提高了液 晶取向的均勻性， 一方面提高了畫面品質(zhì)，另一方面大大提高了像素電極設(shè) 計(jì)的自由度。
最后應(yīng)說明的是以上實(shí)施例僅用以說明本發(fā)明的技術(shù)方案而非限制， 盡管參照較佳實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng) 理解，可以對(duì)本發(fā)明的技術(shù)方案進(jìn)行修改或者等同替換，而不脫離本發(fā)明技 術(shù)方案的精神和范圍。
權(quán)利要求
1.一種FFS型TFT-LCD陣列基板結(jié)構(gòu)，其特征在于，包括基板；公共電極、柵線和柵電極，分別形成在所述基板上；柵絕緣層，形成在所述基板上并覆蓋所述公共電極、柵線和柵電極；有源層，形成在所述柵絕緣層上并位于所述柵電極之上；數(shù)據(jù)線、源電極和漏電極，形成在所述基板上；鈍化層，形成在所述基板上，在像素區(qū)域形成有條狀并依次排列的鈍化層溝槽，在所述漏電極位置形成有鈍化層過孔；像素電極，形成在所述鈍化層上并位于所述鈍化層溝槽內(nèi)，通過所述鈍化層過孔與所述漏電極連接。
2. 根據(jù)權(quán)利要求1所述的FFS型TFT-LCD陣列基板結(jié)構(gòu)，其特征在于， 所述鈍化層溝槽的深度為100A 6000A。
3. 根據(jù)權(quán)利要求1所述的FFS型TFT-LCD陣列基板結(jié)構(gòu)，其特征在于， 所述像素電極的厚度為100A 4000A。
4. 一種FFS型TFT-LCD陣列基板結(jié)構(gòu)的制造方法，其特征在于，包括 步驟l、在基板上沉積透明導(dǎo)電薄膜，通過構(gòu)圖工藝形成公共電極圖形； 步驟2、在完成步驟1的基板上沉積柵金屬薄膜，通過構(gòu)圖工藝形成柵線和4冊(cè)電才及圖形；步驟3、在完成步驟2的基板上連續(xù)沉積柵絕緣層、半導(dǎo)體層和摻雜半 導(dǎo)體層，通過構(gòu)圖工藝，在所述柵電極上形成有源層硅島圖形；步驟4、在完成步驟3的基板上沉積源漏金屬薄膜，通過構(gòu)圖工藝形成 數(shù)據(jù)線、源電極和漏電極圖形，同時(shí)刻蝕掉暴露的摻雜半導(dǎo)體層，形成TFT 溝道；步驟5、在完成步驟4的基板上沉積鈍化層，通過灰色調(diào)或半色調(diào)掩模 工藝在像素區(qū)域內(nèi)形成條狀并依次排列的鈍化層溝槽，在漏電極位置形成鈍化層過孔；步驟6、在完成步驟5的基板上沉積透明導(dǎo)電薄膜，通過構(gòu)圖工藝形成 像素電極，使像素電極位于所述鈍化層溝槽中，并通過所述鈍化層過孔與所 述漏電極連接。
5. 根據(jù)權(quán)利要求4所述的FFS型TFT-LCD陣列基板結(jié)構(gòu)的制造方法，其 特征在于，所述步驟5具體為步驟51、在完成步驟4的基板上沉積一層鈍化層；步驟52、在完成步驟51的基板上涂敷一層光刻膠；步驟53、通過灰色調(diào)掩模板或半色調(diào)掩模板對(duì)光刻膠進(jìn)行曝光處理，使 鈍化層過孔位置的光刻膠完全曝光，像素電極位置的光刻膠部分曝光，其他 位置的光刻膠未曝光；步驟54、通過顯影工藝形成完全曝光區(qū)域、部分曝光區(qū)域和未曝光區(qū)域， 使完全曝光區(qū)域暴露出鈍化層；步驟55、通過蝕刻工藝刻蝕掉完全曝光區(qū)域的光刻膠，在漏電極位置形 成#<化層過孔；步驟56、通過灰化工藝去掉部分曝光區(qū)域的光刻膠，使部分曝光區(qū)域暴 露出鈍化層；步驟57、通過蝕刻工藝對(duì)部分曝光區(qū)域的鈍化層進(jìn)行刻蝕，直到刻蝕出 設(shè)計(jì)深度的鈍化層溝槽；步驟58、通過剝離工藝去掉剩余的光刻膠，形成鈍化層溝槽圖形。
6. 根據(jù)權(quán)利要求4所述的FFS型TFT-LCD陣列基板結(jié)構(gòu)的制造方法，其 特征在于，所述鈍化層溝槽的深度為100A 6000A。
7. 根據(jù)權(quán)利要求4所述的FFS型TFT-LCD陣列基板結(jié)構(gòu)的制造方法，其 特征在于，所述像素電極的厚度為100A 4000A。
全文摘要
本發(fā)明涉及一種FFS型TFT-LCD陣列基板結(jié)構(gòu)及其制造方法，陣列基板結(jié)構(gòu)包括基板，形成在基板上的公共電極、柵線和柵電極，形成在基板上的柵絕緣層，形成在柵絕緣層上并位于柵電極之上的有源層，形成在基板上的數(shù)據(jù)線、源電極和漏電極，鈍化層形成在基板上，在像素區(qū)域形成有條狀并依次排列的鈍化層溝槽，在漏電極位置形成有鈍化層過孔，像素電極形成在鈍化層上并位于鈍化層溝槽內(nèi)，通過鈍化層過孔與漏電極連接。本發(fā)明最大限度地消除了像素區(qū)域內(nèi)的像素電極的臺(tái)階端差，平整的像素電極表面使后續(xù)取向膜摩擦取向處理能獲得均勻的取向角度，一方面提高了畫面品質(zhì)，另一方面大大提高了像素電極設(shè)計(jì)的自由度。
文檔編號(hào)H01L21/84GK101556417SQ200810103878
公開日2009年10月14日 申請(qǐng)日期2008年4月11日 優(yōu)先權(quán)日2008年4月11日
發(fā)明者林承武, 謝振宇, 閔泰燁, 旭 陳 申請(qǐng)人:北京京東方光電科技有限公司