半導體器件及其制造方法與電容器結構及其制造方法

文檔序號：6895734閱讀：188來源：國知局

專利名稱：半導體器件及其制造方法與電容器結構及其制造方法
技術領域：
本發(fā)明總的涉及半導體器件及其制造方法與電容器結構及其制造方法，特別涉及包括半導體芯片和具有電容器及通路(through via)的轉接板 (interposer)的半導體器件及其制造方法、電容器結構及其制造方法。
技術背景在個人電腦、便攜式電話及其它移動設備領域中，電子裝置隨著功能的增多變得越來越復雜。為防止由于高頻運行的大規(guī)模集成電路(LSI)中的開關噪聲(switching noise)引發(fā)的故障，采用通過與電源并聯(lián)連接吸收噪聲的去耦電容器而減少源阻抗的方法。源阻抗Z表示為<formula>formula see original document page 7</formula>l) 其中，V為電源電壓，n為每LSI的元件數(shù)，i為元件的開關電流，f為驅動頻率。由于LSI電壓越來越低，元件集成度越來越高，以及頻率越來越高，因此所需阻抗急劇下降。由以下公式給出去耦電容器的阻抗Z(C):<formula>formula see original document page 7</formula>其中，R為電阻，L為電感，C為電容。為降低去耦電容器的阻抗，需要增加電容C和減少電感L。通常，圍繞LSI設置多層陶瓷電容器作為去耦電容器。多層陶瓷電容器具有彼此交替堆疊的電極層和陶瓷介電層，并具有形成于其相應的側表面上的一對表面電極，以使每個表面電極連接至每個其它相應的電極層。該多層陶瓷電容器可提供較大的電容，但由于電極層連接至側表面上的表面電極，不易降低電感。隨著LSI的工作頻率越來越高，需要降低去耦電容器的電感。但是，使用多層陶瓷電容器難以滿足這種需求。因此，為降低LSI與去耦電容器之間的線長，如圖1所示，提出一種在轉接板502的表面上設置由薄膜電容器構成的去耦電容器505的方法，其中，在轉接板502的Si襯底503中形成通路508 (例如，參見日本專利申請?zhí)亻_ No.2004-193614)。上述方法在高性能LSI中有效。這是因為轉接板502采用由與LSI相同的材料構成的Si襯底503，所以不會發(fā)生由熱膨脹不同引發(fā)應力所導致的問題。還因為該方法適用于LSI尺寸的增加、節(jié)距(pitch)的減小、以及由于低k LSI互連絕緣膜導致的強度下降。圖1為傳統(tǒng)半導體器件500的橫截面圖。如圖1所示，半導體器件500 包括高頻運行的半導體芯片501以及與半導體芯片501連接的轉接板502。轉接板502包括Si襯底503、去耦電容器505、絕緣膜507、通路508、以及外部連接端子(terminal) 509。去耦電容器505形成于Si襯底503上，每個去耦電容器505由下電極、介電膜和上電極構成。去耦電容器505連接至一些連接至半導體芯片501的電源電極焊盤(pad)的通路508以及其它連接至半導體芯片501的接地電極焊盤的通路508。去耦電容器505消除由高頻運行的半導體芯片所產生的噪聲。用于形成通路508的通孔504形成于硅襯底503中。絕緣膜507形成于通孔504上。絕緣膜507將通路508與Si襯底503隔離。通常，使用熱氧化膜作為絕緣膜507。通路508形成于通孔504中。在通路508的下端部形成用于連接至電路板的外部連接端子509 (例如，參見日本專利申請?zhí)亻_No.2004-193614)。當制造這種半導體器件500時，在Si襯底503中形成通孔504及通路 508之后，在Si襯底503上形成去耦電容器505。關于相關技術，也可參考日本專利申請?zhí)亻_No.2000-323845 、 2004-71589、 2004-95638、 2003-197463、及2004-273825。但是，傳統(tǒng)轉接板502的Si襯底503的厚度大于或等于0.5mm。因此，通孔504的孔徑比(即Si襯底503的厚度/通孔504的直徑)較高。為形成這些通孔504，需要使用ICP (感應耦合等離子體)，這將導致半導體器件500的制造成本增加的問題。將來如果半導體芯片501的外部連接端子509 的節(jié)距更窄，則更難以形成通孔504。此外，傳統(tǒng)上在形成通孔504之后，在Si襯底503上形成由薄膜電容器構成的去耦電容器505。這將引發(fā)不易隔離去耦電容器505的問題，從而導致成品率下降。此外，由于單層結構的薄膜電容器的電容有限，因此期望通過設置多層結構的薄膜電容器增加電容。但是，這將導致成本較高的問題，因為需要為每層形成并圖案化電極和介電膜。此外，由于薄膜電容器形成于圖案化的不平坦底層上，因此存在由于介電膜的膜厚不均勻以及灰塵引起的成品率較低的問題，導致成本增加。發(fā)明內容因此，本發(fā)明的總的目的是提供消除上述缺點的半導體器件。本發(fā)明的更具體目的是提供可高頻運行及可低成本制造的半導體器件。本發(fā)明的另一更具體目的是提供制造該半導體器件的方法。本發(fā)明的另一更具體目的是提供該半導體器件中所采用的電容器結構及該電容器結構的制造方法。通過包括轉接板和半導體芯片的半導體器件實現(xiàn)本發(fā)明的一個或更多上述目的，該轉接板包括Si襯底；多個通路，這些通路通過絕緣材料在穿過該Si襯底的相應通孔中設置；薄膜電容器，設置于該Si襯底的第一主表面上，以使其電連接至通路；以及多個外部連接端子，設置于該Si襯底的第二主表面上，以使其電連接至通路，該第二主表面背對該第一主表面；該半導體芯片設置于該第一主表面或該第二主表面上，以使其電連接至通路，其中該Si襯底的厚度小于通孔的直徑。按照本發(fā)明的一個方案，轉接板的Si襯底的厚度小于或等于通孔的直徑。因而，可實現(xiàn)具有良好精確度的通孔并可支持密度進一步增加的半導體器件。此外，由于靠近半導體芯片設置薄膜電容器，可實現(xiàn)具有減小的等效串聯(lián)電感的半導體器件，從而使得該半導體芯片能夠高頻運行。此外，由于易于形成通孔，可實現(xiàn)以低成本制造的廉價半導體器件。通過下述半導體器件的制造方法也可實現(xiàn)本發(fā)明的一個或更多上述目的，該半導體器件包括轉接板和半導體芯片，該轉接板包括Si襯底；多個通路，這些通路通過絕緣材料在穿過該Si襯底的相應通孔中設置；薄膜電容器，設置于該Si襯底的第一主表面上，以使其電連接至通路；以及多個外部連接端子，設置于該Si襯底的第二主表面上，以使其電連接至通路，該第二主表面背對該第一主表面；該半導體芯片電連接至通路，所述方法包括如下步驟(a)形成該薄膜電容器；(b)薄化該Si襯底，將該Si襯底薄化到使該Si襯底的厚度小于所述通孔的直徑；以及(c)在該薄化的Si襯底中形成通孔。按照本發(fā)明的一個方案，通過執(zhí)行薄化Si襯底的步驟，可降低通孔的孔徑比(Si襯底厚度/通孔直徑)，因此可在Si襯底中容易地形成通孔。因而，能夠降低半導體器件的制造成本。此外，由于在形成通孔的步驟之前執(zhí)行形成薄膜電容器的步驟，能夠高溫形成薄膜電容器的介電膜。因而，能夠形成高介電常數(shù)、大電容及高可靠性的薄膜電容器。通過包括電路板及半導體芯片的半導體器件也可實現(xiàn)本發(fā)明的一個或更多上述目的，其中該電路板包括多層互連結構；電容器結構，其包括位于該多層互連結構上的薄膜電容器；絕緣膜，其覆蓋該電容器結構；通路，其穿過該電容器結構，以使其電連接至該薄膜電容器和該多層互連結構；該半導體芯片電連接至該電路板上的通路；并且該電容器結構包括Si襯底，其位于該多層互連結構上；通孔，其中形成通路，這些通孔穿過該Si襯底；以及該薄膜電容器，其形成于該Si襯底上，該Si襯底的厚度小于通孔的直徑。按照本發(fā)明的一個方案，電容器結構的Si襯底的厚度小于或等于通孔的直徑。因而，可實現(xiàn)這樣的半導體器件，其具有包含良好精確度的通孔的電容器結構，并可支持密度的進一步增加。此外，由于靠近半導體芯片設置薄膜電容器，可實現(xiàn)具有減小的等效串聯(lián)電感的半導體器件，從而使得半導體芯片能夠高頻運行。通過下述半導體器件的制造方法也可實現(xiàn)本發(fā)明的一個或更多上述目的，該半導體器件包括電路板和半導體芯片，該電路板包括多層互連結構；電容器結構，其包括位于該多層互連結構上的薄膜電容器；絕緣膜，其覆蓋該電容器結構；通路，其穿過該電容器結構，以使其電連接至該薄膜電容器和該多層互連結構；該半導體芯片電連接至該電路板上的通路，該方法包括如下步驟(a)在Si襯底上形成薄膜電容器多層體；(b)薄化該Si襯底，將該Si襯底薄化到使該Si襯底的厚度小于所述通孔的直徑；(c)形成穿過該薄膜電容器多層體和該Si襯底的通孔，以及(d)將包括該薄膜電容器多層體和該Si襯底的電容器結構應用至該多層互連結構。按照本發(fā)明的一個方案，通過執(zhí)行薄化Si襯底的工藝，可降低通孔的孔徑比(Si襯底厚度/通孔直徑)，因此可在Si襯底中容易地形成通孔。因而，能夠降低半導體器件的制造成本。此外，在形成通孔之前形成薄膜電容器。因此能夠高溫形成薄膜電容器的介電膜，從而能夠實現(xiàn)高介電常數(shù)、大電容及高可靠性的薄膜電容器。通過下述電容器結構也可實現(xiàn)本發(fā)明的一個或更多上述目的，該電容器結構包括襯底；薄膜電容器，其包括至少三個電極層和設置于所述至少三個電極層中的每兩個相鄰電極層之間的介電膜，所述至少三個電極層和介電膜堆疊于該襯底上；以及一對第一焊盤電極和第二焊盤電極(pad electrode)，該第一焊盤電極和第二焊盤電極以預定間隔彼此隔開并用作該薄膜電容器的外部連接端子，其中該第一焊盤電極電連接至從該襯底側計數(shù)的所述至少三個電極層中的奇數(shù)電極層；該第二焊盤電極電連接至從該襯底側計數(shù)的所述至少三個電極層中的一個或更多偶數(shù)電極層，以及在該第一焊盤電極與該第二焊盤電極之間并聯(lián)連接基本上具有相同電容的多個疊置電容器。按照本發(fā)明的一個方案，第一焊盤電極電連接至從襯底側計數(shù)的奇數(shù)電極，并且第二焊盤電極電連接至從襯底側計數(shù)的一個或多個偶數(shù)電極，從而在第一焊盤電極與第二焊盤電極之間并聯(lián)連接基本上具有相同電容的多個電容器。因而，通過減少配置去耦電容器所需的互連線長而降低電感，能夠實現(xiàn)阻抗降低的電容器結構。通過下述電容器結構的制造方法可實現(xiàn)本發(fā)明的一個或更多的上述目的，該電容器結構包括薄膜電容器，其設置于襯底上；以及一對第一焊盤電極和第二焊盤電極，該第一焊盤電極和第二焊盤電極以預定間隔彼此隔幵并用作該薄膜電容器的外部連接端子，該方法包括如下步驟(a)通過交替堆疊至少三個電極層和介電膜在該襯底上形成具有至少三個電極層的多層體；(b)在將形成該第一焊盤電極的位置形成第一垂直互連線部分，在將形成該第二焊盤電極的位置形成第二垂直互連線部分；以及(c)形成分別與該第一垂直互連線部分和該第二垂直互連線部分接觸的該第一焊盤電極和該第二焊盤電極，其中步驟(b)包括如下步驟(d)在將形成該第一焊盤電極的位置從該多層體的表面形成第一開口部分，該第一開口部分暴露從該襯底側計數(shù)的至少三個電極層中的第一電極層；(e)在將形成該第二焊盤電極的位置從該多層體的表面形成第二開口部分，該第二開口部分暴露從該襯底側計數(shù)的至少三個電極層中的第二電極層；(f)形成覆蓋該第一開口部分、該第二開口部分和至少三個電極層中的最上方電極層的絕緣膜；以及(g)在對應于將形成該第一焊盤電極的位置的絕緣膜部分形成第一互連線部分，該第一互連線部分包括與從該襯底側計數(shù)的至少三電極層中的該第一電極層以及其余一個或多個奇數(shù)電極層接觸的多條垂直互連線，并在對應于將形成該第二焊盤電極的位置的絕緣膜部分形成第二互連線部分，該第二互連線部分包括與從該襯底側計數(shù)的至少三電極層中的一個或多個偶數(shù)電極層接觸的一條或多條垂直互連線。按照本發(fā)明的一個方案，通過第一開口部分和第二開口部分暴露三個或更多電極層。通過包括多條互連線的第一互連線部分電連接在第一開口部分暴露的第一焊盤電極和從襯底側計數(shù)的奇數(shù)電極層，并通過包括多條互連線的第二互連線部分電連接在第二開口部分暴露的第二焊盤電極和從該襯底側計數(shù)的一個或多個偶數(shù)電極層。結果，能夠利用比傳統(tǒng)線長短的互連線長并聯(lián)連接多個疊置電容器。因而，電感降低，從而能夠實現(xiàn)阻抗降低的電容器結構。通過包含轉接板的半導體器件也可實現(xiàn)本發(fā)明的一個或更多上述目的，該轉接板包括Si襯底；薄膜電容器，其包括至少三個電極層和設置于至少三個電極層的每兩個相鄰電極層之間的介電膜，所述至少三個電極層和介電膜堆疊在該Si襯底上；多個通路，這些通路穿過該Si襯底；以及一對第一焊盤電極和第二焊盤電極，該第一焊盤電極和第二焊盤電極在覆蓋該薄膜電容器的絕緣膜上以預定間隔彼此隔開并電連接至相應的通路，其中該第一焊盤電極電連接至從該Si襯底側計數(shù)的至少三個電極層中的奇數(shù)電極層；該第二焊盤電極電連接至從該Si襯底側計數(shù)的至少三個電極層中的一個或多個偶數(shù)電極層；并且在該第一焊盤電極與該第二焊盤電極之間并聯(lián)連接基本上具有相同電容的多個電容器。按照本發(fā)明的一個方案，第一焊盤電極電連接至從襯底側計數(shù)的奇數(shù)電極，并且第二焊盤電極電連接至從襯底側計數(shù)的的一個或多個偶數(shù)電極，從而在第一焊盤電極與第二焊盤電極之間并聯(lián)連接基本上具有相同電容的多個電容器。因而，通過減少配置去耦電容器所需的互連線長而降低電感，能夠實現(xiàn)阻抗降低的電容器結構。通過下述半導體器件的制造方法也可實現(xiàn)本發(fā)明的一個或更多的上述目的，該半導體器件包括薄膜電容器，其設置于Si襯底上；多個通路，這些通路穿過該Si襯底；以及一對第一焊盤電極和第二焊盤電極，該第一焊盤電極和第二焊盤電極在覆蓋該薄膜電容器的絕緣膜上以預定間隔彼此隔開并電連接至相應的通路，該方法包括如下步驟(a)通過交替堆疊至少三個電極層和介電膜在該Si襯底上形成具有至少三個電極層的多層體；(b) 在將形成該第一焊盤電極的位置形成第一垂直互連線部分，在將形成該第二焊盤電極的位置形成第二垂直互連線部分；以及(c)形成分別與該第一垂直互連線部分和該第二垂直互連線部分接觸的該第一焊盤電極和該第二焊盤電極，其中步驟(b)包括如下步驟(d)在將形成該第一焊盤電極的位置從該多層體的表面形成第一開口部分，該第一開口部分暴露從該Si襯底側計數(shù)的至少三個電極層中的第一電極層；(e)在將形成該第二焊盤電極的位置從該多層體的表面形成第二開口部分，該第二開口部分暴露從該Si襯底側計數(shù)的至少三個電極層中的第二電極層；(f)形成覆蓋該第一開口部分、該第二開口部分和至少三個電極層中的最上方電極層的絕緣膜；以及(g)在對應于將形成該第一焊盤電極的位置的絕緣膜部分形成第一互連線部分，該第一互連線部分包括與該第一電極層以及從該Si襯底側計數(shù)的至少三個電極層中的其余一個或多個奇數(shù)電極層接觸的多條垂直互連線，在對應于將形成該第二焊盤電極的位置的絕緣膜部分形成第二互連線部分，該第二互連線部分包括與從該Si襯底側計數(shù)的至少三個電極層中的一個或多個偶數(shù)電極層接觸的一條或多條垂直互連線。

根據以下結合附圖的詳細說明，本發(fā)明的其它目的、特點和優(yōu)點將更清楚，其中圖1為傳統(tǒng)半導體器件的橫截面圖；圖2為按照本發(fā)明第一實施例的電子器件的橫截面圖；圖3A至圖3L為按照本發(fā)明第一實施例的半導體器件制造方法的示意圖；圖4為按照本發(fā)明第一實施例的第一變化例的半導體器件的橫截面圖；圖5A和圖5B為按照本發(fā)明第一實施例的第一變化例的半導體器件制造方法的示意圖；圖6為按照本發(fā)明第一實施例的第二變化例的半導體器件的橫截面圖；圖7A和圖7D為按照本發(fā)明第一實施例的第二變化例的半導體器件制造方法的示意圖；圖8為按照本發(fā)明第二實施例的半導體器件的橫截面圖；圖9為按照本發(fā)明第三實施例的半導體器件的橫截面圖；圖IO為按照本發(fā)明第四實施例的半導體器件的橫截面圖；圖IIA至圖IIJ為按照本發(fā)明第四實施例的半導體器件制造方法的示意圖；圖12A和圖12B為按照本發(fā)明第四實施例的另一半導體器件制造方法的示意圖；圖13為按照本發(fā)明第四實施例的第一變化例的半導體器件的橫截面圖；圖14為按照本發(fā)明第四實施例的第二變化例的半導體器件的橫截面圖；圖15為按照本發(fā)明第四實施例的第三變化例的半導體器件的橫截面圖；圖16為按照本發(fā)明第四實施例的第四變化例的半導體器件的橫截面圖；圖17為示出按照本發(fā)明第四實施例的第四變化例的垂直互連線的設置位置的電容器結構的俯視圖；圖18為傳統(tǒng)多層薄膜電容器的橫截面圖；圖19為示出在通過設置等同于圖18所示的兩個結構并聯(lián)連接相同電容的兩個電容器的情況下等效電路的電路圖；圖20為按照本發(fā)明第五實施例的電容器結構的橫截面圖；圖21為示出按照本發(fā)明第五實施例的垂直互連線的設置位置的電容器結構的俯視圖；圖22為示出按照本發(fā)明第五實施例在通過設置等同于圖20所示的兩個結構并聯(lián)連接相同電容的兩個電容器的情況下等效電路的電路圖；圖23A至圖23I為按照本發(fā)明第五實施例的電容器結構制造方法的示意圖；圖24為示出按照本發(fā)明第五實施例的薄膜電容器實例及其比較例的電極面積與缺陷率之間關系的圖表；圖25為按照本發(fā)明第五實施例的第一變化例的電容器結構的橫截面圖；圖26為示出按照本發(fā)明第五實施例的第一變化例的垂直互連線的設置位置的示意圖；圖27為按照本發(fā)明第五實施例的第二變化例的電容器結構的橫截面圖；圖28為按照本發(fā)明第五實施例的第三變化例的電容器結構的橫截面圖；圖29為按照本發(fā)明第五實施例安裝電容器結構的實施例的示意圖；圖30為按照本發(fā)明第六實施例的半導體器件的橫截面圖；圖31為按照本發(fā)明第六實施例安裝半導體器件的實施例的示意圖；圖32A至圖32P為按照本發(fā)明第六實施例的半導體器件制造方法的示意圖；圖33為按照本發(fā)明第七實施例的包含內置轉接板的襯底(含轉接板的襯底)的橫截面圖；以及圖34為按照本發(fā)明第七實施例安裝含轉接板的襯底的實施例的示意圖。
具體實施方式
以下參照

本發(fā)明的實施例。第一實施例圖2為按照本發(fā)明第一實施例的電子器件10的橫截面圖。參照圖2，按照本實施例的電子器件包括半導體器件11及電路板12，半導體器件11安裝于電路板12上。半導體器件11的多個外部連接端子44 電連接至設置于電路板12上的相應連接焊盤13。半導體器件11包括半導體芯片20和轉接板30。半導體芯片20包括至少一個連接焊盤32A及至少一個連接焊盤32B。連接焊盤32A為用于電源的電極焊盤(電源電極焊盤)，其連接至設置于轉接板30的第一主表面?zhèn)壬?的相應內部連接端子56A。連接焊盤32B為用于接地的電極焊盤(接地電極焊盤)，其連接至設置于轉接板30的第一主表面?zhèn)壬系南鄳獌炔窟B接端子56B。例如，以高頻驅動的半導體芯片可用作本實施例中所采用的半導體芯片20。該半導體芯片20具有形成于硅襯底上的半導體電路，例如CPU、ROM、以及RAM。轉接板30包括Si襯底36、絕緣材料39、金屬膜41和55、通路43A和 43B、外部連接端子44、絕緣膜45和52、至少一個薄膜電容器46、保護膜 51、以及內部連接端子56A和56B。Si襯底36為薄板。在Si襯底36中對應于通路43A和43B的形成位置的位置形成直徑為R1的通孔38。將通孔38形成為使其直徑R1大于通路43A 和43B的直徑。由此，通過將通孔38形成為使其直徑Rl大于通路43A和43B的直徑，能夠在Si襯底36與通路43A和43B之間容易地形成一層絕緣材料39。此外，薄Si襯底36的厚度Ml小于通孔38的直徑Rl。因此，通過在薄Si襯底36中形成直徑Rl大于通路43A和43B的直徑的通孔38，能夠形成孔徑比減小的良好通孔38。通孔38的直徑R1例如可為10(Him。形成通孔38的節(jié)距例如可為150nm 至250pm。通孔38的直徑Rl和節(jié)距并不限于上述數(shù)值。此外，優(yōu)選地，Si襯底36的厚度Ml在3(Hrni至10(^m的范圍內。在厚度Ml小于30pm的情況下，Si襯底36的強度不足。如果厚度Ml大于 100pm，通孔38的孔徑比(M1/R1)變高，因此難以形成通孔38。將絕緣材料39形成為填充Si襯底36與通路43A和43B之間的對應于通孔38的空隙，并覆蓋Si長度36的下表面36B。在絕緣材料39中對應于通孔38的位置形成通孔40A和40B。通孔40A穿過絕緣材料39和絕緣膜 45。通孔40B穿過絕緣材料39、絕緣膜45以及薄膜電容器46的下電極47。在Si襯底36與通路43A和43B之間的絕緣材料39的厚度L例如可為 0.05pm至50|im。此外，Si襯底36的下表面36B上的絕緣材料39的厚度N 例如可為0.05pm至10pm?？刹捎玫徒殡姵?shù)(低k)樹脂、耐熱樹脂、或光敏樹脂作為絕緣材料39的材料。優(yōu)選地，采用介電常數(shù)為1.0至3.5的材料作為低k樹脂。低k樹脂的實例包括氟樹脂，例如聚氟乙烯、氟化環(huán)氧樹脂、以及氟化聚酰亞胺。耐熱樹脂的實例包括環(huán)氧樹脂、聚酰亞胺樹脂、以及聯(lián)苯醚樹脂。光敏樹脂的實例包括光敏聚酰亞胺樹脂。在利用上述低k樹脂作為絕緣材料39的情況下，能夠防止半導體器件 11的信號衰減。在對應于外部連接端子44的形成位置的位置處的絕緣材料39的表面 39A上及通孔40A和40B的表面上形成例如20nm厚的金屬膜41。金屬膜 41電連接至形成于轉接板30的第一主表面?zhèn)壬系慕饘倌?5。在通過電鍍形成通路43A和43B以及外部連接端子44的過程中，金屬膜41用作電源層。可采用通過順序堆疊例如Ti膜、Cu膜和Ni膜所形成的多層膜作為金屬膜 41。在其上形成金屬膜41的通孔40A和40B中分別形成例如直徑為70 um 的通路43A和43B。通路43A和43B與相應的外部連接端子44成為整體。通路43A電連接內部連接端子56A及相應的外部連接端子44。通路43B電連接內部連接端子56B及相應的外部連接端子44?？刹捎脤щ姴牧献鳛橥?路43A和43B的材料。具體地，例如可采用Sn-Ag焊料。在設置于絕緣材料39的表面39A上的金屬膜41上形成外部連接端子 44。外部連接端子44電連接設置于電路板12上的連接焊盤13和通路43A、 43B。可采用導電材料作為通路43A、 43B的材料。例如，可采用Sn-Ag焊料作為導電材料。在Si襯底36的上表面36A上形成例如50nm厚的絕緣膜45。絕緣膜45 為薄膜電容器46的粘附層?？刹捎镁哂袠O佳耐濕性的絕緣膜作為絕緣膜45。例如，可采用Si02膜或氧化鋁膜作為絕緣膜45。薄膜電容器46包括介電膜48、下電極47和上電極49。介電膜48夾在下電極47與上電極49之間。下電極47、介電膜48和上電極49以所述順序堆疊。薄膜電容器46形成于內部連接端子56A與內部連接端子56B之間的位置處的絕緣膜45上，內部連接端子56A和內部連接端子56B分別連接至半導體芯片20的電源電極焊盤32A和接地電極焊盤32B。上電極49電連接至內部連接端子56A。下電極47電連接至內部連接端子56B。通過如此電連接薄膜電容器46，薄膜電容器46起到去耦電容器的作用，以吸收由半導體芯片20產生的噪聲。例如，可采用Au、 Al、 Pt、 Ag、 Pd、 Cu及它們的合金作為下電極47 的材料，下電極47的厚度可為100nm。厚度例如為100nm的介電膜48的材料沒有特殊限制，只要其為介電材料即可。優(yōu)選地，介電膜48由具有高介電常數(shù)的鈣鈦礦型晶體結構的金屬氧化物材料構成。這種材料的實例包括(Ba，Sr) Ti03 (BST) 、 SrTi03 (ST)、 BaTi03、 Ba (Zr,Ti) 03、 Ba (Ti，Sn) 03、 Pb (Zr，Ti) 03 (PZT) 、 (Pb,La) (Zr，Ti) 03 (PLZT) 、 Pb (Mn,Nb) 03-PbTi03 (P麗-PT)、和Pb (Ni，Nb) 03- PbTi03。在采用具有鈣鈦礦型晶體結構的金屬氧化物材料作為介電膜48的情況下，優(yōu)選采用Pt作為下電極47的材料。采用Pt能夠使得介電膜48外延生長，從而增加介電膜48的介電常數(shù)。作為上電極49的材料，可采用例如Au、 Al、 Pt、 Ag、 Pd、 Cu及它們的合金。上述金屬或其合金可堆疊于IrOx上。上電極49的厚度例如可為 100nm。設置厚度例如為0.1um的保護膜51，以覆蓋薄膜電容器46。保護膜51 由無特殊限制的絕緣材料構成，但該絕緣材料優(yōu)選為具有極佳耐濕性的 Si3N4、 Si02或氧化鋁。采用這種材料能夠防止具有鈣鈦礦型晶體結構的介電膜48的特性退化(degradation)。設置厚度例如為m的絕緣膜52以覆蓋保護膜51。在絕緣膜52中形成暴露絕緣膜45的開口部分(孔)53A、暴露下電極47的開口部分(孔) 53B、和位置靠近開口部分53A并暴露上電極49的開口部分(孔)54。絕緣膜52由與上述絕緣材料39相同的材料構成。在對應于內部連接端子56A的形成位置的絕緣膜52的部分(包括開口部分53A和54的內表面)上及對應于內部連接端子56B的形成位置的絕緣膜52的部分(包括開口部分53B的內表面)上形成厚度例如為50nm的金屬膜55。在通過電鍍形成內部連接端子56A和56B的過程中，金屬膜55用作電源層?？刹捎猛ㄟ^順序堆疊例如Ti膜、Cu膜和Ni膜所形成的多層膜作為金屬膜55。內部連接端子56A形成于金屬膜55上，以填充開口部分53A和54并從絕緣膜52突起。內部連接端子56A為連接至半導體芯片20的電源電極焊盤32A的電源端子。內部連接端子56A電連接至通路43A和上電極49。內部連接端子56A的突起部分連接至半導體芯片20的電源電極焊盤32A。內部連接端子56B形成于金屬膜55上，以填充開口部分53B并從絕緣膜52突起。內部連接端子56B為連接至半導體芯片20的接地電極焊盤32B 的接地端子。內部連接端子56B電連接至通路43B和下電極47。內部連接端子56B的突起部分連接至半導體芯片20的接地電極焊盤32B。可采用導電材料作為內部連接端子56A和56B的材料。具體地，例如可采用Sn-Ag 焊料。按照本實施例，轉接板30的Si襯底36的厚度Ml可小于或等于通孔 38的直徑R1。因此，可實現(xiàn)這樣的半導體器件ll，其具有良好精確度的通孔38和可支持密度進一步增加的轉接板30。此外，由于靠近半導體芯片20設置薄膜電容器46，可降低等效串聯(lián)電感。結果，可實現(xiàn)其中半導體芯片20可高頻運行的半導體器件U。在本實施例中，對薄膜電容器46用作去耦電容器的情況進行說明?？?選地，薄膜電容器46可用作除了去耦電容器之外的電容器。并且，在本實施例中，以單層薄膜電容器46為例?？蛇x地，可設置多層薄膜電容器取代單層薄膜電容器46，該多層薄膜電容器具有在下電極47與上電極49之間的至少兩個介電膜48以及夾在相鄰介電膜48之間的中間電極。中間電極的材料可與上電極49的材料相同。圖3A至圖3L為按照本發(fā)明第一實施例的半導體器件制造方法的示意圖。以下參照

按照本實施例的半導體器件11的制造方法。首先，在圖3A的處理中，通過濺射形成作為粘附膜的絕緣膜45，并進一步在Si襯底36的表面(該Si襯底36在該表面上形成有熱氧化膜(Si02 膜))上順序形成下電極膜47A、介電膜48A和上電極膜49A。具體地，例如使用多靶DC-RF磁控管濺射裝置，在Si襯底36上形成非晶氧化鋁膜(厚度為50nm)作為絕緣膜45，其中在襯底溫度為20(TC的情況下在Si襯底36上形成熱氧化膜(SiOj莫)。接著，在襯底溫度為20(TC 的情況下，形成Pt膜(厚度為100nm)作為下電極膜47A。接著，在襯底溫度為60(TC的情況下，形成BST膜(厚度為100nm)作為介電膜48A。接著，在襯底溫度為25"C的情況下，順序形成IrOx膜和Au膜(厚度為100nm)作為上電極膜49A。這些多層膜45、 47A、 48A和49A可通過濺射以外的方法 (例如氣相沉積或CVD)形成。接下來，在圖3B所示的處理中，通過離子銑削將堆疊的上電極膜49A、介電膜48A和下電極膜47A圖案化，從而形成薄膜電容器46。接著，在氧氣氛中熱處理薄膜電容器46以去除熱變形并將氧原子提供至介電膜48及 IrOx膜的缺氧部分。通過分別圖案化下電極膜47A、介電膜48A和上電極膜 49A，形成薄膜電容器46的下電極47、介電膜48和上電極49。接下來，在圖3C所示的處理中，形成覆蓋薄膜電容器46及絕緣膜45 的保護膜51。接著，通過離子銑削在保護膜51中形成暴露上電極49的開口部分(孔)51A。接著，在氧氣氛中對保護膜51進行后退火(post-aimealing) 處理。具體說來，例如，通過利用RP磁控管濺射裝置的濺射形成非晶氧化鋁膜(厚度為0.1 n m)作為保護膜51 。保護膜51可通過濺射以外的方法(例如氣相沉積或CVD)形成。因而，通過在通孔形成處理之前形成薄膜電容器46，能夠高溫形成介電膜48，因此可以形成大電容、高可靠性及高介電常數(shù)的薄膜電容器46。此外，通過在均勻平坦的絕緣膜45上順序堆疊下電極膜47A、介電膜48A和上電極膜49A，并圖案化下電極膜47A、介電膜48A和上電極膜49A，形成薄膜電容器46。因此，能夠增加薄膜電容器46的成品率。此外，可防止在形成通孔38、 40A和40B以及通路43A和43B的過程中所產生的雜質粘附于薄膜電容器46的形成區(qū)。因此，能夠增加薄膜電容器46的成品率。接下來，在圖3D的處理中，形成絕緣膜52以覆蓋圖3C所示的結構。接著，形成暴露絕緣膜45的開口部分53A、暴露下電極47的開口部分53B 和暴露上電極49的開口部分54。具體說來，例如，通過旋涂形成光敏聚酰亞胺樹脂(厚度為2um)作為絕緣膜52。通過曝光光敏聚酰亞胺樹脂并將該光敏聚酰亞胺樹脂顯影，形成開口部分53A、 53B和54。也可以通過旋涂以外的方法(例如噴射或浸漬)形成絕緣膜52。接下來，在圖3E所示的處理中，在圖3D所示的結構上形成作為電鍍籽晶層的金屬膜55。具體說來，例如，通過濺射處理順序地形成Ti膜、Cu膜和Ni膜，以作為金屬膜55。金屬膜55可通過濺射以外的方法(例如氣相沉積或CVD)形成。接下來，在圖3F的處理中，在金屬膜55上形成抗蝕層66，該抗蝕層 66暴露對應于內部連接端子56A和56B的形成區(qū)的部分金屬膜55。接著，使用導電材料68填充開口部分53A、 53B和54。導電材料68隨后回流以作為內部連接端子56A和56B。具體說來，通過使用金屬膜55作為電源層進行電鍍使得Sn-Ag焊料沉積，形成導電材料68 。接下來，在圖3G所示的處理中，去除未被導電材料68覆蓋的金屬膜 55的多余部分。其后，通過加熱使導電材料68回流，以形成Sn-Ag焊料凸塊的內部連接端子56A和56B。接下來，在圖3H所示的處理中，通過粘合帶69將支撐襯底(holding substrate) 70粘附至圖3G所示的結構的第一主表面?zhèn)?其上形成內部連接端子56A和56B的一側)，并從第二主表面?zhèn)缺』疭i襯底36。具體說來，例如，使用研磨機將Si襯底36薄化至50um厚。在薄化Si襯底36之后，去除粘合帶69。例如，可采用通過紫外線照射降低其粘度的UV帶作為粘合帶69。例如，可采用研磨或蝕刻來薄化Si襯底36。作為研磨方法，可采用拋光(例如磨光和CMP)及切割(cutting)。作為蝕刻方法，可采用例如濕蝕刻和等離子體蝕刻。因此，通過在形成通孔38之前薄化Si襯底36，能夠降低通孔38的孔徑比，并且能夠使用成本低于ICP (感應耦合等離子體)的等離子體蝕刻或濕蝕刻形成通孔38。因而，能夠以低成本制造半導體器件ll。接下來，在圖3I的處理中，在Si襯底36中從其第二主表面?zhèn)刃纬芍睆?Rl的通孔38。具體說來，例如，可使用氟化氫和硝酸的液體混合物作為蝕刻液進行濕蝕刻來形成通孔38。也可以使用其它蝕刻液進行蝕刻或者采用等離子體蝕刻。通孔38的直徑R1例如可為100um。接下來，在圖3J所示的處理中，應用絕緣材料39填充通孔38并覆蓋 Si襯底36的下表面36B，接著，將絕緣材料39硬化。具體說來，例如，通過旋涂方式涂敷環(huán)氧樹脂(其為耐熱樹脂)作為絕緣材料39，其后，在200 'C的溫度下使該環(huán)氧樹脂熱固。也可以通過旋涂以外的方法(例如噴射或浸漬)涂敷絕緣材料39。因此，與分別形成設置于Si襯底36的下表面36B上的絕緣材料和填充通孔38的絕緣材料的情況相比，通過將絕緣材料39形成為使其同時覆蓋Si襯底36的下表面36B和填充通孔38,能夠簡化半導體器件11的制造工藝。通過采用樹脂材料(例如低k樹脂、耐熱樹脂、或光敏樹脂)作為填充通孔38的絕緣材料39，能夠容易地形成用于形成通路43A和43B的通孔40A 和40B，因此能夠以低成本制造半導體器件ll?？煞謩e設置Si襯底36的下表面36B上的絕緣材料和填充通孔38的絕緣材料。在這種情況下，設置于 Si襯底36的下表面36B上的絕緣材料可不同于填充通孔38的絕緣材料。接下來，在圖3K的處理中，在填充通孔38的絕緣材料39中形成暴露金屬膜55的直徑為70um的通孔40A和40B。具體說來，通過使用耐熱樹脂或低k樹脂作為絕緣材料39進行ArF受激準分子激光器處理，形成通孔 40A和40B。也可以使用ArF受激準分子激光器處理以外的激光處理方法、或等離子體蝕刻形成通孔40A和40B。在使用光敏樹脂作為絕緣材料39的情況下，可通過曝光并顯影對應于通孔40A和40B的部分絕緣材料39形成通孔40A和40B。接下來，在圖3L的步驟中，通過與圖3E至3G所示的處理中相同的方法形成金屬膜41、通路43A和43B、以及外部連接端子44。此時，同時形成通路43A和43B以及外部連接端子44。因此，通過同時形成通路43A和43B以及外部連接端子44，能夠簡化半導體器件ll的制造工藝并降低其制造成本。此外，通過在薄化Si襯底36 之后形成通路43A和43B，可減小連接半導體芯片20與電路板12的通路43A 和43B的長度。這使得能夠在半導體芯片20與連接至外部連接端子44的電路板12 (圖2)之間高速傳輸高頻信號。此外，在薄化的Si襯底36中形成通孔40A和40B。這可減少通路43A和43B的處理時間，因此能夠降低制造成本。接下來，例如使用切片機切割Si襯底36，從而形成轉接板30。其后，半導體芯片20的連接焊盤32A和32B分別連接至轉接板30的內部連接端子 56A和56B，從而制造半導體器件ll。按照本實施例的制造方法，由于Si襯底36被薄化，在形成通孔38的過程中厚度方向的處理量減少。因而，可容易地形成通孔38，并且可減少處理時間。此外，能夠通過濕蝕刻或等離子體蝕刻形成通孔38。因而，能夠以比傳統(tǒng)ICP低得多的成本形成通孔38。此外，在使用絕緣材料(例如，低k樹脂、耐熱樹脂、或光敏樹脂)填充通孔38的情況下，通過激光通路(via) 處理形成用于通路43A和43B的通孔40A和40B，因而導致處理成本較低。因此，可以以低于傳統(tǒng)方法的成本制造半導體器件ll。此外，按照本實施例的制造方法，在Si襯底36中形成通孔38之前形成薄膜電容器46。這有利于薄膜電容器46的形成。與通孔38形成于薄膜電容器46之前的傳統(tǒng)制造方法相比，由于能夠防止在通孔38的形成過程中所產生的灰塵和雜質對薄膜電容器46的不利影響(例如不良隔離)，所以能夠增加薄膜電容器46的成品率。評估通過上述圖3A至圖3L的制造方法所完成的轉接板的電特性和可靠性。使用各制造處理中所指定的條件完成該轉接板。對于電特性而言，評估結果為電容密度為4pF/cm2、 ESR (等效串聯(lián)電阻)為0.01 Q 、 ESL (等效串聯(lián)電感)為10pH、和耐壓為20V或以上。這些結果證明能夠形成具有薄膜電容器46 (其具有大電容及減小的ESL)的轉接板。在溫度為121°C、相對濕度為85%、外加電壓為3V、和測試時間為48 小時的條件下執(zhí)行高溫高濕負荷測試。測試后的絕緣電阻大于或等于10M Q，這證明轉接板在高溫高濕下也具有足夠的可靠性。圖4為按照本發(fā)明第一實施例的第一變化例的半導體器件80的橫截面圖。圖4中，以相同的標號代表與第一實施例的半導體器件11的那些元件相同的元件，并省略其說明。參照圖4，半導體器件80包括半導體芯片20和轉接板75。除分別形成通路43A和43B與外部連接端子44、以及焊盤78形成于通路43A和43B 與相應的外部連接端子44之間以外，半導體器件80的結構與第一實施例的半導體器件ll相同。通過使用導電漿料填充通路40A和40B來形成通路43A和43B。例如，可使用碳、銀或銅的導電顆粒與粘合劑的混合物作為導電漿料。焊盤78形成于絕緣材料39的表面39A上以電連接至相應的通路43A 和43B以及外部連接端子44。可采用通過順序堆疊例如Ti膜、Cu膜和Ni 膜所形成的多層膜作為焊盤78。外部連接端子44形成于相應的焊盤78上以通過焯盤78電連接至通路43 A和43B。圖5A和5B為按照本發(fā)明第一實施例的第一變化例的半導體器件制造方法的示意圖。以下參照

半導體器件80的制造方法。首先，通過上述圖3A至圖3K的處理形成通孔40A和40B。接著，在圖5A的處理中，使用導電漿料填充通孔40A和40B。接著，將該導電漿料硬化，從而形成通路43A和43B。具體說來，通過絲網印刷涂敷導電漿料，其后，在20(TC的溫度下使該導電漿料熱固。接下來，在圖5B的處理中，通過與圖3E至圖3G所示的處理中相同的方法，在絕緣材料39的表面39A上連續(xù)形成焊盤78和外部連接端子44。接著，通過切片方式切割Si襯底36，從而形成轉接板75。其后，通過將半導體芯片20連接至該轉接板75，制造圖4所示的半導體器件80。按照該第一變化例的半導體器件80可產生與半導體器件11相同的效果。評估通過上述圖3A至圖3K、圖5A、及圖5B的制造方法所完成的按照第一變化例的轉接板的電特性和可靠性。使用各制造處理中所指定的條件完成按照第一變化例的轉接板。對于電特性而言，評估結果為電容密度為 4pF/cm2、 ESR (等效串聯(lián)電阻)為0.01Q、 ESL (等效串聯(lián)電感)為10pH、和電介質強度為20V或以上。這些結果證明能夠形成具有薄膜電容器46 (其具有大電容及減小的ESL)的轉接板。在溫度為121°C、相對濕度為85%、外加電壓為3V、和測試時間為48 小時的條件下執(zhí)行高溫高濕負荷測試。測試后的絕緣電阻大于或等于10M Q ，這證明按照第一變化例的轉接板在高溫高濕下也具有足夠的可靠性。圖6為按照本發(fā)明第一實施例的第二變化例的半導體器件的橫截面圖。圖6中，以相同的標號代表與第一實施例的半導體器件11中的那些元件相同的元件，并省略其說明。參照圖6，半導體器件90包括半導體芯片20和轉接板95。半導體器件 90的結構基本等同于第一實施例的第一變化例的半導體器件80，不同之處在于金屬膜92形成于與通孔40A和40B對應的部分絕緣材料39和部分絕緣膜45上以及與焊盤93的形成位置對應的部分絕緣材料39上；通路43A 和43B通過電鍍形成；焊盤93形成于與通路43A和43B對應的金屬膜92 上以及通路43A和43B上；外部連接端子44設置于對應的焊盤93上。金屬膜92形成于與焊盤93的形成區(qū)對應的絕緣材料39的部分表面39A 上以及通孔40A和40B上。金屬膜92電連接至通路43A和43B以及內部連接端子56A和56B。在通過電鍍形成通路43A和43B以及焊盤93的過程中，金屬膜92用作電源層。例如，可采用Ti、 Cr或Cu作為金屬膜92的材料。形成焊盤93以覆蓋形成于絕緣材料39的表面39A上的金屬膜92以及通路43A和43B。例如，可采用Ni作為焊盤93的材料。形成外部連接端子44以覆蓋焊盤93。外部連接端子44通過焊盤93電連接至通路43A和43B。具有這種結構的半導體器件90也可產生與第一實施例的半導體器件11 相同的效果。此外，對上述制造處理所形成的轉接板95的電特性及可靠性的評估顯示出與第一實施例的轉接板30相同的良好結果。圖7A至7D為按照本發(fā)明第一實施例的第二變化例的半導體器件制造方法的示意圖。以下參照

半導體器件90的制造方法。首先，通過上述圖3A至圖31的處理薄化Si襯底36并形成通孔38。具體說來，薄化Si襯底36，并通過使用氯基氣體進行等離子體蝕刻在Si襯底 36中形成直徑R1 (-200pm)的通孔38。接下來，在圖3J所示的處理中，具體說來，涂敷光敏聚酰亞胺樹脂作為絕緣材料39以填充通孔38并覆蓋Si襯底36的下表面36B。接著，通過紫外線硬化該光敏聚酰亞胺樹脂。接下來，在圖3K的處理中，具體說來，通過光刻技術曝光并顯影對應于通孔40A和40B的形成區(qū)的部分絕緣材料39。接著，利用氟化氫溶液濕蝕刻對應于通孔40A和40B的形成區(qū)的部分絕緣膜45，從而形成直徑為50 nm的通孔40A和40B。在形成通孔40A和40B之后，在隨后的圖7A的步驟中，在通孔40A和 40B上以及絕緣材料39的表面39A上形成金屬膜92。接著，在金屬膜92 上形成用于暴露焊盤93及外部連接端子44的形成區(qū)的抗蝕層96。利用例如濺射、非電解電鍍、氣相沉積或CVD形成金屬膜92。接下來，在圖7B的處理中，在通孔40A和40B中形成通路43A和43B。具體說來，通過電鍍將銅鍍膜沉積在通孔40A和40B上，形成通路43A和 43B。接著，在由抗蝕層96暴露的部分金屬膜92及通路43A和43B上形成焊盤93。具體說來，通過電鍍形成作為焊盤93的Ni膜。接下來，在圖7C的處理中，在焊盤93上形成導電材料98。具體說來，在焊盤93上形成Sn-Ag焊料的導電材料98。隨后，導電材料98回流以用作外部連接端子44。接下來，在圖7D的處理中，去除未被焊盤93覆蓋的金屬膜92的多余部分。接著，通過加熱使導電材料98回流，從而形成外部連接端子44。其后，通過切片方式切割Si襯底36，從而形成轉接板95。通過將半導體芯片 20連接至該轉接板95，制造半導體器件90。按照該第二變化例的半導體器件90可產生與第一實施例的半導體器件 ll相同的效果。對通過上述圖3A至圖3K、及圖7A至圖7D的制造方法所完成的按照第二變化例的轉接板的電特性和可靠性的評估顯示出如按照第一實施例的轉接板30的相同良好結果。利用各制造處理中所指定的條件完成按照第二變化例的轉接板。第二實施例圖8為按照本發(fā)明第二實施例的半導體器件器件100的橫截面圖。在圖 8中，以相同的標號代表與第一實施例的半導體器件11中的那些元件相同的元件，并省略其說明。參照圖8，除設置作為無源元件的電阻元件102以外，按照本實施例的半導體器件100的結構與第一實施例的半導體器件11相同。電阻元件102包括一對電極103和104以及電阻器105,并形成于轉接板30上。電極103形成于絕緣膜52上，并電連接至內部連接端子56A。結果，電極103通過內部連接端子56A電連接至薄膜電容器46和相應的外部連接端子44。電極104形成于絕緣膜52上，并電連接至內部連接端子56B。結果，電極104通過內部連接端子56B電連接至薄膜電容器46和相應的外部連接端子44。將電阻器105形成為連接電極103與電極104。電阻器105對通過電極 103與電極104之間的電流施加電阻。此外，可在內部連接端子56A與內部連接端子56B之間添加由導電材料構成的電感元件作為另一無源元件。例如，可采用彎曲狀的電感元件。因此，通過利用無源元件(其包括電阻元件102和電感元件)設置具有薄膜電容器46的半導體器件100，能夠優(yōu)化半導體器件100的阻抗并使半導體器件100高頻運行。圖:為:照本發(fā)明第三實施例的半導體器件110的橫截面圖。參照圖9，半導體器件110包括半導體襯底111，其上形成半導體電路112 (內部電路)；穿過半導體襯底111的通路113;以及形成于每個通路113的相應端的外部連接端子114和115。半導體電路112可包括有源元件。半導體襯底111為薄板。半導體襯底111的厚度M2與第一實施例所述的Si襯底36的厚度Ml的數(shù)值相同。半導體電路112電連接至通路113。通過如第一實施例所述(圖3H至圖3K)的通路43A和43B的相同方法形成通路113。 g口，在半導體襯底111 薄化之后形成通路113。結果，與第一實施例的半導體器件ll一樣，可容易地形成用于形成通路113的通孔?？刹捎门c第一實施例所述的通路43A和 43B相同的材料作為通路113的材料。此外，可將其內形成通路113的通孔的直徑形成為例如70pm。在相應的通路113的上端形成外部連接端子114。在相應的通路113的下端形成外部連接端子115。外部連接端子114通過通路113電連接至相應的外部連接端子115。將外部連接端子114和115設置為用于連接至其它半導體器件118和119。與半導體器件110—樣，半導體器件118和119均具有薄化的半導體襯底、通路113、以及外部連接端子114和115。按照本實施例的半導體器件IIO，在薄化的半導體襯底111中形成通路 113。因而，易于在半導體襯底lll中形成通路113。此外，設置穿過半導體襯底111的通路113及形成于通路113的相應端的外部連接端子114和115。這使得能夠多層連接其它半導體器件118和119，因此能夠增加半導體器件 IIO的封裝密度。第四實施例圖10為按照本發(fā)明第四實施例的半導體器件120的橫截面圖。在圖10 中，以相同的標號代表與第一實施例的半導體器件11的那些元件相同的元件，并省略其說明。參照圖10，按照本實施例的半導體器件120包括半導體芯片20和其上安裝半導體芯片20的電路板121 。半導體芯片20包括連接焊盤32A和32B以及至少一個連tf焊盤32C。連接焊盤32A (電源連接焊盤)通過相應的焊料球137電連接至電路板121 的相應內部連接端子136A。連接焊盤32B (接地焊盤)通過相應的焊料球 137電連接至電路板121的相應內部連接端子136B。連接焊盤32C為用于信號的電極焊盤(信號電極焊盤)，其通過相應的焊料球137電連接至電路板 121的相應內部連接端子136C?？刹捎脤щ姴牧?例如Sn-Ag焊料)作為焊料球137的材料。電路板121包括多層互連結構122、電容器結構123、絕緣膜132、通路 133A至133C、以及內部連接端子136A至136C?？刹捎美缬∷⒕€路板和陶瓷電路板的襯底作為電路板121。多層互連結構122包括多個堆疊的絕緣層138、多條互連線139、通路 140、焊盤142、以及外部連接端子144。將通路140設置為使其穿過堆疊的絕緣層138。每個通路140的一端連接至相應的焊盤142，另一端連接至相應的外部連接端子144。通路140電連接至互連線139。可采用導電材料(例如Cu和Ni)作為互連線139和通路140的材料。在位于連接電容器結構123的一側上的相應通路140端設置焊盤142。每個焊盤142電連接至通路133A至133C中的相應通路?？刹捎脤щ姴牧献?為焊盤142的材料。具體地，例如可采用Ni。在未設置焊盤142的一側的通路140端設置外部連接端子144。外部連接端子144連接至例如另一未圖示的電路襯底。電容器結構123在設置焊盤142的一側粘附至多層互連結構122。電容器結構123位于半導體芯片20之下。電容器結構123覆蓋有絕緣膜132。電容器結構123包括Si襯底36、絕緣膜45、薄膜電容器46、保護膜125、垂直互連線126和127、以及焊盤電極128和129。Si襯底36為薄板，其中形成直徑為R2的通孔124。通孔124對應于通路133A至133C的形成位置。將通孔124形成為使其直徑R2大于通路133A 至133C的直徑。薄板Si襯底36的厚度Ml小于通孔124的直徑R2。因此，通過在薄Si襯底36中形成直徑R2大于通路133A至133C的直徑的通孔124，能夠形成孔徑比減小的良好通孔124。通孔124的直徑R2例如可為100jim。在形成通孔124時其節(jié)距可設置為例如150pm至25(Vm。直徑R2和通孔124的設置節(jié)距并不限于上述數(shù)值。此外，優(yōu)選地，Si襯底36的厚度Ml在30iam至10(Him的范圍內。在厚度Ml小于30pm的情況下，Si襯底36的強度不足。如果厚度Ml大于 100nm，通孔124的孔徑比(Ml/R2)變高，因此難以形成通孔124。通過絕緣膜45在Si襯底36上形成薄膜電容器46。在對應于通孔124 的位置形成開口 (未圖示)。每個薄膜電容器46包括介電膜48、下電極47 和上電極49。介電膜48夾在下電極47與上電極49之間。下電極47、介電膜48和上電極49以所述順序堆疊在絕緣膜45上。下電極47、介電膜48和上電極49中的每一個可采用第一實施例中所述的那些材料作為其材料。優(yōu)選地，介電膜48由具有高介電常數(shù)的鈣鈦礦型晶體結構的金屬氧化物材料構成。在采用具有鈣鈦礦型晶體結構的金屬氧化物材料作為介電膜48的情況下，優(yōu)選采用Pt作為下電極47的材料。采用 Pt能夠使得介電膜48外延生長，從而增加介電膜48的介電常數(shù)。每個薄膜電容器46的下電極47通過相應的垂直互連線126和焊盤電極 128電連接至相應的內部連接端子136A。每個薄膜電容器46的上電極49通過相應的垂直互連線127和焊盤電極129電連接至相應的內部連接端子 136B。每個薄膜電容器46通過相應的內部連接端子136A和136B電連接至半導體芯片20的電源電極焊盤32A和接地電極焊盤32B，以用作去耦電容器。在圖10中，從右側開始的第二薄膜電容器46也在前側或后側上電連接至內部連接端子136A (未圖示)，并且最右端的薄膜電容器46也分別在前后側(或后前側)上電連接至內部連接端子136A和136B (未圖示)。按照本實施例，薄膜電容器46可彼此物理分離或互連。保護膜125設置于Si襯底36上。將保護膜125形成為覆蓋薄膜電容器 46并填充通孔124。保護膜125可采用與第一實施例所述的絕緣膜39或保護膜51相同的材料。在連接焊盤128下的保護膜125中設置垂直互連線126。垂直互連線126 電連接至相應的下電極47和連接焊盤128。在連接焊盤129下的保護膜125 中設置垂直互連線127。垂直互連線127電連接至相應的上電極49和連接焊盤129。焊盤電極128設置在形成于保護膜125中的垂直互連線126上，以電連接至垂直互連線126和內部連接端子136A。焊盤電極129設置在形成于保護膜125中的垂直互連線127上，以電連接至垂直互連線127和內部連接端子136B。設置絕緣膜132以填充通孔124并覆蓋電容器結構123。絕緣膜132包括暴露相應焊盤142的通孔143。 Si襯底36與通路133A至133C中的每一個通路之間的絕緣膜132的厚度LI例如可為0.05jnm至50nm。絕緣膜132 可采用與第一實施例所述的絕緣材料39的材料相同的材料。通路133A形成于與內部連接端子136A的形成位置對應的通孔143中，并電連接至內部連接端子136A和相應的的通路140。通路133B形成于與內部連接端子136B的形成位置對應的通孔143中，并電連接至內部連接端子 136B和相應的的通路140。通路133C形成于與內部連接端子136C的形成位置對應的通孔143中，并電連接至內部連接端子136C和相應的的通路140。內部連接端子136A設置在與形成于絕緣膜132中的通路133A的形成位置對應的位置處的絕緣膜132上，并電連接至焊盤電極128和通路133A。內部連接端子136A通過相應的焊料球137電連接至半導體芯片20的電源連接焊盤32A。內部連接端子136B設置在與形成于絕緣膜132中的通路133B 的形成位置對應的位置處的絕緣膜132上，并電連接至焊盤電極129和通路 133B。內部連接端子136B通過相應的焊料球137電連接至半導體芯片20 的接地焊盤32B。內部連接端子136C設置在與形成于絕緣膜132中的通路 133C的形成位置對應的位置處的絕緣膜132上，并電連接至通路133C。內部連接端子136C通過相應的焊料球137電連接至半導體芯片20的信號連接焊盤32C。按照本實施例的半導體器件120， Si襯底36的厚度Ml可小于或等于通孔124的直徑R2。因此，能夠設置具有良好精確度的通孔124，并實現(xiàn)可支持密度進一步增加的半導體器件120。此外，由于靠近半導體芯片20設置薄膜電容器46，因此可實現(xiàn)其中等效串聯(lián)電感降低以及半導體芯片20可以高頻運行的半導體器件120。按照本實施例，對薄膜電容46用作去耦電容器的情況進行說明。但是，薄膜電容器46也可用作除去耦電容器之外的電容器。圖IIA至圖IIJ為按照第四實施例的半導體器件制造方法的示意圖。以下參照

按照本實施例的半導體器件120的制造方法。首先，在圖11A的處理中，通過濺射在其表面上形成有熱氧化膜的Si 襯底36上形成絕緣膜45。并且，連續(xù)形成下電極膜47A、介電膜48A和上電極膜49A，作為薄膜電容器多層體。絕緣膜45用作粘附層。具體地，例如，使用多靶DC-RF磁控管濺射裝置，在Si襯底36上形成非晶氧化鋁膜(厚度為50nm)作為絕緣膜45，其中在襯底溫度為200'C的情況下，在Si襯底36上形成SiOj莫。接著，在襯底溫度為200'C的情況下，形成Pt膜(厚度為100nm)作為下電極膜47A 。接著，在襯底溫度為600 。C的情況下，形成BST膜(厚度為100nm)作為介電膜48A。接著，在襯底溫度為25。C的情況下，連續(xù)形成IrOx膜和Au膜(厚度為100nm)作為上電極膜49A。這些多層膜45、 47A、 48A和49A可通過濺射以外的方法(例如氣相沉積或CVD)形成。接下來，在圖11B的處理中，通過離子銑削將堆疊的上電極膜49A、介電膜48A和下電極膜47A—起圖案化，從而形成包含下電極47、介電膜48 和上電極49的每個薄膜電容器46。接著，在氧氣氛中熱處理薄膜電容器46 以去除熱變形并將氧原子提供至介電膜48及IrOx膜的缺氧部分。通過分別圖案化下電極膜47A、介電膜48A和上電極膜49A，形成每個薄膜電容器 46的下電極47、介電膜48和上電極49。因而，通過在Si襯底36中形成通孔124之前形成薄膜電容器46，能夠高溫(300°C-1000°C)形成介電膜48，因此可以形成高介電常數(shù)、大電容、及高可靠性的薄膜電容器46。此外，通過在均勻平坦的絕緣膜45上連續(xù)堆疊下電極膜47A、介電膜 48A和上電極膜49A,并隨后圖案化下電極膜47A、介電膜48A和上電極膜 49A，形成每個薄膜電容器46。因此，能夠增加薄膜電容器46的成品率。此外，可防止在形成開口部分(孔)145 (圖11E)、通孔124和143、以及通路133A至133C的過程中所產生的灰塵和雜質粘附于對應于薄膜電容器46的形成區(qū)的部分絕緣膜45。因此，能夠增加薄膜電容器46的成品率。接下來，在圖11C所示的處理中，形成保護膜125以覆蓋薄膜電容器46及絕緣膜45。此時，在保護膜125中形成暴露相應的下電極47的開口部分(孔)125A、暴露相應的上電極49的開口部分(孔)125B、和暴露絕緣膜45的開口部分(孔)125C。具體說來，例如，通過旋涂方式涂敷光敏聚酰亞胺樹脂(厚度為2um)作為保護膜125。通過曝光光敏聚酰亞胺樹脂并將該光敏聚酰亞胺樹脂顯影，形成開口部分125A至125C。也可以通過旋涂以外的方法(例如噴射或浸漬)形成絕緣膜125。Si3Nj莫、Si02膜、或氧化鋁膜可用作保護膜125。在這種情況下，例如通過利用RF磁控管濺射裝置形成保護膜125，然后通過離子銑削形成開口部分125A至125C。然后，在氧氣氛中對保護膜進行后退火處理。在這種情況下，保護膜125可通過濺射以外的方法(例如氣相沉積或CVD)形成。接下來，在圖11D所示的處理中，同時形成相應的開口部分125A中的垂直互連線126、相應的開口部分125B中的垂直互連線127、以及焊盤電極 128和129。具體說來，例如，通過濺射在圖IIC所示的結構上連續(xù)形成作為Ti膜和Cu膜電鍍籽晶層。然后，在該電鍍籽晶層上形成抗蝕層，以使該抗蝕層具有暴露焊盤電極128和129形成區(qū)的開口部分(孔)，并通過電鍍在該電鍍籽晶層上沉積電鍍膜。在形成垂直互連線126和127以及焊盤電極 128和129之后，去除該抗蝕層。接著，去除其上未形成電鍍膜的電鍍籽晶層的多余部分。例如，可采用Cu電鍍膜作為電鍍膜?？赏ㄟ^濺射以外的方法(例如氣相沉積或CVD)形成該電鍍籽晶層。接下來，在圖11E所示的處理中，從Si襯底36的第一主表面?zhèn)任g刻由開口部分125C暴露的部分絕緣膜45和對應于開口部分125C的部分Si襯底 36，從而在Si襯底36中形成直徑為R2的開口部分145。開口部分145具有與通孔124基本上相同的深度(垂直尺寸)，并當減小Si襯底36的厚度時變?yōu)橥?24。例如，可采用濕蝕刻和等離子體蝕刻作為蝕刻方法?？刹捎?氟化氫和硝酸的液體混合物作為濕蝕刻的蝕刻液。接下來，在圖11F所示的處理中，通過粘合帶69將支撐襯底70粘附至圖IIE所示的結構的第一主表面?zhèn)龋牡诙鞅砻鎮(zhèn)缺』疭i襯底36。結果，在Si襯底36的第二主表面上暴露開口部分145，從而形成通孔124。由此，制造在Si襯底36上具有薄膜電容器46的電容器結構123。具體說來，例如，使用研磨機將Si襯底36薄化至50um厚。在薄化Si襯底36之后，去除粘合帶69。例如，可采用通過紫外線照射降低其粘度的UV帶作為粘合帶69。例如，可采用研磨或蝕刻薄化Si襯底36。作為研磨方法，可采用拋光(例如磨光和CMP)及切割。作為蝕刻方法，可采用例如濕蝕刻和等離子體蝕刻。因此，通過在從Si襯底36的第一主表面?zhèn)刃纬苫旧吓c通孔124具有相同深度的開口部分145之后薄化Si襯底36直至暴露開口部分145，從而形成通孔124，由此可以降低孔徑比(Ml/R2)。這使得能夠容易地在Si襯底36中形成通孔124，從而能夠降低半導體器件120的制造成本。此外，通過使用成本低于ICP的等離子體蝕刻或濕蝕刻形成開口部分 145，能夠降低半導體器件120的制造成本。接下來，在圖11G的處理中，電容器結構123粘附至多層互連結構122 以使通孔124暴露焊盤142。例如使用環(huán)氧基粘合劑將電容器結構123粘附至多層互連結構122。接下來，在圖IIH的處理中，形成絕緣膜132以覆蓋電容器結構123并填充通孔124。然后，硬化絕緣膜132。具體說來，例如，通過旋涂方式涂敷環(huán)氧樹脂(其為耐熱樹脂)作為絕緣膜132，然后在20(TC的溫度下熱固該環(huán)氧樹脂。也可以通過旋涂以外的方法(例如噴射或浸漬)涂敷絕緣膜132。此外，也可以使用膜狀樹脂層作為絕緣膜132。可采用與第一實施例所述的絕緣材料39相同的材料作為絕緣膜132的材料。接下來，在圖11I的處理中，在絕緣膜132中形成暴露焊盤電極128的開口部分(孔)132A、暴露焊盤電極129的開口部分(孔)132B、以及暴露焊盤142的通孔143。具體說來，通過使用耐熱樹脂或低k樹脂作為絕緣膜132進行ArF受激準分子激光器處理形成開口部分132A、開口部分132B、以及通孔143。也可以使用ArF受激準分子激光器處理以外的激光處理方法、或等離子體蝕刻形成開口部分132A、開口部分132B、以及通孔143。在使用光敏樹脂作為絕緣膜132的情況下，可通過曝光并顯影對應于開口部分 132A、開口部分132B、以及通孔143的部分絕緣膜132形成開口部分132A、開口部分132B、以及通孔143。因此，通過使用絕緣材料(例如，低k樹脂、耐熱樹脂、或光敏樹脂) 填充通孔124，并通過激光通路處理形成用于通路133A至133C的通孔143，可降低制造成本。接下來，在圖11J的處理中，通過與上述圖IID的處理相同的方法，同時形成通路133A至133C以及內部連接端子136A至136C。結果，制造出具有電容器結構123的電路板121。因此，通過同時形成通路133A至133C以及內部連接端子136A至136C，能夠簡化半導體器件120的制造工藝并降低其制造成本。此外，通過在薄化 Si襯底36之后形成通路133A至133C，可減小通路133A至133C的深度(垂直尺寸)。因此，能夠在連接至內部連接端子136A至136C的半導體芯片 20與連接至外部連接端子144的另一電路板(未圖示)之間高速傳輸高頻信號。此外，通過減少通孔124的孔徑比(Ml/R2),能夠減少通路133A至 133C的形成時間，從而提高生產率。然后，電路板121的內部連接端子136A至136C分別連接至半導體芯片 20的連接焊盤32A至32C。由此制造半導體器件120。按照本實施例的半導體器件制造方法，在其上形成薄膜電容器46的一側的Si襯底36中形成基本上與通孔124具有相同深度的開口部分145,其后，通過減少Si襯底36的厚度直至暴露開口部分145 (圖11E)形成通孔 124。因而，能夠減少通孔124的孔徑比。這使得能夠容易地在Si襯底36 中形成通孔124，從而能夠降低半導體器件120的制造成本。此外，由于在形成開口部分之前形成薄膜電容器46，能夠高溫形成每個薄膜電容器46的介電膜48,因此可以形成高介電常數(shù)、大電容、及高可靠性的薄膜電容器46。此外，能夠防止在通孔124的形成過程中所產生的灰塵和雜質粘附至薄膜電容器。因此，能夠增加薄膜電容器46的成品率。圖12A和圖12B為按照本發(fā)明第四實施例的另一半導體器件制造方法的示意圖。在按照本實施例的上述半導體器件制造方法中，薄化Si襯底36之前在 Si襯底36中形成開口部分145,其后，薄化Si襯底36直至暴露開口部分 145，從而形成通孔124?？蛇x地，如圖12A所示，支撐襯底70可通過粘合帶69在Si襯底36的上表面36A側上粘附至圖11D所示結構的Si襯底36，并且Si襯底36可從其下表面36B惻薄化(襯底薄化處理)。然后，如圖12B 所示，可在Si襯底36中形成通孔124 (通孔形成處理)?？蓮腟i襯底36 的上表面36A側或下表面36B側形成通孔124。評估通過上述圖IIA至圖UJ的制造方法所完成的包括電容器結構的電路板的電特性和可靠性。使用圖IIA至圖IIJ的制造方法中所指定的條件完成該電路板。對于電特性而言，評估結果為電容密度為4pF/cm2、 ESR (等效串聯(lián)電阻)為0.01 Q、 ESL (等效串聯(lián)電感)為10pH、和耐壓為20V或以上。這些結果證明能夠形成具有電容器結構(其具有大電容及減小的ESL) 的電路板。在溫度為121°C、相對濕度為85%、外加電壓為3V、和測試時間為48 小時的條件下執(zhí)行高溫高濕負荷測試。測試后的絕緣電阻大于或等于10M Q ，這證明具有該電容器結構的電路板在高溫高濕條件下也具有足夠的可靠性。圖13為按照本發(fā)明第四實施例的第一變化例的半導體器件150的橫截面圖。圖13中，以相同的標號代表與第四實施例的上述半導體器件120的那些元件相同的元件，并省略其說明。參照圖13，半導體器件150包括半導體芯片20和電路板151。除在電路板121上進一步設置電容器結構123、絕緣膜132、絕緣膜152、通路133A 至133C、內部連接端子136A至136C、通路153、焊盤154之外，電路板 151的結構與電路板121相同。也就是說，電路板151包括兩個疊置電容器結構123。為便于說明，在以下對設置于電路板151中的兩個電容器結構123的說明中，將設置于多層互連結構122上的一個稱為電容器結構123-1，將設置于電容器結構123-1上的另一個稱為電容器結構123-2。此外，同樣的原因，將設置于電容器結構123-1上的絕緣膜132、設置于該絕緣膜132中的通路 133A至133C、以及設置于電容器結構123-1上的內部連接端子136A至136C 分別稱為絕緣膜132-1、通路133A-1至133C-l、以及內部連接端子136A-1 至136C-l，而將設置于電容器結構123-2上的絕緣膜132、設置于該絕緣膜 132中的通路133A至133C、以及設置于電容器結構123-2上的內部連接端子136A至136C分別稱為絕緣膜132-2、通路133A-2至133C-2、以及內部連接端子136A-2至136C-2 (圖13)。設置絕緣膜152以覆蓋圖IO所示的結構(電路板121)的上表面。例如，絕緣膜152可采用與第一實施例所述的絕緣材料39的材料相同的材料。在位于內部連接端子136A-1至136C-1與焊盤154之間的絕緣膜152中設置通路153。每個通路153的一端連接至內部連接端子136A-1至136C-1 中的相應端子，而另一端連接至相應的焊盤154?？刹捎脤щ姴牧献鳛橥?153的材料。具體地，例如可采用Cu和Ni。可通過例如電鍍、氣相沉積、 CVD或濺射形成通路153。在對應于通路153的形成位置的位置處的絕緣膜152上設置焊盤154。焊盤154電連接至通路153和通路133A-2至133C-2。在其上形成有焊盤154的絕緣膜152上設置電容器結構123-2。電容器結構123-2具有與電容器結構123-1相同的結構。設置絕緣膜132-2以覆蓋電容器結構123-2。絕緣膜132-2包括暴露垂直互連線126和127及焊盤154 的開口部分。通路133A-2至133C-2設置于焊盤154上的絕緣膜132-2中。通路133A-2至133C-2分別電連接至相應的焊盤154和內部連接端子136A-2 至136C-2。內部連接端子136A-2設置在與通路133A-2的形成位置對應的位置處的絕緣膜132-2上。內部連接端子B6A-2通過相應的焊料球137電連接至半導體芯片20的電源連接焊盤32A。內部連接端子136B-2設置在與通路133B-2的形成位置對應的位置處的絕緣膜132-2上。內部連接端子136B-2通過相應的焊料球137電連接至半導體芯片20的接地焊盤32B。內部連接端子136C-2設置在與通路133C-2的形成位置對應的位置處的絕緣膜132-2上。內部連接端子136C-2通過相應的焊料球137電連接至半導體芯片20的信號連接焊盤32C。按照本實施例的第一變化例的半導體器件150，通過在多層互連結構 122上堆疊兩個電容器結構123-1和123-2，可增加電路板151的薄膜電容器 46的電容。此外，按照本實施例的第一變化例的半導體器件150可產生與上述半導體器件120相同的效果。本實施例的第一變化例的上述說明以具有堆疊于多層互連結構122上的兩個電容器結構123-1和123-2為例?？蛇x地，兩個以上的電容器結構123可堆疊于多層互連結構122上。此外，可在其上設置有外部連接端子144的多層互連結構122的一側上設置一個或多個電容器結構123。通過在形成圖IIJ所示的上述結構(電路板121)之后連續(xù)形成絕緣膜 152和通路153，然后執(zhí)行與圖IIG至圖IIJ所示的上述制造方法相同的處理，形成具有上述結構的半導體器件150。圖14為按照本發(fā)明第四實施例的第二變化例的半導體器件155的橫截面圖。圖14中，以相同的標號代表與上述第四實施例的半導體器件120的那些元件相同的元件，并省略其說明。此外，在圖14中，主要示出設置于電路板156中的多個電容器結構157與半導體器件20之間的位置關系，并省略除電容器結構157之外的電路板156的部件的圖示。參照圖14，半導體器件155包括半導體芯片20和電路板156。除電容器結構157位于半導體器件20之下并靠近半導體器件20之外，電路板156 的結構與參照圖IO所述的電路板121的結構相同。電容器結構157位于半導體器件20之下并靠近半導體器件20。為單個半導體芯片20設置多個電容器結構157。每個電容器結構157具有小于半導體芯片20的面積。除面積小于半導體器件20之外，每個電容器結構157具有與電容器結構123相同的結構。此外，盡管未圖示，但是形成于電容器結構157中的每個薄膜電容器46電連接至半導體芯片20的相應電源連接焊盤32A和接地焊盤32B，以用作去耦電容器。按照本實施例的第二變化例的半導體器件155，每個電容器結構157的面積小于半導體芯片20，因此可減小下電極膜47A、介電膜48A以及上電極膜49A的薄膜質量及厚度的變化。因此，能夠增加電容器結構157的成品率。此外，按照本實施例的第二變化例的半導體器件155可產生與上述半導體器件120相同的效果。圖15為按照本發(fā)明第四實施例的第三變化例的半導體器件160的橫截面圖。在圖15中，以相同的標號代表與上述第四實施例的半導體器件120 的那些元件相同的元件，并省略其說明。此外，在圖15中，主要示出半導體器件20與電容器結構123之間的位置關系，并省略除電容器結構123之外的電路板161的部件的圖示。參照圖15，半導體器件160包括半導體芯片20和包含電容器結構123 的電路板161。電路板161例如為多芯片模塊(MCM)襯底。電容器結構123位于相應的半導體芯片20之下并靠近該半導體芯片20。每個電容器結構123的面積基本上與每個半導體芯片20的面積相同。為相應的半導體芯片20設置每個電容器結構123。盡管未圖示，但是形成于每個電容器結構123中的每個薄膜電容器46電連接至相應半導體芯片20的相應電源連接焊盤32A和接地焊盤32B，以用作去耦電容器。因此，在其上將安裝多個半導體芯片20的電路板161中，可與半導體芯片20 —一對應地設置多個電容器結構123，每個電容器結構123的面積基本上與每個半導體芯片20的面積相同。按照本實施例的第三變化例的半導體器件160可產生與上述半導體器件 120相同的效果。此外，取代電容器結構123，可為每個半導體芯片20設置多個電容器結構157 (圖14)。圖16為按照本發(fā)明第四實施例的第四變化例的半導體器件165的橫截面圖。在圖16中，以相同的標號代表與上述半導體器件120的那些元件相同的元件，并省略其說明。參照圖16，半導體器件165包括半導體芯片20和其上安裝半導體芯片 20的電路板170。除電容器結構175取代電容器結構123之外，電路板170的結構與第四實施例所述的電路板121 (圖IO)相同。除每個均為三層結構的多層薄膜電容器166、垂直互連線171至174、以及焊盤電極176至178分別取代設置在電容器結構123中的薄膜電容器 46、垂直互連線126和127、以及焊盤電極128和129之外，電容器結構175 的結構與第四實施例所述的電容器結構123相同。多層薄膜電容器166設置于覆蓋薄化的Si襯底36的絕緣膜45上。每個多層薄膜電容器166位于相應焊盤電極176(其電連接至半導體芯片20的電源連接焊盤32A)與相應焊盤電極177之間(其電連接至半導體芯片20的接地焊盤32B)。多層薄膜電容器166覆蓋有保護膜125。按照本變化例，多層薄膜電容器166可彼此物理隔離或互連。每個多層薄膜電容器166包括下電極47、第一介電膜48-1、中間電極167-1、第二介電膜48-2、中間電極167-2、第三介電膜48-3和上電極49，它們以所述順序連續(xù)堆疊在絕緣膜45上。設置每個中間電極167-1和167-2 以使其夾在介電膜48-1至48-3中的相鄰兩個介電膜之間。中間電極167-1 和167-2可采用與第一實施例所述的下電極47或上電極49相同的材料。中間電極167-1和167-2的厚度例如可為(但不限于)100nm。在對應于通路133A至133C的形成位置的位置處的薄膜電容器166中形成多個開口部分(孔)179。將開口部分179的形狀設置為從Si襯底36朝著上電極49變寬。每個開口部分179暴露每個相應的薄膜電容器166的每個下電極47、介電膜48-l、中間電極167-1、介電膜48-2、中間電極167-2、介電膜48-3和上電極49的側面。通過在薄膜電容器166中設置這種變寬形狀的開口部分179，能夠將位于焊盤電極176和177下的電極47、 167-1、 167-2和49通過垂直互連線171 至174電連接至焊盤電極176和177。在對應于焊盤電極176的形成位置的位置處的保護膜125中設置垂直互連線171 。垂直互連線171電連接由相應的開口部分179暴露的下電極47和焊盤電極176。在靠近垂直互連線171的位置處的保護膜125中設置垂直互連線172。垂直互連線172電連接由相應的開口部分179暴露的中間電極 167-2和悍盤電極176。在對應于焊盤電極177的形成位置的位置處的保護膜125中設置垂直互連線173。垂直互連線173電連接由相應的開口部分179暴露的中間電極 167-1和焊盤電極177。在靠近垂直互連線173的位置處的保護膜125中設置垂直互連線174。垂直互連線174電連接由相應的開口部分179暴露的上電極49和焊盤電極177。例如可采用導電材料(例如Cu或Ni)作為垂直互連線171至174的材料。圖17為示出垂直互連線171至174的設置位置的電容器結構175的俯視圖。如圖17所示，垂直互連線171和垂直互連線172設置于以相應的通孔 124的中心軸Al為中心的各同心圓上，而垂直互連線173和垂直互連線174 設置于以相應的通孔124的中心軸A2為中心的各同心圓上。垂直互連線171至174可采用與第四實施例所述的垂直互連線126和127的材料相同的材料。垂直互連線171至174的形狀可為(但不限于)如圖17所示的圓柱形。例如，垂直互連線171至174也可為四棱柱形。焊盤電極176設置于對應于垂直互連線171和172的形成位置的位置處的保護膜125上，以包圍相應的通孔124。焊盤電極176電連接至垂直互連線171和172以及內部連接端子136A。焊盤電極176通過垂直互連線171 和172電連接至每個相應薄膜電容器166的疊置電極47、 167-1、 167-2、和 49中從Si襯底36側計數(shù)的奇數(shù)電極，即第一電極47和第三電極167-2。此外，焊盤電極176通過內部連接端子136A電連接至半導體芯片20的電源連接焊盤32A。焊盤電極177設置于對應于垂直互連線173和174的形成位置的位置處的保護膜125上，以包圍相應的通孔124。焊盤電極177電連接至垂直互連線173和174以及內部連接端子136B。焊盤電極177通過垂直互連線173 和174電連接至每個相應的薄膜電容器166的疊置電極47、 167-1、 167-2、和49中從Si襯底36側計數(shù)的偶數(shù)電極，即第二電極167-1和第四電極49。此外，焊盤電極177通過內部連接端子136B電連接至半導體芯片20的接地焊盤32B。通過如此電連接焊盤電極176與從Si襯底36側計數(shù)的奇數(shù)電極47和 167-2以及電連接焊盤電極177與從Si襯底36側計數(shù)的偶數(shù)電極167-1和 49，并聯(lián)連接每個多層薄膜電容器166中設置的多個電容器，從而使每個多層薄膜電容器166用作去耦電容器。焊盤電極178設置于保護膜125中未形成垂直互連線171至174的部分上，以包圍相應的通孔124。焊盤電極178電連接半導體芯片20的信號連接焊盤32C?？刹捎门c第四實施例所述的焊盤電極128和129相同的材料作為焊盤電極176至178的材料。按照本實施例的第四變化例的半導體器件165，設置于每個多層薄膜電容器166中的多個電容器并聯(lián)連接。因此，能夠增加電容器電容。本實施例的第四變化例的上述說明以三層結構的多層薄膜電容器166為例?？蛇x地，電容器的疊層數(shù)目可為兩個或大于三個?？梢耘c圖11A至圖 IIF所示的上述方法相同的方法制造電容器結構175。第五實施例圖18為傳統(tǒng)多層薄膜電容器520的橫截面圖。參照圖18說明傳統(tǒng)的多層薄膜電容器520。多層薄膜電容器520覆蓋有光敏聚酰亞胺529。多層薄膜電容器520包括Si襯底521、 SrTiCb層522、下電極524、介電膜525、中間電極526、介電膜527、上電極528、焊盤電極531至533、以及端子534至536。 SrTi03層522為中間層。以下述順序在Si襯底521上連續(xù)堆疊SrTi03層522、下電極524、介電膜525、中間電極526、介電膜527和上電極528。焊盤電極531連接至上電極528。焊盤電極532連接至中間電極526。焊盤電極533連接至下電極524。從而形成由上電極528、介電膜527和中間電極526構成的電容器Bl和由下電極524、介電膜525和中間電極526 構成的電容器B2。電容器B1與電容器B2的電容不同。端子534設置于焊盤電極531上。端子535設置于焊盤電極532上。端子536設置于焊盤電極533上。端子534至536中的每個端子連接至未圖示的半導體芯片的電源連接焊盤和接地焊盤中的相應焊盤。圖19為示出在并聯(lián)連接相同電容的兩個電容器的情況下等效電路的電路圖。作為實例，圖19示出高頻半導體芯片的電源連接焊盤和接地焊盤之間并聯(lián)連接兩個電容器B2的情況。此外，在圖19中，Pl代表端子534a、 534b、 535a、 535b、 536a和536b設置的節(jié)距。以下將該節(jié)距稱為"端子節(jié) 距Pl".在采用多層薄膜電容器520作為去耦電容器的情況下，在高頻半導體芯片的電源連接焊盤與接地焊盤之間并聯(lián)連接相同電容的多個電容器，以增加多層薄膜電容器520的電容，從而能夠充分吸收高頻半導體芯片的噪聲。在這種情況下，如圖19所示，為了并聯(lián)連接相同電容的電容器B2，需要互連線L2 (用于電連接至高頻半導體芯片的電源連接焊盤)和互連線L3 (用于電連接至高頻半導體芯片的接地焊盤)。此外，在這種情況下，需要每條互連線L2和L3的長度為端子節(jié)距Pl的三倍。因而，在多層薄膜電容器520中，在通過并聯(lián)連接相同電容的電容器來配置去耦電容器的情況下，每條互連線L2和L3的長度為端子節(jié)距Pl的三倍。這導致電感增加而不能減少阻抗的問題。盡管未圖示，但是在并聯(lián)連接相同電容的兩個電容器B1的情況下，也需要互連線L2和L3，從而導致相同的問題。圖20為按照本發(fā)明第五實施例的電容器結構180的橫截面圖。在圖20中，以相同的標號代表與第四實施例的第四變化例的電容器結構175的那些元件相同的元件，并省略其說明。參照圖20，電容器結構180包括Si襯底181、絕緣膜45、絕緣膜184、薄膜電容器182、保護膜183、垂直互連線185至187、一對焊盤電極189 和190、和外部連接端子192和193。襯底181可采用廉價且平滑度和耐熱性極佳的材料。例如，Si為適合于襯底181的材料。其它用于襯底181的材料例如可以為陶瓷(例如玻璃和氧化鋁)、金屬(例如Mo和W)、樹脂(例如環(huán)氧樹脂)、以及這些材料中的兩種或更多種的合成材料。厚度為100nm的SiO2膜可用作絕緣膜45。薄膜電容器182設置于絕緣膜45上。薄膜電容器182位于焊盤電極189 與焊盤電極190之間，以電連接至與外部連接端子192連接的焊盤電極189 和電連接至與外部連接端子193連接的焊盤電極190。通過如此設置電連接至一對焊盤電極189和190之間的外部連接端子 192和193的薄膜電容器182，相比傳統(tǒng)的多層薄膜電容器520，能夠減小薄膜電容器182的面積尺寸。薄膜電容器182為多層薄膜電容器，其中下電極47、第一介電膜48-l、中間電極167、第二介電膜48-2和上電極49以所述順序連續(xù)堆疊。在焊盤電極189下的包括薄膜電容器182的薄膜電容器多層體中形成開口部分(孔) 196，并在焊盤電極190下的包括薄膜電容器182的薄膜電容器多層體中形成開口部分(孔)197。開口部分196暴露下電極47的上表面并限定中間電極167和上電極49中的每個電極的端面。開口部分197暴露中間電極167 的上表面并限定上電極49的端面。此外，開口部分196和197的形狀基本上類似于倒截錐形，在從焊盤電極189和190的底表面至襯底181的方向逐漸縮減。也就是說，在開口部分196和197中，電極的端面的相對側之間的距離(或開口的直徑)在從焊盤電極189和190的底表面至襯底181的方向逐漸減小。換句話說，每個開口部分196和197垂直于其軸的橫截面面積在從焊盤電極189和190的底表面至襯底181的方向減小。通過在薄膜電容器182中設置這種形狀的開口部分196和197,能夠通過垂直互連線185至187連接焊盤電極189、 190與電極47、 167和49。在圖20中，每個開口部分196和197的形狀基本上為倒截錐形?？蛇x地，開口部分196和197的形狀基本上可為倒截棱錐形(pyramid-like)。薄膜電容器182包括由下電極47、第一介電膜48-l和中間電極167構成的電容器Dl以及由中間電極167、第二介電膜48-2和上電極49構成的電容器D2。例如，薄膜電容器182通過未圖示的電路板連接至半導體芯片。在這種情況下，薄膜電容器182通過外部連接端子192和193電連接至半導體芯片的電源連接焊盤和接地焊盤，以用作去耦電容器。第一實施例所述的具有高介電常數(shù)的鈣鈦礦型晶體結構的金屬氧化物材料是作為介電膜48-1和48-2的最理想材料。除第一實施例所述的材料之外，也可以使用Ta、 Nb、 Hf、 Y和A1的金屬氧化物，合成氧化物，以及這些氧化物的混合物。關于這些材料的晶體結構，對性質和成本而言，理想地，這些材料為多晶體。可選地，也可以使用昂貴且具有高介電常數(shù)的單晶體、具有極佳泄漏特性的非晶體、以及具有這些材料的混合相的晶體。作為下電極47、中間電極167和上電極49的材料，除第一實施例所述的下電極47和上電極49的材料之外，可使用貴金屬(例如Ir、 Ru、和Rh)、導電氧化物(例如SrRu03、LaNi03、和LaSrCo03)和導電氮化物(例如AlTiN)。此外，由于貴金屬不易于氧化且電阻低，例如Pt (上面描述的)、Ir、 Ru和 Rh等材料較適用。保護膜183的厚度例如為50nm，并設置為覆蓋薄膜電容器182。保護膜 183由絕緣材料構成。該絕緣材料不受特殊限制，但優(yōu)選具有極佳耐濕性的 Si3N4、 Si02或氧化鋁。采用這些材料能夠防止具有鈣鈦礦型晶體結構的介電膜48-l和48-2的特性退化。設置厚度例如為2u m的絕緣膜184，以覆蓋保護膜183。在絕緣膜184 中形成對應于垂直互連線185的形成位置的開口部分(孔)184A、對應于垂直互連線187的形成位置的開口部分(孔)184B、和對應于垂直互連線186 的形成位置的開口部分(孔)184C。開口部分184A暴露部分下電極47。開口部分184B暴露部分中間電極167。開口部分184C暴露部分上電極49?？刹捎门c第一實施例所述的絕緣膜52相同的材料作為絕緣膜184的材料。例如，可采用樹脂(例如聚酰亞胺樹脂和環(huán)氧樹脂)、氧化物(例如氧化鋁和二氧化硅)、氮化物、各種絕緣材料、混合物以及多層膜。垂直互連線185設置于絕緣膜184中以從焊盤電極189的底表面延伸至暴露于開口部分196中的下電極47的上表面。垂直互連線185電連接至焊盤電極189和下電極47。垂直互連線186設置于絕緣膜184中以從焊盤電極 189的底表面延伸至上電極49的上表面。垂直互連線186電連接至焊盤電極 189和上電極49。垂直互連線187設置于絕緣膜184中以從焊盤電極190的底表面延伸至中間電極167的上表面。垂直互連線187電連接至焊盤電極190 和中間電極167。圖21為示出垂直互連線185至187的設置位置的電容器結構180的俯視圖。如圖21所示，多條(圖21中為4個)垂直互連線186設置于以垂直互連線185的中心軸E為中心的圓上，以使該圓與垂直互連線185同心。在圖 21中，垂直互連線185至187為圓柱形。但是，垂直互連線185至187不限于該形狀，也可以為四棱柱形。作為垂直互連線185至187的材料，可采用導電材料，例如Cu禾PNi。焊盤電極189設置于對應于垂直互連線185和186的形成位置的位置處的絕緣膜184上。焊盤電極189電連接至電極47、 167、和49中從Si襯底 181側計數(shù)的奇數(shù)電極，即第一電極47和第三電極49。焊盤電極190設置于對應于垂直互連線187的形成位置的位置處的絕緣膜184上。焊盤電極190電連接至從Si襯底181側計數(shù)的偶數(shù)(第二)電極 167。如果未設置外部連接端子192和193，焊盤電極189和190可用作替代外部連接端子192和193的端子。在位于一對焊盤電極189和190之間的薄膜電容器182的電極47、 167、和49中，從Si襯底181側計數(shù)的奇數(shù)電極47和49分別通過垂直互連線185 和186電連接至焊盤電極189，而從Si襯底181側計數(shù)的偶數(shù)電極167通過垂直互連線187電連接至焊盤電極190。因此，能夠使電容器Dl和D2基本上具有相等的電容。在圖21中，焊盤電極189和190為圓形。但是，焊盤電極189和190 不限于該形狀，也可以為四邊形。作為焊盤電極189和190的材料，例如可采用導電材料，比如Cu和Ni。外部連接端子192設置于焊盤電極189上。外部連接端子193設置于焊盤電極190上。在外部連接端子192和193中，舉例說來，一個電連接至接半導體芯片的電源連接焊盤，另一個電連接至半導體芯片的接地焊盤。作為外部連接端子192和193的材料，可采用導電材料。具體地，例如可采用Sn-Ag 焊料。圖22為示出在并聯(lián)連接相同電容的兩個電容器的情況下等效電路的電路圖。在圖22中，P2代表外部連接端子192和193設置的節(jié)距。如圖22所示，在通過并聯(lián)連接相同電容的兩個電容器D1和D2來配置去耦電容器的情況下，在電容器結構180中通過垂直互連線185至187電連接電極47、 167和49以及焊盤電極189和190。因此，電容器結構180中不需要傳統(tǒng)薄膜電容器520 (圖1S)所需的互連線L2和L3。結果，在并聯(lián)連接電容器Dl和D2 (使用薄膜電容器182作為去耦電容器)的情況下所需的互連線的長度減小，從而降低互連線的電感。因而，能夠實現(xiàn)低阻抗的薄膜電容器182。按照本實施例的電容器結構180，焊盤電極189電連接至從Si襯底181 側計數(shù)的奇數(shù)電極47和49，而焊盤電極190電連接至從Si襯底181側計數(shù) 的偶數(shù)電極167。結果，并聯(lián)連接位于焊盤電極189和190之間的基本上具有相同電容的多個電容器D1和D2。因而，能夠通過減少在配置去耦電容器的情況下所需的互連線長度，從而降低電感，由此降低阻抗。此外，通過設置電連接至一對焊盤電極189和190之間的兩外部連接端子192和193的薄膜電容器182，能夠減小薄膜電容器的尺寸。在本實施例的電容器結構180中，薄膜電容器182具有兩層結構的電容器D1和D2?？蛇x地，可通過以三層或更多層堆疊電容器來配置薄膜電容器 182。通過在電容器結構180中設置通過三層或更多層堆疊電容器而配置的薄膜電容器，并且并聯(lián)連接基本上具有相同電容的多個電容器，能夠進一步增加薄膜電容器的電容。圖23A至圖231為按照本發(fā)明第五實施例的電容器結構制造方法的示意圖。以下參照

按照本實施例的電容器結構180的制造方法。首先，在圖23A的處理中，通過濺射在Si襯底181上形成絕緣膜45，然后連續(xù)形成下電極膜47A、介電膜48-lA、中間電極膜167A、介電膜48-2A 和上電極膜49A作為薄膜電容器多層體。具體地，例如，使用多靶DC-RF磁控管濺射裝置，在襯底溫度為200 °C的情況下在具有(111 )主表面的Si襯底181上形成Si02膜(厚度為lOOnm) 作為絕緣膜4。接著，在襯底溫度為600'C的情況下，在Ar氣氛中形成作為 Pt膜(厚度為lOOnm)下電極膜47A。接著，在襯底溫度為60(TC的情況下，在Ar/02氣氛中形成BST膜(厚度為lOOnm)作為第一介電膜48-lA。接著，在襯底溫度為30(TC的情況下，在Ar氣氛中形成Pt膜(厚度為100nm)作為中間電極膜167A。接著，形成BST膜(厚度為100nm)作為第二介電膜 48-2A。接著，形成Pt膜(厚度為100nm)作為上電極膜49A。在形成第二介電膜48-2A的過程中，可采用與第一介電膜48-lA相同的膜形成條件。在形成上電極膜49A的過程中，可采用與中間電極膜167A相同的膜形成條件。這些多層膜45、 47A、 48-lA、 167A 、 48-2A和49A可通過濺射以外的方法 (例如氣相沉積或CVD)形成。接下來，在圖23B所示的處理中，通過離子銑削來圖案化疊置的膜47A、 48-lA、 167A 、 48-2A和49A，從而形成包括下電極47、兩層介電膜48-1 和48-2、中間電極167和上電極49的薄膜電容器182。通過所述圖案化處理在包括薄膜電容器182的薄膜電容器多層體中形成開口部分196和197。具體說來，形成具有對應于開口部分196和197的形成位置的開口的抗蝕膜，并通過與Si襯底181呈某一角度注入離子進行離子銑削來形成開口部分196禾口197。接著，在氧氣氛中熱處理薄膜電容器182以消除介電膜48-1和48-2的熱變形并將氧原子提供至介電膜48-1和48-2的缺氧部分。通過分別圖案化下電極膜47A、中間電極膜167A和上電極膜49A,形成薄膜電容器182的下電極47、中間電極167和上電極49。通過在真空中順序堆疊下電極膜47A、介電膜48-lA、中間膜167A 、介電膜48-2A和上電極膜49A,能夠防止灰塵或雜質粘附至疊置的膜47A、 48畫1A、 167A 、 48-2A和49A，從而防止污染每層膜47A、 48-lA、 167A 、 48-2A和49A的表面。此外，通過在均勻平坦的絕緣膜45上形成疊置的膜47A、 48-lA、 167A、48-2A和49A之后執(zhí)行圖案化，能夠以良好的精確度處理疊置的膜47A、 48-lA、 167A 、 48-2A和49A，從而能夠增加薄膜電容器182的成品率。此外，通過使用單個掩模一起圖案化疊置的膜47A、48-1A、167A 、48-2A 和49A，與使用制備的多個掩模執(zhí)行圖案化的情況相比，能夠降低電容器結構180的制造成本。接下來，在圖23C所示的處理中，形成保護膜183以覆蓋薄膜電容器 182。接著，在分別對應于垂直互連線185、 187和186的形成位置的位置處，通過離子銑削在保護膜183中形成暴露下電極47的開口 183A、暴露中間電極167的開口 183B、和暴露上電極49的上表面的開口 183C。接著，在氧氣氛中對保護膜183進行后退火。具體說來，例如，通過利用RF磁控管濺射裝置進行濺射來形成非晶氧化鋁膜(厚度為50nrn)作為保護膜183。保護膜 183可通過濺射以外的方法(例如氣相沉積或CVD)形成。接下來，在圖23D的處理中，形成絕緣膜184以覆蓋圖23C所示的結構的上表面?zhèn)?。接著，在絕緣膜184中形成開口 184A至184C。具體說來，例如，通過旋涂方式形成光敏聚酰亞胺樹脂(厚度為2um)作為絕緣膜184。通過曝光并顯影該光敏聚酰亞胺樹脂，形成開口部分184A、 184B和184C。也可以通過旋涂以外的方法(例如噴射或浸漬)形成絕緣膜184。接下來，在圖23E所示的處理中，在絕緣膜184的上表面和開口部分 184A至184C上形成作為電鍍籽晶層的金屬膜199。具體說來，例如，通過濺射連續(xù)形成Ti膜、Cu膜和Ni膜，以用作金屬膜199。金屬膜199可通過濺射以外的方法(例如氣相沉積或CVD)形成。接下來，在圖23F的處理中，在金屬膜199上形成抗蝕層201，該抗蝕層201具有對應于焊盤電極189的形成位置的開口部分(孔)201A以及對應于焊盤電極190的形成位置的開口部分(孔)201B。接著，在圖23G的處理中，在開口部分184A至184C中分別形成垂直互連線185至187。接著，在暴露于抗蝕層201的開口部分201A中的區(qū)域內形成焊盤電極189，在暴露于抗蝕層201的開口部分201B中的區(qū)域內形成焊盤電極190。具體說來，通過電鍍在對應于開口部分184A至184C的部分金屬膜199上沉積Cu膜作為垂直互連線185至187，然后，通過電鍍形成作為焊盤電極189和190的Ni膜。接著，在圖23H的處理中，在焊盤電極189和190上形成Sn-Ag焊料的導電材料205。接著，去除抗蝕層201。導電材料205隨后回流以作為外部連接端子192和193。接下來，在圖23I所示的處理中，去除未被焊盤電極189和190覆蓋的金屬膜199的多余部分。接著，通過加熱使導電材料205回流，從而形成外部連接端子192和193。然后，通過切片方式切割Si襯底181，從而形成電容器結構180。按照本實施例的電容器結構制造方法，薄膜電容器182形成于一對悍盤電極189與焊盤電極190之間，并且在薄膜電容器182的多個電極47、 167、和49中，從Si襯底181側計數(shù)的奇數(shù)電極47和49通過垂直互連線185和 186電連接至焊盤電極189，而從Si襯底181側計數(shù)的偶數(shù)電極167通過垂直互連線187電連接至焊盤電極190。因此，能夠通過減少在并聯(lián)連接基本上相同電容的電容器D1和D2 (使用薄膜電容器182作為去耦電容器)時所需的互連線長度來降低互連線的電感，從而降低阻抗。此外，通過在真空中順序堆疊下電極膜47A、介電膜48-lA、中間膜 167A 、介電膜48-2A和上電極膜49A，能夠防止灰塵或雜質粘附至疊置的膜47A、 48-1A、 167A 、 48-2A和49A，從而防止污染每層膜47A、 48-lA、 167A 、 48-2A和49A的表面。因而，能夠增加薄膜電容器182的成品率。此外，通過在均勻平坦的絕緣膜45上形成疊置的膜47A、48-1A、 167A 、 48-2A和49A之后執(zhí)行圖案化，能夠增加薄膜電容器182的成品率。此夕卜，通過使用單個掩模一起圖案化疊置的膜47A、48-1A、167A 、48-2A 和49A，與使用為每層膜47A、 48-lA、 167A 、 48-2A和49A都制備掩模來執(zhí)行圖案化的情況相比，能夠降低電容器結構180的制造成本。制備通過與按照本實施例的上述圖23A和圖23B的方法相同的方法形成的下電極47、介電膜48-l、中間電極167、介電膜48-2、中間電極167、介電膜48-3和上極49的三層結構的薄膜電容器(一個實例)，并且制備通過每次形成每層膜47、 48-1、 167、 48-2、 167、 48-3和49時執(zhí)行圖案化所形成的三層結構的傳統(tǒng)薄膜電容器(比較例)，并對該實例與比較例的電特性迸行評估。利用圖23A和23B的處理中所指定的條件形成該實例薄膜電容器。對于實例薄膜電容器而言，評估結果為電容密度為12pF/cm2、 ESR (等效串聯(lián)電阻)為0.02Q、 ESL (等效串聯(lián)電感)為10pH、和耐壓為30V或以上。對于比較例薄膜電容器而言，評估結果為電容密度為12pF/cm2、 ESR (等效串聯(lián)電阻)為0.02Q、 ESL (等效串聯(lián)電感)為10pH、和耐壓為20V 或以下。這些結果證明按照本實施例能夠形成具有大電容、減小的ESL、以及極佳耐壓特性的薄膜電容器。此外，制備通過按照本實施例的上述圖23A和圖23B的處理相同的方法形成的下電極47、介電膜48和上電極49的單層結構的薄膜電容器(一個實例)，并且制備通過每次形成每層膜47、 48和49時執(zhí)行圖案化所形成的單層結構的傳統(tǒng)薄膜電容器(比較例)，并對具有10V或以上耐壓的兩種類型的薄膜電容器(該實例與比較例)的缺陷率進行評估。利用圖23A和23B 的處理中所指定的條件形成該實例薄膜電容器。圖24為示出每種類型的薄膜電容器的電極面積與缺陷率之間的關系的圖表。圖24中的上電極面積指上電極49與介電膜48的接觸面積。如圖24所示，隨著上電極49的面積增加，比較例薄膜電容器的缺陷率急劇增加。另一方面，隨著上電極49的面積增加，實例薄膜電容器的缺陷率幾乎不增加。具體說來，例如，當上電極49的面積為lcn^時，比較例的成品率為32% (缺陷率為68%)，而實例的成品率為92% (缺陷率為8%)。這些結果證明與比較例薄膜電容器相比，該實例薄膜電容器可具有更高的成品率。此外，由于上述結果是對于按照本實施例的單層薄膜電容器而獲得的，可以預見對于通過相同方法形成的多層薄膜電容器而言，成品率的差距將更顯著。圖25為按照本發(fā)明第五實施例的第一變化例的電容器結構210的橫截面圖。在圖25中，以相同的標號代表與按照第五實施例的電容器結構180 (圖20)的那些元件相同的元件，并省略其說明。參照圖25，除三層結構的薄膜電容器211替代設置于上述電容器結構 180中的薄膜電容器182以及進一步設置垂直互連線212之外，電容器結構 210具有與第五實施例的電容器結構180相同的結構。薄膜電容器211包括下電極47、第一介電膜48-l、中間電極167-1、第二介電膜48-2、中間電極167-2、第三介電膜48-3和上電極49,它們以所述順序連續(xù)堆疊。在焊盤電極189下的包括薄膜電容器211的薄膜電容器多層體中形成開口部分(孔)215和216。開口部分215暴露下電極47的上表面并限定中間電極167-1和167-2中的每個電極的端面。開口部分216暴露中間電極167-2 的上表面并限定上電極49的端面。開口部分215的形狀基本上類似為倒截錐形，在從焊盤電極189的底表面至襯底181的方向逐漸減縮。也就是說，在開口部分215中，電極的端面的相對側之間的距離(或開口的直徑)在從焊盤電極189的底表面至襯底181 的方向逐漸減小。換句話說，開口部分215垂直于其軸的橫截面面積在從焊盤電極189的底表面至襯底181的方向減小。開口部分216的形狀基本上類似為倒截錐形，在從焊盤電極189的底表面至襯底181的方向逐漸減縮。也就是說，在開口部分216中，電極的端面的相對側之間的距離(或開口的直徑)在從焊盤電極189的底表面至襯底181 的方向逐漸減小。換句話說，開口部分216垂直于其軸的橫截面面積在從焊盤電極189的底表面至襯底181的方向減小。在焊盤電極190下的包括薄膜電容器211的薄膜電容器多層體中形成開口部分(孔)217。開口部分217暴露中間電極167-1的上表面并限定中間電極167-2和上電極49中的每個電極的端面。開口部分217的形狀基本上類似為倒截錐形，在從焊盤電極190的底表面至襯底181的方向逐漸減縮。也就是說，在開口部分217中，電極的端面的相對側之間的距離(或開口的直徑) 在從焊盤電極190的底表面至襯底181的方向逐漸減小。換句話說，開口部分217垂直于其軸的橫截面面積在從焊盤電極190的底表面至襯底181的方向減小。通過在包含薄膜電容器211的薄膜電容器多層體中設置這種形狀的開口部分215至217，能夠通過垂直互連線185至187及212連接焊盤電極189、 190與電極47、 167-1、 167-2和49。在圖25中，開口部分215至217均具有基本上類似倒截錐形的形狀?？蛇x地，開口部分215至217可基本上具有倒截棱錐形的形狀?？赏ㄟ^與圖23B的方法相同的方法形成開口部分215至 217。圖26為示出垂直互連線185至187及212的設置位置的示意圖。參照圖25和圖26，垂直互連線185設置于絕緣膜184中以電連接下電極47和焊盤電極189。多條垂直互連線186設置于絕緣膜184中以電連接中間電極167-2和焊盤電極189。垂直互連線186位于以垂直互連線185的中心軸為中心的圓上，以使該圓與垂直互連線185同心。垂直互連線187設置于絕緣膜184中以電連接中間電極167-1和焊盤電極190。垂直互連線212 設置于絕緣膜184中以從焊盤電極190的底表面延伸至上電極49的上表面。垂直互連線212電連接上電極49和焊盤電極l卯。垂直互連線212位于以垂直互連線187的中心軸為中心的圓上，以使該圓與垂直互連線187同心。焊盤電極189通過垂直互連線185和186電連接至電極47、167-l、167-2 和49中從襯底181側計數(shù)的奇數(shù)電極，即第一電極47和第三電極167-2。焊盤電極190通過垂直互連線187和212電連接至電極47、 167-1、、 167-2和49中從襯底181側計數(shù)的偶數(shù)電極，即第二電極167-1和第四電極 49。具有這樣三層結構的薄膜電容器211的電容器結構210也可產生與按照第五實施例的電容器結構180相同的效果。此外，具有四層或更多層結構的薄膜電容器的電容器結構也可產生與按照第五實施例的電容器結構180相同的效果?？赏ㄟ^與上述圖23A至231的方法相同的方法制造電容器結構210。在圖26中，每條垂直互連線212為圓柱形。但是，垂直互連線212不限于該形狀，也可以為四棱柱形。作為垂直互連線212的材料，可采用與垂直互連線185至187相同的材料。圖27為按照本發(fā)明第五實施例的第二變化例的電容器結構220的橫截面圖。在圖27中，以相同的標號代表與按照第五實施例的電容器結構180 (圖20)的那些元件相同的元件，并省略其說明。參照圖27，電容器結構220的配置方式與上述電容器結構180基本相同，不同之處在于為構成薄膜電容器182的電極47、 49和167以及兩層介電膜48-l和48-2分別制備相應的掩模，并當每次形成每層膜47A、48-lA、167A、 48-2A和49A時通過該相應的掩模執(zhí)行圖案化。作為如此制備多個掩模并當每次形成每層膜47A、 48-lA、 167A、 48-2A 和49A時執(zhí)行圖案化的結果，在包括薄膜電容器182的薄膜電容器多層體(膜47A、 48-lA、 167A、 48-2A和49A的薄膜電容器多層體)中形成均具有臺階狀(stepped)側壁表面的開口部分(孔)221和222。開口部分221位于焊盤電極189下以暴露下電極47的上表面并限定中間電極167和上電極49 中的每個電極的端面。開口部分222位于焊盤電極190下以暴露中間電極167 的上表面并限定上電極49的端面。因此，通過在包含薄膜電容器182的薄膜電容器多層體中如此形成具有臺階狀側壁表面的開口部分221和222，可以通過垂直互連線185至187電連接焊盤電極189、 190與電極47、 167和49。圖28為按照本發(fā)明第五實施例的第三變化例的電容器結構230的橫截面圖。在圖28中，以相同的標號代表與按照第五實施例的第一變化例的電容器結構210 (圖25)的那些元件相同的元件，并省略其說明。參照圖28，除設置開口部分(孔)231替代形成于薄膜電容器多層體(其包括電容器結構210的薄膜電容器211)中的開口部分215和216之外，電容器結構230具有與上述電容器結構210相同的結構。在焊盤電極189的形成位置下的包括薄膜電容器211的薄膜電容器多層體中形成開口部分231。開口部分231暴露下電極47的上表面并限定電極 167-1 、 167-2和49中的每個電極的端面。開口部分231的形狀基本上類似倒截錐形，在從焊盤電極189的底表面至襯底181的方向逐漸減縮。也就是說，在開口部分231中，電極的端面的相對側之間的距離(或開口的直徑) 在從焊盤電極189的底表面至襯底181的方向逐漸減小。換句話說，開口部分231垂直于其軸的橫截面面積在從焊盤電極189的底表面至襯底181的方向減小?？赏ㄟ^與上述圖23B的方法相同的方法形成開口部分231。在絕緣膜184中在中間電極167-2的斜端面與焊盤電極189之間設置垂直互連線186。垂直互連線186電連接至中間電極167-2的端面和焊盤電極 189。通過在焊盤電極189下的包括薄膜電容器211的薄膜電容器多層體中如此形成暴露下電極47的上表面的開口部分231 ，與形成兩個開口部分215和 216的情況相比，能夠簡化制造工藝，并降低電容器結構230的制造成本。圖29為安裝電容器結構的實施例的示意圖。圖29示出在電路板236上安裝按照本實施例的電容器結構180的情況。如圖29所示，半導體器件235包括半導體芯片20和包括多個通路237 的電路板236。半導體芯片20通過焊料球137電連接至電路板236的第一主表面?zhèn)壬系耐?37。電容器結構180電連接至電路板236的第二主表面?zhèn)?上的通路237。結果，電容器結構180的薄膜電容器182 (未圖示)電連接至半導體芯片20的相應的電源連接焊盤和接地焊盤。因此，電容器結構180可適用于例如包括半導體芯片20和電路板236 (其具有多個通路237)的半導體器件235。在圖29中，以實例的方式示出電容器結構180。可選地，可設置按照本實施例的第一至第三變化例的電容器結構210至230中的任何一個替代每個電容器結構180。第六實施例圖30為按照本發(fā)明第六實施例的半導體器件240的橫截面圖。在圖30 中，以相同的標號代表與上述哪些元件相同的元件，并省略其說明。參照圖30，半導體器件240包括Si襯底241、絕緣膜45、絕緣膜250、絕緣材料243、通路244A至244C、焊盤電極246A至246C和256至258、外部連接端子247和301至303、三層結構的薄膜電容器248、保護膜249、通路251A至251C、以及垂直互連線252至255。按照本實施例，薄膜電容器248可彼此物理隔離或互連。薄化Si襯底241，并在Si襯底241中形成直徑為R3的通孔242。通孔 242對應于通路244A至244C的形成位置。通孔242的直徑R3大于通路244A 和244C的直徑。通過如此使得通孔242的直徑R3大于通路244A和244C的直徑，能夠有助于在Si襯底241與通路244A至244C之間形成一層絕緣材料243。此外，薄化的Si襯底241的厚度M2小于通孔242的直徑R3。通過如此在薄化的Si襯底241中形成直徑R3大于通路244A至244C的直徑的通孔 242，能夠形成孔徑比(厚度M2/直徑R3)減小的良好通孔242。通孔242的直徑R3例如可為100|im。此外，形成通孔242的節(jié)距例如可為150pm至250pm。通孔242的直徑R3和節(jié)距并不限于上述數(shù)值。優(yōu)選地，Si襯底241的厚度M2在30pm至100pm的范圍內。在厚度 M2小于30pm的情況下,Si襯底241的強度不足。如果厚度M2大于100pm，通孔242的孔徑比(M2/R3)變高，因此難以形成通孔242。設置絕緣膜45以覆蓋Si襯底241的上表面241A。在Si襯底241與通路244A至244C之間以及Si襯底241的下表面241B上形成絕緣材料243。此外，在對應于通孔242的形成位置的位置處形成穿過絕緣材料243及絕緣膜45的通孔313A至313C。在Si襯底241與通路244A至244C之間的絕緣材料243的厚度Ll例如可為0.05pm至50pm。此外，Si襯底241的下表面241B上的絕緣材料243 的厚度N2例如可為0.05pm至10pm?？刹捎门c第一實施例所述的絕緣材料 39相同的材料作為絕緣材料243。在通孔313A至313C中分別設置通路244A至244C。通路244A電連接通路251A與焊盤電極246A。通路244B電連接通路251B與焊盤電極246B。通路244C電連接通路251C與焊盤電極246C?？刹捎美鐚щ姖{料作為通路244A至244C的材料。具體地，可使用碳、銀或銅的導電顆粒與粘合劑的混合物作為導電漿料。通路244A至244C的直徑例如可為70pim。焊盤電極246A設置于與通路244A的形成位置對應的位置處的絕緣材料243上，以電連接至通路244A。悍盤電極246B設置于與通路244B的形成位置對應的位置處的絕緣材料243上，以電連接至通路244B。焊盤電極 246C設置于與通路244C的形成位置對應的位置處的絕緣材料243上，以電連接至通路244C。外部連接端子247設置于相應的焊盤電極246A至246C上。外部連接端子247電連接至例如未圖示的電路板?？刹捎脤щ姴牧希鏢n-Ag焊料作為外部連接端子247的材料。在相應的一對焊盤電極256和257之間的絕緣膜45上設置每個薄膜電容器248。每個薄膜電容器248位于相應的外部連接端子301與相應的外部連接端子302之間，該外部連接端子301連接至半導體芯片(未圖示)的電源連接焊盤，該外部連接端子302連接至半導體芯片(未圖示)的接地焊盤。每個薄膜電容器248包括下電極47、第一介電膜48-1、中間電極167-1、第二介電膜48-2、中間電極167-2、第三介電膜48-3和上電極49，它們以所述順序堆疊。在包括薄膜電容器248的薄膜電容器多層體中形成至少一個暴露通路244A的開口部分(孔)261A、至少一個暴露通路244B的開口部分(孔)261B、和至少一個暴露通路244C的開口部分(孔)261C。開口部分261A至261C中的每一個均限定相應的薄膜電容器248的電極 47、 167-1、 167-2和49的端面。開口部分261A至261C的形狀基本上類似為倒截錐形，在從相應的焊盤電極256至258的底表面至襯底241的方向逐漸減縮。也就是說，在開口部分261A至261C中，電極的端面的相對側之間的距離(或開口的直徑)在從相應的焊盤電極256至258的底表面至襯底241 的方向逐漸減小。換句話說，每個開口部分261A至261C垂直于其軸的橫截面面積在從相應的焊盤電極256至258的底表面至襯底241的方向減小。形成于開口部分261A至261C中的每個開口部分中的電極47、 167-1、 167-2 和49的端面為斜面。這使得能夠在開口部分261A中使垂直互連線252和 253分別連接至電極47的端面和電極167-2的端面，并使得能夠在開口部分 261B中使垂直互連線254和255分別連接至電極167-1的端面和電極49的端面。在圖30中，每個開口部分261A至261C的形狀基本上類似于倒截錐形?？蛇x地，開口部分261A至261C的形狀可基本上為倒截棱錐形。下電極47通過垂直互連線252電連接至焊盤電極256。中間電極167-1 通過垂直互連線254電連接至焊盤電極257。中間電極167-2通過垂直互連線253電連接至焊盤電極256。上電極49通過垂直互連線255電連接至焊盤電極257。每個薄膜電容器248電連接至例如半導體芯片的電源連接焊盤和接地焊盤，并用作去耦電容器以吸收由該半導體芯片產生的噪聲。設置例如厚度50nm的保護膜249以覆蓋薄膜電容器248。保護膜249 由無特殊限制的絕緣材料構成，但該絕緣材料優(yōu)選具有極佳耐濕性的Si3N4、 Si02或氧化鋁。采用這種材料能夠防止具有鈣鈦礦型晶體結構的介電膜48-1 至48-3的特性退化。設置例如厚度2pm的絕緣膜250以覆蓋保護膜249。在絕緣膜250和保護膜249中形成暴露通路244A至244C的開口部分(孔)250A、暴露下電極47的端面的開口部分250B、暴露中間電極167-2的端面的開口部分250C、暴露中間電極167-1的端面的開口部分250D、和暴露上電極49的端面的開口部分250E?？刹捎门c第一實施例所述的絕緣材料39相同的材料作為絕緣膜250。通路251A至251C設置于相應的開口部分250A中。通路251A電連接通路244A與焊盤電極256。通路251B電連接通路244B與焊盤電極257。通路251C電連接通路244C與焊盤電極258。垂直互連線252設置于相應的開口部分250B中以電連接至下電極47的端面及焊盤電極256。垂直互連線253設置于相應的開口部分250C中以電連接至中間電極167-2的端面及焊盤電極256。垂直互連線252和253設置于與通路251A同心的相應的圓中。垂直互連線254設置于相應的開口部分250D中以電連接至中間電極 167-1的端面及焊盤電極257。垂直互連線255設置于相應的開口部分250E 中以電連接至上電極49的端面及焊盤電極257。垂直互連線254和255設置于與通路251B同心的相應的圓中。焊盤電極256設置于與通路251A及垂直互連線252和253的形成位置對應的位置處的絕緣膜250上。焊盤電極256電連接至通路251A及垂直互連線252和253。此外，焊盤電極256分別通過垂直互連線252和253電連接至疊置的電極47、 167-1、 167-2和49中從襯底241側計數(shù)的奇數(shù)電極，即電極47和電極167-2。焊盤電極257設置于與通路251B及垂直互連線254和255的形成位置對應的位置處的絕緣膜250上。焊盤電極257電連接至通路251B及垂直互連線254和255。此外，焊盤電極257分別通過垂直互連線254和255電連接至疊置的電極47、 167-1、 167-2和49中從Si襯底241側計數(shù)的偶數(shù)電極，即電極167-1和電極49。外部連接端子301設置于焊盤電極256上。外部連接端子301電連接至例如未圖示的半導體芯片的電源連接端子。外部連接端子302設置于焊盤電極257上。外部連接端子302電連接至例如未圖示的半導體芯片的接地端子。外部連接端子303設置于焊盤電極258上。外部連接端子303電連接至例如未圖示的半導體芯片的信號端子。外部連接端子301至303的材料可采用導電材料。具體地，可采用例如Sn-Ag焊料。此外，外部連接端子301和302 可分別連接至半導體芯片的接地焊盤和電源連接焊盤。按照本實施例的半導體器件240，每個薄膜電容器248形成于相應的一對焊盤電極256與焊盤電極257之間，并且在薄膜電容器248的多個電極47、167-1、 167-2和49中，從Si襯底241側計數(shù)的奇數(shù)電極47和167-2分別通過垂直互連線252和253電連接至焊盤電極256,而從Si襯底241側計數(shù)的偶數(shù)電極167-1和49分別通過垂直互連線254和255電連接至焊盤電極257。因此，能夠通過減少在并聯(lián)連接基本上相同電容的多個電容器(使用薄膜電容器248作為去耦電容器)時所需的互連線長度來降低互連線的電感，從而降低薄膜電容器248的阻抗。此外，由于Si襯底241的厚度M2可小于或等于通孔242的直徑R3，因此能夠實現(xiàn)這樣的半導體器件240，其具有良好精確度的通孔242，并可支持密度進一步增加。此外，當半導體芯片(未圖示)連接至外部連接端子301至303時，該半導體芯片的位置靠近薄膜電容器248。因此，可降低等效串聯(lián)電感，從而半導體芯片可高頻運行。在本實施例中，薄膜電容器248為三層結構?？蛇x地，薄膜電容器248 可具有兩層結構或四層或更多層結構，并可產生相同的效果。在本實施例中，半導體器件240具有外部連接端子247和301至303。可選地，可省略外部連接端子247和301至303，并可將焊盤電極246A至 246C和256至258用作外部連接端子。圖31為按照本發(fā)明第六實施例安裝半導體器件240的實施例的示意圖。如圖31所示，半導體器件240用于例如電連接半導體芯片20與電路板 236。在這種情況下，半導體芯片20連接至外部連接端子301至303，而電路板236連接至外部連接端子247。圖32A至圖32P為按照本發(fā)明第六實施例的半導體器件制造方法的示意圖。以下參照

按照本實施例的半導體器件240的制造方法。首先，在圖32A的處理中，通過濺射在其表面上形成有熱氧化膜的Si 襯底241上形成絕緣膜45,然后連續(xù)堆疊下電極膜47A、介電膜48-lA、中間電極膜167-1A、介電膜48-2A、中間電極膜167-2A、介電膜48-3A和上電極膜49A，以形成薄膜電容器多層體。具體地，例如，使用多靶DC-RF磁控管濺射裝置，在Si襯底241上形成Si02膜(厚度為100nm)作為絕緣膜45，其中在襯底溫度為200。C的情況下在Si襯底241的表面上形成熱氧化膜。接著，在襯底溫度為600。C的情況下，在Ar氣氛中形成Pt膜(厚度為100nm)作為下電極膜47A。接著，在襯底溫度為60(TC的情況下，在Ar/02氣氛中形成BST膜(厚度為100nm) 作為第一介電膜48-lA。接著，在襯底溫度為30(TC的情況下，在Ar氣氛中形成Pt膜(厚度為100nm)作為中間電極膜167-1A。接著，形成BST膜(厚度為100nm)作為第二介電膜48-2A。接著，形成Pt膜(厚度為100nm)作為中間電極膜167-2A。接著，形成BST膜(厚度為100nm)作為第三介電膜48-3A。接著，形成Pt膜(厚度為100nm)作為上電極膜49A。在形成中間電極膜167-2A和上電極膜49A的過程中，可采用與中間電極膜167-lA相同的膜形成條件。在形成第二介電膜48-2A和第三介電膜48-3A的過程中，可采用與第一介電膜48-1A相同的膜形成條件。這些多層膜45、 47A、 48-lA、 167-1A 、 48-2A、 167-2A、 48-3A和49A可通過濺射以外的方法(例如氣相沉積或CVD)形成。接下來，在圖32B所示的處理中，通過離子銑削一起圖案化這些疊置的膜47A、 48-lA、 167-1A 、 48-2A、 167-2A、 48-3A和49A,從而形成均包括下電極47、三層介電膜48-1至48-3、中間電極167-1和167-2以及上電極 49的薄膜電容器248。具體說來，形成具有對應于開口部分261A至261C 的形成位置的開口的抗蝕膜，并通過與Si襯底241呈某一角度注入離子進行離子銑削來形成開口部分261A至261C。接著，在氧氣氛中熱處理薄膜電容器248以消除介電膜48-1至48-3的熱變形并將氧原子提供至介電膜48-1至48-3的缺氧部分。通過分別圖案化下電極膜47A、中間電極膜167-lA和167-2A、以及上電極膜49A，形成每個薄膜電容器248的下電極47、中間電極167-1和167-2、以及上電極49。通過在形成通孔242之前形成薄膜電容器248，能夠高溫形成介電膜48-1 至48-3，因此可以形成高介電常數(shù)、大電容、及高可靠性的薄膜電容器248。此外，通過在真空中順序堆疊下電極膜47A、介電膜48-lA、中間膜167-1A、介電膜48-2A、中間膜167-2A、介電膜48-3A和上電極膜49A，能夠防止灰塵或雜質粘附至疊置的膜47A、 48-lA、 167-1A 、 48-2A、 167-2A、 48-3A 和49A，從而防止污染每層膜47A、 48-lA、 167-1A 、 48-2A、 167-2A、 48-3A 和49A的表面。因此，能夠增加薄膜電容器248的成品率。此外，通過在均勻平坦的絕緣膜45上形成疊置的膜47A、48-1A、 167-1A、48-2A、 167-2A、 48-3A和49A，能夠以良好的精確度圖案化疊置的膜47A、 48-lA、 167-1A 、 48-2A、 167-2A、 48-3A和49A，從而能夠增加薄膜電容器248的成品率。此外，通過使用單個掩模一起圖案化疊置的膜47A、 48-lA、 167-1A、 48-2A、 167-2A、 48-3A和49A，與對每層疊置的膜47A、 48誦1A、 167-1A、 48-2A、 167-2A、 48-3A和49A都執(zhí)行圖案化的情況相比，能夠降低半導體器件240的制造成本。接下來，在圖32C所示的處理中，形成保護膜249以覆蓋薄膜電容器 248。接著，通過離子銑削在保護膜249中形成開口 249A至249E。開口 249A 對應于通路251A至251C的形成位置，并暴露絕緣膜45。開口 249B對應于垂直互連線252的形成位置，并暴露下電極47。開口 249C對應于垂直互連線253的形成位置，并暴露中間電極167-2。開口 249D對應于垂直互連線 254的形成位置，并暴露中間電極167-1。開口 249E對應于垂直互連線255 的形成位置，并暴露上電極49。接著，在氧氣氛中對保護膜249進行后退火。具體說來，例如，通過利用RF磁控管濺射裝置進行濺射來形成非晶氧化鋁膜(厚度為50nm)作為保護膜249。保護膜249可通過濺射以外的方法(例如氣相沉積或CVD)形成。接下來，在圖32D的處理中，形成絕緣膜250以覆蓋圖32C所示的結構的上表面。接著，在絕緣膜250中形成開口 250A至250E。具體說來，例如，通過旋涂方式涂敷光敏聚酰亞胺樹脂(厚度為2um)作為絕緣膜250。通過曝光并顯影該光敏聚酰亞胺樹脂，形成開口部分250A至250E。也可以通過旋涂以外的方法(例如噴射或浸漬)形成絕緣膜250。接下來，在圖32E所示的處理中，在圖32D所示的結構上形成作為電鍍籽晶層的金屬膜307。具體說來，例如，通過濺射連續(xù)形成Ti膜、Cu膜和 Ni膜，以作為金屬膜307。金屬膜307可通過濺射以外的方法(例如氣相沉積或CVD)形成。接下來，在金屬膜307上形成具有開口部分(？L) 308A 的抗蝕層308。開口部分308A對應于焊盤電極256至258的形成位置。接著，在圖32F的處理中，分別在相應的開口部分250A中形成通路251A 至251C，并且分別在開口部分250B至250E中形成垂直互連線252至255。接著，形成焊盤電極256至258。具體說來，通過電鍍在對應于開口部分250A至250E的部分金屬膜307上沉積Cu膜，從而同時形成通路251A至251C 以及垂直互連線252至255。然后，通過電鍍形成作為焊盤電極256至258 的Ni膜。
接著，在圖32G的處理中，在焊盤電極256至258上形成Sn-Ag焊料的導電材料309。在形成導電材料309之后去除抗蝕層308。導電材料309隨后回流以作為外部連接端子301至303。
接下來，在圖32H所示的處理中，去除未被焊盤電極256至258覆蓋的金屬膜307的多余部分。接著，通過加熱使導電材料309回流，從而形成外部連接端子301至303。
接下來，在圖32I所示的處理中，通過粘合帶69將支撐襯底70粘附至圖32H所示的結構的第一主表面?zhèn)?其上形成外部連接端子301至303的一側)，并從第二主表面?zhèn)缺』疭i襯底241。具體說來，例如，使用研磨機將 Si襯底241薄化至其厚度M2為50ii m。在薄化Si襯底241之后，去除粘合帶69。例如，可采用通過紫外線照射能降低其粘度的UV帶作為粘合帶69。例如，可采用研磨或蝕刻來薄化Si襯底241。作為研磨方法，可采用拋光(例如磨光和CMP)及切割。作為蝕刻方法，可采用例如濕蝕刻和等離子體蝕刻。
因此，通過在形成通孔242之前薄化Si襯底241 ，能夠降低通孔242的孔徑比，并且能夠使用成本低于ICP (感應耦合等離子體)的等離子體蝕刻或濕蝕刻形成通孔242。因而，能夠以低成本制造半導體器件240。
接下來，在圖32J的處理中，在Si襯底241中從其下表面241B形成直徑R3的通孔242。具體說來，例如，可通過使用氟化氫和硝酸的液體混合物作為蝕刻液進行濕蝕刻，以250 u m的沉積節(jié)距形成直徑R3的通孔242。也可以采用等離子體蝕刻或使用其它蝕刻液的濕蝕刻。
接下來，在圖32K所示的處理中，涂敷絕緣材料243以填充通孔242并覆蓋Si襯底241的下表面241B，然后，硬化絕緣材料243。具體說來，例如，通過旋涂方式涂敷環(huán)氧樹脂(其為耐熱樹脂)作為絕緣材料243，其后，在20(TC的溫度下熱固該環(huán)氧樹脂。也可以通過旋涂以外的方法(例如噴射或浸漬)涂敷絕緣材料243。
因此，與分別設置Si襯底241的下表面241B上的絕緣材料和填充通孔 242的絕緣材料的情況相比，如此形成絕緣材料243以使絕緣材料243同時覆蓋Si襯底241的下表面241B和填充通孔242，能夠簡化半導體器件240 的制造工藝。
通過采用樹脂材料(例如低k樹脂、耐熱樹脂、或光敏樹脂)作為填充通孔242的絕緣材料243，能夠容易地形成用于形成通路244A至244C的通孔313A至313C，因此能夠以低成本制造半導體器件240。
可分別設置Si襯底241的下表面241B上的絕緣材料和填充通孔242的絕緣材料。在這種情況下，設置于Si襯底241的下表面241B上的絕緣材料可不同于填充通孔242的絕緣材料。
接下來，在圖32L的處理中，在填充通孔242的絕緣材料243中分別形成暴露通路251A至251C的直徑為70 u m的通孔313A至313C。具體說來，通過使用耐熱樹脂或低k樹脂作為絕緣材料243進行ArF受激準分子激光器處理來處理絕緣材料243，從而形成通孔313A至313C。也可以使用ArF受激準分子激光器處理以外的激光處理方法、或等離子體蝕刻形成通孔313A 至313C。在使用光敏樹脂作為絕緣材料243的情況下，可通過曝光并顯影對應于通孔313A至313C的部分絕緣材料243形成通孔313A至313C。
接下來，在圖32M的處理中，形成作為電鍍籽晶層的金屬膜315以覆蓋圖32L所示的結構的下表面?zhèn)?。接下來，在金屬?15上形成具有開口部分 (孔)316A的抗蝕層316。開口部分316A對應于焊盤電極246A至246C的形成位置，并暴露金屬膜315。
接著，在圖32N的處理中，在通孔313A至313C中形成通路244A至 244C。接著，在暴露于抗蝕層316中的部分金屬膜315和通路244A至244C 上形成焊盤電極246A至246C。具體說來，通過電鍍在通孔313A至313C 上沉積Cu膜，從而形成通路244A至244C。然后，通過電鍍形成Ni膜作為焊盤電極246A至246C。
接著，在圖320的處理中，在焊盤電極246A至246C上設置導電材料 318。具體說來，在焊盤電極246A至246C上設置由Sn-Ag焊料構成的導電材料。導電材料318隨后回流以作為外部連接端子247。
接下來，在圖32P所示的處理中，去除未被焊盤電極246A至246C覆蓋的金屬膜315的多余部分。接著，通過加熱使導電材料318回流，從而形成外部連接端子247。然后，通過切片方式切割Si襯底241，從而完成半導體器件240的制造。
按照本實施例的半導體器件制造方法，由于Si襯底241被薄化，在形成通孔242的過程中Si襯底241在厚度方向的處理量減少。因而，可容易地形成通孔242。此外，通過Si襯底241厚度方向的處理量的減少，能夠通過濕蝕刻或等離子體蝕刻形成通孔242。因而，能夠以比傳統(tǒng)ICP低得多的成本形成通孔242。此外，使用絕緣材料243 (例如，低k樹脂、耐熱樹脂、或光敏樹脂)填充通孔242，并通過激光通路處理在絕緣材料243中形成通孔 313A至313C。因而，能夠容易地形成通孔313A至313C。因此，能夠以低于傳統(tǒng)方法的成本制造半導體器件240。
此外，在形成通孔242之前形成薄膜電容器248。這有利于薄膜電容器 248的處理，并能夠防止在通孔242的形成過程中所產生的灰塵和雜質粘附至薄膜電容器248，從而能夠增加薄膜電容器248的成品率。
評估通過上述圖32A至圖32P的制造方法所形成的半導體器件的電特性。使用各制造處理中所指定的條件完成該半導體器件。對于電特性而言，評估結果為電容密度為12nF/cm2、 ESR (等效串聯(lián)電阻)為0.02 Q 、 ESL (等效串聯(lián)電感)為10pH、和耐壓為30V或以上。這些結果證明能夠形成具有薄膜電容器(其具有大電容及減小的ESL)的半導體器件。
此外，通過在每次在未被薄化的Si襯底241上形成每層膜47A、 48-A、 167-1A、 48-2A、 167-2A、 48-3A和49A時執(zhí)行圖案化，然后在未被薄化的 Si襯底241中通過ICP形成通孔，并在相應的通孔中形成通路，形成薄膜電容器，從而形成作為比較例的半導體器件。該比較例半導體器件的評估結果顯示會產生短路，由此不可能獲得可接受的薄膜電容器。第七實施例
圖33為按照本發(fā)明第七實施例的包含內置轉接板的襯底(含轉接板的襯底)320的橫截面圖。在圖33中，以相同的標號代表與上述第六實施例的半導體器件240 (圖30)的那些元件相同的元件，并省略其說明。
參照圖33，含轉接板的襯底320包括轉接板321和電路板322。通過熱壓縮方法將設置于轉接板321上的絕緣材料243焊接至電路板322的絕緣層 329-1，從而將轉接板321固定至電路板322。
通過從第六實施例的半導體器件240的結構中去除焊盤電極246A至246C以及外部連接端子247和301至303，并利用絕緣層324、通路325和焊盤電極326A至326C設置剩余的結構，配置轉接板321。設置絕緣層324 以覆蓋絕緣膜250和焊盤電極256至258。在焊盤電極326A至326C下的絕緣層324中設置通路325。通路325分別電連接焊盤電極256至258與焊盤電極326A至326C。
在對應于通路325的形成位置的位置處的絕緣層324上設置焊盤電極 326A至326C。例如，將未圖示的半導體芯片電連接至焊盤電極326A至 326C。具體地，例如，半導體芯片的電源連接焊盤連接至焊盤電極326A，半導體芯片的接地焊盤連接至焊盤電極326B，以及半導體芯片的信號連接焊盤連接至焊盤電極326C。
電路板322包括絕緣層329-1、絕緣層329-2、焊盤電極331A至331C、電阻元件332、互連線334-1、 334-2和337、通路335和339、以及外部連接端子441。
絕緣層329-1和絕緣層329-2以所述順序堆疊于設置在轉接板321中的絕緣材料243上。
焊盤電極331A至331C設置于絕緣層329-1連接至轉接板321的一側上的絕緣層329-1中，以與絕緣層329-1的表面329-lA基本上形成同一(single) 表面。焊盤電極331A電連接至通路244A。焊盤電極331B電連接至通路 244B。焊盤電極331C電連接至通路244C。
電阻元件332設置于絕緣層329-1中焊盤電極331A與焊盤電極331B之間，以與絕緣層329-1的表面329-1A基本上形成同一表面。電阻元件332 包括一對電極443A和443B以及電阻器444。
電極443A電連接至焊盤電極331A。電極443B電連接至焊盤電極33 IB 。結果，電極443A和443B電連接至相應的薄膜電容器248。
設置電阻器444以連接電極443A與443B。電阻器444施加負荷至電極 443A與443B之間流動的電流?？稍诤副P電極331A與331B之間設置由導電材料構成的電感元件作為另一無源元件。例如，可使用彎曲狀的電感元件。
因此，通過設置具有無源元件(包括電阻元件332和電感元件)的電路板322，能夠優(yōu)化含轉接板的襯底320的阻抗并使含轉接板的襯底320高頻運行?；ミB線334-1設置于絕緣層329-1中，以與絕緣層329-1的表面329-1A 基本上形成同一表面。互連線334-2和337設置于絕緣層329-1中，以與絕緣層329-1的表面329-1B基本上形成同一表面?；ミB線337通過絕緣層329-1 與焊盤電極331A至331C相對。
通路335設置于絕緣層329-1中，以電連接焊盤電極331A至331C與相應的互連線337。通過絕緣層329-2設置通路339，以電連接互連線337與相應的外部連接端子441。
外部連接端子441設置于絕緣層329-2的表面329-2A上，以通過絕緣層 329-2與相應的互連線337相對。外部連接端子441例如為用于連接另一未圖示的電路板的端子。
圖34為安裝含轉接板的襯底320的實施例的示意圖。
如圖34所示，含轉接板的襯底320例如用于與電連接至焊盤電極326A 至326C (圖34未示出)的半導體芯片20—起使用。
按照本發(fā)明的一個方案，轉接板的Si襯底的厚度小于或等于通孔的直徑。因而，可實現(xiàn)具有良好精確度的通孔并可支持密度進一步增加的半導體器件。此外，由于靠近半導體芯片設置薄膜電容器，可實現(xiàn)具有減小的等效串聯(lián)電感的半導體器件，從而使得該半導體芯片能夠高頻運行。此外，由于易于形成通孔，可實現(xiàn)以低成本制造的廉價半導體器件。
按照本發(fā)明的一個方案，通過執(zhí)行薄化Si襯底的步驟，可降低通孔的孔徑比(Si襯底厚度/通孔直徑)，因此可在Si襯底中容易地形成通孔。因而，能夠降低制造成本。此外，通過薄化Si襯底能夠減少處理通孔的時間。并且，由于在形成通孔的步驟之前執(zhí)行形成電容器的步驟，能夠高溫形成電容器的介電膜。因而，能夠形成高介電常數(shù)、大電容及高可靠性的電容器。
按照本發(fā)明的一個方案，轉接板的Si襯底的厚度小于或等于通孔的直徑。因而，可實現(xiàn)具有可支持密度進一步增加的轉接板的電子裝置。
此外，由于靠近半導體芯片設置電容器，可實現(xiàn)具有減小的等效串聯(lián)電感從而使得該半導體芯片能夠高頻運行的電子裝置。
按照本發(fā)明的一個方案，電容器結構的Si襯底的厚度小于或等于通孔的直徑。因而，可實現(xiàn)具有電容器結構(其包含良好精確度的通孔)并可支持電路板密度進一步增加的半導體器件。此外，由于靠近半導體芯片設置薄膜電容器，可實現(xiàn)具有減小的等效串聯(lián)電感的半導體器件，從而使得該半導體芯片能夠高頻運行。
按照本發(fā)明的一個方案，通過執(zhí)行薄化Si襯底的處理，可降低通孔的孔徑比(Si襯底厚度/通孔直徑)，因此可在Si襯底中容易地形成通孔。因而，能夠降低半導體器件的制造成本。此外，在形成通孔之前形成薄膜電容器。因此能夠高溫形成薄膜電容器的介電膜，從而能夠實現(xiàn)高介電常數(shù)、大電容及高可靠性的薄膜電容器。
按照本發(fā)明的一個方案，第一焊盤電極電連接至從襯底側計數(shù)的奇數(shù)電極，并且第二焊盤電極電連接至從襯底側計數(shù)的一個或多個偶數(shù)電極，從而在第一焊盤電極與第二焊盤電極之間并聯(lián)連接基本上具有相同電容的多個電容器。因而，通過減少在配置去耦電容器的過程中所需的互連線長而降低電感，能夠實現(xiàn)阻抗降低的電容器結構。
按照本發(fā)明的一個方案，通過第一開口部分和第二開口部分暴露三個或更多電極層。通過包括多條互連線的第一互連線部分電連接在第一開口部分暴露的第一焊盤電極和從襯底側計數(shù)的奇數(shù)電極層，并通過包括多條互連線的第二互連線部分電連接在第二開口部分暴露的第二焊盤電極和從襯底側計數(shù)的一個或多個偶數(shù)電極層。結果，能夠利用比傳統(tǒng)線長短的互連線長并聯(lián)連接多個疊置的電容器。因而，電感降低，從而能夠實現(xiàn)具有降低的阻抗的電容器結構。
本發(fā)明并不限于具體公開的實施例，在不脫離本發(fā)明的范圍的前提下可做出各種變化和修改。
權利要求
1.一種電容器結構，其特征在于包括襯底；薄膜電容器，其包括至少三個電極層和設置于所述至少三個電極層中的每相鄰兩個電極層之間的介電膜，所述至少三個電極層和所述介電膜堆疊于該襯底上；以及一對第一焊盤電極和第二焊盤電極，該第一焊盤電極和第二焊盤電極以預定間隔彼此隔開并用作該薄膜電容器的外部連接端子，其中該第一焊盤電極電連接至從該襯底側計數(shù)的所述至少三個電極層中的多個奇數(shù)電極層；該第二焊盤電極電連接至從該襯底側計數(shù)的所述至少三個電極層中的一個或多個偶數(shù)電極層；以及在該第一焊盤電極與該第二焊盤電極之間并聯(lián)連接基本上具有相同電容的疊置電容器。
2. 按照權利要求l所述的電容器結構，其特征在于還包括-開口部分，其形成于該第一焊盤電極和該第二焊盤電極中的每個電極的底表面下方，以限定所述至少三個電極層的端面，使所述至少三個電極層的端面的相對側之間的距離在該開口部分中在從該底表面至該襯底的方向逐漸減?。坏谝淮怪被ミB線部分，其包括多條垂直互連線，這些垂直互連線從該第一焊盤電極的底表面延伸至從該襯底側計數(shù)的所述至少三個電極層中的相應多個奇數(shù)電極層；以及第二垂直互連線部分，其包括一條或多條垂直互連線，所述一條或多條垂直互連線從該第二焊盤電極的底表面延伸至從該襯底側計數(shù)的所述至少三個電極層中的相應一個或多個偶數(shù)電極層。
3. 按照權利要求2所述的電容器結構，其特征在于，每個所述開口部分的形狀為大致的倒i^錐形或者大致的倒截棱錐形。
4. 按照權利要求2或3所述的電容器結構，其特征在于，每個所述開口部分具有臺階狀的側壁表面。
5. 按照權利要求2或3所述的電容器結構，其特征在于，該第一垂直互連線部分包括一條第一垂直互連線，其連接該第一焊盤電極與從該襯底側計數(shù)的所述至少三個電極層中的第一電極層，所述一條第一垂直互連線的位置對應于該第一焊盤電極的大致中心；以及一條或多條第二垂直互連線，其連接至從該襯底側計數(shù)的所述至少三個電極層中的一個或多個其余的奇數(shù)電極層，所述一一條或多條第二垂直互連線位于與該第一垂直互連線同心的一個或多個圓中。
6. 按照權利要求2或3所述的電容器結構，其特征在于，該第二垂直互連線部分包括一條或多條垂直互連線，所述垂直互連線位于與穿過該第二焊盤電極的大致中心并垂直于該襯底表面的虛擬軸同心的一個或多個圓中。
7. —種電容器結構的制造方法，該電容器結構包括薄膜電容器，其設置于襯底上；以及一對第一焊盤電極和第二焊盤電極，該第一焊盤電極和第二焊盤電極以預定間隔彼此隔開并用作該薄膜電容器的外部連接端子，其特征在于，該方法包括如下步驟(a) 通過交替堆疊至少三個電極層和介電膜在該襯底上形成具有所述至少三個電極層的多層體；(b) 在將形成該第一焊盤電極的位置形成第一垂直互連線部分，在將形成該第二焊盤電極的位置形成第二垂直互連線部分；以及(c) 形成分別與該第一垂直互連線部分和該第二垂直互連線部分接觸的該第一焊盤電極和該第二焊盤電極，其中所述步驟(b)包括如下步驟(d) 在將形成該第一燥盤電極的位置從該多層體的表面形成第一開口部分，該第一開口部分暴露從該襯底側計數(shù)的所述至少三個電極層中的第一電極層；(e) 在將形成該第二焊盤電極的位置從該多層體的表面形成第二開口部分，該第二開口部分暴露從該襯底側計數(shù)的所述至少三個電極層中的第二電極層；(f) 形成覆蓋該第一開口部分、該第二開口部分和所述至少三個電極層中的最上方電極層的絕緣膜；以及(g)在對應于將形成該第一焊盤電極的位置的絕緣膜部分形成第一互連線部分，該第一互連線部分包括多條垂直互連線，這些垂直互連線與從該襯底側計數(shù)的所述至少三電極層中的該第一電極層以及其余一個或多個奇數(shù)電極層接觸；并且在對應于將形成該第二焊盤電極的位置的絕緣膜部分形成第二互連線部分，該第二互連線部分包括一條或多條垂直互連線，所述一條或多條垂直互連線與從該襯底側計數(shù)的所述至少三電極層中的一個或多個偶數(shù)電極層接觸。
8. 按照權利要求7所述的電容器結構的制造方法，其特征在于，所述步驟(d)和步驟(e)在所述至少三個電極層中的最上方電極層上形成抗蝕膜，該抗蝕膜包括位于將形成該第一開口部分和該第二開口部分的位置處的開口；以及通過以一角度將離子注入該襯底進行離子銑削來形成該第一開口部分和該第二開口部分。
9. 一種半導體器件，其包含轉接板，該轉接板包括Si襯底；薄膜電容器，其包括至少三個電極層和設置于所述至少三個電極層的每兩個相鄰電極層之間的介電膜，所述至少三個電極層和介電膜堆疊在該Si襯底上；多個通路，其穿過該Si襯底；以及一對第一焊盤電極和第二焊盤電極，該第一焊盤電極和第二焊盤電極在覆蓋該薄膜電容器的絕緣膜上以預定間隔彼此隔開，該第一焊盤電極和第二焊盤電極電連接至相應的通路，其特征在于該第一焊盤電極電連接至從該Si襯底側計數(shù)的所述至少三個電極層中的多個奇數(shù)電極層；該第二焊盤電極電連接至從該Si襯底側計數(shù)的所述至少三個電極層中的一個或多個偶數(shù)電極層；以及在該第一焊盤電極與該第二焊盤電極之間并聯(lián)連接基本上具有相同電容的電容器。
10. 按照權利要求9所述的半導體器件，其特征在于還包括開口部分，其形成于該第一焊盤電極和該第二焊盤電極中的每個電極的底表面下方，以限定所述至少三個電極層的端面，使所述至少三個電極層的端面的相對側之間的距離在該開口部分中在從該底表面至Si襯底的方向逐漸減?。坏谝淮怪被ミB線部分，其包括多條垂直互連線，這些垂直互連線從該第一焊盤電極的底表面延伸至從該Si襯底側計數(shù)的所述至少三個電極層中的相應多個奇數(shù)電極層；以及第二垂直互連線部分，其包括一條或多條垂直互連線，所述一條或多條垂直互連線從該第二焊盤電極的底表面延伸至從該Si襯底側計數(shù)的所述至少三個電極層中的相應一個或多個偶數(shù)電極層。
11. 按照權利要求10所述的半導體器件，其特征在于，每個開口部分的形狀為大致倒截錐形或者大致倒截棱錐形中。
12. 按照權利要求10或11所述的半導體器件，其特征在于，該第一垂直互連線部分和該第二垂直互連線部分均包括一條或多條垂直互連線，所述一條或多條垂直互連線位于與穿過該第一垂直互連線部分和該第二垂直互連線部分的大致中心并垂直于該Si襯底表面的虛擬軸同心的一個或更多個圓中。
13. —種電子裝置，其特征在于包括按照權利要求9至12任一項所述的半導體器件；和電連接至該半導體器件且包含多層互連線結構的電路板。
14. 一種半導體器件的制造方法，該半導體器件包括薄膜電容器，其設置于Si襯底上；多個通路，其穿過該Si襯底；以及一對第一焊盤電極和第二焊盤電極，該第一焊盤電極和第二焊盤電極在覆蓋該薄膜電容器的絕緣膜上以預定間隔彼此隔開并電連接至相應的通路，其特征在于，該方法包括如下步驟(a) 通過交替堆疊至少三個電極層和介電膜在該Si襯底上形成具有所述至少三個電極層的多層體；(b) 在將形成該第一焊盤電極的位置形成第一垂直互連線部分，在將形成該第二焊盤電極的位置形成第二垂直互連線部分；以及(c) 形成分別與該第一垂直互連線部分和該第二垂直互連線部分接觸的該第一焊盤電極和該第二焊盤電極，其中所述步驟(b)包括如下步驟(d) 在將形成該第一焊盤電極的位置從該多層體的表面形成第一開口部分，該第一開口部分暴露從該Si襯底側計數(shù)的所述至少三個電極層中的第一電極層；(e) 在將形成該第二焊盤電極的位置從該多層體的表面形成第二開口部分，該第二開口部分暴露從該Si襯底側計數(shù)的所述至少三個電極層中的第二電極層；(f) 形成覆蓋該第一開口部分、該第二開口部分和所述至少三個電極層中的最上方電極層的絕緣膜；以及(g) 在對應于將形成該第一焊盤電極的位置的絕緣膜部分形成第一互連線部分，該第一互連線部分包括多條垂直互連線，這些垂直互連線與從該 Si襯底側計數(shù)的所述至少三個電極層中的該第一電極層以及其余一個或多個奇數(shù)電極層接觸；并且在對應于將形成該第二焊盤電極的位置的絕緣膜部分形成第二互連線部分，該第二互連線部分包括一條或多條垂直互連線，所述一條或多條垂直互連線與從該Si襯底側計數(shù)的所述至少三個電極層中的一個或多個偶數(shù)電極層接觸。
15. 按照權利要求14所述的半導體器件的制造方法，其特征在于，所述步驟(d)和步驟(e)在所述至少三個電極層中的最上方電極層上形成抗蝕膜，該抗蝕膜包括位于將形成該第一開口部分和該第二開口部分的位置處的開口；以及通過以一角度將離子注入該Si襯底進行離子銑削來形成該第一開口部分和該第二開口部分。
16. 按照權利要求14或15所述的半導體器件的制造方法，其特征在于，還包括如下步驟(h) 在所述步驟(a)之后通過圖案化該多層體形成該薄膜電容器；(i) 從與其上形成有該薄膜電容器的一側相對一側薄化該Si襯底；以及(j)在該薄化的Si襯底中形成通孔。
17. 按照權利要求16所述的半導體器件的制造方法，其特征在于，在所述步驟(i)之前執(zhí)行所述步驟(h)。
18. 按照權利要求16所述的半導體器件的制造方法，其特征在于所述步驟(i)將該Si襯底薄化到使該Si襯底的厚度小于所述通孔的直徑。
全文摘要
本發(fā)明公開一種半導體器件及其制造方法與電容器結構及其制造方法。該半導體器件包括轉接板和半導體芯片。轉接板包括Si襯底；多個通路，通過絕緣材料在穿過Si襯底的相應通孔中設置；薄膜電容器，設置于Si襯底的第一主表面上，以使其電連接至通路；以及多個外部連接端子，設置于Si襯底的第二主表面上，以使其電連接至通路。第二主表面背對第一主表面。半導體芯片設置于第一主表面或第二主表面上，以使其電連接至通路。其中Si襯底的厚度小于通孔的直徑。由此，可提供可高頻運行及可低成本制造的半導體器件。
文檔編號H01L21/822GK101271890SQ20081009183
公開日2008年9月24日申請日期2005年11月18日優(yōu)先權日2005年2月14日
發(fā)明者栗原和明, 鹽賀健司, 約翰·D·巴尼基申請人:富士通株式會社

完整全部詳細技術資料下載