專利名稱：存儲單元的編程方法
技術領域：
本發(fā)明是有關于一種存儲單元的編程方法，且特別是有關于 一種能夠自動調整電壓的存儲單元的編程方法。
背景技術：
在各種存儲器產品中，具有可進行多次數(shù)據(jù)的存入、讀取、 擦除等動作，且具有存入的數(shù)據(jù)在斷電后也不會消失的優(yōu)點的非 易失性存儲器，已成為個人計算機和電子設備所廣泛采用的一種 存儲器組件。
典型的非易失性存儲單元主要是以摻雜的多晶硅制作浮置
柵極(Floating Gate)與控制柵極(Contro 1 Gat e )。其中，浮 置柵極位于控制柵極和襯底之間，且處于浮置狀態(tài)，沒有和任何 電路相連接，是做為儲存電荷(Charge)之用，而控制柵極則是 用來控制數(shù)據(jù)存取。上述的非易失性存儲單元通常只可以儲存 "0 "和"1 "兩種數(shù)據(jù)狀態(tài)，而為一種單存儲單元單位(1 bit/cell)儲存的存儲單元。
隨著集成電路組件積集度的增加，目前亦提出一種采用氮化硅制作電荷陷入層以取代多晶硅浮置柵極的非易失性存儲單元。 請參照圖1 A與圖1 B，其繪示已知單存儲單元二位的非易失性 存儲單元的編程操作的示意圖。首先，提供一存儲單元。此存儲
單元是由襯底1 0 2 、源極1 0 4 、漏極1 0 6 、氧化物層1 0 8 、氮化物層1 1 0 、氧化物層1 1 2以及多晶硅層1 1 4所構 成。此存儲單元的編程操作為，對多晶硅層1 1 4施加1 0伏特， 源極1 0 4施加0伏特、漏極1 0 6施加5 7伏特以及對襯底 1 0 2施加0伏特，使溝道區(qū)中產生的熱電子注入靠近漏極1 0 6側的氮化物層1 1 0中，以儲存位1 1 6 。然后，將漏極1 0 6與源極1 0 4的電壓反接，使溝道區(qū)中產生的熱電子注入靠近 源極1 0 4側的氮化物層1 1 0中，以儲存位118。此存儲單 元為一種單存儲單元二位(2 bits/cell)儲存的非易失性存 儲單元。
然而，已知2 bits/cell的非易失性存儲單元在進行編程 時，若是接近漏極的處已儲存有一個位(第一位)，則在進行另 一個位(第二位)的儲存時，會導致編程效率增強，影響組件效 能。請參照圖2 A與圖2 B，其為已知單存儲單元二位的非易失 性存儲單元的電壓分布圖。圖2 A中的標號2 1 0為進行位1 1 6儲存時的編程閾值電壓分布曲線，而圖2 B中的標號2 2 0為 進行位1 1 8儲存時的編程閾值電壓分布曲線。由圖2 A與圖2 B可知，存儲單元進行編程時，原先已經(jīng)存在的位l 1 6 (第一 位)會影響另一位1 1 8 (第二位)的編程效率，造成位1 1 8(第二位)的編程閾值電壓(threshold voltage, Vt)提高， 使得存儲單元的閾值電壓分布曲線變廣(如圖2 B的標號2 3 0 所示的寬度)，即所謂的過度編程(over-program)的問題。
由于，同一存儲單元的兩個位彼此互相影響而衍生的問題會 導致組件操作上的困難，甚至會造成組件的信度(reliability) 降低。因此，如何改善此問題已成為業(yè)界積極發(fā)展的課題之一。

發(fā)明內容
有鑒于此，本發(fā)明的目的就是在提供一種存儲單元的編程方 法，能夠得到較窄的閾值電壓分布曲線，進而可改善過度編程的 問題。
本發(fā)明提出一種存儲單元的編程方法。此存儲單元包括襯 底、位于襯底內的漏極與源極，以及位于漏極與源極之間的襯底 上的柵極，其中柵極由襯底往上依序為第一氧化物層、氮化物層、 第二氧化物層以及多晶硅層。此編程方法為，進行一第一編程， 對柵極施加第一柵極電壓，漏極施加第一漏極電壓，源極施加第 一源極電壓，以及對襯底施加第一襯底電壓，以使電子藉由溝道 熱電子注入效應進入靠近漏極側的氮化物層中。然后，進行一第 二編程，對柵極施加第二柵極電壓，對漏極施加第二漏極電壓， 對源極施加第二源極電壓以及對襯底施加第二襯底電壓，以使電 子藉由溝道熱電子注入效應進入靠近源極側的氮化物層中。其 中，第二柵極電壓小于第一柵極電壓。
7依照本發(fā)明的實施例所述的存儲單元的編程方法，上述的第 一漏極電壓與第二源極電壓相同，且第一漏極電壓為固定值。
依照本發(fā)明的實施例所述的存儲單元的編程方法，上述的第 一漏極電壓與第二源極電壓相同，且第一漏極電壓呈階梯式遞 增。
依照本發(fā)明的實施例所述的存儲單元的編程方法，上述的第 二源極電壓小于第一漏極電壓。在一實施例中，此編程方法的第 一漏極電壓與第二源極電壓為固定值。在另一實施例中，此編程 方法的第一漏極電壓與第二源極電壓呈階梯式遞增。
依照本發(fā)明的實施例所述的存儲單元的編程方法，上述的第 二柵極電壓的脈沖寬度小于第一柵極電壓的脈沖寬度。在一實施 例中，除了第二柵極電壓的脈沖寬度小于第一柵極電壓的脈沖寬 度之外，此編程方法的第二源極電壓的脈沖寬度小于第一漏極電 壓的脈沖寬度。
依照本發(fā)明的實施例所述的存儲單元的編程方法，上述的第
一、第二柵極電壓的差值大于0且小于等于0 . 1 5倍的第一柵
極電壓。
依照本發(fā)明的實施例所述的存儲單元的編程方法，上述的第
一源極電壓為0伏特。
依照本發(fā)明的實施例所述的存儲單元的編程方法，上述的第 二漏極電壓為0伏特。
依照本發(fā)明的實施例所述的存儲單元的編程方法，上述的第一襯底電壓為o伏特。
依照本發(fā)明的實施例所述的存儲單元的編程方法，上述的第
二襯底電壓為o伏特。
本發(fā)明是由降低編程第二位的柵極電壓，以降低第二位的編
程效率，得到較窄的閾值電壓分布(tighter Vt distribution) 曲線，進而可改善過度編程(over-program)的問題。


為讓本發(fā)明的上述和其它目的、特征和優(yōu)點能更明顯易懂， 下文特舉較佳實施例，并配合附圖，作詳細說明如下，其中
圖1 A與圖1 B為繪示已知單存儲單元二位的非易失性存儲 單元的編程操作的示意圖。
圖2 A與圖2 B為已知單存儲單元二位的非易失性存儲單元 的電壓分布圖。
圖3 A與圖3 B為依照本發(fā)明的第一實施例所繪示的單存儲
單元二位的非易失性存儲單元的編程操作的示意圖。
圖4 A與圖4 B為依照本發(fā)明的第二實施例所繪示的單存儲
單元二位的非易失性存儲單元的編程操作的示意圖。
圖5為本發(fā)明的單存儲單元二位的非易失性存儲單元的電
壓分布圖。
主要組件符號說明102 、202 :襯底
104 、204 :源極
106 、206 :漏極
108 、112 、2 0 8 、 212:氧化物層
110 、211 :氮化物層
114 、214 :多晶硅層
116 、118 、2 16、 218:位
210 、220 、5 10、 5 2 0 :編程閾值電壓分布曲線
230 :閾值電壓分布曲線寬度
240 :柵極
具體實施例方式
本發(fā)明是由自動調整電壓(self-adjusted voltage, SAV) 的方法，降低編程第二位的柵極電壓，如此可得到較窄的閾值電 壓分布(tighter Vt distribution)曲線，進而可降低過度編 程(over-program)的問題。換句話說，本發(fā)明是，使編程第二 位的柵極電壓小于編程第一位的柵極電壓，以達到改善上述問題 的目的。
以下，列舉多個實施例以說明本發(fā)明的方法。 第一實施例
圖3 A與圖3 B為依照本發(fā)明的第一實施例所繪示的單存儲 單元二位的非易失性存儲單元的編程操作的示意圖。
10請參照圖3A與圖3B，首先提供一存儲單元。此存儲單元 是由襯底2 0 2 、源極2 0 4 、漏極2 0 6以與柵極2 4 0所構 成。其中，源極2 0 4與漏極2 0 6配置于襯底2 0 2中。柵極 2 4 0配置于源極2 0 4與漏極2 0 6之間的襯底2 0 2上。柵 極2 4 0由襯底2 0 2往上依序為氧化物層2 0 8 、氮化物層2
1 1 、氧化物層2 1 2以及多晶硅層2 14。
如圖3A所示，對存儲單元進行第一編程操作時，在柵極2
2 0施加一第一柵極電壓Vg 1 ，其例如是1 0伏特左右，以打 開柵極2 2 0下方的溝道；在漏極2 0 6上施加一第一漏極電壓 Vd 1 ，其例如是5伏特左右；在源極2 0 4施加一第一源極電壓 Vs 1 ，，其例如是O伏特；在襯底2 0 2上施加一第一襯底電壓 Vsub 1 ，其例如是0伏特。因此，溝道區(qū)的電子會由源極2 0 4 向漏極2 0 6移動，且被溝道中的電場所加速而產生熱電子，以 使電子由溝道熱電子注入效應(CHEI effect)進入靠近漏極2 0 6側的氮化物層2 1 0中，以儲存一位2 1 6 (第一位)。
另外，如圖3B所示，對存儲單元進行第二編程操作時，在 柵極2 2 0施加一第二柵極電壓Vg2 ，其例如是9伏特左右， 以打開柵極2 2 0下方的溝道；在漏極2 0 6上施加一第二漏極 電壓Vd 2 ，其與第 一 漏極電壓Vd 1相同，且為固定值 (constant),第二漏極電壓Vd 2例如是5伏特左右；在源極2 0 4施加一第二源極電壓Vs 2 ，其例如是0伏特；在襯底2 0 2上施加一第二襯底電壓Vsub2，其例如是0伏特。因此，溝道區(qū)的電子會由漏極2 0 6向源極2 0 4移動，且被溝道中的電
場所加速而產生熱電子，以使電子由溝道熱電子注入效應進入靠
近源極2 0 4側的氮化物層2 1 0中，以儲存一位2 1 8 (第二 位)。
特別是，本實施例的第二柵極電壓Vg2小于第一柵極電壓 Vgl ，而在己儲存有一個位2 1 6 (第一位)的情況下，進行另 一個位2 1 8 (第二位)的儲存時，可降低其編程效率。因此， 可改善過度編程的問題，且可達成窄的閾值電壓分布曲線。
另外，特別要說明的是，上述實施例是以第二柵極電壓Vg 2約為0 . 1倍的第一柵極電壓Vgl為例做說明，然第二柵極電 壓Vg2與第一柵極電壓Vgl的差值大于0且小于等于0 . 1 5
倍的第一柵極電壓Vg 1 。 第二實施例
請參照圖4A與圖4B，其為依照本發(fā)明的第二實施例所繪 示的單存儲單元二位的非易失性存儲單元的編程操作的示意圖。 本實施例的編程方法與第一實施例的編程方法類似，惟二者的不 同在于第一漏極電壓Vd 1與第二源極電壓Vs 2相同，且第一 漏極電壓Vd 1呈階梯式遞增。第一漏極電壓Vd 1與第二源極電 壓Vs 2例如是以5伏特為起始值且隨時間遞增至7伏特左右。
同樣地，本實施例的方法亦可改善過度編程的問題，且可達 成窄的閾值電壓分布曲線。
上述實施例的方法是，利用使第二柵極電壓Vg2小于第一
12柵極電壓Vg 1 ，且第一漏極電壓Vd 1與第二源極電壓Vs 2相同
的方式，來進行單存儲單元二位(2 bits/cell)儲存的存儲 單元的編程操作。由使第二柵極電壓Vg2小于第一柵極電壓Vg 1的方式進行存儲單元的編程操作，可降低已知同一存儲單元的 兩個位彼此互相影響而造成過度編程的問題，且可達成窄的閾值 電壓分布曲線。 第三實施例
本實施例的編程方法與第一實施例的編程方法類似，惟二者 的不同在于除了第二柵極電壓Vg2小于第一柵極電壓Vg 1之 外，第二源極電壓Vs 2小于第一漏極電壓Vd 1 ，且第一漏極電 壓Vdl與第二源極電壓Vs2為固定值。
第四實施例
本實施例的編程方法與第三實施例的編程方法類似，惟二者 的不同在于除了第二柵極電壓Vg2小于第一柵極電壓Vg 1 、 第二源極電壓Vs 2小于第一漏極電壓Vd 1之外，第一漏極電壓 Vd 1與第二源極電壓Vs 2呈階梯式遞增。
上述的第三實施例與第四實施例的方法是，利用使第二柵極 電壓Vg2小于第一柵極電壓Vgl ，且第二源極電壓Vs 2小于第
一漏極電壓Vdl的方式，來進行單存儲單元二位儲存的存儲單 元的編程操作。上述的方法亦可降低第二位的編程效率，改善過 度編程的問題，且可達成窄的閾值電壓分布曲線。
在其它實施例中，本發(fā)明的編程方法可由使第二柵極電壓Vg 2的脈沖寬度(pulse width)小于第一柵極電壓Vg 1的脈沖
寬度，以進行存儲單元的二位儲存。此外，本發(fā)明的編程方法還
可利用第二柵極電壓Vg2的脈沖寬度小于第一柵極電壓Vgl的 脈沖寬度，以及使第二源極電壓Vs 2的脈沖寬度小于第一漏極 電壓Vdl的脈沖寬度的方式，來進行存儲單元的二位儲存。同 樣地，上述的方法可降低第二位的編程效率，改善過度編程的問 題，且可達成窄的閾值電壓分布曲線。
請參照圖5 ，其為本發(fā)明的單存儲單元二位的非易失性存儲 單元的電壓分布圖。如圖5所示，其為以第一實施例的編程方法 所進行的測試的電壓分布情形。圖中的曲線5 1 O為第一位的編 程閾值電壓分布曲線，曲線5 2 0為第二位的編程閾值電壓分布 曲線。由圖5可知，利用本發(fā)明的方法可降低第二位的編程效率， 達成窄的閾值電壓分布曲線，以改善過度編程的問題。
當然，本發(fā)明的方法除了可應用于單存儲單元二位儲存的非 易失性存儲單元之外，其亦可應用于單存儲單元四位(4 bits/cell)儲存、單儲存單元八位(8 bits/cell)儲存或其 它的多階位(multi level)儲存的非易失性存儲單元。
綜上所述，本發(fā)明是由自動調整電壓的方法，亦即是降低編 程第二位的柵極電壓的方式，以降低第二位的編程效率，得到較 窄的閾值電壓分布曲線，進而可改善過度編程的問題。
雖然本發(fā)明已以實施例揭露如上，然其并非用以限定本發(fā) 明，任何熟習此技術者，在不脫離本發(fā)明的精神和范圍內，當可作些許的更動與潤飾，因此本發(fā)明的保護范圍當視本發(fā)明的權利 要求范圍所界定的為準。
權利要求
1.一種存儲單元的編程方法，該存儲單元包括一襯底、位于該襯底內的一漏極與一源極，以及位于該漏極與該源極之間的該襯底上的一柵極，其中該柵極由該襯底往上依序為一第一氧化物層、一氮化物層、一第二氧化物層以及一多晶硅層，其特征在于，該編程方法包括進行一第一編程，對該柵極施加一第一柵極電壓，該漏極施加一第一漏極電壓，該源極施加一第一源極電壓，以及對該襯底施加一第一襯底電壓，以使電子由溝道熱電子注入效應進入靠近該漏極側的該氮化物層中；以及進行一第二編程，對該柵極施加一第二柵極電壓，對該漏極施加一第二漏極電壓，對該源極施加一第二源極電壓以及對該襯底施加一第二襯底電壓，以使電子由溝道熱電子注入效應進入靠近該源極側的該氮化物層中，其中該第二柵極電壓小于該第一柵極電壓。
2 .如權利要求1所述的存儲單元的編程方法，其特征在于， 其中該第一漏極電壓與該第二源極電壓相同，且該第一漏極電壓 為固定值。
3 .如權利要求1所述的存儲單元的編程方法，其特征在于， 其中該第一漏極電壓與該第二源極電壓相同，且該第一漏極電壓呈階梯式遞增。
4 .如權利要求1所述的存儲單元的編程方法，其特征在于，其中該第二源極電壓小于該第一漏極電壓。
5 .如權利要求4所述的存儲單元的編程方法，其特征在于，其中該第一漏極電壓與該第二源極電壓為固定值。
6 .如權利要求4所述的存儲單元的編程方法，其特征在于，其中該第一漏極電壓與該第二源極電壓呈階梯式遞增。
7 .如權利要求1所述的存儲單元的編程方法，其特征在于， 其中該第二柵極電壓的脈沖寬度小于該第一柵極電壓的脈沖寬 度。
8 .如權利要求7所述的存儲單元的編程方法，其特征在于， 其中該第二源極電壓的脈沖寬度小于該第一漏極電壓的脈沖寬 度。
9 .如權利要求1所述的存儲單元的編程方法，其特征在于， 其中該第一、該第二柵極電壓的差值大于0且小于等于0 . 1 5倍的該第一柵極電壓。
10 .如權利要求1所述的存儲單元的編程方法，其特征在于，其中該第一源極電壓為0伏特。
11 .如權利要求1所述的存儲單元的編程方法，其特征在 于，其中該第二漏極電壓為0伏特。
12 .如權利要求1所述的存儲單元的編程方法，其特征在于，其中該第一襯底電壓為Q伏特。
13 .如權利要求1所述的存儲單元的編程方法，其特征在 于，其中該第二襯底電壓為0伏特。
全文摘要
一種存儲單元的編程方法，此編程方法為，進行一第一編程，對柵極施加第一柵極電壓，漏極施加第一漏極電壓，源極施加第一源極電壓，以及對襯底施加第一襯底電壓，以使電子進入靠近漏極側的氮化物層中。然后，進行一第二編程，對柵極施加第二柵極電壓，對漏極施加第二漏極電壓，對源極施加第二源極電壓以及對襯底施加第二襯底電壓，以使電子進入靠近源極側的氮化物層中。其中，第二柵極電壓小于第一柵極電壓。
文檔編號H01L27/115GK101562044SQ20081009174
公開日2009年10月21日 申請日期2008年4月14日 優(yōu)先權日2008年4月14日
發(fā)明者吳昭誼 申請人:旺宏電子股份有限公司