專利名稱：一種可優(yōu)化工藝的半導(dǎo)體器件制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，尤其涉及一種可優(yōu)化工藝的半導(dǎo)體器件制造 方法。
背景技術(shù)：
在深亞微米半導(dǎo)體制造領(lǐng)域，為降低M0S管柵源漏極的接觸電阻，現(xiàn)通常 采用自對(duì)準(zhǔn)硅化物工藝(Salicide Process)在M0S管4冊(cè)源漏極上同時(shí)形成金 屬硅化物。
半導(dǎo)體器件的硅村底上除直接制造M0S管外，通常還直接制造電阻，以下 將詳述具有M0S管和電阻的半導(dǎo)體器件的制造過程首先在硅襯底上制作柵氧 化層和多晶硅層；然后通過刻蝕工藝去除柵極區(qū)和電阻區(qū)外的柵氧化層和多晶 硅層；接著對(duì)電阻區(qū)進(jìn)行摻雜；之后沉積側(cè)墻介質(zhì)層并通過干法刻蝕工藝在柵 極和電阻兩側(cè)形成側(cè)墻；接著沉積氧化硅并通過光刻和刻蝕工藝在硅化金屬阻 止區(qū)形成硅化金屬阻止層；隨后即可沉積鈦、鎳和鈷等類似的金屬層并進(jìn)行熱 處理，此時(shí)沒有硅化金屬阻止層覆蓋的區(qū)域即MOS管柵源漏極上形成金屬硅化 物，此后再通過王水或氨水、雙氧水和水的混合溶液或錄u酸和雙氧水的混合溶 液來去除未硅化的金屬層。
但是，上述具有MOS管和電阻的半導(dǎo)體器件的工藝制程首先存在著材料和 工藝的浪費(fèi)，刻蝕硅化金屬阻止區(qū)的可阻止金屬與硅珪化反應(yīng)的側(cè)墻介質(zhì)后， 又在該區(qū)沉積并通過光刻和刻蝕工藝形成硅化金屬阻止層(即氧化層)；另外 多次制作氧化層會(huì)增大硅和氧化物(包括淺溝槽隔離結(jié)構(gòu)和柵極側(cè)墻)的消耗 量，如此會(huì)增大半導(dǎo)體器件的漏電。
因此，如何提供一種可優(yōu)化工藝的半導(dǎo)體器件制造方法以優(yōu)化工藝步驟， 且減小硅和氧化物的消耗量，并降低半導(dǎo)體器件的漏電，已成為業(yè)界亟待解決 的技術(shù)問題。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種可優(yōu)化工藝的半導(dǎo)體器件制造方法，通過所述 制造方法可優(yōu)化制造工藝，減小硅和氧化物的消耗量，并降低半導(dǎo)體器件的漏 電。
本發(fā)明的目的是這樣實(shí)現(xiàn)的 一種可優(yōu)化工藝的半導(dǎo)體器件制造方法，其 制造在硅襯底上且具有MOS管和電阻，該MOS管和電阻分別制作在硅化金屬區(qū) 和硅化金屬阻止區(qū)，該方法包括以下步驟a、在硅襯底上制作柵氧化層和多晶 硅層；b、通過刻蝕工藝去除柵極區(qū)和電阻區(qū)外的柵氧化層和多晶硅層；c、對(duì) 電阻區(qū)進(jìn)行摻雜；d、沉積側(cè)墻介質(zhì)層；e、涂布光刻膠并光刻出硅化金屬區(qū)； f、通過干法刻蝕工藝形成柵極側(cè)墻；g、去除光刻膠并進(jìn)行源漏離子注入工藝； h、沉積金屬層并進(jìn)行熱處理以在MOS管的柵源漏極形成金屬硅化物；i、通過 濕法刻蝕工藝去除未硅化反應(yīng)的金屬層。
在上述的可優(yōu)化工藝的半導(dǎo)體器件制造方法中，該金屬層為鈦層、鎳層或 鈷層，相應(yīng)地該金屬硅化物為硅化鈦、硅化鎳或硅化鈷。
在上述的可優(yōu)化工藝的半導(dǎo)體器件制造方法中，該側(cè)墻介質(zhì)層為氧化硅層 或氮化硅層。
在上述的可優(yōu)化工藝的半導(dǎo)體器件制造方法中，在步驟h中，該熱處理包 括第一階段熱處理和第二階段熱處理，該第一和第二階段熱處理的溫度范圍分 別為450至550和700至850攝氏度。
在上述的可優(yōu)化工藝的半導(dǎo)體器件制造方法中，在步驟h中，通過濺射鍍 膜工藝沉積金屬層。
在上述的可優(yōu)化工藝的半導(dǎo)體器件制造方法中，在步驟i中，該濕法刻蝕 工藝的刻蝕液為王水。
在上述的可優(yōu)化工藝的半導(dǎo)體器件制造方法中，在步驟i中，該濕法刻蝕 工藝的刻蝕液為氨水、雙氧水和水的混合溶液或碌u酸和雙氧水的混合溶液。
與現(xiàn)有技術(shù)中刻蝕硅化金屬阻止區(qū)的側(cè)墻介質(zhì)層后還在該區(qū)形成硅化金屬 阻止層，從而造成工藝步驟繁瑣，且增大了硅和氧化物的消耗量相比，本發(fā)明 的可優(yōu)化工藝的半導(dǎo)體器件制造方法在硅化金屬區(qū)即MOS管制造區(qū)通過刻蝕工藝形成柵極側(cè)墻時(shí)，將硅化金屬阻止區(qū)的側(cè)墻介質(zhì)層通過光刻膠保護(hù)起來，該
被保護(hù)起來的側(cè)墻介質(zhì)層可避免后續(xù)在MOS管柵源漏上形成金屬硅化物時(shí)該硅 化金屬阻止區(qū)上也形成金屬硅化物，如此將大幅地優(yōu)化了工藝，降低了硅和氧 化物的消耗量，另可大大降低半導(dǎo)體器件的漏電。


本發(fā)明的可優(yōu)化工藝的半導(dǎo)體器件制造方法由以下的實(shí)施例及附圖給出。
圖1為本發(fā)明的可優(yōu)化工藝的半導(dǎo)體器件制造方法的流程圖2至圖IO為完成圖1中步驟S10至S18后半導(dǎo)體器件的剖視圖。
具體實(shí)施例方式
以下將對(duì)本發(fā)明的可優(yōu)化工藝的半導(dǎo)體器件制造方法作進(jìn)一步的詳細(xì)描述。
本發(fā)明的可優(yōu)化工藝的半導(dǎo)體器件制造方法中所述的半導(dǎo)體器件制造在石圭 襯底上且具有MOS管和電阻，所述MOS管和電阻分別制作在硅化金屬區(qū)和珪化 金屬阻止區(qū)。
參見圖1,本發(fā)明的可優(yōu)化工藝的半導(dǎo)體器件制造方法首先進(jìn)行步驟SIO， 在硅襯底上制作柵氧化層和多晶硅層。在本實(shí)施例中，分別通過熱氧化工藝和 化學(xué)氣相沉積工藝制作柵氧化層和多晶硅層。
參見圖2，顯示了完成步驟S10后半導(dǎo)體器件的剖視圖，如圖所示，硅襯底 1中具有多個(gè)淺溝槽隔離結(jié)構(gòu)lO和導(dǎo)電阱ll，柵氧化層12和多晶硅層13依次 層疊在硅襯底1上，半導(dǎo)體器件所具有的MOS管和電阻分別制作在硅化金屬區(qū) SA和硅化金屬阻止區(qū)SAB上。
接著繼續(xù)步驟S11 ，通過刻蝕工藝去除柵極區(qū)和電阻區(qū)外的柵氧化層和多晶 硅層。
參見圖3，結(jié)合參圖2，圖3顯示了完成步驟S11后半導(dǎo)體器件的剖視圖， 如圖所示，步驟S11形成了柵極14和電阻15。
接著繼續(xù)步驟S12，對(duì)電阻區(qū)進(jìn)行摻雜，其詳細(xì)過程為首先涂布光刻膠并 光刻出電阻的圖形，之后進(jìn)行離子注入工藝，在此依照電阻的預(yù)期阻值來確定離子注入工藝的注入雜質(zhì)和注入劑量。
參見圖4，結(jié)合參圖2和圖3,圖4顯示了完成步驟S12后半導(dǎo)體器件的剖 視圖，如圖所示，通過離子注入工藝在電阻15中摻雜了雜質(zhì)，電阻15的阻值 即可達(dá)到預(yù)期阻值。
接著繼續(xù)步驟S13,沉積側(cè)墻介質(zhì)層，所述側(cè)墻介質(zhì)層為氧化硅層或氮化硅 層。在本實(shí)施例中，所述側(cè)墻介質(zhì)層為氧化硅層，其厚度范圍為100至500埃。
參見圖5，結(jié)合參圖2和圖4，圖5顯示了完成步驟S13后半導(dǎo)體器件的剖 視圖，如圖所示，側(cè)墻介質(zhì)層16沉積在硅襯底1上且覆蓋柵極14和電阻15。
接著繼續(xù)步驟S14,涂布光刻膠并光刻出硅化金屬區(qū)。在本實(shí)施例中，還光 刻出了硅化金屬區(qū)和硅化金屬阻止區(qū)間的淺溝槽隔離結(jié)構(gòu)靠近硅化金屬區(qū)的一 半?yún)^(qū)域。
參見圖6，結(jié)合參圖2和圖5，圖6顯示了完成步驟S14后半導(dǎo)體器件的剖 視圖，如圖所示，所迷光刻膠2覆蓋在硅化金屬阻止區(qū)SAB上，并覆蓋了硅化 金屬區(qū)SA和硅化金屬阻止區(qū)SAB間的淺溝槽隔離結(jié)構(gòu)10靠近硅化金屬阻止區(qū) SAB的一半?yún)^(qū)域。
接著繼續(xù)步驟S15，通過干法刻蝕工藝形成4冊(cè)極側(cè)墻。
參見圖7，結(jié)合參圖2和圖6，圖7顯示了完成步驟S15后半導(dǎo)體器件的剖 視圖，如圖所示，柵極側(cè)墻17形成在柵極14兩側(cè)。
接著繼續(xù)步驟S16 ，去除光刻膠并進(jìn)行源漏離子注入工藝。
參見圖8,結(jié)合參圖2和圖7，圖8顯示了完成步驟S16后半導(dǎo)體器件的剖 視圖，如圖所示，源極18和漏極19形成在珪襯底1中，并分別位于柵極側(cè)墻 17兩側(cè)。
接著繼續(xù)步驟S17,沉積金屬層并進(jìn)行熱處理以在MOS管的柵源漏極形成金 屬硅化物，其中，所述金屬層為鈦層、鎳層或鈷層，其通過濺射鍍膜工藝形成， 所述熱處理包括第一階段熱處理和第二階段熱處理，所述金屬硅化物為硅化鈦、 硅化鎳或硅化鈷。在本實(shí)施例中，所述金屬層為鎳層，所述金屬硅化物為硅化 鎳，所述第一和第二階段熱處理的溫度范圍分別為450至550和700至850攝 氏度。
參見圖9,結(jié)合參圖2和圖8，圖9顯示了完成步驟Sn后半導(dǎo)體器件的剖
6視圖，如圖所示，金屬層30覆蓋在硅襯底1上，且在無側(cè)墻介質(zhì)層16或柵極 側(cè)墻17覆蓋的區(qū)域即柵極14、源極18和漏極19上與硅發(fā)生硅化反應(yīng)生成金屬 硅化物31。
接著繼續(xù)步驟S18,通過濕法刻蝕工藝去除未硅化反應(yīng)的金屬層，所述濕法 刻蝕工藝的刻蝕液為王水或氨水、雙氧水和水的混合溶液或硫酸和雙氧水的混 合溶液。
參見圖10，結(jié)合參圖2和圖9，圖10顯示了完成步驟S18后半導(dǎo)體器件的 剖視圖，如圖所示，除柵極14、源極18和漏極19上的金屬硅化物31，其它區(qū) 域的金屬層30全部被濕法刻蝕工藝完全去除。
綜上所述，本發(fā)明的可優(yōu)化工藝的半導(dǎo)體器件制造方法在硅化金屬區(qū)即MOS 管制造區(qū)通過刻蝕工藝形成柵極側(cè)墻時(shí)，將硅化金屬阻止區(qū)的側(cè)墻介質(zhì)層通過 光刻膠保護(hù)起來，所述被保護(hù)起來的側(cè)墻介質(zhì)層可避免后續(xù)在MOS管柵源漏上 形成金屬硅化物時(shí)所述硅化金屬阻止區(qū)上也形成金屬硅化物，如此將大幅地優(yōu) 化了工藝，降低了硅和氧化物的消耗量，另可大大降低半導(dǎo)體器件的漏電。
權(quán)利要求
1、一種可優(yōu)化工藝的半導(dǎo)體器件制造方法，其制造在硅襯底上且具有MOS管和電阻，該MOS管和電阻分別制作在硅化金屬區(qū)和硅化金屬阻止區(qū)，該方法包括以下步驟a、在硅襯底上制作柵氧化層和多晶硅層；b、通過刻蝕工藝去除柵極區(qū)和電阻區(qū)外的柵氧化層和多晶硅層；c、對(duì)電阻區(qū)進(jìn)行摻雜；d、沉積側(cè)墻介質(zhì)層；其特征在于，該方法還包括以下步驟e、涂布光刻膠并光刻出硅化金屬區(qū)；f、通過干法刻蝕工藝形成柵極側(cè)墻；g、去除光刻膠并進(jìn)行源漏離子注入工藝；h、沉積金屬層并進(jìn)行熱處理以在MOS管的柵源漏極形成金屬硅化物；i、通過濕法刻蝕工藝去除未硅化反應(yīng)的金屬層。
2、 如權(quán)利要求l所述的可優(yōu)化工藝的半導(dǎo)體器件制造方法，其特征在于， 該金屬層為鈦層、鎳層或鈷層，相應(yīng)地該金屬硅化物為硅化鈦、硅化鎳或硅化鈷。
3、 如權(quán)利要求l所述的可優(yōu)化工藝的半導(dǎo)體器件制造方法，其特征在于， 該側(cè)墻介質(zhì)層為氧化硅層或氮化硅層。
4、 如權(quán)利要求l所述的可優(yōu)化工藝的半導(dǎo)體器件制造方法，其特征在于， 在步驟h中，該熱處理包括第一階段熱處理和第二階段熱處理。
5、 如權(quán)利要求4所述的可優(yōu)化工藝的半導(dǎo)體器件制造方法，其特征在于， 該第一階段熱處理的溫度范圍為450至550攝氏度。
6、 如權(quán)利要求4所述的可優(yōu)化工藝的半導(dǎo)體器件制造方法，其特征在于， 該第二階段熱處理的溫度范圍為700至850攝氏度。
7、 如權(quán)利要求l所述的可優(yōu)化工藝的半導(dǎo)體器件制造方法，其特征在于， 在步驟h中，通過濺射鍍膜工藝沉積金屬層。
8、 如權(quán)利要求1所述的可優(yōu)化工藝的半導(dǎo)體器件制造方法，其特征在于， 在步驟i中，該濕法刻蝕工藝的刻蝕液為王水。
9、 如權(quán)利要求l所述的可優(yōu)化工藝的半導(dǎo)體器件制造方法，其特征在于， 在步驟i中，該濕法刻蝕工藝的刻蝕液為氨水、雙氧水和水的混合溶液或硫酸 和雙氧水的混合溶液。
全文摘要
本發(fā)明提供了一種可優(yōu)化工藝的半導(dǎo)體器件制造方法，該半導(dǎo)體器件具有分別制作在硅化金屬區(qū)和硅化金屬阻止區(qū)上的MOS管和電阻?，F(xiàn)有技術(shù)中刻蝕硅化金屬阻止區(qū)的側(cè)墻介質(zhì)層后還在該區(qū)形成硅化金屬阻止層，從而造成工藝步驟繁瑣，且增大了硅和氧化物的消耗量，并增大了半導(dǎo)體器件的漏電。本發(fā)明先制作柵氧化層和多晶硅層；再去除柵極區(qū)和電阻區(qū)外的柵氧化層和多晶硅層并對(duì)電阻區(qū)進(jìn)行摻雜；然后沉積側(cè)墻介質(zhì)層且涂布光刻膠并光刻出硅化金屬區(qū)；接著通過干法刻蝕工藝形成柵極側(cè)墻；之后去除光刻膠并進(jìn)行源漏離子注入工藝；然后沉積金屬層并進(jìn)行熱處理；最后去除未硅化反應(yīng)的金屬層。本發(fā)明可大大優(yōu)化工藝，并可大幅地降低半導(dǎo)體器件的漏電。
文檔編號(hào)H01L21/70GK101483153SQ20081003234
公開日2009年7月15日 申請(qǐng)日期2008年1月7日 優(yōu)先權(quán)日2008年1月7日
發(fā)明者何德飚, 陳昱升 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司