專利名稱：半導(dǎo)體器件以及方法
技術(shù)領(lǐng)域：
本發(fā)明的實施例提供了一種采用雙應(yīng)力淺溝槽隔離(STI)的器件、 方法等等。
背景技術(shù)：
應(yīng)力感應(yīng)改善器件的性能。例如，較多的拉伸應(yīng)力改善n型場效應(yīng)晶 體管(NFET)的性能。此外，較多的壓縮應(yīng)力改善p型場效應(yīng)晶體管 (PFET)的性能。發(fā)明內(nèi)容本發(fā)明的實施例提供了一種采用雙應(yīng)力STI的器件、方法等等。提供 了一種具有這樣的襯底的半導(dǎo)體器件，所述襯底具有第一晶體管區(qū)域和不 同于所述第一晶體管區(qū)域的第二晶體管區(qū)域。所述第一晶體管區(qū)域可以包 括p型場效應(yīng)晶體管(PFET);以及，所述第二晶體管區(qū)域可以包括n 型場效應(yīng)晶體管(NFET)。此外，在所述襯底中提供鄰近所述第一晶體 管區(qū)域和所述第二晶體管區(qū)域的側(cè)面和位于所述第一晶體管區(qū)域與所述第 二晶體管區(qū)域之間的STI區(qū)域，每一個所述STI區(qū)域包括壓縮區(qū)域、壓縮 襯里、拉伸區(qū)域以及拉伸襯里。更具體而言，所迷壓縮區(qū)域和所述壓縮襯里鄰近所迷第一晶體管區(qū)域；以及所述拉伸區(qū)域和所述拉伸襯里鄰近所述第二晶體管區(qū)域。所述壓縮區(qū) 域和所述壓縮襯里適用于在所述PFET的溝道區(qū)域中產(chǎn)生應(yīng)力；以及，所 述拉伸區(qū)域和所述拉伸襯里適用于在所述NFET的溝道區(qū)域中產(chǎn)生應(yīng)力。 此外，所述壓縮區(qū)域接觸所述壓縮襯里；以及，所述拉伸區(qū)域接觸所述拉伸襯里和所述壓縮區(qū)域，其中所述拉伸區(qū)域的一部分覆蓋所述壓縮區(qū)域的 一部分。還提供了一種方法，包括在襯底上淀積氧化物層和氮化物層。接下來， 構(gòu)圖所述氧化物層、所述氮化物層以及所述襯底以在襯底內(nèi)形成第 一晶體 管區(qū)域和第二晶體管區(qū)域。然后，所述方法在所述第一晶體管區(qū)域之上淀 積第一壓縮層，在所述第一壓縮層之上淀積第二壓縮層，并在所迷第二晶 體管區(qū)域之上淀積第一拉伸層。此外，在所述第一拉伸層之上淀積第二拉 伸層。在這之后，所述方法拋光所述第二壓縮層、所述第二拉伸層、所述第 一壓縮層以及所述第一拉伸層以便形成鄰近所述第一晶體管區(qū)域和所述第 二晶體管區(qū)域的側(cè)面和位于所述第一晶體管區(qū)域與所述第二晶體管區(qū)域之間的STI區(qū)域，每一個所述STI區(qū)域包括壓縮區(qū)域、壓縮襯里、拉伸區(qū)域 以及拉伸襯里。更具體而言，所述第一和第二壓縮層的所述淀積包括淀積所述第一和 第二壓縮層以便鄰近所述第一晶體管區(qū)域分別形成所迷壓縮襯里和所述壓 縮區(qū)域。此外，所述第一和第二拉伸層的所述淀積包括淀積所述第一和第 二拉伸層以便鄰近所述第二晶體管區(qū)域分別形成所述拉伸襯里和所述拉伸 區(qū)域。此外，所述第一壓縮層的所述淀積包括淀積所述笫一壓縮層以形成 所述壓縮襯里從而使所述壓縮襯里接觸所述第一晶體管區(qū)域和所迷村底。 所述第一拉伸層的所述淀積包括淀積所述第一拉伸層以形成所述拉伸襯里 從而使所迷拉伸襯里接觸所述第二晶體管區(qū)域、所述襯底以及所述壓縮襯 里。此外，所述第二壓縮層的所述淀積包括淀積所述第二壓縮層以形成所 述壓縮區(qū)域從而使所述壓縮區(qū)域接觸所述壓縮襯里。所述第二拉伸層的所 述淀積包括淀積所述第二拉伸層以形成所述拉伸區(qū)域從而使所述拉伸區(qū)域 接觸所述拉伸襯里和所述壓縮區(qū)域。另外，所述壓縮區(qū)域和所述壓縮襯里適用于在所述第一晶體管區(qū)域的 第一溝道區(qū)域中產(chǎn)生應(yīng)力；以及，所述拉伸區(qū)域和所述拉伸襯里適用于在 所述第二晶體管區(qū)域的第二溝道區(qū)域中產(chǎn)生應(yīng)力。此外，所述方法包括在所述拋光之前，在所述第二拉伸層之上淀積中性層，因此，可以進(jìn)行所述拋光以拋光所述中性層從而形成所述STI區(qū)域，其中每一個所述STI區(qū) 域包括中性區(qū)域。因此，通過為PFET提供較多的壓縮應(yīng)力和為NFET提供較多的拉伸 應(yīng)力，本發(fā)明的實施例提供了附加的應(yīng)力感應(yīng)以改善器件性能。通過控制 所述STI區(qū)域中的應(yīng)力以單獨控制所述PFET和NFET溝道區(qū)域中的應(yīng) 力。這包括雙應(yīng)力STI氮化物襯里和雙應(yīng)力STI氧化物襯里。這里的實施 例與現(xiàn)有的FET改善方法是兼容的，并可以與其結(jié)合。當(dāng)結(jié)合下列說明和附圖進(jìn)行考慮時，將更好地了解和理解本發(fā)明的實 施例的這些和其他的方面。然而，應(yīng)當(dāng)理解，以示例的方式給出了下列說 明而非限制，盡管下列說明指出了本發(fā)明的優(yōu)選實施例及其多個具體細(xì)節(jié)。 可以在本發(fā)明的實施例的范圍內(nèi)進(jìn)行很多改變和修改而不背離其精神，然 而本發(fā)明的實施例包括所有這樣的修改。
通過下列詳細(xì)的描述并參考附圖，可以更好的理解本發(fā)明的實施例， 其中圖1是示例了 PFET區(qū)域和NFET區(qū)域的圖；圖2是示例了拉伸襯里和壓縮襯里以及壓縮層的圖；圖3是示例了拉伸層的圖；圖4A是示例了具有中性氧化物的STI區(qū)域的圖； 圖4B是示例了缺少中性氧化物的STI區(qū)域的圖； 圖5是示例了 PFET區(qū)域的從頂向下示意圖的圖； 圖6是示例了 PFET和NFET的從頂向下示意圖的圖； 圖7是示例了鄰近NFET的拉伸HDP的從頂向下示意圖的圖； 圖8是示例了鄰近NFET的拉伸HDP的從頂向下示意圖的圖，其中 拉伸HDP沒有延伸超過PFET的外邊緣；以及圖9是示例了形成雙應(yīng)力STI的方法的流考呈圖。
具體實施方式
通過參考在附圖中示例并在下列描迷中詳細(xì)介紹的非限定的實施例， 可以較全面地解釋本發(fā)明的實施例和各種特征以及有利的細(xì)節(jié)。應(yīng)當(dāng)注意， 附圖中所示例的特征不必按比例繪制。略去了公知基元和工藝技術(shù)的描述， 以便不會不必要的模糊本發(fā)明的實施例。這里使用的實例僅僅旨在有助于 理解實踐本發(fā)明的實施例的方法，并進(jìn)一步使本領(lǐng)域的技術(shù)人員能夠?qū)嵺` 本發(fā)明的實施例。因此，實例不應(yīng)被解釋為限定本發(fā)明的實施例的范圍。通過對PFET提供較多的壓縮應(yīng)力和對NFET提供較多的拉伸應(yīng)力， 本發(fā)明的實施例提供附加的應(yīng)力感應(yīng)以改善器件性能。通過控制STI區(qū)域 中的應(yīng)力而在PFET和NFET溝道區(qū)域中控制應(yīng)力。這包括雙應(yīng)力STI氮 化物襯里和雙應(yīng)力STI氧化物襯里。這里的實施例與現(xiàn)有的FET改進(jìn)方 法是兼容的，并可以與其結(jié)合。形成STI區(qū)域、拉伸區(qū)域、壓縮區(qū)域、氧化物、氮化物、蝕刻、構(gòu)圖、 拋光等等的許多細(xì)節(jié)是公知的，因此沒有在這里詳細(xì)討論，以便使讀者集 中于本發(fā)明的顯著部分。作為替代，關(guān)于這樣的細(xì)節(jié)的描述，可以參考 Chidambarrao等人的美國專利公開20040113174和Freeman等人的美國 專利公開20060255415,并將它們?nèi)吭诖艘鲄⒖肌，F(xiàn)在參考圖1，盡管認(rèn)識到可以采用體硅晶片，但以絕緣體上硅(SOI) 的晶片示出各工藝步驟。掩埋氧化物(BOX)層110在硅層100上；以及 SOI層122和132 (這里也稱為硅基元)在BOX層110上。圖1示出了在STI蝕刻之后的截面示意圖。在SOI層122和132上淀 積襯墊氧化物和襯墊氮化物。構(gòu)圖并蝕刻STI。然后，在SOI的側(cè)面上形 成STI村里氧化物。在BOX層110上構(gòu)圖至少一個PFET區(qū)域120 (這 里稱為"第一晶體管區(qū)域，，)，其中PFET區(qū)域120包括硅基元1"上的襯 墊氧化物124。在襯墊氧化物124上提供襯墊氮化物126，其中襯墊氮化物 126可以包括氮化硅(Si3N4) 。 STI襯里氧化物128同樣在硅基元122的 側(cè)壁上，其中SIT襯里氧化物128的高度大約等于硅基元122的高度。與前述工藝同時或者分開地，在BOX層110上構(gòu)圖至少一個NFET 區(qū)域130 (這里也稱為"第二晶體管區(qū)域")，其中NFET區(qū)域130包括硅 基元132和在珪基元132上的襯墊氧化物134。在襯墊氧化物134上提供 襯塾氮化物136，其中襯墊氮化物136可以包括Si3N4。 STI襯里氧化物138 同樣被形成在硅基元132的側(cè)壁上，其中STI襯里氧化物138的高度大約 等于硅基元132的高度。圖2的工藝步驟包括以下步驟在各處淀積壓縮氮化物襯里200和壓 縮氧化物220。使用光刻和蝕刻方法，從NFET區(qū)域130去除壓縮氧化物 和氮化物層。在各處淀積拉伸氮化物襯里210。使用光刻和蝕刻方法，從 PFET區(qū)域120去除拉伸氮化物襯里。換言之，在PFET區(qū)域120 (即，STI襯里氧化物128的外側(cè)壁和頂 部表面以及襯墊氮化物126的頂表面)上和鄰近PFET區(qū)域120的BOX 層110頂表面上形成壓縮襯里200 (這里也稱為"第一壓縮層")。此外， 在NFET區(qū)域130 (即，STI襯里氧化物138的外側(cè)壁和頂表面以及襯墊 氮化物136的頂表面)上和鄰近NFET區(qū)域130的BOX層110頂表面上 形成拉伸襯里210 (這里也稱為"第一拉伸層，，)。例如，可以由氮化物形 成壓縮村里200和拉伸襯里210。此外，在壓縮襯里200上形成壓縮層2加 (這例也稱為"第二壓縮層，，)，其中可以由氧化物形成壓縮層220。在這之后，如圖3中所示例的，在壓縮層220和拉伸襯里210上形成 拉伸層300 (這里也稱為"第二拉伸層")，其中可以由氧化物形成拉伸層 300?？蛇x地，可以在拉伸層300上形成中性氧化物層310。如圖4A所示，隨后進(jìn)行化學(xué)機(jī)械拋光(CMP)工藝去除在襯墊氮化 物126和136的頂表面之上的中性氧化物層310、拉伸層300和壓縮層220 的部分。此外，CMP工藝去除在襯墊氮化物126和136的頂表面之上的 壓縮襯里200和拉伸襯里210的部分。這樣，在PFET區(qū)域120與NFET區(qū)域130之間形成STI區(qū)域400。 具體而言，如圖4A所示例的，STI區(qū)域400包括壓縮襯里200和拉伸襯 里210，其中壓縮襯里200和拉伸襯里210的底表面在BOX層110的頂表面上。而且，壓縮襯里200的外側(cè)壁在PFET區(qū)域120的STI襯里氧化物 128的外側(cè)壁上，其中壓縮襯里200的高度大約等于STI襯里氧化物128、 襯墊氧化物124以及襯墊氮化物126的聯(lián)合高度。壓縮襯里200下內(nèi)側(cè)壁 接觸拉伸襯里210下內(nèi)側(cè)壁。拉伸襯里210的外側(cè)壁在NFET區(qū)域130的 STI襯里氧化物138的外側(cè)壁上，其中拉伸襯里210的高度大約等于STI 襯里氧化物138、襯墊氧化物134以及襯墊氮化物136的聯(lián)合高度。壓縮 區(qū)域(PFET區(qū)域)122凈皮壓縮氮化物襯里和壓縮氧化物所圍繞，同時， 拉伸區(qū)域(NFET區(qū)域)132被拉伸氮化物襯里和拉伸氧化物所圍繞，這 將壓縮應(yīng)力給予了 PFET區(qū)域，并將拉伸應(yīng)力給予了 NFET區(qū)域。這在壓縮襯里200上形成了壓縮區(qū)域222，其中壓縮區(qū)域222的上頂 表面與壓縮村里200的上頂表面共線(colinear)。壓縮區(qū)域222的外側(cè)壁 在壓縮襯里200的上內(nèi)側(cè)壁上；以及，壓縮區(qū)域222的下內(nèi)側(cè)壁與壓縮襯 里200的下內(nèi)側(cè)壁共線。這同樣在拉伸襯里210上形成了拉伸區(qū)域302，其中拉伸區(qū)域302的 上頂表面與拉伸襯里210的上頂表面共線。拉伸區(qū)域302的外側(cè)壁在拉伸 襯里210的上內(nèi)側(cè)壁上。此外，拉伸區(qū)域302的下內(nèi)側(cè)壁與拉伸襯里210 的下內(nèi)側(cè)壁共線，其中拉伸區(qū)域302的下內(nèi)側(cè)壁接觸壓縮區(qū)域222的下內(nèi) 側(cè)壁。拉伸區(qū)域302的上內(nèi)側(cè)壁接觸壓縮區(qū)域222的上內(nèi)側(cè)壁。因而，該 拉伸區(qū)域的上內(nèi)部分覆蓋了壓縮區(qū)域的下內(nèi)部分。如果在拉伸層300上形 成中性氧化物層310，那么中性氧化物區(qū)域312被形成在拉伸區(qū)域302的 上凹口中。然而，如圖4B中所示例的，如果沒有形成中性氧化物層310， 那么就不會形成中性氧化物區(qū)域312 ，并且拉伸區(qū)域302會缺少上凹口 。因此，壓縮襯里2O0擴(kuò)展以產(chǎn)生壓縮應(yīng)力。這引起在硅基元122中的 垂直拉伸應(yīng)力和在PFET區(qū)域120的溝道中的水平壓縮應(yīng)力。因而，改善 了 PFET區(qū)域120的性能。由于Poisson收縮(Poisson contraction ) ， SOI 層122處于壓縮應(yīng)力之下。如圖5中所示例的，壓縮區(qū)域222的水平擴(kuò)展 造成在PFET區(qū)域120的溝道中的水平壓縮應(yīng)力。以下是非限制的實例。實施例不局限于這些實例并可以是任何尺寸。在一個實例中，PFET區(qū)域120、 STI區(qū)域400以及NFET區(qū)域130中的 每一個可以具有120nm的寬度。在一個實例中，STI襯里氧化物128和壓 縮襯里200中的每一個可以具有10nm的厚度。在一個實例中，壓縮區(qū)域 222的外側(cè)壁與上內(nèi)側(cè)壁之間的距離可以為30nm。在一個實例中，拉伸區(qū) 域302可以具有50nm的寬度。圖6示例了才艮據(jù)前述描述形成的結(jié)構(gòu)的頂^L圖，該結(jié)構(gòu)具有NFET600 和PFET610,其中該NFET600具有源極602、柵極604以及漏極606;該 PFET610具有源極612、柵極614以及漏極616。在NFET600與PFET610 之間提供中性高密度等離子體(HDP) 620。 NFET600包括鄰近(相鄰、 接近、接觸等等)源極602和漏極606的拉伸HDP。拉伸HDP同樣鄰近 柵極604的第一和第二側(cè)面，其中柵極604的第二側(cè)面與第一側(cè)面相對， 并鄰近中性HDP620。相似地，PFET610包括鄰近源極612和漏極616的 壓縮HDP。壓縮HDP還鄰近柵極614的第一和第二側(cè)面，其中柵極614 的第二側(cè)面與第一側(cè)面相對，并鄰近中性HDP620。可選地，拉伸HDP可以鄰近柵極614的第一和第二側(cè)面。如圖7中 所示例的，拉伸HDP可以延伸超過源極612和漏極616。然而，如圖8中 所示例的，拉伸HDP可以僅僅延伸至源極612和漏極616的外邊緣。因此，本發(fā)明的實施例提供了一種采用雙應(yīng)力STI的器件、方法等等。 提供了具有這樣襯底的半導(dǎo)體器件，該村底具有第一晶體管區(qū)域和不同于 第一晶體管區(qū)域的第二晶體管區(qū)域。第一晶體管區(qū)域包括p型場效應(yīng)晶體 管(PFET);以及，第二晶體管區(qū)域包括n型場效應(yīng)晶體管(NFET)。 如上所述，第一和第二晶體管區(qū)域中的每一個區(qū)域都具有硅基元、襯墊氧 化物、襯墊氮化物。在襯底中提供鄰近第一晶體管區(qū)域和第二晶體管區(qū)域的側(cè)面并位于第 一晶體管區(qū)域與第二晶體管區(qū)域之間的STI區(qū)域，其中每個STI區(qū)域包括 壓縮區(qū)域、壓縮襯里、拉伸區(qū)域以及拉伸村里。如上所述，壓縮和拉伸襯 里中的每一個具有大約等于STI襯里氧化物、襯墊氧化物以及襯墊氮化物 的聯(lián)合高度的高度。在圖4A&4B中所示的化學(xué)機(jī)械拋光步驟之后，進(jìn)行標(biāo)準(zhǔn)CMOS形成 工藝。剝離襯墊氮化物和襯墊氧化物。生長犧牲氧化物層，并進(jìn)行全部的 器件注入。之后，形成PC (多晶導(dǎo)體)層，并進(jìn)行附加的器件注入。在 壓縮珪區(qū)域120中形成PFET,而在拉伸硅區(qū)域130中形成NFET。壓縮區(qū)域和壓縮襯里鄰近第一晶體管區(qū)域；以及，拉伸區(qū)域和拉伸襯 里鄰近第二晶體管區(qū)域。壓縮區(qū)域和壓縮襯里適用于在PFET的溝道區(qū)域 中產(chǎn)生應(yīng)力；以及，拉伸區(qū)域和拉伸襯里適用于在NFET的溝道區(qū)域中產(chǎn) 生應(yīng)力。如上所述，通過為PFET提供較多的壓縮應(yīng)力和為NFET提供較 多的拉伸應(yīng)力，這里的實施例提供了附加的應(yīng)力感應(yīng)以改善器件性能。此外，壓縮區(qū)域接觸壓縮襯里；以及，拉伸區(qū)域接觸拉伸村里和壓縮 區(qū)域，其中拉伸區(qū)域的一部分覆蓋壓縮區(qū)域一部分。如上所述，可以由氮 化物形成壓縮襯里和拉伸襯里；以及，可以由氧化物形成壓縮區(qū)域和拉伸 區(qū)域。還提供一種方法，其包括在SOI襯底上淀積氧化物層和氮化物層。 盡管附圖用于SOI晶片，但是使用體硅晶片替代SOI晶片對于本領(lǐng)域的技 術(shù)人員是顯而易見的。構(gòu)圖氧化物層、氮化物層以及襯底以在襯底內(nèi)(在 BOX之上)形成第一晶體管區(qū)域和第二晶體管區(qū)域。如上所述，第一和笫 二晶體管區(qū)域中的每一個具有硅基元、襯墊氧化物、襯墊氮化物。還在硅 基元的側(cè)壁上提供STI襯里氧化物，其中STI襯里氧化物的高度大約等于 硅基元的高度。然后，該方法在第一晶體管區(qū)域之上淀積第一壓縮層和在第一壓縮層 之上淀積第二壓縮層。這包括在各處淀積第一壓縮層，然后在各處淀積第 二壓縮層，并使用阻擋掩模從第二晶體管區(qū)域蝕刻各層。在第二晶體管區(qū) 域之上淀積第一拉伸層。這包括在各處淀積第一拉伸層和使用阻擋掩模從 第一晶體管區(qū)域蝕刻該層。如上所述，第一壓縮層和第一拉伸層中的每一 個被分別形成在它們各自的STI襯里氧化物的外側(cè)壁和頂表面上以及它們 各自的襯墊氮化物的頂表面上。此外，第二拉伸層被淀積在第一拉伸層之 上。在這之后，該方法拋光第二壓縮層、第二拉伸層、第一壓縮層以及第一拉伸層以便形成STI區(qū)域，其中每一個STI區(qū)域包括壓縮區(qū)域、壓縮襯 里、拉伸區(qū)域以及拉伸襯里，STI區(qū)域鄰近第一晶體管區(qū)域和第二晶體管 區(qū)域的側(cè)面并位于第一晶體管區(qū)域與第二晶體管區(qū)域之間。如上所述，進(jìn) 行CMP工藝以去除第一和第二拉伸層、以及第一和第二壓縮層在襯墊氮 化物的頂表面之上的部分。更具體而言，淀積第一和笫二壓縮層包括淀積第一和笫二壓縮層以 便鄰近第一晶體管區(qū)域分別地形成壓縮襯里和壓縮區(qū)域。此外，淀積第一 和第二拉伸層包括淀積第一和第二拉伸層以便鄰近第二晶體管區(qū)域分別 地形成拉伸襯里和拉伸區(qū)域。壓縮區(qū)域和壓縮襯里適用于在第一晶體管區(qū) 域的第一溝道區(qū)域中產(chǎn)生應(yīng)力；以及，拉伸區(qū)域和拉伸襯里適用于在第二 晶體管區(qū)域的第二溝道區(qū)域中產(chǎn)生應(yīng)力。因而，如上所述，通過為PFET 提供較多的壓縮應(yīng)力和為NFET提供較多的拉伸應(yīng)力，這里的實施例提供 了附加的應(yīng)力感應(yīng)以改善器件性能。此外，淀積第一壓縮層包括淀積第一壓縮層以形成壓縮襯里以^t壓 縮襯里接觸第一晶體管區(qū)域和襯底。淀積第二壓縮層包括淀積第二壓縮 層以形成壓縮區(qū)域從而使壓縮區(qū)域接觸壓縮襯里。淀積第一拉伸層包括 淀積第 一拉伸層以形成拉伸襯里從而使拉伸村里接觸第二晶體管區(qū)域、襯 底以及壓縮襯里。此外，淀積第二拉伸層包括淀積笫二拉伸層以形成拉 伸區(qū)域從而使拉伸區(qū)域接觸拉伸村里和壓縮區(qū)域。如上所述，可以由氮化 物形成壓縮襯里和拉伸襯里；以及，可以由氧化物形成壓縮區(qū)域和拉伸區(qū) 域。此外，該方法包括在拋光之前，在第二拉伸層之上淀積中性層。這 樣，可以進(jìn)行拋光以拋光中性層以便形成STI區(qū)域，其中每一個STI區(qū)域 包括中性區(qū)域。如上所述，如果在第二拉伸層上形成中性層，那么中性氧 化物區(qū)域被形成在拉伸區(qū)域的上凹口中。圖9是流程圖，示例了形成雙應(yīng)力STI的方法。該方法開始子條目900, 其中在村底上淀積氧化物層和氮化物層。襯底可以是SOI或者體硅晶片。接下來，在條目910中，構(gòu)圖氧化物層、氮化物層以及襯底以在襯底內(nèi)形 成第一晶體管區(qū)域和第二晶體管區(qū)域。如上所述，在硅基元的側(cè)壁上提供STI襯里氧化物，其中STI襯里氧化物的高度大約等于硅基元的高度。在條目920中，然后，該方法在第一晶體管區(qū)域之上淀積第一壓縮層， 在第一壓縮層之上淀積第二壓縮層，在第二晶體管區(qū)域之上淀積第一拉伸 層。如上所述，第一壓縮層和第一拉伸層中的每一個被分別形成在它們各 自的STI襯里氧化物的外側(cè)壁和頂表面上以及它們各自的襯墊氮化物的頂 表面上。此外，在條目930中，第二拉伸層被淀積在第一拉伸層之上。在 這之后，在條目940中，可以在第二拉伸層之上淀積中性層。如上所述， 如果在第二拉伸層上形成中性層，那么中性氧化物區(qū)域隨即被形成在拉伸 區(qū)域的上凹口中。接下來，在條目950中，拋光第二壓縮層、第二拉伸層、第一壓縮層、 第一拉伸層以及中性層以形成STI區(qū)域，其中每一個STI區(qū)域包括壓縮區(qū) 域、壓縮襯里、拉伸區(qū)域、拉伸襯里以及中性區(qū)域，該STI區(qū)域鄰近第一 晶體管區(qū)域和第二晶體管區(qū)域的側(cè)面并位于第一晶體管區(qū)域與第二晶體管 區(qū)域之間。如上所述，進(jìn)行CMP工藝去除在襯墊氮化物的頂表面之上的 第一和第二拉伸層以及第一和第二壓縮層的部分。因此，通過為PFET提供較多的壓縮應(yīng)力和為NFET提供較多的拉伸 應(yīng)力，本發(fā)明的實施例提供附加的應(yīng)力感應(yīng)以改善器件性能。通過控制STI 區(qū)域中的應(yīng)力以在PFET和NFET溝道區(qū)域中獨立地控制應(yīng)力。這包括雙 應(yīng)力STI氮化物襯里和雙應(yīng)力STI氧化物襯里。這里的實施例與現(xiàn)有的 FET改進(jìn)方法是兼容的，并可以與其結(jié)合。特定實施例的前述描述將充分揭示本發(fā)明的 一般本質(zhì)，其他人可以通 過應(yīng)用當(dāng)前的知識，輕易地修改這些特定的實施例和/或使其適應(yīng)于各種應(yīng) 用而不脫離其一般的概念；因此，應(yīng)該并旨在在公開的實施例的等價物的 意義和范圍內(nèi)理解這些適應(yīng)和修改。應(yīng)當(dāng)理解，這里所采用嶺措詞和術(shù)語 出于描述的目的而不是限制。因此，雖然已經(jīng)沖艮據(jù)優(yōu)選的實施例描述了本 發(fā)明的實施例，但是本領(lǐng)域的技術(shù)人員將認(rèn)識到，可以使用在所附權(quán)利要求的精神和范圍內(nèi)的修改來實踐本發(fā)明的實施例。
權(quán)利要求
1.一種半導(dǎo)體器件，包括襯底，其包括第一晶體管區(qū)域和不同于所述第一晶體管區(qū)域的第二晶體管區(qū)域；以及淺溝槽隔離(STI)區(qū)域，其在所述襯底中，鄰近所述第一晶體管區(qū)域和所述第二晶體管區(qū)域的側(cè)面并位于所述第一晶體管區(qū)域與所述第二個晶體管區(qū)域之間，其中每一個所述STI區(qū)域包括壓縮區(qū)域和拉伸區(qū)域。
2. 根據(jù)權(quán)利要求l的器件，其中所述第一晶體管區(qū)域包括p型場效 應(yīng)晶體管(PFET)，以及其中所述第二晶體管區(qū)域包括n型場效應(yīng)晶體 管(NFET)。
3. 根據(jù)權(quán)利要求l的器件，其中所述壓縮區(qū)域鄰近所述第一晶體管區(qū) 域，以及其中所述拉伸區(qū)域鄰近所述第二晶體管區(qū)域。
4. 根據(jù)權(quán)利要求2的器件，其中所述壓縮區(qū)域適用于在所述PFET 的溝道區(qū)域中產(chǎn)生應(yīng)力，以及其中所述拉伸區(qū)域適用于在所述NFET的溝 道區(qū)域中產(chǎn)生應(yīng)力。
5. 根據(jù)權(quán)利要求l的器件，其中所述拉伸區(qū)域的一部分覆蓋所述壓縮 區(qū)域的一部分。
6. —種半導(dǎo)體器件，包括襯底，其包括第一晶體管區(qū)域和不同于所述第一個晶體管區(qū)域的第二 晶體管區(qū)域；以及淺溝槽隔離(STI)區(qū)域，其在所述襯底中，鄰近所述第一晶體管區(qū) 域和所述第二晶體管區(qū)域的側(cè)面并位于所述第一晶體管區(qū)域與所述第二晶 體管區(qū)域之間，其中每一個所述STI區(qū)域包括壓縮區(qū)域、壓縮襯里、拉伸區(qū)域以及拉 伸襯里。
7. 根據(jù)權(quán)利要求6的器件，其中所述壓縮區(qū)域和所述壓縮襯里鄰近所述第一晶體管區(qū)域，其中所述第一晶體管區(qū)域包括p型場效應(yīng)晶體管(PFET)，其中所迷拉伸區(qū)域和所述拉伸襯里鄰近所述第二晶體管區(qū)域， 以及其中所迷第二晶體管區(qū)域包括n型場效應(yīng)晶體管(NFET)。
8. 根據(jù)權(quán)利要求7的器件，其中所述壓縮區(qū)域和所述壓縮襯里適用于 在所述PFET的溝道區(qū)域中產(chǎn)生應(yīng)力；以及其中所述拉伸區(qū)域和所述拉伸 襯里適用于在所述NFET的溝道區(qū)域中產(chǎn)生應(yīng)力。
9. 根據(jù)權(quán)利要求6的器件，其中所述壓縮區(qū)域接觸所述壓縮襯里，以 及其中所述拉伸區(qū)域接觸所述拉伸襯里和所述壓縮區(qū)域。
10. 根據(jù)權(quán)利要求6的器件，其中所述拉伸區(qū)域的一部分覆蓋所述壓 縮區(qū)域的一部分。
11. 一種方法，包括以下步驟 在襯底上淀積氧化物層和氮化物層；構(gòu)圖所述氧化物層、所述氮化物層以及所述襯底以在所述襯底內(nèi)形成 第一晶體管區(qū)域和第二晶體管區(qū)域；在所述第 一 晶體管區(qū)域之上淀積壓縮層； 在所述第二晶體管區(qū)域之上淀積拉伸層；以及拋光所述壓縮層和所述拉伸層以便形成鄰近所述笫一晶體管區(qū)域和所 迷第二晶體管區(qū)域的側(cè)面并位于所述第一晶體管區(qū)域與所述第二晶體管區(qū)域之間的淺溝槽隔離(STI)區(qū)域，其中每一個所述淺溝槽隔離(STI)區(qū) 域包括壓縮區(qū)域和拉伸區(qū)域。
12. 根據(jù)權(quán)利要求ll的方法，其中所述壓縮層的所述淀積包括淀積所 述壓縮層以便鄰近所述第一晶體管區(qū)域形成所述壓縮區(qū)域，以及其中所述 拉伸層的所述淀積包括淀積所述拉伸層以便鄰近所述第二晶體管區(qū)域形成 所述拉伸區(qū)域。
13. 根據(jù)權(quán)利要求12的方法，其中所述壓縮區(qū)域適用于在所述第一晶 體管區(qū)域的第一溝道區(qū)域中產(chǎn)生應(yīng)力；以及其中所述拉伸區(qū)域適用于在所 述第二晶體管區(qū)域的第二溝道區(qū)域中產(chǎn)生應(yīng)力。
14. 根據(jù)權(quán)利要求ll的方法，還包括在所述拋光之前，在所述拉伸層之上淀積中性層，其中進(jìn)行所述拋光以拋光所述中性層從而形成所述STI區(qū)域，每一個所述STI區(qū)域包括中性區(qū)域。
15. —種方法，包括以下步驟 在村底上淀積氧化物層和氮化物層；構(gòu)圖所述氧化物層、所述氮化物層以及所述村底以在所述襯底內(nèi)形成 第一晶體管區(qū)域和第二晶體管區(qū)域；淀積在所述第一晶體管區(qū)域之上的第 一壓縮層、在所述第 一壓縮層之 上的第二壓縮層、以及在所述第二晶體管區(qū)域之上的第一拉伸層；在所述第一拉伸層之上淀積第二拉伸層；拋光所述第二壓縮層、所述第二拉伸層、所述第一壓縮層以及所述第 一拉伸層以便形成鄰近所述第一晶體管區(qū)域和所述第二晶體管區(qū)域的側(cè)面 并位于所述第一晶體管區(qū)域與所述笫二晶體管區(qū)域之間的淺溝槽隔離 (STI)區(qū)域，其中每一個所述淺溝槽隔離(STI)區(qū)域包括壓縮區(qū)域、壓 縮襯里、拉伸區(qū)域以及拉伸襯里。
16. 根據(jù)權(quán)利要求15的方法，其中所述第二壓縮層的所迷淀積包括淀 積所述第二壓縮層以便鄰近所述第 一 晶體管區(qū)域形成所述壓縮區(qū)域，其中 所述第一壓縮層的所述淀積包括淀積所述第一壓縮層以便鄰近所述第一晶 體管區(qū)域形成所述壓縮村里，其中所述第二拉伸層的所述淀積包括淀積所 述第二拉伸層以便鄰近所述第二晶體管區(qū)域形成所述拉伸區(qū)域，以及其中 所述第 一拉伸層的所述淀積包括淀積所迷第 一拉伸層以^^鄰近所述第二晶 體管區(qū)域形成所述拉伸襯里。
17，根據(jù)權(quán)利要求16的方法，其中所述壓縮區(qū)域適用于在所述第一晶 體管區(qū)域的第一溝道區(qū)域中產(chǎn)生應(yīng)力，其中所述壓縮襯里適用于在所述第 一溝道區(qū)域中產(chǎn)生應(yīng)力，其中所述拉伸區(qū)域適用于在所述笫二晶體管區(qū)域 的第二溝道區(qū)域中產(chǎn)生應(yīng)力，以及其中所述拉伸村里適用于在所述第二溝 道區(qū)域中產(chǎn)生應(yīng)力。
18.根據(jù)權(quán)利要求15的方法，其中所述第一壓縮層的所述拋光包括拋 光所述第一壓縮層以形成所述壓縮襯里從而^^所述壓縮襯里接觸所述第一晶體管區(qū)域和所述襯底；其中所述第一拉伸層的所述拋光包括拋光所述第 一拉伸層以形成所述拉伸襯里從而使所述拉伸襯里接觸所述第二晶體管區(qū) 域、所述襯底以及所述壓縮襯里。
19.根據(jù)權(quán)利要求15的方法，其中所述第二壓縮層的所述拋光包括拋 光所述第二壓縮層以形成所述壓縮區(qū)域從而使所述壓縮區(qū)域接觸所述壓縮 襯里，以及其中所述第二拉伸層的所述拋光包括拋光所述第二拉伸層以形
20.根據(jù)權(quán)利要求15的方法，還包括在所述拋光之前，在所述第二 拉伸層之上淀積中性層，其中進(jìn)行所述拋光以拋光所述中性層從而形成所 述STI區(qū)域，每一個所述STI區(qū)域包括中性區(qū)域。
全文摘要
本發(fā)明的實施例提供了一種采用雙應(yīng)力STI的器件、方法等等。提供了一種具有這樣的襯底的半導(dǎo)體器件，所述襯底具有第一晶體管區(qū)域和不同于所述第一晶體管區(qū)域的第二晶體管區(qū)域。所述第一晶體管區(qū)域包括PFET；以及，所述第二晶體管區(qū)域包括NFET。此外，在所述襯底中提供鄰近所述第一晶體管區(qū)域和所述第二晶體管區(qū)域的側(cè)面并位于所述第一晶體管區(qū)域與所述第二晶體管區(qū)域之間的STI區(qū)域，其中每一個所述STI區(qū)域包括壓縮區(qū)域、壓縮襯里、拉伸區(qū)域以及拉伸襯里。
文檔編號H01L27/088GK101217143SQ20081000220
公開日2008年7月9日 申請日期2008年1月2日 優(yōu)先權(quán)日2007年1月3日
發(fā)明者權(quán)五正, 金德起, 金成東 申請人:國際商業(yè)機(jī)器公司