專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件及其制造方法，特別涉及具有在下部金屬膜和上
部金屬膜之間形成絕緣膜的結(jié)構(gòu)的MIM電容元件的半導(dǎo)體器件及其制造方 法。
背景技術(shù)：
將MIM (Metal-Insulator-Metal:金屬-絕緣層-金屬)電容元件用作為要 求高速作業(yè)的高頻模擬集成電路的電容元件。MIM電容元件相對于MOS (Metal-Insulator-Semiconductor:金屬絕緣體半導(dǎo)體)電容元件可減小寄生 電阻和寄生電容。
作為MIM電容元件，例如，在JP特開2003-318269號公報(專利文獻 l)中記載有這樣的結(jié)構(gòu)，即，具有形成在層間絕緣膜上的、由鋁青銅(AlCu) 構(gòu)成的下膜電極膜，形成在下膜電極膜上的,介電膜，形成在介電膜上的上膜 電極膜。
另外，在JP特開2004-303908號公報(專利文獻2)中記載有對形成 于層間絕緣膜上的AlCu膜刻畫圖案，由此在層間絕緣膜上形成布線的同時 形成MIM電容元件的上部電極，其中，上述層間絕緣膜覆蓋基板。
在JP特開2006-210952號公報(專利文獻3)中記載有在與專利文獻 2相同結(jié)構(gòu)的MIM電容元件中，使電容下部電極的厚度比電容上部電極的厚 度薄，將與電容下部電極連接的接觸部形成在其下方的層間絕緣膜內(nèi)。
在專利文獻2、專利文獻3所記載的MIM電容元件中，電容下部電極、 電容絕緣膜和電容上部電極具有相同的平面形狀。
另外，在JP特表2003-526927號公報(專利文獻4)中記載有這樣的 MIM電容器，g口，具有相同平面形狀的電容下部電極以及介電膜、以比介電 膜窄的形狀形成在介電膜上的電容上部電極。
專利文獻1: JP特開2003-318269號公報
專利文獻2: JP特開2004-303908號公報專利文獻3: JP特開2006-210952號公報 專利文獻4: JP特表2003-526927號公報

發(fā)明內(nèi)容
然而，例如，如圖16所示，在層間絕緣膜101上依次形成第一阻擋金 屬膜102、 AlCn膜103、第二阻擋金屬膜104、介電膜105以及上膜電極膜 106，然后，對上部電極膜106和介電膜105分別刻畫圖案，經(jīng)過這樣的工 序而形成專利文獻1所記載的MIM電容元件。
一般，通過濺射處理來形成用于構(gòu)成MIM電容元件100的下膜電極膜 的AlCu膜103，從而使AlCu膜103構(gòu)成多晶體結(jié)構(gòu)，晶體大小不均勻，由 于晶體晶界而產(chǎn)生的凹處的深度各不相同，因此導(dǎo)致在AlCu膜103的表面 上產(chǎn)生凹凸。AlCu膜103越厚，該凹凸越顯著。
另一方面，在MIM電容元件100的側(cè)方，對同一第一阻擋金屬膜102、 AlCu膜103以及第二阻擋金屬膜104刻畫圖案，從而形成布線107a、 107b。 在這樣的情況下，為了使布線107a、 107b的電阻變小，將AlCu膜103形成 得較厚，因此使AlCu膜103表面的凹凸差變大。
若AlCu膜103的凹凸差變大，則使形成在其上的介電膜105的膜厚不 均勻，會產(chǎn)生電場集中的處所，從而有可能導(dǎo)致漏電流流過，在其凸部上的 介電膜105上產(chǎn)生絕緣損壞。
與此相對，如圖17A所示，在專利文獻2、3所記載的MIM電容元件中， 在AlCu膜103和其下方的第一阻擋金屬膜102之間形成有介電膜105，因 此，介電膜105不會受到在AlCu膜103的上表面上產(chǎn)生的凹凸的影響。在 這樣的結(jié)構(gòu)中，第一阻擋金屬膜102成為下部電極，AlCu膜103成為上部 電極。
但是，若AIQi膜103變厚，則難以控制AlCu膜103的蝕刻的終點。從 而，當(dāng)在AlCu膜103中發(fā)生蝕刻不足時，會導(dǎo)致橫方向的漏電流增加。
另一方面，在過剩地進行蝕刻的情況下，如圖17B所示，繼AlCu膜103 之后對介電膜105也被蝕刻，從而使AlCu膜103和介電膜105的形狀相同。 其結(jié)果，使第一阻擋金屬膜(下部電極)102和AlQi膜(上部電極)103在 介電膜105的周緣部接近，使漏電流容易流過它們之間。特別地，若為了增加MIM電容100的電荷容量而使介電膜105變薄， 則介電膜105的蝕刻控制也變得困難，因此容易通過刻畫圖案來使AlCu膜 103和第一阻擋金屬膜102的平面形狀相同。
本發(fā)明的目的是提供一種能夠提高電容元件的特性的半導(dǎo)體器件及其 制造方法。
解決課題的方法
根據(jù)本發(fā)明的技術(shù)方案，具有電容元件，其具有形成在絕緣膜上的電
容下部電極、形成在電容下部電極的上表面以及側(cè)面上的電容介電膜、形成 在電容介電膜上且比電容下部電極寬闊的電容上部電極，其中，該電容上部
電極由金屬膜的第一金屬圖案構(gòu)成；布線，其形成在絕緣膜上，由金屬膜的 第二金屬圖案構(gòu)成。
發(fā)明的效果
由構(gòu)成布線的金屬膜的圖案構(gòu)成電容上部電極，并且將電容上部電極形 成為比電容下部電極寬闊的形狀，進一步將電容介電膜形成為覆蓋電容下部 電極的上表面以及側(cè)面的形狀。
由此，在由構(gòu)成布線的金屬膜構(gòu)成電容上部電極的情況下也能夠使電容 上部電極和電容下部電極在周緣部的距離與電容介電膜相同或其以上，能夠 抑制在電容元件的周緣部的漏電流。


圖1A 圖1M是表示本發(fā)明第一實施方式的半導(dǎo)體器件及其形成工序 的剖面圖。 圖1D, 閣1G. 圖1J. 圖1L.
圖2A 圖2K是表示本發(fā)明第一實施方式的半導(dǎo)體器件及其形成工序的 俯視圖。圖2D.
圖2G. 圖2J.
圖3A 圖3D是表示本發(fā)明第二實施方式的半導(dǎo)體器件及其形成工序的 剖面圖。 圖3C.
圖4A 圖4C是表示本發(fā)明第二實施方式的半導(dǎo)體器件及其形成工序的 俯視圖。 圖4C.
圖5A 圖5J是表示本發(fā)明第三實施方式的半導(dǎo)體器件及其形成工序的 剖面圖。 圖5D. 圖5F. 圖5H. 圖5J.
圖6是表示本發(fā)明實施方式的第三 第五半導(dǎo)體器件的俯視圖。
圖7是表示對構(gòu)成本發(fā)明第三實施方式的半導(dǎo)體器件內(nèi)的電容元件的介 電膜刻畫圖案后進行濕式(wet)處理后的狀態(tài)的剖面圖。
圖8A表示構(gòu)成本發(fā)明第三實施方式的半導(dǎo)體器件的電容元件和參考 (reference)的電容元件的電荷容量；圖8B表示構(gòu)成本發(fā)明第三實施方式的 半導(dǎo)體器件的電容元件和參考的電容元件的漏電流特性。
圖9A 圖9G是表示本發(fā)明第四實施方式的半導(dǎo)體器件及其形成工序的
剖面圖。 圖9D. 圖9F.
圖10A 圖IOC是表示本發(fā)明第四實施方式的半導(dǎo)體器件及其形成工序 的另一例的剖面圖。
圖11A 圖IIH是表示本發(fā)明第五實施方式的半導(dǎo)體器件及其形成工序 的剖面圖。
圖11D.圖11G,
圖12是表示本發(fā)明第六實施方式的半導(dǎo)體器件的俯視圖。 圖13A 圖13J是在本發(fā)明第六實施方式的半導(dǎo)體器件及其形成工序中 從圖12的I一I線觀察的剖面圖。 圖13C, 圖13E. 圖13G. 圖131.
圖14A 圖14H是在本發(fā)明第六實施方式的半導(dǎo)體器件及其形成工序中
從圖12的n—n線觀察的剖面圖。
圖14C, 圖14E. 圖14G. 圖141.
圖15是表示作為參考的半導(dǎo)體器件的剖面圖。
圖16是表示第一現(xiàn)有技術(shù)的半導(dǎo)體器件的剖面圖。
圖17A、圖17B分別是表示第二、第三現(xiàn)有技術(shù)的半導(dǎo)體器件的剖面圖。
具體實施例方式
下面，基于附圖對本發(fā)明的實施方式進行詳細說明。
(第一實施方式)
圖1A 圖1M是表示本發(fā)明第一實施方式的半導(dǎo)體器件的形成工序的 剖面圖；圖2A 圖2K是表示本發(fā)明第一實施方式的半導(dǎo)體器件的形成工序 的俯視圖。此外，圖1A是圖2A的V—V線處的剖面圖。
首先，如圖1A、圖2A所示，在形成于硅等的半導(dǎo)體基板1上的第一層 間絕緣膜2上，通過濺射依次形成第一阻擋金屬膜3、第一主導(dǎo)電膜4以及 第二阻擋金屬膜5，其中，上述第一層間絕緣膜2由氧化硅膜構(gòu)成。
例如，形成40nm的鈦(Ti)膜和厚度為100nm的氮化鈦(TiN)膜的 二層結(jié)構(gòu)來作為第一、第二阻擋金屬膜3、 5，例如，形成厚度為l^m的AlCu(鋁青銅)膜來作為第一主導(dǎo)電膜4。
然后，在第二阻擋金屬膜5上涂覆光致抗蝕劑，并使其曝光、顯影，從 而形成布線形狀的抗蝕圖案(未圖示)。然后，將抗蝕圖案用作為掩模，通
過利用氯系列氣體的反應(yīng)性離子蝕刻(RIE)法，對從第二阻擋金屬膜5到 第一阻擋金屬膜3為止的各膜進行蝕刻。在這樣的情況下，進行過腐蝕，從 而不殘留第一阻擋金屬膜3。
由此，將殘留在抗蝕圖案(未圖示)下方的第一阻擋金屬膜3、第一主 導(dǎo)電膜4以及第二阻擋金屬膜5作為第一層的布線6a、 6b。然后，去除第一 層的布線6a、 6b上的抗蝕圖案。
接著，如圖1B、圖2B所示，通過CVD法，在第一層間絕緣膜2上形 成用于覆蓋第一層的布線6a、 6b的第二層間絕緣膜7。例如，使用含有TEOS (四乙氧基硅烷)或硅烷系氣體的氣體生長氧化硅膜，從而作為第二層間絕 緣膜7。
接著，通過化學(xué)機械研磨(CMP)法，對第二層間絕緣膜7的上表面進 行平坦化處理。然后，在第二層間絕緣膜7上涂覆抗蝕劑8，并使其曝光、 顯影，從而例如在布線6a、 6b上形成開口部8a 8d。
進而，如圖1C、圖2C所示，將抗蝕劑8作為掩模，例如通過使用氟系 反應(yīng)氣體的R正法,對第二層間絕緣膜7進行各向異性蝕刻，由此在布線6a、 6b上形成第一層的通孔7a 7d。
在去除抗蝕劑8后，如圖1D、圖2D所示，在第一層的通孔7a 7d內(nèi) 形成第一層的通孔插件10a 10d。通過如下工序形成第一層的通孔插件 10a 10d。
艮P，通過濺射，在通孔7a 7d的底面以及內(nèi)壁面和第二層間絕緣膜7 上形成導(dǎo)通用阻擋金屬膜9a，例如形成TiN膜，接著，在第一層的通孔7a 7d內(nèi)埋入鎢(W)膜9b。例如，使用含有六氟化鎢的氣體，通過CVD法生 長W膜9b。
然后，通過CMP法，對W膜9b、導(dǎo)通用阻擋金屬膜9a進行研磨，從 而從第二層間絕緣膜7的上表面去除W膜9b、導(dǎo)通用阻擋金屬膜9a。由此， 將殘留在第一層的通孔7a 7d內(nèi)的W膜9b、導(dǎo)通用阻擋金屬膜9a用作為 第一層的通孔插件10a 10d。此外，也可以使用鉭(Ta)、鉬(Mo)、鋁(Al) 、 Ti等金屬來代替鎢。
接著，如圖1E、圖2E所示，在第一層的通孔插件10a 10d以及第二 層間絕緣膜7上形成第三阻擋金屬膜11。例如，通過濺射依次形成厚度為 40nm的Ti膜和厚度為100nm的TiN膜作為第三阻擋金屬膜U。此外，也 可以形成Ta膜來代替Ti膜，另外，也可以形成TaN來代替TiN膜。
接著，在第三阻擋金屬膜11上涂覆抗蝕劑，并使其曝光、顯影，由此 形成布線用的抗蝕圖案12a、 12c和電容下部電極用的抗蝕圖案12b。
布線用的抗蝕圖案12a、12c配置在其一部分與規(guī)定的第一層的通孔插件 10a、 10d重疊的位置。另外，電容下部電極用的抗蝕圖案12b例如具有四角 形的平面形狀，并且形成在與其他第一層的通孔插件10b、 10c重疊的位置。
接著，如圖1F、圖2F所示，使用氯系氣體，通過RIE法對第三阻擋金 屬膜11進行各向異性蝕刻，由此將殘留在布線用的抗蝕圖案12a、 12c下方 的第三阻擋金屬膜11作為下方布線阻擋金屬膜lla、 llc，另外，將殘留在 電容下部電極用的抗蝕圖案12b下方的第三阻擋金屬膜11作為電容下部電 極llb。
在去除抗蝕圖案12a 12c后，如圖1G、圖2G所示，在下方布線阻擋 金屬膜11a、llc、電容下部電極lib以及第二層間絕緣膜7上形成介電膜13。 通過CVD法形成厚度為40nrn的氧化硅膜作為介電膜13。例如，在形成氧 化硅膜時所使用的反應(yīng)氣體是含有硅垸系氣體或者TEOS的氣體。此外，也 可以形成氮化硅膜、氧化鉭膜等來代替氧化硅膜。
接著，如圖1H、圖2H所示，在介電膜13上涂覆光致抗蝕劑，并使其 曝光、顯影，從而形成抗蝕圖案14?？刮g圖案14形成與電容下部電極lib 重疊且從電容下部電極lib的周圍露出的平面形狀。
接著，將抗蝕圖案14作為掩模，通過RIE法對介電膜13進行各向異性 蝕刻。在介電膜13為氧化硅膜的情況下，例如，將氟系氣體用作為蝕刻氣 體。
接著，如圖II、圖2I所示，通過濺射，例如，在介電膜13、下方布線 阻擋金屬膜11a、llc以及第二層間絕緣膜7的整體上依次形成第四阻擋金屬 膜15、第二主導(dǎo)電膜16、第五阻擋金屬膜17，其中，上述第四阻擋金屬膜15由厚度為40nrn的TiN膜構(gòu)成，上述第二主導(dǎo)電膜16由厚度為1 pm的AlCu 膜構(gòu)成，上述第五阻擋金屬膜17由厚度為5nm的Ti膜和厚度為lOOnm的 TiN膜的層疊結(jié)構(gòu)構(gòu)成。
此外，也可以將AlSi膜、AlSiCu膜用作為第二主導(dǎo)電膜16，以代替AlCu 膜。另外，也可以使用TaN膜來代替構(gòu)成第四、第五阻擋金屬膜15、 17的 TiN膜，也可以使用Ta膜來代替構(gòu)成第五阻擋金屬膜17的Ti膜。
接著，在第五阻擋金屬膜17上涂敷光致抗蝕劑，并使其曝光、顯影， 由此，如圖1J、圖2J所示地形成布線用的抗蝕圖案18a、 18c和上部電極用 的抗蝕圖案18b。
上部電極用的抗蝕圖案18b具有與電容下部電極lib以及介電膜13重 疊的形狀。而且，形成這樣的形狀，即，上部電極用的抗蝕圖案18b的外周 緣的至少一部分位于介電膜13的外周緣和電容下部電極lib的外周緣之間。 另外，形成這樣的形狀，即，上部電極用的抗蝕圖案18b的緣部在橫方向上 從電容下部電極llb的緣部延伸，例如，延伸出0.3lam 1.0^im左右。
在這樣的狀態(tài)下，將抗蝕圖案18a 18c用作為掩模，通過RIE法對從 第五阻擋金屬膜17至第四阻擋金屬膜15以及下方布線阻擋金屬膜lla、 llc 為止的各膜進行各向異性蝕刻。將氯系氣體用作為蝕刻氣體。此外，在進行 蝕刻后去除抗蝕圖案18a 18c。
此外，也可以在抗蝕圖案18a 18c和第五阻擋金屬膜17之間形成氧化 硅膜，然后，對氧化硅膜刻畫圖案，并將其用作為硬掩模。
由此，如圖1K、圖2K所示，殘留在上部電極用的抗蝕圖案18b下方的 第四阻擋金屬膜15、主導(dǎo)電膜16、第五阻擋金屬膜17成為電容上部電極19b。 并且，由電容上部電極19b、介電膜13以及電容下部電極llb構(gòu)成MIM電 容元件Qj 。
另外，將殘留在布線用的抗蝕圖案18a、 18c下方的下方布線阻擋金屬膜 lla、 llc、第四阻擋金屬膜15、第二主導(dǎo)電膜16以及第五阻擋金屬膜17作 為第二層的布線19a、 19c。.
然而，將條件設(shè)定為構(gòu)成電容上部電極1%的第二主導(dǎo)電膜16的膜 厚較厚，而且將第二主導(dǎo)電膜16的蝕刻速率較高，因此，其下方的介電膜 13也被連續(xù)蝕刻。
12由此，使電容上部電極19b和介電膜13各自的外周緣大致一致，但是
電容下部電極lib的側(cè)面被介電膜13覆蓋，而且，電容上部電極19b的緣 部隔著介電膜13而位于電容下部電極lib的緣部的斜上方，因此能夠使它 們的緣部的距離成為介電膜13的膜厚以上。
通過改變電容上部電極19b的形狀，調(diào)整電容下部電極lib的緣部和電 容上部電極19b的緣部之間的間隔，從而容易抑制在用于形成MIM電容元 件的電容元件Qi的緣部發(fā)生漏電流。
接著，如圖1L所示，通過CVD法，在第二層間絕緣膜7上形成用于覆 蓋MIM電容元件Q,以及第二層的布線19a、 19c的第三層間絕緣膜20。例 如，由氧化硅膜構(gòu)成第三層間絕緣膜20，使用TEOS、硅烷等氣體進行生長。
進而，在第二層的布線19a、 19c和電容上部電極19b的各自上，在第三 層間絕緣膜20內(nèi)形成第二層的通孔20a 20d，在其內(nèi)部形成第二層的通孔 插件21a 21d。
此外，第二層的通孔20a 20d、第二層的通孔插件21a 21d的形成與 第一層的通孔7a 7d、通孔插件10a 10d的形成相同，通過金屬成膜、光 刻法、CMP處理來形成。
然后，如圖1M所示，在第三層間絕緣膜19上形成第三層的布線25a 25c。第三層的布線25a 25c由第六阻擋金屬膜22、第三主導(dǎo)電膜23和第 七阻擋金屬膜24的層疊結(jié)構(gòu)構(gòu)成。與第一層的布線6a、 6b同樣地通過光刻 法對層疊結(jié)構(gòu)刻畫圖案，由此形成第三層的布線25a 25c。
例如，形成厚度為40nm的Ti膜和厚度為100nm的TiN的二層結(jié)構(gòu)來 作為第六、第七阻擋金屬膜22、 24，例如，形成厚度為lpm的AlCu膜來作 為第三主導(dǎo)電膜23。
然后，雖然沒有特別圖示，但是進一步形成上方的層間絕緣膜、布線等。
在如上所述的結(jié)構(gòu)的MIM電容元件Q,中，對于由與第二層的布線19a、 19c相同的第二主導(dǎo)電膜16等構(gòu)成的電容上部電極19b的緣部，與其下方的 介電膜13的緣部連續(xù)地刻畫圖案。
由此，電容上部電極19b形成為與介電膜13同一平面形狀，介電膜13 形成為覆蓋電容下部電極llb及其周圍的平面形狀，因此能夠使電容上部電 極19b的緣部和電容下部電極lib的緣部在橫方向上相距所希望的距離。因此，能夠抑制在MIM電容元件Q,的緣部的上下電極之間發(fā)生漏電流。 (第二實施方式)
圖3A 圖3D是表示本發(fā)明第二實施方式的半導(dǎo)體器件的形成工序的剖 面圖；圖4A、圖4C是表示本發(fā)明第二實施方式的半導(dǎo)體器件的形成工序的 俯視圖。此外，在圖3A 圖3D、圖4A 圖4C中，與圖1A 圖1M、圖 2A 圖2K相同的附圖標記表示相同的要素。
首先，如圖3A、圖3A所示，與第一實施方式同樣地在第一層間絕緣膜 2上形成第一層的布線6a、 6b，進而在第一層的布線6a、 6b以及第一層間絕 緣膜2上形成第二層間絕緣膜7。接著，在第一層的布線6a、 6b上形成第一 層的通孔插件10a 10d，然后，通過與第一實施方式相同的方法，在第二層 間絕緣膜7上形成下方布線阻擋金屬膜lla、 llc和電容下部電極11b。進而， 形成電容下部電極llb和用于覆蓋其周邊的形狀的介電膜13。
接著，如圖3B、圖4B所示，通過濺射，在介電膜13、下方布線阻擋金 屬膜lla、 llc以及第二層間絕緣膜7整體上依次形成第四阻擋金屬膜15、 第二主導(dǎo)電膜16以及第五阻擋金屬膜17。
接著，在第五阻擋金屬膜17上涂敷光致抗蝕劑，并使其曝光、顯影， 由此形成布線用的抗蝕圖案28a、 28c和上部電極用的抗蝕圖案28b。
上部電極用的抗蝕圖案28b具有與電容下部電極lib以及介電膜13重 疊的平面形狀。而且，電容上部電極用的抗蝕圖案28b的外周緣的至少一部 分從介電膜13的外周緣的側(cè)方露出0.3 1.0pm左右。S卩，電容上部電極用 的抗蝕圖案28b被形成為比介電膜13寬闊。
在這樣的狀態(tài)下，將抗蝕圖案28a 28c用作為掩模，通過RIE法或濺 射，對從第五阻擋金屬膜17至第四阻擋金屬膜15以及下方布線阻擋金屬膜 lla、 llc為止的各膜進行各向異性蝕刻。在應(yīng)用RIE法的情況下，將氯系氣 體用作為蝕刻氣體。此外，在進行蝕刻后，去除抗蝕圖案28a 28c。
由此，如圖3C、圖4C所示，殘留在布線用的抗蝕圖案28a、 28c下方 的下方布線阻擋金屬膜lla、 llc、第四阻擋金屬膜15、第二主導(dǎo)電膜16、 第五阻擋金屬膜17成為第二層的布線29a、 29c。
另外，殘留在上部電極用的抗蝕圖案28b下方的第四阻擋金 膜15、主導(dǎo)電膜16、第五阻擋金屬膜17成為電容上部電極29b。并且，由電容上部
電極29b、介電膜13以及電容下部電極llb構(gòu)成MIM電容元件Q2。
上部電極用的抗蝕圖案28b形成為其周緣從介電膜13露出的形狀，因 此在對4阻擋金屬膜15、主導(dǎo)電膜16、第五阻擋金屬膜17進行蝕刻時，介 電膜13的大小成為最初的形狀。
然后，如圖3D所示，通過與第一實施方式相同的過程，形成第三層間 絕緣膜19、第二層的通孔插件21a 21d、第三層的布線25a 25c。
在以上的MIM電容元件Q2中，電容上部電極29b被形成為比其下方的 介電膜13寬闊，因此，電容下部電極lib和電容上部電極29b的外周緣之 間的距離與介電膜13從電容下部電極llb露出的寬度相同。
因此，通過使介電膜13露出的量足夠大，防止在電容下部電極lib和 電容上部電極29b的周緣部之間發(fā)生漏電流。
(第三實施方式)
圖5A 圖5J是表示本發(fā)明第三實施方式的半導(dǎo)體器件的形成工序的剖 面圖。另外，圖6是表示本發(fā)明第三實施方式的半導(dǎo)體器件中的MIM電容 元件及其周邊的布線配置的俯視圖。
在圖5A中，通過等離子體CVD法，在硅等的半導(dǎo)體基板31上形成有 例如厚度為數(shù)百nm 1000nm的第一氧化硅膜32，例如形成的厚度為500nm。 此外，將含有TEOS或硅垸系氣體的氣體用作為用于生長氧化硅膜32的其 反應(yīng)氣體。
另外，通過CVD法，在第一氧化硅膜32上形成有第一氮化硅膜33，其 厚度為30nm 50nm。此外，例如，將氨氣和硅垸用作為用于生長氮化硅膜 的反應(yīng)氣體。
進而，在第一氮化硅膜33上形成有第二氧化硅膜34。并且，通過使用 抗蝕劑(未圖示)的光刻法，在第二氧化硅膜34和第一氮化硅膜33上形成 有布線用槽34a 34d。部分布線用槽34a、 34b形成在經(jīng)由電容元件形成區(qū) 域下方的通路上。
在布線用槽34a 34d內(nèi)形成有第一層的銅布線35a 35d。如下所述的 形成第一層的銅布線35a 35d。
15艮P，通過濺射，在布線用槽34a 34d的內(nèi)表面以及底面上形成阻擋金 屬膜、種子膜，然后，通過電鍍，在布線用槽34a 34d內(nèi)填充銅膜。接著， 通過CMP法，去除第二氧化硅膜34上表面上的阻擋金屬膜、種子膜以及銅 膜。由此，將殘留在布線用槽34a 34d內(nèi)的銅膜作為銅布線35a 35d。
例如，形成厚度為30nm 50nm的鉭(Ta)膜作為阻擋金屬膜。另外， 例如，通過濺射形成厚度約為100nm的銅膜作為種子膜。
接著，通過CVD法，在第二氧化硅膜34和第一層的銅布線35a 35d 上形成第二氮化硅膜36，其厚度例如為30nm 50nm。進而，通過等離子體 CVD法，在第二氮化硅膜35上形成第三氧化硅膜37。
此外，第二氮化硅膜36成為第一層的銅布線35a 35d的銅防擴散膜。
在如上所述的狀態(tài)下，如圖5B所示，在第三氧化硅膜37和第二氮化硅 膜36內(nèi)形成到達第一層的布線35a 35d的一部分的深度的通孔37a 37d。 在這樣的情況下，在存在于電容元件形成區(qū)域下方的第一層的銅布線35a、 35b上也形成通孔37a、 37b。
接著，在通孔37a 37d內(nèi)形成通孔插件38a 38d。即，在通孔37a 37d 內(nèi)形成鈦(Ti)來作為膠(緊貼)膜，然后，將六氟化鎢(WF6)用于源氣 體，通過CVD法在通孔37a 37d內(nèi)填充鎢(W)膜。接著，通過CMP法， 從第三氧化硅膜37的上表面去除膠膜和W膜，由此將殘留在通孔37a 37d 內(nèi)的W膜作為通孔插件38a 38d。
接著，如圖5C所示，在通孔插件38a 38d以及第三氧化硅膜37上形 成下部電極膜39。通過濺射，形成厚度為50nm 100nm的、發(fā)揮阻擋金屬 的功能的膜作為下部電極膜39，例如形成TiN膜作為下部電極膜39。
進而，在下部電極膜39上涂敷光致抗蝕劑，并使其曝光、顯影，從而 形成電容下部電極的具有平面形狀的電容下部電極用的抗蝕圖案40。
接著，將抗蝕圖案40用作為掩模，對下部電極膜39進行蝕刻。從而， 如圖5D所示，將在去除抗蝕圖案40后殘留的下部電極膜39作為電容下部 電極39a。
此外，也可以在電容元件形成區(qū)域以外的通孔插件38c、 38d的上方形 成抗蝕圖案(未圖示)，由此在通孔插件38c、 38d上殘留例如孤立的形狀 的下部電極膜39。由此，能夠防止由鎢(W)構(gòu)成的通孔插件38c、 38d在之后的工序中受損。
接著，如圖5E所示，在電容下部電極39a和第三氧化硅膜37上依次形成介電膜41和導(dǎo)電性保護膜42。通過使用TEOS的等離子體CVD法，形成厚度約為40nm的氧化硅膜作為介電膜41。另外，例如，通過濺射形成厚度約為30nm的TiN膜作為導(dǎo)電性保護膜42。
然后，在導(dǎo)電性保護膜42上涂敷光致抗蝕劑，并使其曝光、顯影，由此形成具有與電容下部電極39a重疊且從其外周緣露出的形狀的電容電介質(zhì)用的抗蝕圖案43。該抗蝕圖案43被形成為包含位于電容元件形成區(qū)域的通孔插件38a、 38b上面的形狀。
接著，將抗蝕圖案43用作為掩模，對導(dǎo)電性保護膜42和介電膜41進行蝕刻。在該蝕刻后，介電膜41仍維持形成在電容下部電極39a的上表面以及側(cè)面上的狀態(tài)。
然后，如圖5F所示，例如，通過使用氧等離子體的灰化，去除抗蝕圖案43。在這樣的情況下，導(dǎo)電性保護膜42防止等離子體和離子進入介電膜41內(nèi)。
接著，如圖5G所示，在導(dǎo)電性保護膜42、第三氧化硅膜37以及通孔插件38c、 38d上依次形成下方阻擋金屬膜43、主導(dǎo)電膜44、上方阻擋金屬膜45。
例如，通過濺射形成厚度約為40nm的TiN膜作為下方阻擋金屬膜43。另外，例如形成厚度為1(im的AlCu膜作為主導(dǎo)電膜44。進而，例如形成依次形成厚度為5nm的Ti膜和厚度為100nm的TiN膜的層疊結(jié)構(gòu)作為上方阻擋金屬膜45。
在此，如圖5G的虛線所示，也可以在下方阻擋金屬膜43的下膜上形成Ti緊貼膜43a。 Ti緊貼膜43a是為了提高第三氧化硅膜37和TiN膜的緊貼性而形成的。在以下的實施方式中也可以同樣地應(yīng)用Ti緊貼膜43a的形成。
此外，也可以形成Ta膜來代替Ti膜，也可以形成TaN來代替TiN膜，進而，也可以形成AlSi膜、AlSiCu膜等來代替AlCu膜。
接著，如圖5H所示，在上方阻擋金屬膜45上涂敷光致抗蝕劑，并使其曝光、顯影，由此形成上部電極用的抗蝕圖案46a和布線用的抗蝕圖案46b、46c。上部電極用的抗蝕圖案46a具有與介電膜41重疊且從其外周露出的形狀。
另外，布線用的抗蝕圖案46b、 46c具有與電容元件形成區(qū)域以外的通孔插件38c、 38d重疊的形狀。
接著，將抗蝕圖案46a、 46b、 46c用作為掩模，通過RIE法對上方阻擋金屬膜45、主導(dǎo)電膜44以及下方阻擋金屬膜43進行蝕刻。此時，例如將氯
系氣體用作為反應(yīng)氣體。
此外，也可以在抗蝕圖案46a 46c和上方阻擋金屬膜45之間形成氧化硅膜，然后，對氧化硅膜刻畫圖案，并將其用作為硬掩模。也可以在以下的實施方式中采用硬掩模。
然后，若去除抗蝕圖案46a、 46b、 46c，則如圖5I所示，殘留在電容下部電極39a、介電膜41上的上方阻擋金屬膜45、主導(dǎo)電膜44、下方阻擋金屬膜43以及導(dǎo)電性保護膜42成為電容上部電極47。從而，由電容上部電極47、介電膜41以及電容下部電極39a構(gòu)成MIM電容元件Q3。
另外，在電容上部電極39a以外的區(qū)域，將殘留在第一層的通孔插件38c、38d上的上方阻擋金屬膜45、主導(dǎo)電膜44、下方阻擋金屬膜43用作為第二層的布線48a、 48b等。
MIM電容元件Q3、布線48a、 48b等被形成為例如如圖6所示的平面形狀。
接著，如圖5J所示，通過CVD法，在電容器Q3、布線48a、 48b以及第三氧化硅膜37上依次形成第四氧化硅膜50、第三氮化硅膜51、第五氧化硅膜52。此外，在形成第四氧化硅膜50后，通過CMP法對其表面進行平坦化處理。
然后，通過使用抗蝕圖案的光刻法，對第五氧化硅膜52、第三氮化硅膜51以及第四氧化硅膜50刻畫圖案，從而在MIM電容器Q3的電容上部電極47上和布線48a、 48b上分別形成通孔50a 50c。
接著，通過光刻法，對第五氧化硅膜52刻畫圖案，由此形成一部分與通孔50a 50c重疊的布線槽52a 52c。在這樣的情況下，在第五氧化硅膜52的蝕刻中，例如采用使用了CF系氣體的等離子體蝕刻法，但是由于第三氮化硅膜51發(fā)揮蝕刻阻止膜的功能，因此容易控制布線槽52a 52c的深度。然后，通過調(diào)整氣體種類或等離子體條件，有選擇地去除從布線槽52a 52c
18露出的第三氮化硅膜51，從而使布線槽52a 52c變深。
然后，通過濺射，在布線槽52a 52c內(nèi)依次形成厚度為30nm 50nm 的TaN膜和厚度為100nm的銅種子膜，進而，通過電鍍，在其中填充銅膜。 此外，通過CMP法，去除形成在第五氧化硅膜52上表面上的TaN膜、銅種 子膜和銅膜。
由此，在布線槽52a 52c及其下方的通孔50a 50c內(nèi)形成雙金屬鑲嵌 結(jié)構(gòu)的布線以及導(dǎo)通膜53 55。
然后，雖然未圖示，形成氧化硅膜、銅布線以及導(dǎo)通部等多層布線。
對于具有如上所述的結(jié)構(gòu)的MIM電容器Q3的介電膜41，與形成在其上 方的導(dǎo)電性保護膜42 —起刻畫圖案，因此在去除抗蝕圖案46a或進行之后 的清洗處理時，導(dǎo)電性保護膜42防止MIM電容器Q3的介電膜41直接與等 離子體、離子或溶液接觸。
與此相對，如果為了進行灰化處理而生成的氧等離子體直接照射到介電 膜41，會使介電膜41受損，因此有可能導(dǎo)致介電膜41的膜厚變動，以及耐 壓變小。
但是，在本實施方式中，如圖5F所示，形成這樣的結(jié)構(gòu)，即，由于介 電膜41的上方被導(dǎo)電性保護膜42覆蓋，因此難以發(fā)生由于氧等離子體、離 子的照射而使其受損的情況，從而難以發(fā)生其損傷引起的膜厚變動和耐壓劣 化。
另外，為了在之后的工序中也去除蝕刻殘渣等，向第三氧化硅膜37的 表面供給氫氟酸或氟化氨的溶液。在這樣的情況下，如圖7所示，未被導(dǎo)電 性保護膜42覆蓋的介電膜41的外周緣被溶液蝕刻，從而稍微縮小，但是不 會在介電膜41上引起膜厚變動。
針對介電膜41的縮小，考慮濕式處理，只要預(yù)先對介電膜41刻畫較寬 闊的圖案，就沒有障礙。但是，在進行濕式處理后，介電膜41需要覆蓋電 容下部電極39a的外周緣而不使其露出，因此，優(yōu)選控制濕式處理所引起的 介電膜41的周緣部的縮進量。
由此，防止通過本實施方式形成了圖案的介電膜41受損，抑制介電膜 41的膜質(zhì)劣化。
另外，當(dāng)在下方阻擋金屬膜43下方形成Ti膜時，由TiN膜構(gòu)成導(dǎo)電性保護膜42，由此防止Ti向介電膜41擴散。
Ti膜的一部份向第三氧化硅膜37擴散，從而提高緊貼性，另一方面， 若擴散到介電膜41，則會導(dǎo)致MIM電容元件Q3的耐壓下降、產(chǎn)生固定電荷。 但是，在本實施方式中，在介電膜41和下方阻擋金屬膜43之間形成有由TiN 構(gòu)成的導(dǎo)電性保護膜42，因此防止Ti向介電膜31擴散，防止電容特性的劣 化。
然而，針對在介電膜41上形成導(dǎo)電性保護膜42而構(gòu)成的MIM電容元 件Q3和在介電膜41上不形成導(dǎo)電性保護膜42而構(gòu)成的參考的MIM電容元 件，分別調(diào)查了電荷容量和漏電流，其結(jié)果，得到了如圖8A、圖8B所示的 結(jié)果。由此可知，通過導(dǎo)電性保護膜42保護介電膜41，由此能夠抑制電容 元件特性的劣化。
針對參考的MIM電容元件，通過調(diào)整形成條件能夠進一步提高電容元 件特性。
此外，在圖8A、圖8B中使用的測試用元件具有如下結(jié)構(gòu)在約 2mmx2mm的四角形區(qū)域形成有多個MIM電容元件，其中，該MIM電容元 件的結(jié)構(gòu)為，將電容下部電極大小設(shè)為約90,x90拜，進而將電容下部電 極周緣和介電膜周緣之間的距離設(shè)為0.5pm。
(第四實施方式)
圖9A 圖9G是表示本發(fā)明第四實施方式的半導(dǎo)體器件的形成工序的剖 面圖。此外，在圖9A 圖9G中，與圖5A 圖5J相同的附圖標記表示相同 的要素。
在圖9A中，與第三實施方式同樣地在半導(dǎo)體基板31上依次形成有第一 氧化硅膜32、第一氮化硅膜33以及第二氧化硅膜34。并且，在第二氧化硅 膜34以及第一氮化硅膜33內(nèi)形成有第一層的銅布線35a 35d。
另外，在第二氧化硅膜34和銅布線35a 35d上依次形成有第二氮化硅 膜36和第三氧化硅膜37。進而，在第三氧化硅膜37和第二氮化硅膜36上 形成有與第一層的銅布線35a 35d連接的第一層的通孔插件38a 38d。
在這樣的狀態(tài)下，例如，通過濺射，在第三氧化硅膜37和通孔插件38a 38d上形成TiN膜作為下部電極膜39，其中，該TiN膜的厚度為50nm
20100nm。然后，通過與第三實施方式相同的方法，對下部電極膜39刻畫圖案， 從而形成電容下部電極39a。
然而，在本實施方式中，除了位于電容下部電極39a下方的通孔插件38a、 38b以外，在導(dǎo)通部38c、 38d上也個別地殘留下部電極膜39，并將它們作 為導(dǎo)電性盤39b、 39c。由此，防止由W構(gòu)成的通孔插件38c、 38d在之后的 工序中受損。
接著，如圖9B所示，在電容下部電極39a、導(dǎo)電性盤39b、 29c以及第 三氧化硅膜37上形成絕緣膜57，其厚度例如為100nm 150nm。
可以將例如使用含有硅烷或TEOS的反應(yīng)氣體、通過等離子體CVD法 形成的氧化硅膜作為絕緣膜57，也可以將使用含有硅烷和氨氣的反應(yīng)氣體、 通過CVD法形成的氮化硅膜等應(yīng)用于絕緣膜57。
然后，如圖9C所示，通過濺射、RIE法等，對絕緣膜57進行各向異性 蝕刻，由此使其殘留在電容下部電極39a、導(dǎo)電性盤39b， 29c的側(cè)面上作為 絕緣性的側(cè)壁57s。在這樣的情況下，側(cè)壁57s的膜厚在從電容下部電極39a、 導(dǎo)電性盤39b、 29c的側(cè)面到外側(cè)平穩(wěn)且連續(xù)地變薄，由此使側(cè)壁57s的露出 面成為斜面。
接著，如圖9D所示，在電容下部電極39a、導(dǎo)電性盤39b， 29c、絕緣 性側(cè)壁57s以及第三氧化硅膜37上依次形成介電膜41、導(dǎo)電性保護42。在 這樣的情況下，通過使用TEOS的等離子體CVD法，形成厚度約為40nm的 氧化硅膜作為介電膜41。另外，通過濺射，形成厚度約為30nm的TiN膜作 為導(dǎo)電性保護膜42。
在電容下部電極39a的側(cè)部，介電膜41和導(dǎo)電性保護膜42形成在具有 平穩(wěn)的露出斜面的側(cè)壁57s上。介電膜41、導(dǎo)電性保護42的膜厚大致均勻。
然后，在導(dǎo)電性保護膜42上涂敷光致抗蝕劑，并使其曝光、顯影，從 而在電容下部電極39a和從其外周露出的區(qū)域形成電容電介質(zhì)用的抗蝕圖案 58。接著，將抗蝕圖案58用作為掩模，對導(dǎo)電性保護膜42和介電膜41進 行蝕刻。
由此，對介電膜41刻畫圖案，從而形成覆蓋電容下部電極39a的上表 面和側(cè)面的形狀，進而，對導(dǎo)電性保護膜42刻畫圖案，從而形成覆蓋介電 膜41的上表面的形狀。在導(dǎo)電性保護膜42的蝕刻中，例如使用氯系氣體，在介電膜41的蝕刻中，例如使用氟系氣體。
在這樣的情況下，將蝕刻條件設(shè)定為在電極盤39b、 39c側(cè)部的側(cè)壁
57s上，至少不留下導(dǎo)電性保護膜42。
接著，如圖9E所示，在對介電膜41和導(dǎo)電性保護膜42進行蝕刻后去 除抗蝕圖案58。作為其去除方法，例如，使用基于氧等離子體的灰化。在這 樣的情況下，通過導(dǎo)電性保護膜42來防止等離子體對介電膜41的影響。另 外，在進行灰化后，在使用氫氟酸等清洗第三氧化硅膜37的表面時，側(cè)面 蝕刻(side etching)會稍微進入到介電膜41中，但是由于導(dǎo)電性保護膜42 保護，因此介電膜41的膜厚不會減小。
接著，如圖9F所示，通過與第三實施方式相同的方法，在導(dǎo)電性保護 膜42、第三氧化硅膜37以及導(dǎo)電性盤39c、 389上形成下方阻擋金屬膜43、 主導(dǎo)電膜44以及上方阻擋金屬膜45。
接著，與第三實施方式同樣地，在上方阻擋金屬膜45上形成抗蝕圖案 (未圖示)，然后，將抗蝕圖案用作為掩模，對上方阻擋金屬膜45、主導(dǎo)電 膜44以及下方阻擋金屬膜43進行蝕刻。
然后，若去除抗蝕圖案，則如圖9G所示，殘留在電容下部電極39a、介 電膜41的上方及其周邊的上方阻擋金屬膜45、主導(dǎo)電膜44、下方阻擋金屬 膜43成為電容上部電極47。此外，介電膜41上的導(dǎo)電性保護膜42成為電 容上部電極47的一部分。
然后，由電容上部電極47、介電膜41以及電容下部電極39a構(gòu)成MIM
電容元件Q4。
另外，在電容上部電極39a以外的區(qū)域，將殘留在導(dǎo)電性盤39c， 39d 上的上方阻擋金屬膜45、主導(dǎo)電膜44、下方阻擋金屬膜43用作為第二層的 布線48a、 48b等。
MIM電容元件Q4、布線48a、 48b等的平面例如與圖6所示的形狀大致 相同。
然后，雖然沒有特別圖示，但是與第三實施方式同樣地形成第四氧化硅 膜、第三氮化硅膜等。通過CVD法，依次形成51、第五氧化硅膜52。
在以上的MIM電容元件Q4中，在電容下部電極39a和導(dǎo)電性盤39b、 39c各自的側(cè)面上形成有絕緣性側(cè)壁57s，該絕緣性側(cè)壁57s的膜厚在外側(cè)緩
22慢變化，因此，能夠消除電容下部電極39a以及導(dǎo)電性盤39b、 39的各側(cè)面 上的陡峭的階梯差。
由此，即使在相對于基板面，垂直成分的堆積量多的條件下形成介電膜 41以及導(dǎo)電性保護膜42，也使電容下部電極39a和導(dǎo)電性盤39b、 39c的側(cè) 面上的介電膜41以及導(dǎo)電性保護膜42的膜厚均勻。
另外，在電容下部電極39a和導(dǎo)電性盤39b、 39的側(cè)方，在側(cè)壁57s上 形成有介電膜41以及導(dǎo)電性保護膜42，且其膜厚均勻，能夠?qū)IM電容元 件Q4的特性劣化防止于未然。而且，絕緣性的側(cè)壁57s還具有使電容下部電 極39a的側(cè)部和電容上部電極47的側(cè)部分開的功能，因此能夠抑制漏電流 流過這些電極39a、 47的周緣部。
與此相對，在電容下部電極39a側(cè)部的階梯差陡峭的情況下，若在相對 于基板面垂直成分的堆積量多的條件下形成膜，則在側(cè)壁覆蓋得較差，導(dǎo)致 介電膜41以及導(dǎo)電性保護膜42在階梯差的角落局部變薄，從而導(dǎo)致在其部 分上在介電膜41中容易流過漏電流，不能得到對MIM電容元件Q4要求的 電容元件特性。
進而，與第三實施方式同樣，對于MIM電容器Q4的介電膜41，與形成 在其上方的導(dǎo)電性保護膜42 —起連續(xù)地刻畫圖案，因此防止介電膜41在去 除抗蝕圖案46a或進行其后的清洗處理時直接與等離子體、離子或溶液接觸， 有助于提高電容元件特性，其中，上述抗蝕圖案46a是刻畫圖案時作為掩模 的抗蝕圖案46a。
然而，當(dāng)對下部電極膜39刻畫圖案從而形成電容下部電極39a和導(dǎo)電 性盤39b、 39c時，若進行過腐蝕，則如圖IOA所示，在第三氧化硅膜37上， 在電容下部電極39a和導(dǎo)電性盤39b、 39c以外的區(qū)域形成凹部37u。
凹部37u使電容下部電極39a和導(dǎo)電性盤39b、39c側(cè)部上的階梯差變大， 更需要改善階梯覆蓋(step coverage)。
因此，如圖10B所示，在電容下部電極39a、導(dǎo)電性盤39b、 39c以及凹 部37u上形成厚的絕緣膜57,并在垂直方向上對其進行各向異性蝕刻，從而 形成側(cè)壁57s。
由此，如圖10C所示，即使由于電容下部電極39a和導(dǎo)電性盤39b、 39c 的厚度以外的原因?qū)е缕渲車碾A梯差變大，也能夠通過側(cè)壁57s使介電膜41以及導(dǎo)電性保護膜42的膜厚大致均勻。 (第五實施方式)
圖11A 圖IIH是表示本發(fā)明第五實施方式的半導(dǎo)體器件的形成工序的 剖面圖。此外，在圖11A 圖11H中，與圖5A 圖5J相同的附圖標記表示 相同的要素。
在圖11A中，與第三實施方式同樣，在半導(dǎo)體基板31上依次形成有第 一氧化硅膜32、第一氮化硅膜33以及第二氧化硅膜34。并且，在第二氧化 硅膜34以及第一氮化硅膜33內(nèi)形成有第一層的銅布線35a 35d。
另外，在第二氧化硅膜34和銅布線35a 35d上依次形成有第二氮化硅 膜36和第三氧化硅膜37。進而，在第三氧化硅膜37和第二氮化硅膜36上 形成有與第一層的銅布線35a 35d連接的第一層的通孔插件38a 38d。
在這樣的狀態(tài)下，通過濺射，在第三氧化硅膜37和通孔插件38a 38d 上依次形成第一 TiN膜59a和W膜59b作為下部電極膜，其中，第一 TiN 膜59a的厚度例如為30nm 50nm， W膜59b的厚度例如為150nm 200nm。
進而，在W膜59b上涂敷光致抗蝕劑，并使其曝光、顯影，從而形成 具有電容下部電極的平面形狀的電容下部電極用的抗蝕圖案60。
接著，將抗蝕圖案60用作為掩模，例如通過使用氯系氣體的RIE法， 對第一TiN膜59a和第一 W膜59b進行蝕刻。然后，如圖11B所示，將去 除抗蝕圖案60后殘留的第一 TiN膜59a和第二 W膜59b作為電容下部電極 59。
接著，如圖11C所示，通過濺射，在電容下部電極59和第三氧化硅膜 37上依次形成第二 TiN膜60a和第二 W膜60b作為導(dǎo)電膜，其中，第二 TiN 膜60a的厚度例如為30nm 50nm，第二 W膜60b的厚度例如為150nm 200nm。
接著，如圖11D所示，通過濺射、RIE法等，對第二TiN膜60a和第二 W膜60b進行各向異性蝕刻，從而使其作為導(dǎo)電性的側(cè)壁60而殘留，構(gòu)成 電容下部電極59的一部分。在這樣的情況下，側(cè)壁60的膜厚分布從電容下 部電極59側(cè)面向外側(cè)平穩(wěn)地變化，因此使其露出面成為斜面。此外，導(dǎo)電 性側(cè)壁60構(gòu)成電容下部電極59的一部分。此外，電容下部電極59和側(cè)壁60的構(gòu)成材料不僅限于TiN、 W，也可 以使用其以外的金屬或金屬化合物。另外，電容下部電極59和側(cè)壁60不僅 限于二層結(jié)構(gòu)，也可以是單層結(jié)構(gòu)或3膜以上的多層結(jié)構(gòu)。
接著，如圖11E所示，在電容下部電極59、導(dǎo)電性側(cè)壁60以及第三氧 化硅膜37上依次形成介電膜41、導(dǎo)電性保護膜42。在這樣的情況下，通過 使用TEOS的等離子體CVD法，形成厚度約為4(him的氧化硅膜作為介電膜 41。另外，通過濺射形成厚度約為30nm的TiN膜作為導(dǎo)電性保護膜42。
電容下部電極59側(cè)部的介電膜41和導(dǎo)電性保護膜42形成在具有平穩(wěn) 的斜面的側(cè)壁60上，因此它們的膜厚在整個基板上大致均勻。
然后，與第三實施方式同樣，在導(dǎo)電性保護膜42上涂敷光致抗蝕劑，
并使其曝光、顯影，從而在電容下部電極59和從其外周露出的區(qū)域形成電 容電介質(zhì)用的抗蝕圖案61。接著，將抗蝕圖案51用作為掩模，對導(dǎo)電性保 護膜42和介電膜41進行蝕刻。
由此，以覆蓋電容下部電極59的上表面和側(cè)面的形狀，對介電膜41刻 畫圖案，進而，以覆蓋介電膜41上表面的形狀，對導(dǎo)電性保護膜42刻畫圖 案。在導(dǎo)電性保護膜42的蝕刻中，例如使用氯系氣體，在介電膜41的蝕刻 中，例如使用氟系氣體。
接著，如圖11F所示，在對介電膜41和導(dǎo)電性保護膜42進行蝕刻后去 除抗蝕圖案61。作為其去除方法，例如，使用基于氧等離子體的灰化。在這 樣的情況下，通過導(dǎo)電性保護膜42來防止等離子體對介電膜41的影響。另 外，在進行灰化后，在使用氫氟酸等清洗第三氧化硅膜37表面時，側(cè)面蝕 刻會稍微進入到介電膜41中，但是由于導(dǎo)電性保護膜42保護，因此介電膜 41的膜厚不會減小。
接著，如圖11G所示，通過與第三實施方式相同的方法，在導(dǎo)電性保護 膜42、第三氧化硅膜37以及導(dǎo)電性盤39b、 39c上形成下方阻擋金屬膜43、 主導(dǎo)電膜44以及上方阻擋金屬膜45。
接著，與第三實施方式同樣地，在上方阻擋金屬膜45上形成抗蝕圖案 (未圖示)，然后，將抗蝕圖案用作為掩模，對上方阻擋金屬膜45、主導(dǎo)電 膜44以及下方阻擋金屬膜43進行蝕刻。
然后，若去除抗蝕圖案，則如圖11H所示，殘留在電容下部電極59以及介電膜41上方的上方阻擋金屬膜45、主導(dǎo)電膜44、下方阻擋金屬膜43 成為電容上部電極47。此外，介電膜41上的導(dǎo)電性保護膜42成為電容上部 電極47的一部分。
然后，由電容上部電極47、介電膜41以及電容下部電極59構(gòu)成MIM 電容元件Qs。
另外，在電容上部電極39a以外的區(qū)域，將殘留在經(jīng)過導(dǎo)通部38c、 38d 的通路上的上方阻擋金屬膜45、主導(dǎo)電膜44、下方阻擋金屬膜43用作為第 二層的布線48a、 48b等。
MIM電容元件Q5、布線48a、 48b等的平面例如與圖6所示的MIM電
容元件Q3的形狀大致相同。
然后，雖然沒有特別圖示，但是與第三實施方式同樣地形成第四氧化硅 膜、第三氮化硅膜等。通過CVD法，依次形成51、第五氧化硅膜52。
在以上的MIM電容元件Qs中，電容下部電極59的側(cè)部由導(dǎo)電性側(cè)壁 60構(gòu)成，因此，能夠消除用于形成介電膜41的電容下部電極39a以及導(dǎo)電 性盤39b、 39的各側(cè)面上的陡峭的階梯差。
由此，即使在相對于基板面，垂直成分的堆積量多的條件下形成介電膜 41以及導(dǎo)電性保護膜42，也使電容下部電極59的側(cè)壁的介電膜41以及導(dǎo) 電性保護膜42的膜厚均勻。
由此，在電容下部電極59的側(cè)面上，介電膜41以及導(dǎo)電性保護膜42 的膜厚均勻，從而能夠?qū)IM電容元件Q5的特性劣化防止于未然。
另外，與第三實施方式同樣，對于MIM電容器Qs的介電膜41，與形成 在其上方的導(dǎo)電性保護膜42 —起連續(xù)地刻畫圖案，因此在去除抗蝕圖案61 或進行之后的清洗處理時，防止等離子體、離子或溶液使介電膜41劣化， 其中，上述抗蝕圖案61在刻畫圖案時成為掩模。
(第六實施方式)
圖12是表示本發(fā)明第六實施方式的半導(dǎo)體器件的俯視圖。另外，圖 13A 圖13J是表示從圖12的I-I線觀察的本發(fā)明第六實施方式的半導(dǎo)體器 件的形成工序的剖面圖；圖14A 圖14H是從圖12的II-II線觀察的本發(fā)明 第六實施方式的半導(dǎo)體器件的形成工序的剖面圖。此外，在圖12、圖13A
26U13J、圖14A 圖14H中，與圖5A 圖5J相同的附圖標記表示相同的要素。
在圖12中，半導(dǎo)體器件具有電容元件區(qū)域A、布線區(qū)域B、熔絲區(qū)域C、 耐潮環(huán)區(qū)域D以及其他區(qū)域，在這些區(qū)域A D上，按照以下說明的工序形 成MIM電容元件Q6、布線71、焙斷熔絲(溶斷7工一X') 67、耐潮環(huán)80。 此外，耐潮環(huán)80的形狀為沿著芯片狀的半導(dǎo)體器件的外周緣包圍半導(dǎo)體 電路。
下面，與形成工序一同說明半導(dǎo)體器件的結(jié)構(gòu)。
首先，在圖13A中，與第三實施方式同樣，在半導(dǎo)體基板31上依次形 成有第一氧化硅膜32、第一氮化硅膜33以及第二氧化硅膜34。并且，在第 二氧化硅膜34以及第一氮化硅膜33內(nèi)，在電容元件區(qū)域A、布線區(qū)域B中 分別形成有銅布線35a、 35c。
在耐潮環(huán)區(qū)域D中，在第一氧化硅膜32上形成有到達半導(dǎo)體基板31內(nèi) 部的深度的第一環(huán)用槽32g，進而，在第二氧化硅膜34以及第一氮化硅膜 33內(nèi)形成有與第一環(huán)用槽32g重疊且比其寬闊的第二環(huán)用槽34g。第一、第 二環(huán)用槽32g、 34g被形成為環(huán)狀，以包圍半導(dǎo)體電路。
在第一、第二環(huán)用槽32g、 34g內(nèi)形成有與銅布線35a、 35c同時形成的 雙金屬鑲嵌結(jié)構(gòu)的第一環(huán)63。第一環(huán)63具有TaN阻擋膜和銅膜的層疊結(jié)構(gòu)。
另外，在熔絲區(qū)域C中，如圖14A所示，在第一氧化硅膜32內(nèi)以4(im 左右的間隔形成有具有到達半導(dǎo)體基板31內(nèi)部的深度的兩個第一裂紋阻止 膜用槽32e。而且，在第二氧化硅膜34以及第一氮化硅膜33內(nèi)形成有與第 一裂紋阻止膜用槽32e重疊且比其寬闊的第二裂紋阻止膜用槽34e。
在第一、第二裂紋阻止膜用槽32e、 34e內(nèi)形成有與銅布線35a、 35c同 時形成的雙金屬鑲嵌結(jié)構(gòu)的第一裂紋阻止膜64。第一裂紋阻止膜64具有TaN 阻擋膜和銅膜的層疊結(jié)構(gòu)。
進而，通過CVD法，在第一環(huán)63、第一裂紋阻止膜64、銅布線35a、 35c以及第二氧化硅膜34上依次形成有第二氮化硅膜36和第三氧化硅膜37。
在這樣的狀態(tài)下，如圖13B所示，通過光刻法，對第三氧化硅膜37和 第二氮化硅膜36刻畫圖案，從而在位于電容元件區(qū)域A以及布線區(qū)域B上 的銅布線35a、 35c的一部分上形成通孔37a、 37c，而且，在位于耐潮環(huán)區(qū) 域D上的第一環(huán)63上形成第三環(huán)用槽37g。與此同時，如圖14B所示，在熔絲區(qū)域C，在第一裂紋阻止膜64上形 成比其寬闊的第三裂紋阻止膜用槽37e，而且，在兩個第三裂紋阻止膜槽37e 之間的區(qū)域形成熔絲用槽37f。熔絲用槽37f具有1.5, 50pm的長度和約 0.5)om的寬度。
然后，分別通過濺射和等離子體CVD法，在通孔37a、 37c、第三裂紋 阻止用槽37e、第三環(huán)用槽37g以及熔絲用槽37f中形成TiN阻擋膜和W膜。
接著，通過CMP法，去除第三氧化硅膜37上的阻擋膜、W膜。由此， 將殘留在通孔37a、 37c、第三環(huán)用槽37g、第三裂紋阻止用槽37e以及熔絲 用槽37f中的阻擋膜、W膜，分別用作為通孔插件38a、 38c、第二環(huán)65、 第二裂紋阻止膜66以及熔絲67。此外，在熔絲67的中央形成有CMP所引 起的凹處。該形態(tài)取決于所使用的熔絲寬度。具有寬度相符時進一步產(chǎn)生凹 處的傾向。
接著，如圖13C、圖14C所示，通過濺射，在第三氧化硅膜37上形成 用于覆蓋通孔插件38a、 38c、第二環(huán)65、第二裂紋阻止膜66以及熔絲67 的下部電極膜39。
進而，在下部電極膜39上涂敷光致抗蝕劑，并使其曝光、顯影，由此， 在電容元件區(qū)域A形成用于覆蓋包含通孔插件38a的區(qū)域的下部電極用的抗 蝕圖案69a，在布線區(qū)域B形成用于覆蓋通孔插件38c的盤用的抗蝕圖案68c， 在熔絲區(qū)域C形成用于分別覆蓋熔絲67和第二裂紋阻止膜66的熔絲用的抗 蝕圖案68f和裂紋阻止膜用的抗蝕圖案68e，在環(huán)區(qū)域D形成用于覆蓋第二 環(huán)65的環(huán)用的抗蝕圖案68g。
接著，將抗蝕圖案68a、 68c、 68e、 68f、 68g作為掩模，通過濺射、RIE 等，對下部電極膜39進行蝕刻。然后，去除抗蝕圖案68a、 68c、 68e、 68f、 68g。
如圖13D、圖14D所示，由此形成有圖案的下部電極膜67在電容元件 區(qū)域A制成與通孔插件38a連接的電容下部電極39a,在布線區(qū)域B制成用 于個別地覆蓋通孔插件38c的導(dǎo)電性盤39c，在熔絲區(qū)域C制成用于覆蓋熔 絲67以及第二裂紋阻止膜66的保護膜39f、 39e，進而，在耐潮環(huán)區(qū)域D制 成用于覆蓋第二環(huán)65的導(dǎo)電性盤39g。
對下部電極膜39刻畫圖案時，過剩地進行蝕刻，在從抗蝕圖案68a、 68c、68e、 68f、 68g露出的第三氧化硅膜37的表面上形成凹部37u。為了通過從 第三氧化硅膜37表面上去除用于構(gòu)成下部電極膜39的導(dǎo)電材料來防止漏電 流，進行過剩的蝕刻。接著，如圖13E、圖14E所示，在電容下部電極39a、導(dǎo)電性盤39f等 上依次形成介電膜41、導(dǎo)電性保護膜42。此外，例如，與第三實施方式同 樣，分別由氧化硅膜、TiN膜構(gòu)成介電膜41、導(dǎo)電性保護膜42。然后，在導(dǎo)電性保護膜42上涂敷光致抗蝕劑，并使其曝光、顯影，從 而在電容下部電極39a和從其外周露出的區(qū)域形成電容電介質(zhì)用的抗蝕圖案 43。接著，將抗蝕圖案43用作為掩模，例如，通過濺射、RIE等，對導(dǎo)電性 保護膜42和介電膜41進行蝕刻。對導(dǎo)電性保護膜42和介電膜41進行過腐 蝕，從而防止導(dǎo)電性保護膜42的構(gòu)成材料殘留在第三氧化硅膜37的表面上。 通過該過腐蝕，使形成在第三氧化硅膜37上的凹部37u變深。然后，如圖13F、圖14F所示，例如，通過基于氧等離子體的灰化，去 除抗蝕圖案43。在這樣的情況下，通過導(dǎo)電性保護膜42從等離子體、離子 或溶液保護介電膜41。接著，如圖13G、圖14G所示，在導(dǎo)電性保護膜42、第三氧化硅膜37 以及通孔插件38c、 38d上依次形成下方阻擋金屬膜43、主導(dǎo)電膜44和上方 阻擋金屬膜45。此外，可以形成Ti緊貼膜來作為下方阻擋金屬膜43的基底 膜。進而，在上方阻擋金屬膜45上涂敷光致抗蝕劑，并使其曝光、顯影， 從而形成上部電極用的抗蝕圖案70a、布線用的抗蝕圖案70c、熔絲電極用的 抗蝕圖案70f、裂紋阻止膜用的抗蝕圖案70e以及防護環(huán)用的抗蝕圖案70g。上部電極用的抗蝕圖案70a在電容元件區(qū)域A與介電膜41以及導(dǎo)電性 保護膜42重疊且具有延伸至從其外周露出的區(qū)域的大小。另外，在布線區(qū) 域B，布線用的抗蝕圖案70c具有與通孔插件38c重疊的形狀。在熔絲區(qū)域 C，熔絲電極用的抗蝕圖案70f形成在與熔絲65的兩端重疊的位置，另外， 裂紋阻止膜用的抗蝕圖案70e形成在覆蓋第二裂紋阻止膜66的范圍內(nèi)。而 且，在耐潮環(huán)區(qū)域D，防護環(huán)用的抗蝕圖案70g被形成為框狀，以與第三環(huán) 39g重疊。、 70c、 70f、 70e、 70g用作為掩模，通過濺 射、RIE等對下方阻擋金屬膜43、主導(dǎo)電膜44以及上方阻擋金屬膜45進行 各向異性蝕刻。然后，去除抗蝕圖案70a、 70c、 70f、 70e、 70g。通過這樣的下方阻擋金屬膜43、主導(dǎo)電膜44以及上方阻擋金屬膜45的 圖案形成，如圖13H、圖14H所示，在電容元件區(qū)域A形成電容上部電極 47，在布線區(qū)域B隔著導(dǎo)電性盤39c而形成與通孔插件38c連接的布線71 。 另外，在熔絲區(qū)域C，形成與熔斷熔絲67的兩端連接的電極72、 73，在其 兩端形成第三裂紋阻止膜75。進而，在耐潮環(huán)區(qū)域D形成第四環(huán)74。由此，在電容元件區(qū)域A，由電容上部電極71、介電膜41以及電容下 部電極39a構(gòu)成MIM電容元件Q6。此外，與第三實施方式同樣，在MIM電 容元件Q6中，介電膜41上的導(dǎo)電性保護膜42構(gòu)成電容上部電極41的一部 分，進而，當(dāng)在電容上部電極41下方形成Ti緊貼膜時，介電膜41上的導(dǎo)電 性保護膜42發(fā)揮Ti防擴散膜的功能。另外，由第一至第四環(huán)63、 65、 39g、 74構(gòu)成耐潮環(huán)80。耐潮環(huán)80被 形成為沿著基板外周的框狀，具有防止水分等從外部透過各膜的界面而侵入 的功能。進而，在膜厚方向上連續(xù)層疊金屬膜或金屬化合物膜來構(gòu)成第一至 第四裂紋阻止膜64、 66、 39e、 75，因此，第一至第四裂紋阻止膜64、 66、 39e、 75具有這樣的功能，即，當(dāng)通過激光照射使熔斷熔絲67熔斷時，防止 由于其碰撞而在其周圍產(chǎn)生的裂紋向外側(cè)擴散。然而，當(dāng)對下方阻擋金屬膜43、主導(dǎo)電膜44、上方阻擋金屬膜45刻畫 圖案時，進行過剩的蝕刻，從而防止金屬材料殘留在第三氧化硅膜37的表 面上。由此，使第三氧化硅膜37的表面上的凹部37u的一部分進一步變深。另外，通過該過剩的蝕刻，在熔絲區(qū)域C，使從電極72、 73露出的保 護膜39f變薄。由此，在通過照射激光使熔斷熔絲67熔斷時，保護膜39f不 會阻擋其熔斷。此外，也可以通過蝕刻，如圖131所示去除從電極72、 73 露出的保護膜39f，由此更容易地使熔絲65的熔斷。此外，對主導(dǎo)電膜44等刻畫圖案時所使用的掩模不僅限于光致抗蝕劑。 例如，也可以在光致抗蝕劑和上方阻擋金屬膜45上形成氧化硅膜(未圖示) 后將抗蝕圖案70a、 70c、 70f、 70e、 70g作為掩模對氧化硅膜刻畫圖案，從 而將它們用作為硬掩模。30然后，如圖13J、圖14H所示，形成第四氧化硅膜77、第三氮化硅膜78。在上述的實施方式中，在對下部電極膜39刻畫圖案來形成電容下部電 極39a時，同時對下部電極膜39刻畫圖案，其形狀為個別地覆蓋形成在布 線區(qū)域B、熔絲區(qū)域C以及耐潮環(huán)區(qū)域D上的通孔插件38c、熔斷熔絲67、 第二裂紋阻止膜以及第二環(huán)66。在此，通孔插件38c、熔斷熔絲67、第二裂 紋阻止膜以及第二環(huán)66由TiN阻擋膜和W膜構(gòu)成。根據(jù)為了從第三氧化硅膜37的表面去除蝕刻殘渣而使用的藥液以及處 理條件，有時容易對W膜進行蝕刻。但是，通孔插件38c、熔斷熔絲67、第 二裂紋阻止膜以及第二環(huán)66處于被下部電極膜39的圖案覆蓋的狀態(tài)，因此 不會因為進行處理的藥液而受損。然而，若在用保護膜39f覆蓋用于構(gòu)成瑢斷熔絲67的W膜的狀態(tài)下， 在藥液中對第三氧化硅膜37的表面進行濕式處理，則如圖15所示，熔斷熔 絲67被溶液蝕刻，從而有時使其凹部67u容易變深。其結(jié)果，預(yù)想如下情 況，S卩，在熔斷熔絲67的上方，在第四氧化硅膜77、第三氮化硅膜78內(nèi)容 易形成空孔79。通過改變上部絕緣膜的厚度以及形狀，使基于激光的熔斷熔 絲67的熔斷不穩(wěn)定。因此，如本實施方式那樣，用構(gòu)成電容下部電極39a的金屬膜覆蓋熔斷 熔絲67有助于防止熔斷熔絲67的膜縮減。以上說明的實施方式只是典型例，對于本領(lǐng)域技術(shù)人員來說，其各實施 方式的構(gòu)成要素的組合、其變形以及變更是顯而易見的，并且，對于本領(lǐng)域 技術(shù)人員來說，在不脫離本發(fā)明的原理以及請求保護的范圍所記載的發(fā)明范 圍的情況下能夠進行上述實施方式的各種變形是顯而易見的。
權(quán)利要求
1.一種半導(dǎo)體器件，其特征在于，具有半導(dǎo)體基板，絕緣膜，其形成在半導(dǎo)體基板上方，電容元件，其具有形成在所述絕緣膜上的電容下部電極、形成在所述電容下部電極的上表面以及側(cè)面上的介電膜、由金屬膜的第一金屬圖案構(gòu)成的電容上部電極，所述金屬膜形成在所述介電膜之上且比所述電容下部電極寬闊，布線，其形成在所述絕緣膜上，由所述金屬膜的第二金屬圖案構(gòu)成。
2. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于， 所述電容上部電極的外周緣延伸擴展到所述介電膜的外周緣的外側(cè)。
3. 根據(jù)權(quán)利要求1或2所述的半導(dǎo)體器件，其特征在于， 具有導(dǎo)電性保護膜，該導(dǎo)電性保護膜形成在所述介電膜的上表面上，而且，該導(dǎo)電性保護膜的上表面以及側(cè)面與所述電容上部電極的下表面接合。
4. 根據(jù)權(quán)利要求1至3中任意一項所述的半導(dǎo)體器件，其特征在于， 具有側(cè)壁，該側(cè)壁形成在所述電容下部電極的側(cè)面，而且，該側(cè)壁具有連續(xù)地越向外側(cè)越低的斜面。
5. 根據(jù)權(quán)利要求1至4中任意一項所述的半導(dǎo)體器件，其特征在于， 具有導(dǎo)電性插件，該導(dǎo)電性插件形成在所述絕緣膜內(nèi)，而且與所述電容下部電極的下表面連接。
6. 根據(jù)權(quán)利要求1至5中任一項所述的半導(dǎo)體器件，其特征在于， 所述金屬膜具有形成在所述絕緣膜的表面上的緊貼膜。
7. 根據(jù)權(quán)利要求1至6中任一項所述的半導(dǎo)體器件，其特征在于， 在所述電容元件的側(cè)方，具有形成在所述絕緣膜內(nèi)的第二導(dǎo)電性插件以及覆蓋所述第二導(dǎo)電性插件的上表面的導(dǎo)電圖案，該導(dǎo)電圖案由與構(gòu)成所述 電容下部電極的材料相同的導(dǎo)電膜構(gòu)成。
8. 根據(jù)權(quán)利要求1至7中任一項所述的半導(dǎo)體器件，其特征在于， 在所述電容元件的側(cè)方，具有形成在所述絕緣膜內(nèi)的第三導(dǎo)電性插件以及從上面覆蓋所述第三導(dǎo)電性插件的第三金屬圖案，該第三金屬圖案由用于 構(gòu)成所述電容上部電極的所述金屬膜構(gòu)成。
9. 根據(jù)權(quán)利要求1至8中任一項所述的半導(dǎo)體器件，其特征在于， 在所述電容元件的側(cè)方，具有形成在所述絕緣膜內(nèi)的熔絲以及覆蓋所述熔絲的至少一部分的保護圖案，該保護圖案由與構(gòu)成所述電容下部電極的材 料相同的導(dǎo)電膜構(gòu)成。
10. 根據(jù)權(quán)利要求1至9中任一項所述的半導(dǎo)體器件，其特征在于， 具有分別在所述絕緣膜內(nèi)和其上下連續(xù)形成的多層金屬圖案，所述多層金屬圖案的一部分包含用于構(gòu)成所述電容下部電極的導(dǎo)電膜的圖案以及用 于構(gòu)成所述電容上部電極的所述金屬膜的第四金屬圖案中的至少一種圖案。
11. 一種半導(dǎo)體器件的制造方法，其特征在于，包括如下工序 在半導(dǎo)體基板上的絕緣膜上形成第一金屬膜的工序， 對所述第一金屬膜刻畫圖案，從而形成電容下部電極的工序， 在所述電容下部電極的上表面和側(cè)面以及所述絕緣膜上形成介電膜的工序，對所述介電膜刻畫圖案，從而形成覆蓋所述電容下部電極的所述上表面 以及側(cè)面的形狀的電容介電膜的工序，在所述電容介電膜和所述絕緣膜上形成第二金屬膜的工序，對所述第二金屬膜刻畫圖案，從而形成至少覆蓋所述電容介電膜的上表 面的電容上部電極的工序，對所述第二金屬膜刻畫圖案，從而在所述絕緣膜上形成布線的工序。
12. 根據(jù)權(quán)利要求ll所述的半導(dǎo)體器件的制造方法，其特征在于， 對于所述電容介電膜以及所述電容上部電極，使用同層的掩?？坍媹D案。
13. 根據(jù)權(quán)利要求ll所述的半導(dǎo)體器件的制造方法，其特征在于， 對于所述電容上部電極，使用與所述電容介電膜重疊且比所述電容介電膜寬闊的掩模來刻畫圖案。
14. 根據(jù)權(quán)利要求11至13中任一項所述的半導(dǎo)體器件的制造方法，其特征在于，包括如下工序-在對所述電容介電膜刻畫圖案之前，在所述介電膜上形成導(dǎo)電性保護膜 的工序， '在形成所述第二金屬膜之前，對所述導(dǎo)電性保護膜刻畫圖案，從而將圖案刻畫為覆蓋所述電容介電膜的上表面的形狀的工序。
15. 根據(jù)權(quán)利要求14所述的半導(dǎo)體器件的制造方法，其特征在于， 包括如下工序?qū)目坍媹D案后的所述導(dǎo)電性保護膜露出的所述絕緣膜的表面進行蝕刻的工序。
16. 根據(jù)權(quán)利要求11至15中任一項所述的半導(dǎo)體器件的制造方法，其 特征在于，包括如下工序在所述電容下部電極以及所述絕緣膜的整個面上形成膜的工序， 對所述膜進行蝕刻，從而使其作為側(cè)壁而殘留在所述電容下部電極的側(cè) 面的工序。
17. 根據(jù)權(quán)利要求11至16中任一項所述的半導(dǎo)體器件的制造方法，其 特征在于，包括如下工序在所述絕緣膜內(nèi)形成插件的工序，對所述第一金屬膜和所述第二金屬膜中的至少一個金屬膜刻畫圖案，從 而形成用于覆蓋在所述插件之上的金屬圖案的工序。
18. 根據(jù)權(quán)利要求11至17中任一項所述的半導(dǎo)體器件的制造方法，其特征在于，包括如下工序在所述絕緣膜內(nèi)形成熔絲的工序，對所述第一金屬膜刻畫圖案，從而形成用于覆蓋在所述熔絲之上的保護 膜的工序。
19. 根據(jù)權(quán)利要求18所述的半導(dǎo)體器件的制造方法，其特征在于，包括如下工序通過用于對所述第二金屬膜刻畫圖案的蝕刻劑，對所述熔絲上的所述保 護膜進行蝕刻的工序。
20. 根據(jù)權(quán)利要求11至19中任一項所述的半導(dǎo)體器件的制造方法，其特征在于，包括如下工序在所述絕緣膜內(nèi)形成第一金屬的第一耐潮環(huán)的工序，對所述第一金屬膜刻畫圖案，從而形成與所述第一耐潮環(huán)連接的第二耐 潮環(huán)的工序，對所述第二金屬膜刻畫圖案，從而形成與所述第二耐潮環(huán)重疊的第三耐 潮環(huán)的工序。
全文摘要
提供一種半導(dǎo)體器件及其制造方法，半導(dǎo)體器件具有電容器，該電容器具有絕緣膜，其形成在半導(dǎo)體基板1的上方；電容元件，其具有形成在絕緣膜7上的電容下部電極11b、形成在電容下部電極11b的上表面以及側(cè)面上的介電膜13、形成在介電膜13上且比電容下部電極11b寬闊的電容上部電極19b，其中，該電容上部電極19b由金屬膜的第一金屬圖案構(gòu)成；布線19a、19b，其形成在絕緣膜7上，由所述金屬膜的第二金屬圖案構(gòu)成。
文檔編號H01L21/822GK101636834SQ200780052210
公開日2010年1月27日 申請日期2007年3月20日 優(yōu)先權(quán)日2007年3月20日
發(fā)明者吉村鐵夫, 大塚敏志, 渡邊健一 申請人:富士通微電子株式會社