半導(dǎo)體器件及其制造方法

文檔序號：6890202閱讀：235來源：國知局

導(dǎo)航： X技術(shù)> 最新專利>電氣元件制品的制造及其應(yīng)用技術(shù)

專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件及其制造方法，特別涉及具有形成在半導(dǎo)體襯底上的用于保持記憶的鐵電電容器的鐵電存儲器及其制造方法。
背景技術(shù)：
近年來，隨著數(shù)字技術(shù)的發(fā)展，越來越傾向于高速處理或保存大容量的數(shù)據(jù)。因此，對用于電子設(shè)備的半導(dǎo)體器件的高集成化以及高性能化的要求越來越高。
關(guān)于半導(dǎo)體存儲器件，為了實(shí)現(xiàn)例如DRAM (Dynamic Random Access Memory:動態(tài)隨機(jī)存取存儲器)的高集成化，開始積極研發(fā)這樣的技術(shù)，即，將鐵電材料或高介電常數(shù)材料用作為用于構(gòu)成DRAM的電容元件的電容絕緣膜，以代替現(xiàn)有的硅氧化物或者硅氮化物。
以往，作為記憶信息在切斷了電源后也不消失的非易失性存儲器，已知閃存器、鐵電存f諸器(FeRAM: Ferro-electric Random Access Memory)。
閃存器具有嵌入在絕緣柵型場效應(yīng)三極管(IGFET: Insulated Gate Field Effect Transister)的柵極絕緣膜中的浮動門(floating gate)，在浮動門中儲存表示記憶信息的電荷，由此記憶(存儲)信息。在寫入、刪除其信息時(shí)，需要使通過絕緣膜的通道電流流過，需要較高的電壓。
另外，為了實(shí)現(xiàn)可進(jìn)行電壓更低且高速的寫入作業(yè)以及讀出作業(yè)的非易失性RAM (Random Access Memory:隨機(jī)存取存儲器)，還積極研發(fā)這樣的技術(shù)，即，將具有自然極化特性的鐵電膜用作電容絕緣膜。具有這樣的鐵電電容絕緣膜的半導(dǎo)體存儲器件被稱為鐵電存儲器(FeRAM)。
FeRAM利用鐵電的磁滯(hysteresis)特性記憶信息。在一對電極之間夾持有鐵電膜的鐵電電容器結(jié)構(gòu)中，因在電極間施加電壓而發(fā)生極化，即使消除施加電壓，也會保持自然極化。若使施加電壓的極性反轉(zhuǎn)，則自然極化的極性也反轉(zhuǎn)。若檢測出該自然極化，則能夠讀出信息。因此，若檢測出該自然極化，則能夠讀出信息。與閃存器相比，鐵電存儲器以低電壓工作，能夠以低功率進(jìn)行高速寫入。
正在研究如下技術(shù)，即，在IC卡等中，利用在現(xiàn)有的邏輯技術(shù)中導(dǎo)入FeRAM 而成的邏輯混裝芯片(SOC: System On Chip，單片系統(tǒng))。
構(gòu)成FeRAM的電容器的鐵電膜含有鋯鈦酸鉛(PZT)、或摻雜了 La的 PZT (PLZT)、或慘雜了微量的Ca、 Sr或Si的PZT系列材料，或者，含有 SrBi2Ta209 (SBT、 Yl)或S線(Ta、 Nb) 209 (SBTN、 YZ)等Bi層狀結(jié) 構(gòu)化合物等。通過溶膠-凝膠法、濺射法或MOCVD (Metal Organic Chemical Vapor Deposition:金屬有機(jī)化學(xué)氣相沉積)法等成膜法來形成這樣的鐵電膜。
通常，通過這些成膜法，在下部電極上形成非晶體或微晶體狀態(tài)的鐵電膜，并且通過之后的熱處理使晶體結(jié)構(gòu)變化為鈣鈦礦結(jié)構(gòu)或鉍層狀結(jié)構(gòu)。另外，在形成鐵電膜后，通過氧化來改善膜質(zhì)。
因此，作為電容器的電極材料，需要使用難以氧化的材料或即使氧化也能夠維持導(dǎo)電性的材料，一般廣泛使用Pt (銷)、Ir (銥)以及IrOx (氧化銥)等白金系列金屬或其氧化物。另外，作為布線材料，普遍與通常的半導(dǎo) 體器件同樣地使用Al (鋁)。
在FeRAM中，存在如下問題，即，由于在形成鐵電電容器結(jié)構(gòu)后的諸多工序中生成的氫等，鐵電膜容易劣化。因此，提出了如下技術(shù)，即，為了阻擋氫等侵入到鐵電膜，例如，使用銥氧化物(IrOx)等的導(dǎo)電性氧化物來形成上部電極。
然而，雖然通過將導(dǎo)電性氧化物用于上部電極材料使氧有助于阻擋氫等，但相反地發(fā)生了如下問題，即，由于放出的氧氣，使得位于上部電極正上方的連接插件基底膜被氧化，例如，Ti、 TiN等被氧化，導(dǎo)致接觸電阻增大。因此，提出了如下技術(shù)在導(dǎo)電性氧化物上形成銥(Ir)等的耐氧化性金屬膜，以防止基底膜的氧化。
而且，作為電容器電極，公開了如下結(jié)構(gòu)。
在JP特開2002-324894號公報(bào)(專利文獻(xiàn)l)中記載有如下技術(shù)由第一導(dǎo)電性氧化膜和第二導(dǎo)電性氧化膜構(gòu)成形成在鐵電膜上的上部電極，進(jìn) 而，將第二導(dǎo)電性氧化膜形成為比第一導(dǎo)電性氧化膜更接近化學(xué)計(jì)量組成的組成，由此使鐵電電容器的電特性不會因多層布線結(jié)構(gòu)工序而被劣化，能夠使鐵電電容器的電特性微細(xì)化。在JP特開2003-17581號公報(bào)(專利文獻(xiàn)2)中記載有具有如下結(jié)構(gòu)的電容器的半導(dǎo)體器件由表示為TixAlLXN (x=0.05 0.5)的氮化鋁鈦層構(gòu) 成上部電極和下部電極中的至少一種，在這樣結(jié)構(gòu)的上部電極和下部電極之間夾持有氧化鉭等的高介電常數(shù)的金屬氧化膜。
在JP特開2003-100912號公報(bào)(專利文獻(xiàn)3)中記載有如下技術(shù)在半導(dǎo)體器件中，由Pt構(gòu)成電容器的上部電極，進(jìn)而，在上部電極上形成耐氧化性的TiAlN阻擋膜，由此避免上部電極的露出所引起的電容絕緣膜的特性的劣化。
在JP特開2006-32451號公報(bào)(專利文獻(xiàn)4)中提出了如下技術(shù)為了防止氫的催化劑作用所帶來的接觸插件的劣化，由Pt/IrOx/Ir/TiAlN的層疊結(jié) 構(gòu)來構(gòu)成接觸插件上的電容器的下部電極。
在JP特開2003-258201號公報(bào)(專利文獻(xiàn)5)中公開了如下方法使用硬質(zhì)掩模對電容器的構(gòu)成膜進(jìn)行統(tǒng)一蝕刻。這樣情況下的氧阻擋膜的材料是 TiN、 TiAlN、 TiAlON、 Ir或它們的氧化物，或者是Ru、 RuOx。
另夕卜，在JP特開2003-152165號公報(bào)(專利文獻(xiàn)6)中提出了如下技術(shù) 在絕緣膜內(nèi)形成使鐵電電容器的上部電極露出的接觸孔，在氧化環(huán)境中進(jìn)行熱處理后，在接觸孔內(nèi)形成由TiN構(gòu)成的緊貼膜，并將該TiN緊貼膜用作為氫阻擋膜，進(jìn)而，采用通過CVD法在接觸孔內(nèi)填充W層的方法，防止鐵電電容器的特性劣化。
專利文獻(xiàn)1: JP特開2002—324894號公報(bào)
專利文獻(xiàn)2: JP特開2003 — 17581號公報(bào)
專利文獻(xiàn)3: JP特開2003 — 100912號公報(bào)
專利文獻(xiàn)4: JP特開2006—32451號公報(bào)
專利文獻(xiàn)5: JP特開2003 — 258201號公報(bào)
專利文獻(xiàn)6: JP特開2003 —152165號公報(bào)

發(fā)明內(nèi)容
發(fā)明要解決的課題
然而，根據(jù)上述專利文獻(xiàn)2所記載的結(jié)構(gòu)，僅由TiAlN膜構(gòu)成電容器的上部電極，因此若為了降低上部電極的電阻而使膜厚變厚，則使上部電極難以透過氧氣，導(dǎo)致在之后的工序中不能使其下方的鐵電膜充分地氧化。
另外，根據(jù)專利文獻(xiàn)3所記載的結(jié)構(gòu)，使上部電極的下層部的Pt膜變厚，以能夠降低上部電極的電阻，進(jìn)而，使其上的TiAlN阻擋膜變薄，以能夠提高氧氣透過性。但是，由于Pt發(fā)揮氫等的還原氣體的催化劑作用，因此在透
過TiAlN阻擋膜的氫等侵入到Pt膜內(nèi)的情況下，不能防止其下方的氧化物鐵電膜的還原劣化。
因此，在專利文獻(xiàn)2、 3所記載的方法中，不能充分地引出電容器的電特性。
與此相對，在使用專利文獻(xiàn)l所記載的現(xiàn)有技術(shù)的情況下，能夠提高電容器的電特性，但是根據(jù)形成條件，電容器特性有時(shí)會劣化。
艮P，在鐵電膜上的電容器上部電極中，將上側(cè)的第二導(dǎo)電性氧化膜形成為比下側(cè)的第一導(dǎo)電性氧化膜更接近化學(xué)計(jì)量組成的組成，但是，若使第二導(dǎo)電性氧化膜變厚，則有時(shí)其本身會發(fā)生異常生長，使其下方的鐵電膜的膜質(zhì)劣化。
本發(fā)明的目的在于，提供具有由適于改善電容器特性的上部電極構(gòu)成的鐵電電容器的半導(dǎo)體器件及其制造方法。
解決課題的方法
根據(jù)本發(fā)明的觀點(diǎn)，形成在半導(dǎo)體襯底上的鐵電電容器具有下部電極、鐵電膜以及上部電極；該上部電極是至少包括第一導(dǎo)電膜和形成在所述第一上的第二導(dǎo)電膜的層疊結(jié)構(gòu)，所述第一導(dǎo)電膜由導(dǎo)電性貴金屬氧化物構(gòu)成，所述第二導(dǎo)電膜由金屬氮化化合物構(gòu)成。
發(fā)明的效果
根據(jù)本發(fā)明，在鐵電電容器的上部電極中，氧化度低的第一導(dǎo)電性貴金屬氧化膜作為第一導(dǎo)電膜生長在鐵電膜上。這樣的第一導(dǎo)電膜使與其下方的鐵電膜之間的界面保持平坦，從而提高電容器特性。
另外，形成在第一導(dǎo)電膜上的、由金屬氮化化合物構(gòu)成的第二導(dǎo)電膜用于防止通過形成在上部電極上的層間絕緣膜或接觸孔的氫和水的侵入，由此妨礙第一導(dǎo)電膜的還原。通過采用如上所述的上部電極的結(jié)構(gòu)，大幅提高電容器的耐工序劣化能力，使鐵電電容器中的反轉(zhuǎn)電荷量增多，使抗電壓減小，使耐疲勞性以及耐刻印性提高。

圖1 (a) (c)是表示本發(fā)明第一實(shí)施方式的半導(dǎo)體器件的形成工序的剖面圖(其一)。
圖2 (a) (c)是表示本發(fā)明第一實(shí)施方式的半導(dǎo)體器件的形成工序的剖面圖(其二)。
圖3 (a) (c)是表示本發(fā)明第一實(shí)施方式的半導(dǎo)體器件的形成工序的剖面圖(其三)。
圖4 (a) 、 (b)是表示本發(fā)明第一實(shí)施方式的半導(dǎo)體器件的形成工序的剖面圖(其四)。
圖5 (a) 、 (b)是表示本發(fā)明第一實(shí)施方式的半導(dǎo)體器件的形成工序的剖面圖(其一)。
圖6 (a) 、 (b)是表示本發(fā)明第一實(shí)施方式的半導(dǎo)體器件的形成工序的剖面圖(其六)。
圖7 (a) 、 (b)是表示本發(fā)明第一實(shí)施方式的半導(dǎo)體器件的形成工序的剖面圖(其七)。
圖8 (a) (c)是表示本發(fā)明第二實(shí)施方式的半導(dǎo)體器件的形成工序的剖面圖(其一)。
圖9 (a) (c)是表示本發(fā)明第二實(shí)施方式的半導(dǎo)體器件的形成工序的剖面圖(其二)。
圖10 (a) (c)是表示本發(fā)明第二實(shí)施方式的半導(dǎo)體器件的形成工序的剖面圖(其三)。
圖11 (a) 、 (b)是表示本發(fā)明第二實(shí)施方式的半導(dǎo)體器件的形成工序的剖面圖(其四)。
圖12 (a) 、 (b)是表示本發(fā)明第二實(shí)施方式的半導(dǎo)體器件的形成工序的剖面圖(其五)。
圖13 (a) 、 (b)是表示本發(fā)明第二實(shí)施方式的半導(dǎo)體器件的形成工序的剖面圖(其六)。
圖14 (a) 、 (b)是表示本發(fā)明第二實(shí)施方式的半導(dǎo)體器件的形成工序的剖面圖(其七)。
圖15 (a) 、 (b)是表示本發(fā)明第二實(shí)施方式的半導(dǎo)體器件的形成工序
的剖面圖(其八)。
圖16 (a) 、 (b)是表示本發(fā)明第二實(shí)施方式的半導(dǎo)體器件的形成工序的剖面圖(其九)。
圖17 (a) 、 (b)是表示本發(fā)明第二實(shí)施方式的半導(dǎo)體器件的形成工序的剖面圖(其十)。
圖18 (a) 、 (b)是表示本發(fā)明第二實(shí)施方式的半導(dǎo)體器件中的鐵電電容器的上部電極的第二例、第三例的結(jié)構(gòu)的剖面圖。
圖19 (a) 、 (b)是表示本發(fā)明第三實(shí)施方式的半導(dǎo)體器件的形成工序的剖面圖(其一)。
圖20 (a) 、 (b)是表示本發(fā)明第三實(shí)施方式的半導(dǎo)體器件的形成工序的剖面圖(其二)。
圖21 (a) 、 (b)是表示本發(fā)明第四實(shí)施方式的半導(dǎo)體器件的形成工序的剖面圖(其一)。
圖22 (a) 、 (b)是表示本發(fā)明第四實(shí)施方式的半導(dǎo)體器件的形成工序的剖面圖(其二)
圖23 (a) 、 (b)是表示本發(fā)明第五實(shí)施方式的半導(dǎo)體器件的形成工序的剖面圖(其一)。
圖24 (a) 、 (b)是表示本發(fā)明第五實(shí)施方式的半導(dǎo)體器件的形成工序的剖面圖(其二)。
具體實(shí)施例方式
下面，根據(jù)附圖對本發(fā)明的實(shí)施方式進(jìn)行詳細(xì)說明。
(第一實(shí)施方式)
圖1 圖6是表示本發(fā)明第一實(shí)施方式的半導(dǎo)體器件的形成工序的剖面圖。此外，本實(shí)施方式的半導(dǎo)體器件是鐵電存儲器，為了方便說明，關(guān)于其結(jié)構(gòu)，與制造方法一并進(jìn)行說明。
首先，說明直至形成圖1 (a)所示的結(jié)構(gòu)為止的工序。
例如，通過區(qū)域硅氧化(LOCOS: Local Oxidation of Silicon)法，在硅
等的半導(dǎo)體襯底1的表面上形成用于劃分元件活性區(qū)域的元件分離絕緣膜2。此外，元件分離絕緣膜2也可以采用如下淺溝道隔離(STI: shallow trench isolation)結(jié)構(gòu)在半導(dǎo)體襯底1上形成凹部，并在其中嵌入了氧化硅。
接著，在由元件分離絕緣膜2劃分的元件活性區(qū)域內(nèi)，隔著柵極絕緣膜 3而形成柵極電極4。例如，通過熱氧化形成厚度為100nm左右的SiO2膜作為柵極絕緣膜3。另外，柵極電極4例如由形成有圖案的多晶硅膜構(gòu)成，在該柵極電極4上形成有硅化物層5。此外，將摻雜劑摻雜在多晶硅膜中。
在柵極電極4兩側(cè)的半導(dǎo)體襯底1內(nèi)，將摻雜劑分成多次進(jìn)行慘雜，從而形成具有延伸區(qū)域21的源極/漏極擴(kuò)散區(qū)域22。例如，將柵極電極4作為掩模，在半導(dǎo)體襯底1中導(dǎo)入摻雜劑，從而形成延伸區(qū)域21，然后，在柵極電極4的側(cè)面上形成具有絕緣性的側(cè)壁6，進(jìn)而，將側(cè)壁6和柵極電極4作為掩模，在半導(dǎo)體襯底1中導(dǎo)入摻雜劑，從而形成源極/漏極區(qū)域22。
由這些柵極絕緣膜3、柵極電極4、硅化物層5、側(cè)壁6、延伸區(qū)域?qū)?1 以及源極/漏極擴(kuò)散區(qū)域22等來構(gòu)成晶體管(MOSFET) tr。
接著，在半導(dǎo)體襯底1的整個(gè)面上形成氮氧化硅膜(SiON膜)7以覆蓋 MOSFETtr，進(jìn)而在整個(gè)面上形成氧化硅膜8a。為了防止柵極絕緣膜3等因形成氧化硅膜8a時(shí)的氫而被劣化，形成有SiON膜7。
例如，通過氣相生長(CVD)法，在反應(yīng)氣體中使用四乙氧基硅烷 (Tetraethoxysilanea (TEOS))，來形成厚度為700nm左右的氧化硅膜8a。接著，通過CMP (化學(xué)機(jī)械研磨)法，對氧化硅膜8a的上表面進(jìn)行平坦化處理。
然后，在氮?dú)?N2)環(huán)境中以65(TC的溫度進(jìn)行30分鐘的退火處理，由此進(jìn)行氧化硅膜8a的脫氣。接著，例如，通過濺射法，在氧化硅膜8a上形成厚度為20nm左右的氧化鋁(A1203)膜作為緊貼膜8b。
作為緊貼膜8b，除了可以采用氧化鋁膜以外，還可以采用厚度為20nm 左右的Ti膜或TiOj莫等，或者，緊貼膜8b也可以采用由厚度為20nm的Ti 膜和厚度為180nm的Pt膜構(gòu)成的層疊結(jié)構(gòu)。例如，能夠以15(TC的溫度形成Ti膜，能夠以10(TC 35(TC的溫度形成Pt膜。將緊貼膜8b和氧化硅膜8a 作為第一層間絕緣膜8。
由此形成圖1 (a)所示的結(jié)構(gòu)。
接著，如圖l (b)所示，在緊貼膜8b的上方形成下部電極膜9。例如，通過濺射法，形成厚度為150nm左右的Pt膜作為下部電極膜9。
接著，如圖l (c)所示，在下部電極膜9上，以非結(jié)晶狀態(tài)形成鐵電膜 10。例如，通過RF濺射法(射頻濺射法)，形成厚度為100nm 200nm左右的PLZT膜作為鐵電膜10。例如，將PLZT ( (Pb， La) (Zr， Ti) 03) 用作為濺射用的靶(target)。
接著，在含有Ar和02的環(huán)境中，對鐵電膜10以及下部電極膜9實(shí)施 650。C以下的快速熱處理(RTA: Rapid Thermal Annealing,快速退火)，進(jìn) 而，在氧氣環(huán)境中，以75(TC的溫度對鐵電膜10以及下部電極膜9實(shí)施第二次RTA。其結(jié)果，鐵電膜10被晶體化，并且使得構(gòu)成下部電極膜9的Pt膜致密化，從而抑制下部電極膜9、鐵電膜10的界面附近的Pt和O之間相互擴(kuò)散。
然后，如圖2 (a) (c)所示，在鐵電膜10上形成上部電極膜H。
在形成上部電極膜ll時(shí)，首先，如圖2(a)所示，在鐵電膜10上依次形成第一導(dǎo)電性氧化膜lla和第二導(dǎo)電性氧化膜llb。
通過濺射法，形成厚度為10 50nm的、在成膜的時(shí)刻被晶體化的IrOx 膜，來作為第一導(dǎo)電性氧化膜lla。 IrOx膜的生長條件如下例如，設(shè)成膜溫度為30(TC，將Ar以及02用作為向成膜環(huán)境導(dǎo)入的氣體，設(shè)濺射功率為 0.5kW 3.0kW，例如，設(shè)濺射功率為1.0kW 2.0kW左右。在這樣的情況下，例如，設(shè)Ar的流量為140sccm，設(shè)02的流量為60sccm。
通過濺射法，形成厚度為30nm 200nm的IrOy膜作為形成在第一導(dǎo)電性氧化膜lla上的第二導(dǎo)電性氧化膜llb。在這樣的情況下，將IrOy的成膜溫度設(shè)定為30。C以上且IO(TC以下的范圍，在成膜的時(shí)刻對IrOy進(jìn)行微晶體化，由此抑制其后的熱處理所引起的異常生長。
將Ar和02用作為向IrOy的成膜環(huán)境導(dǎo)入的氣體，其前提是將02的流量&和Ar的流量f2的比例(f"f2)設(shè)定為比Ir(^的第一導(dǎo)電性氧化膜lla 生長時(shí)的02的流量&和Ar的流量f2的比例更高。而且，在形成IrOy時(shí)，例如，設(shè)Ar的流量為100sccm，設(shè)02的流量為100sccm。在這樣的情況下，設(shè)濺射功率為0.5kW 3.0kW，例如設(shè)為1.0kW 2.0kW左右。
用于將第二導(dǎo)電性氧化膜llb形成為大致相同的膜質(zhì)的濺射功率與氧的比例之間，具有相關(guān)關(guān)系。例如，在降低濺射功率的情況下，若使氧比例降低，則能夠得到大致相同的膜質(zhì)。另外，在提高濺射功率的情況下，若使氧比例上升，則能夠得到大致相同的膜質(zhì)。該膜具有石墻(stone-wall)狀或柱狀的晶體。
使得在這樣的條件下形成的IrOy的第二導(dǎo)電性氧化膜lib不發(fā)生異常氧化，例如，成為接合成石墻狀的規(guī)整的IrOy微晶體膜。
此外，構(gòu)成第一導(dǎo)電性氧化膜lla的金屬元素和構(gòu)成第二導(dǎo)電性氧化膜 llb的金屬元素可相同也可不相同。這樣的金屬元素選自Ir、 Ru等可被氧化的貴金屬。另外，第一、第二導(dǎo)電性氧化膜lla、 lib分別是還原氣體的催化劑作用比鉑小的導(dǎo)電膜。
接著，如圖2 (b)所示，通過濺射法，在第二導(dǎo)電性氧化膜llb上形成厚度為50nm 150nm的由貴金屬構(gòu)成的金屬膜llc。在此，在5(TC以上且 50(TC以下的范圍的襯底溫度下形成上述金屬膜llc。例如，為了緩和金屬膜 llc的應(yīng)力(stress)，將襯底溫度設(shè)定為350°C以上且450°C的范圍。
將Ar用作為在貴金屬的濺射中使用的氣體，例如，將氣體流量設(shè)為 100 200sccm。另夕卜，將濺射功率設(shè)為0.5kW 3.0kW，例如，設(shè)為1.0kW 2.0kW左右。
作為貴金屬而使用銥(Ir)的情況下，將襯底溫度設(shè)為40(TC，將Ar的氣體流量設(shè)為199sccm。除了Ir以外，貴金屬可以是選自鉑、釕、銠、鈀的一種。優(yōu)選在具有柱狀的晶體的條件下形成由這樣的貴金屬構(gòu)成的金屬膜 llc。
接著，如圖2 (c)所示，在金屬膜llc上形成氫擴(kuò)散防止用的金屬氮化化合物膜lld，其厚度為50 100nm。作為金屬氮化化合物膜lld，例如有氮化鋁鈦(TiAlN)膜、TaAlN (氮化鋁鉭)膜、TiAlON (氮氧化鋁鈦)膜、 TaA10N (氮氧化鋁鉭)膜、TiN膜、TaN膜、其他導(dǎo)電性氮化金屬化合物膜。
例如，在形成TiAlN膜作為金屬氮化化合物膜lld的情況下，使用由 Ti和Al的合金構(gòu)成的靶，將襯底放置在分別以40sccm、 20sccm的流量導(dǎo)入了 Ar和氮?dú)?N2)的、壓力為253.3Pa的環(huán)境中，通過反應(yīng)性濺射法形成 TiAlN膜。在此，例如，將襯底溫度設(shè)定為400°C，另外，例如，將濺射功率設(shè)定為l.OkW。
在如上所述的條件下形成的IrOx的第一導(dǎo)電性氧化膜lla、 IrOy的第二導(dǎo)電性氧化膜llb、金屬膜llc以及金屬氮化化合物膜lld分別是導(dǎo)電膜，一并成為上部電極膜ll。
上部電極膜11的層結(jié)構(gòu)不僅限于上述4層結(jié)構(gòu)。例如，可以是具有在第一導(dǎo)電性氧化膜lla上形成了金屬氮化化合物膜11d的結(jié)構(gòu)的2層結(jié)構(gòu)、或者具有在第一導(dǎo)電性氧化膜lla上依次形成了金屬膜llc和金屬氮化化合物膜lld的結(jié)構(gòu)的3層結(jié)構(gòu)。另外，也可以具有如下結(jié)構(gòu)將第一、第二導(dǎo) 電性氧化膜lla、 lib作為一個(gè)導(dǎo)電性氧化膜，在其上形成了金屬氮化化合物lld。
上述鐵電膜10以及上部電極膜11的形成方法是第一例，也可以采用包括如下的第二例第五例的工序的方法，也可以采用其他方法。
第二例是包括如下工序的方法在形成鐵電膜10后，在含有Ar以及 02的環(huán)境中，以65(TC以下的襯底溫度，例如進(jìn)行56(TC的RTA處理，然后，在室溫或比室溫高的溫度下形成厚度為20nm 75mn的IrCU乍為第一導(dǎo)電性氧化膜lla。
在室溫下進(jìn)行成膜的情況下，例如，將Ar設(shè)定為100sccm，將02設(shè)定為56sccm，將成膜功率設(shè)為2kW。另外，在比室溫高的溫度下進(jìn)行成膜的情況下，例如，在30(TC的溫度下進(jìn)行成膜的情況下，將Ar的流量設(shè)定為 140sccm，將02的流量設(shè)定為60sccm，將成膜功率設(shè)為lkW。
然后，在形成第二導(dǎo)電性氧化膜lla后，通過RTA，以65(TC 75(TC (例如，725°C)的溫度對第一、第二導(dǎo)電性氧化膜lla、 llb進(jìn)行熱處理。在該熱處理中，使鐵電膜10完全被晶體化，并且使鐵電膜10和第一導(dǎo)電性氧化膜lla的界面變得平坦。該方法非常有利于鐵電電容器的低電壓作業(yè)及其交換特性的提高。
第三例是包括如下工序的方法在形成鐵電膜10后，以與第二例相同的方法進(jìn)行熱處理，進(jìn)而形成更薄的非結(jié)晶鐵電膜，然后，在與第二例相同的條件下，在非結(jié)晶鐵電膜上形成第一導(dǎo)電性氧化膜lla，并進(jìn)行熱處理。通過該方法形成的電容器除了具有在第二例的方法中說明的特征之外，還具有能夠使電容器的漏電流減小的優(yōu)點(diǎn)。
第四例是包括如下工序的方法在鐵電膜10已被晶體化的情況下，在其上形成非結(jié)晶鐵電(未圖示)膜，然后，形成第一導(dǎo)電性氧化膜lla。
第五例是包括如下工序的方法在形成第二導(dǎo)電性氧化膜llb后，再次
在650 75(TC范圍的溫度下通過RTA進(jìn)行熱處理，例如，進(jìn)行70(TC的熱處理。該方法提高上部電極膜11和鐵電膜10之間的緊貼性(粘合性)，而且使上部電極膜12的晶體變得更良好。
在通過以上的方法形成上部電極膜11之后，清洗半導(dǎo)體襯底1的背面。
接著，使用上部電極用掩模圖案(未圖示)，在上部電極膜11上形成圖案，由此形成如圖3 (a)所示的電容器上部電極llq。例如，使該電容器上部電極11q位于元件分離絕緣膜2的上方。
接著，在02環(huán)境中，在溫度為65(TC、時(shí)間為60分鐘的條件下，進(jìn)行鐵電膜10的膜質(zhì)恢復(fù)退火處理。通過該熱處理，使鐵電膜10在形成電容器上部電極llq時(shí)所受到的物理損傷等恢復(fù)。
然后，如圖3 (b)所示，使用掩模(未圖示)在鐵電膜10上形成圖案，由此形成電容器電介質(zhì)膜10q。電容器電介質(zhì)膜10q形成在與電容器上部電極llq重疊的區(qū)域以及從此延伸出的區(qū)域。
接著，進(jìn)行用于防止之后形成的第一保護(hù)膜12剝離的氧退火。
接著，如圖3 (c)所示，通過濺射法，在電容器上部電極llq、電容器絕緣膜10q、緊貼膜8b上的整個(gè)面上形成Al203膜作為第一保護(hù)膜12。第一保護(hù)膜12防止氫從外部侵入到電容器電介質(zhì)膜10q中。
進(jìn)而，為了緩和因?yàn)R射處理而產(chǎn)生的電容器絕緣膜10q的損傷，進(jìn)行氧退火。
然后，如圖4 (a)所示，使用掩模(未圖示)在第一保護(hù)膜12以及下部電極膜9上連續(xù)形成圖案，由此形成由下部電極膜9構(gòu)成的電容器下部電極9q。電容器下部電極9q的大小為，包括與電容器電介質(zhì)膜10q、電容器上部電極11 q重疊的區(qū)域以及從此延伸出的區(qū)域。
由通過以上的圖案形成來形成的電容器下部電極9q、電容器電介質(zhì)膜 10q以及電容器上部電極llq構(gòu)成鐵電電容器Q,。接著，如圖4 (b)所示，進(jìn)行用于防止接下來形成的第二保護(hù)膜13剝離的氧退火。
通過濺射法，在第一保護(hù)膜13以及緊貼膜8b上形成八1203膜作為第二保護(hù)膜13。接著，為了減少鐵電電容器Qi的漏泄泄漏(leak)，進(jìn)行氧退火。
然后，如圖5 (a)所示，通過高密度等離子體法，在整個(gè)面上形成第二層間絕緣膜14。第二層間絕緣膜14是使用TEOS來形成的氧化硅膜，其厚度例如為1.5pm左右。
接著，通過CMP法，對第二層間絕緣膜14的上表面進(jìn)行平坦化處理。接著，對第二層間絕緣膜14實(shí)施使用了N20氣體的等離子體處理。由此，使第二層間絕緣膜14表層稍微氮化，使水分難以侵入到其內(nèi)部。
此外，只要使用含有N或O中的至少一種的氣體，該等離子體處理就有效。
接著，如圖5 (b)所示，在第二層間絕緣膜14、第二保護(hù)膜13、緊貼膜8b、氧化硅膜8a以及SION膜7上形成到達(dá)MOSFETtr的源極/漏極擴(kuò)散區(qū)域22的深度的接觸孔14a。
接著，通過濺射法，在接觸孔14a內(nèi)連續(xù)形成Ti膜以及TiN膜作為阻擋金屬膜15a。接著，使用含有六氟化鎢的氣體，用CVD法向接觸孔14a內(nèi) 嵌入鉤(W)膜15b。
然后，通過CMP法從第二層間絕緣膜14的上表面去除W膜15b以及阻擋金屬膜15a。由此將殘留在接觸孔14a內(nèi)的W膜15b以及阻擋金屬膜15a 作為導(dǎo)電性插件15。
接著，如圖6 (a)所示，例如通過等離子體增強(qiáng)CVD法(plasma enhanced CVD method)形成SiON膜作為插件15的防氧化膜16。
接著，圖6 (b)所示，使用掩模(未圖示)對SiON膜16、層間絕緣膜 14以及第一、第二保護(hù)膜12、 13的規(guī)定區(qū)域進(jìn)行蝕刻，由此分別形成到達(dá) 上部電極lla的接觸孔14b和到達(dá)下部電極9a的接觸區(qū)域的接觸孔14c。
然后，為了使電容器電介質(zhì)膜10q的損傷恢復(fù)，進(jìn)行氧退火。
接著，如圖7 (a)所示，通過對防氧化膜16進(jìn)行蝕刻，去除整個(gè)面上的防氧化膜16，由此使W插件15的表面露出。
接著，在使電容器上部電極llq表面的一部分、電容器下部電極9q表面的一部分通過接觸孔14b、 14C而露出，使插件15的表面露出，在此狀態(tài)
下，如圖7 (b)所示，在第二層間絕緣膜14上以及接觸孔14b、 14c內(nèi)依次形成TiN阻擋金屬膜和Al膜，并在這些膜上形成圖案，由此形成Al布線 17a 17c。
第一A1布線17a與W插件15連接，第二A1布線17b經(jīng)由接觸孔14b 與電容器上部電極llq連接，另夕卜，第三A1布線17c經(jīng)由接觸孔14c與電容器下部電極17c連接。
然后，雖然沒有特別圖示，但是形成層間絕緣膜、接觸插件以及第二層以后的布線等。然后，形成例如由TEOS氧化膜以及SiN膜構(gòu)成的覆蓋膜，從而完成具有鐵電電容器的鐵電存儲器。
在如上所述的本實(shí)施方式中，在上部電極的第一導(dǎo)電性氧化膜lla上形成有氧化度高的IrOy的第二導(dǎo)電性氧化膜llb，并在其上形成有金屬膜llc、金屬氮化化合物膜lld。
由此，上部電極1 lq通過金屬氮化化合物膜1 ld防止在形成上部電極1 lq 上的層間膜或布線接觸時(shí)所生成的水或氫的侵入，而且，如TiAlN等那樣，上述金屬氮化化合物與用于構(gòu)成布線17a 17c、插件(未圖示)的TiN阻擋金屬膜之間的緊貼性良好，能夠提高上部電極llq和布線17a 17c之間的接觸。
而且，第二導(dǎo)電性氧化膜llb在如上述那樣的條件下，以石墻狀或柱狀的多個(gè)晶體的狀態(tài)進(jìn)行生長，因此，能夠防止發(fā)生巨大晶體的異常生長和其引起的空穴(空心現(xiàn)象)，抑制在其后的過程中使用的還原氣體的浸透，從而能夠提高電容器的耐工序劣化能力。
另外，在上述條件下形成的第一導(dǎo)電性氧化膜lla難以與鐵電膜10的上層發(fā)生反應(yīng)，從而抑制在其界面上生成新的層的。
因此，使用通過如上述的工序形成的結(jié)構(gòu)的鐵電電容器Q,，能夠得到良好的特性。
艮口，能夠改善上部電極llq和鐵電膜10q之間的界面，另外，能夠改善工序劣化。其結(jié)果，能夠使鐵電電容器Qi的反轉(zhuǎn)電荷量增多，使抗電壓減小，使耐疲勞性以及耐刻印性提高。而且，這樣的鐵電電容器非常適于以低電壓進(jìn)行工作的下一代的鐵電存儲器。然而，若用A、 B表示構(gòu)成上部電極膜11的第一、第二導(dǎo)電性氧化膜 lla、 lib的各自的構(gòu)成金屬，則在進(jìn)行成膜的當(dāng)初，使用組成參數(shù)Xl，用
化學(xué)式AC^表示第一導(dǎo)電性氧化膜lla，在經(jīng)過其后的處理工序的實(shí)際狀態(tài) 下，使用組成參數(shù)x2，用化學(xué)式AOu表示上述第一導(dǎo)電性氧化膜lla。此夕卜，A和B可相同，也可不相同。作為不相同的例子，有如下層，S卩，A和 B中的一種為Ir、另一種為Ru的層。
另外，在進(jìn)行成膜的當(dāng)初，使用組成參數(shù)yl，用化學(xué)式BC^表示形成在第一導(dǎo)電性氧化膜lla上的第二導(dǎo)電性氧化膜llb，在經(jīng)過其后的工序的實(shí)際狀態(tài)下，使用組成參數(shù)y2，用化學(xué)式BOy2表示上述第二導(dǎo)電性氧化膜 llb。然后，第二導(dǎo)電性氧化膜lib由接合成石墻狀或柱狀的多個(gè)微晶體構(gòu) 成，其氧比例比第一導(dǎo)電性氧化膜lla高，而且，在組成參數(shù)xl、 x2、 yl 以及y2之間滿足(y2/yl) 〉 (x2/xl)的關(guān)系。
艮卩，在半導(dǎo)體器件的形成工序中，即使電容器上部電極llq內(nèi)的氧含量從初始狀態(tài)開始變化，第二導(dǎo)電性氧化膜lib的氧化的組成也大于第一導(dǎo)電性氧化膜lla的氧化的組成。另外，組成yl優(yōu)選為2或其以上。xl、 x2、 yl以及y2的關(guān)系在以下的第二第五實(shí)施方式的第一、第二導(dǎo)電性氧化膜中也相同。
(第二實(shí)施方式)
以下，對本發(fā)明的實(shí)施方式進(jìn)行說明。其中，在此，為了方便說明，關(guān) 于鐵電存儲器的各存儲器單元的剖面結(jié)構(gòu)，與其制造方法一同進(jìn)行說明。
圖8 圖17是表示本發(fā)明實(shí)施方式的鐵電存儲器(半導(dǎo)體器件)的制造方法的工序順序的剖面圖。
首先，對直至形成圖8 (a)所示的結(jié)構(gòu)為止的工序進(jìn)行說明。
在n型或p型的硅(半導(dǎo)體)襯底30的表面上，形成用于劃分晶體管的活性區(qū)域的STI (Shallow Trench Isolation:淺溝道隔離)用的槽，并在其中嵌入氧化硅等絕緣膜來作為元件分離絕緣膜31。此外，元件分離絕緣膜 31的結(jié)構(gòu)不僅限于STI，也可以用LOCOS (Local Oxidation of Silicon:硅的局部氧化)法來形成。
接著，在硅襯底30的活性區(qū)域內(nèi)導(dǎo)入p型雜質(zhì)，從而形成p阱32，然后，對該活性區(qū)域的表面進(jìn)行熱氧化處理，由此形成成為柵極絕緣膜33的熱氧化膜。
接著，在硅襯底31的上側(cè)的整個(gè)面上形成非晶質(zhì)或多晶體的硅膜，并
通過光刻法，在這些膜上形成圖案，從而形成兩個(gè)柵極電極34、 35。
在p阱32上，有間隔地平行配置上述兩個(gè)柵極電極34、 35，這些柵極電極34、 35構(gòu)成字線的一部分。
接著，通過以柵極電極34、 35作為掩模來進(jìn)行離子注入，向柵極電極 34、 35的橫向的硅襯底30中導(dǎo)入n型雜質(zhì)，從而形成第一、第二源極/漏極延伸區(qū)域36a、 37a、 38a。
然后，在硅襯底30的上側(cè)的整個(gè)面上形成絕緣膜，并對該絕緣膜進(jìn)行蝕刻，從而使絕緣膜作為絕緣性側(cè)壁39而殘留在柵極電極34、 35的側(cè)面上。例如，通過CVD法形成氧化硅膜作為該絕緣膜。
接著，將絕緣性側(cè)壁39和柵極電極34、 35作為掩模，再次以離子的形式向硅襯底30注入n型雜質(zhì)，由此在兩個(gè)柵極電極34、 35的兩側(cè)的硅襯底 30的表層上形成源極/漏極區(qū)域(雜質(zhì)擴(kuò)散區(qū)域)36、 37、 38。
由形成在硅襯底30的活性區(qū)域上的柵極絕緣膜、柵極電極34、 35以及源極/漏極區(qū)域36、 37、 38構(gòu)成第一、第二MOS晶體管T,、 T2。
接著，通過濺射法在硅襯底30的上側(cè)的整個(gè)面上形成鈷層等高熔點(diǎn)金屬層，然后，對該高熔點(diǎn)金屬層進(jìn)行加熱，從而使其與硅發(fā)生反應(yīng)，從而在源極/漏極區(qū)域36、 37、 38的表層上形成高熔點(diǎn)金屬硅化物層39。在該工序中，在柵極電極34、 35的表層部分也形成高熔點(diǎn)金屬硅化物層40，從而使柵極電極34、 35的電阻變小。通過濕蝕刻，去除在元件分離絕緣膜31上等的未發(fā)生反應(yīng)的高熔點(diǎn)金屬層。
接著，通過等離子體CVD法形成厚度約為200nm的SiON膜作為覆蓋絕緣膜41。接著，在覆蓋絕緣膜41上形成厚度約為1000nm的氧化硅膜作為第一層間絕緣膜42。通過使用TEOS氣體的等離子體CVD法，形成氧化硅膜。
然后，通過CMP法對第一層間絕緣膜42的上表面進(jìn)行研磨，從而使其變得平坦。該CMP的結(jié)果，在硅襯底30的平坦面上，第一層間絕緣膜42 的厚度約為700nm。接著，如圖8 (b)所示，通過光刻法在覆蓋絕緣膜41和第一層間絕緣
膜42上形成圖案，從而形成使第一第三源極/漏極擴(kuò)散區(qū)域36 38分別露出的、直徑為0.25pm的第一第三接觸孔42a 42c，并在這些接觸孔中形成導(dǎo)電性插件43 45。
在形成導(dǎo)電性插件43 45的工序中，在第一第三接觸孔42a 42c內(nèi) 依次層疊厚度為30nm的Ti膜和厚度為20nm的TiN膜，由此構(gòu)成第一緊貼膜(膠膜)43。進(jìn)而，通過CVD法，在第一緊貼膜43上生長第一W膜44，由此在第一第三接觸孔42a 42c內(nèi)填充第一 W膜44。第一 W膜47在第一層間絕緣膜42上的平坦面上生長為約300nm的厚度。
然后，通過CMP法，去除第一層間絕緣膜42的上表面上的剩余的第一緊貼膜43和第一 W膜44。由此，將分別殘留在第一第三接觸孔42a 42c 內(nèi)的第一緊貼膜43和第一 W膜44分別作為第一第三導(dǎo)電性插件45a 45c。
接著，如圖8 (c)所示，在第一第三導(dǎo)電性插件45a 45c以及第一層間絕緣膜42上，通過等離子體CVD法形成由SiON構(gòu)成的防氧化膜46，其厚度例如為130nm。進(jìn)而，在防氧化膜46上，形成厚度例如為300nm的氧化硅膜作為第二層間絕緣膜47。通過將TEOS作為原料的等離子體CVD 法，形成厚度例如為300nm的氧化硅膜。
此外，也可以形成SiN膜或氧化鋁(A1203)膜作為防氧化膜46，以代替SiON膜。
進(jìn)而，如圖9 (a)所示，通過在第二層間絕緣膜47以及防氧化膜46上形成圖案，從而在p阱32兩側(cè)附近的第二、第三導(dǎo)電插件45b、 45c上形成第四、第五接觸孔48b、 48c。
接著，以與第一緊貼膜43、第一W膜44相同的條件，在第四、第五接觸孔48b、 48c內(nèi)順序形成第二緊貼膜49和第二 W膜50。然后，通過CMP，從第二層間絕緣膜43的上表面去除第二 W膜50和第二緊貼膜49。
在該CMP中，使用能夠使作為研磨對象的第二緊貼膜49和第二 W膜 50的研磨速度高于基底的第二層間絕緣膜47的研磨速度的研磨劑(slurry)，例如，使用Cabot Microelectronics Corporation制的商品SSW2000。
為了不在第二層間絕緣膜47上留下研磨殘留物，將該CMP的研磨量設(shè)定為大于第二緊貼膜49以及第二 W膜50的合計(jì)膜厚。S卩，該CMP是過度研磨。
由此，將殘留在第四、第五接觸孔48b、 48c內(nèi)的第二 W膜50和第二緊貼膜49作為第四、第五導(dǎo)電性插件51、 52。第四、第五導(dǎo)電性插件51、 52 分別經(jīng)由自身下方的導(dǎo)電性插件45b、 45c而與第二、第三源極/漏極擴(kuò)散區(qū) 域37、 38連接。
接著，使因氨(NH3)等離子體而生成的NH基與第二層間絕緣膜47表面的氧原子結(jié)合。
由此，即使其后生成的Ti原子進(jìn)一步堆積在第二層間絕緣膜47上，堆積的Ti原子也不會被氧原子捕獲。由此，Ti原子能夠在第二層間絕緣膜47 表面上自由移動，其結(jié)果，在第二層間絕緣膜47上形成自組織成為(002) 取向的Ti膜(未圖示)。
例如，在該氨等離子體處理中使用在距離半導(dǎo)體襯底30約9mm (350mils)的位置具有對置電極的平行平板型的等離子體處理裝置。其處理條件如下例如，在266Pa(2Torr)的壓力下，以350sccm的流量向保持400 t:的襯底溫度的處理容器中供給氨氣，以IOOW的功率向被處理襯底側(cè)供給 13.56MHz的高頻，另外，以55W的功率向上述對置電極供給350KHz的高頻，供給高頻的時(shí)間都是60秒鐘。
接著，例如，使得半導(dǎo)體襯底30和靶(未圖示)之間的距離被設(shè)定為 60mm的濺射裝置的室內(nèi)成為0.15Pa的Ar環(huán)境，以15(TC的襯底溫度供給 1.4kW的濺射DC功率，其供給時(shí)間為14秒鐘。由此，形成例如厚度為20nm 的強(qiáng)(002)取向的Ti膜。
然后，通過RTA，在氮?dú)猸h(huán)境中以65(TC的溫度對Ti膜進(jìn)行60秒鐘的熱處理，從而如圖9 (b)所示，使Ti膜成為(111)取向的TiN的基底導(dǎo)電膜53。該基底導(dǎo)電膜53的厚度優(yōu)選10nm 50nm，在本實(shí)施例中約為20nm。該TiN基底導(dǎo)電膜53具有提高形成在其上的膜的結(jié)晶性的功能。
此外，基底導(dǎo)電膜53不僅限于氮化鈦膜，也可以形成鎢膜、硅摻雜膜、以及銅膜中的任一個(gè)。
接著，如圖9 (c)所示，通過反應(yīng)性濺射法，在基底導(dǎo)電性膜53上形成厚度例如為100nm的TiAlN膜作為氧擴(kuò)散阻擋膜54。形成氧擴(kuò)散阻擋膜54的濺射條件如下使用由Ti和Al的合金構(gòu)成的靶，向?yàn)R射環(huán)境中導(dǎo)入
40sscm的Ar以及10sccm的氮?dú)?，并將濺射環(huán)境內(nèi)的壓力設(shè)定為253.3Pa，將襯底溫度設(shè)定為400。C，將濺射功率設(shè)定為l.OkW。
接著，如圖10 (a)所示，在氧擴(kuò)散阻擋膜54上順序形成下部電極膜 55和鐵電膜55。
通過濺射法形成厚度為100nm的Ir膜作為下部電極膜55。下部電極膜 55的濺射條件如下在Ar環(huán)境中設(shè)置Ir靶，并將其內(nèi)部壓力設(shè)定為O.llPa，將襯底溫度設(shè)定為500。C，將濺射功率設(shè)定為0.5kW。
在形成下部電極膜55后，通過RTA，在Ar環(huán)境中以65(TC以上的溫度對硅襯底30進(jìn)行60秒鐘的熱處理。通過該熱處理，提高下部電極膜55、氧擴(kuò)散阻擋膜54以及基底導(dǎo)電膜53之間的緊貼性，并且改善下部電極膜55 的結(jié)晶性。熱處理的環(huán)境不僅限于Ar，也可以是非活性氣體，例如是N2、 He等。
此外，使用Pt等白金系列的金屬、或PtO、 IrOx、 SrRu03等導(dǎo)電性氧化物作為下部電極膜55，以這些金屬或?qū)щ娦匝趸飦泶鍵r膜。進(jìn)而，下部電極膜55也可以是上述金屬或金屬氧化物的層疊膜。
作為上述鐵電膜56，例如通過MOCVD法在下部電極膜55上形成PZT 膜。更具體地說，通過以下工序來形成PZT膜。
首先，使Pb (DPM) 2、 Zr (DMHD) 4、 Ti (O —iOr) 2 (DPM) 2均以 0.3mol/l (摩爾/升)的濃度分別溶解在四氫呋喃(THF)溶劑中，從而形成 Pb、 Zr以及Ti的各液體原料。進(jìn)而，向MOCVD裝置的氣化器中，以0.474ml (毫升)/分鐘的流量供給THF溶劑，同時(shí)分別以0.326ml/分鐘、0.200m1/ 分鐘、0.200ml/分鐘的流量供給上述三種液體原料，并使它們氣化，由此形成Pb、 Zr以及Ti的原料氣體。
進(jìn)而，將MOCVD裝置的室內(nèi)的壓力設(shè)定為665Pa (5Torr)，并使襯底溫度保持為62CTC。然后，向MOCVD裝置的室內(nèi)導(dǎo)入上述Pb、 Zr以及Ti 的各原料氣體，導(dǎo)入時(shí)間為620秒鐘。由此，在下部電極膜55上形成厚度約為100nm的所希望的PZT膜。
此外，優(yōu)選地，在含有氧氣的環(huán)境中，以60(TC 62(TC的溫度對PZT 膜實(shí)施60秒鐘的熱處理。該熱處理去除吸附在PZT膜表面上的雜質(zhì)，提高電容器的特性。
接著，例如，通過濺射法，在PZT膜的整個(gè)面上形成非結(jié)晶鐵電膜。例
如，形成膜厚為lnm 30nm的鐵電膜作為非結(jié)晶鐵電膜，例如，形成20nm 的鐵電膜作為非結(jié)晶鐵電膜。在通過MOCVD進(jìn)行成膜的情況下，例如，作為鉛(Pb)供給用的有機(jī)源，使用將Pb (DPM) 2 (Pb (CnH1902) 2)溶解在THF溶液中而成的材料。另外，作為鋯(Zr)供給用的有機(jī)源，使用將 Zr (DMHD) 4 (Zr ( (C9H1502) 4)溶解在THF溶液中而成的材料。作為鈦 (Ti)供給用的有機(jī)源，使用將TKO—iPr)2(DPM)2(Ti(C3H70)2(CuH,902) 2)溶解在THF溶液中而成的材料。
接著，如圖10 (b) 、 (c)、圖11 (a)所示，在鐵電膜56上形成由2 層結(jié)構(gòu)的導(dǎo)電性氧化膜、金屬膜以及金屬氮化化合物膜構(gòu)成的上部電極膜。為了防止氫擴(kuò)散而形成金屬氮化化合物膜。
首先，如圖10 (b)所示，在鐵電膜56上順序形成第一導(dǎo)電性氧化膜 57a和第二導(dǎo)電性氧化膜57b。
例如，通過濺射法形成厚度為20nm 70nm的、在成膜時(shí)刻被晶體化的 IrOj莫來作為第一導(dǎo)電性氧化膜57a，例如，形成厚度為25mn的IrOj莫作為第一導(dǎo)電性氧化膜57a。成膜條件如下例如，將成膜溫度設(shè)為300°C，將Ar以及02用作為成膜氣體，將Ar的流量設(shè)定為140sccm，將02的流量設(shè)定為60sccm，例如，將濺射功率設(shè)定為lkW 2Kw左右。在該條件下形成的IrOx成為接合成石墻狀的晶體。
接著，將半導(dǎo)體襯底30放置在加熱室內(nèi)，通過RTA法進(jìn)行熱處理。該熱處理使鐵電膜56完全被晶體化，補(bǔ)償用于構(gòu)成鐵電膜56的PZT膜中的氧缺損，并且還能夠使受到等離子體損傷的第一導(dǎo)電性氧化膜57a的膜質(zhì)恢復(fù)。 RTA法的條件如下將放置在加熱環(huán)境內(nèi)的襯底溫度設(shè)定為25°C，向加熱環(huán)境內(nèi)，以200sccm的流量導(dǎo)入氧氣，以1800sccm的流量導(dǎo)入Ar，而且將熱處理時(shí)間設(shè)為60秒鐘。
進(jìn)而，通過濺射法，在lrOj勺第一導(dǎo)電性氧化膜57a上形成IrOy的第二導(dǎo)電性氧化膜57b，其厚度為50nm 200nm。成膜條件如下若將半導(dǎo)體襯底30放置在壓力被設(shè)定為0.8Pa的Ar和02的環(huán)境中，使用Ir耙，將濺射功率設(shè)定為l.OkW，將成膜時(shí)間設(shè)為39秒鐘，則會生長厚度約為100nm的IrOv。(TC以下的溫度范圍，優(yōu) 選5(TC以上且75。C以下的范圍內(nèi)。在這樣的條件下，第二導(dǎo)電性氧化膜57b 在成膜的時(shí)刻，IrOy被微晶體化，從而處于使多個(gè)IrOy結(jié)合為石墻狀或柱狀的狀態(tài)，而且，通過其后的熱處理防止異常生長。
在形成第二導(dǎo)電性氧化膜57b時(shí)，使用Ir耙、Ar以及02氣體。其前提是將此時(shí)的02與Ar的比例設(shè)定為比IrOx的第一導(dǎo)電性氧化膜57生長時(shí) 的02與Ar的比例高。將形成IrOy膜的氣體流量例如設(shè)定為Ar的流量為 100sccm， 02的流量為100sccm。另外，例如，將濺射功率設(shè)定為lkW左右。
在以上條件下形成的由IrOy構(gòu)成的第二導(dǎo)電性氧化膜57b上不發(fā)生異常氧化，能夠得到規(guī)整的晶體膜。此時(shí)，為了抑制工序劣化，與第一實(shí)施方式同樣地使IrOy膜具有接近Ir02的化學(xué)計(jì)量組成的組成，因此，使IrOy膜難以對氫發(fā)揮催化劑作用，從而抑制鐵電膜56因氫自由基而被還原的問題，提高了電容器的耐氫性。
第一、第二導(dǎo)電性氧化膜57a、 57b也可以不使用IrOx、 IrOy或Ir02等材料，而可以是選擇作為其他貴金屬的鉑(Pt)、銥(Ir)、釕(Ru)、銠(Rh)、錸(Re)、鋨(Os)、鈀(Pd)或其氧化物和SrRu03等導(dǎo)電性氧化物、或者它們中的某一個(gè)來形成的層疊結(jié)構(gòu)。
此外，分別構(gòu)成第一、第二導(dǎo)電性氧化膜57a、 57b的貴金屬可以是相同的元素，也可以是不同的元素。另外，第一、第二導(dǎo)電性氧化膜57a、 57b 分別是還原氣體的催化劑作用比鉑小的導(dǎo)電膜。
接著，通過RTA法對硅襯底30進(jìn)行熱處理。其條件如下例如，將襯底溫度設(shè)定為700°C，進(jìn)行熱處理的環(huán)境是以20sccm的流量導(dǎo)入了氧氣、以 2000sccm的流量導(dǎo)入了 Ar的環(huán)境，將對襯底進(jìn)行熱處理的時(shí)間設(shè)為60秒鐘。通過該熱處理，能夠提高鐵電膜56以及第一、第二導(dǎo)電性氧化膜57a、 57b 的緊貼性，而且使結(jié)晶性比第二導(dǎo)電性氧化膜57b穩(wěn)定，能夠消除氧缺損等損傷。
接著，如圖10 (c)所示，通過濺射法，在第二導(dǎo)電性氧化膜57b上，形成厚度為20nm 100nm的由Ir構(gòu)成的金屬膜58，例如，形成厚度為50nm 的金屬膜58?；跒R射法的Ir的生長條件如下例如，將襯底溫度設(shè)定為 400°C，在壓力為1Pa的成膜環(huán)境中，將濺射功率設(shè)定為1.0kW。此外，也可以代替Ir而形成RU及其他貴金屬。
進(jìn)而，如圖ll (a)所示，通過反應(yīng)性濺射法，在金屬膜58上形成厚度例如為50nm 100nm的TiAlN膜作為金屬氮化化合物59。形成金屬氮化化合物59的濺射條件如下使用由Ti和Al的合金構(gòu)成的耙，向?yàn)R射環(huán)境中導(dǎo) 入流量為40sscm的Ar以及流量為20sccm的氮?dú)?，并將濺射環(huán)境內(nèi)的壓力設(shè)定為253.3Pa，將襯底溫度設(shè)定為400。C，將濺射功率設(shè)定為l.OkW。
此外，與第一實(shí)施方式同樣，不僅可以將TiAlN膜用作為金屬氮化化合物膜59，除此之外還可以將選自由TaAlN膜、TaAlON膜、TiAlON膜等構(gòu) 成的組中的膜用作為金屬氮化化合物膜59。
如上所述的由IrOx構(gòu)成的第一導(dǎo)電性氧化膜57a、由IrOy構(gòu)成的第二導(dǎo) 電性氧化膜57b、由貴金屬構(gòu)成的金屬膜58、金屬氮化化合物膜59分別是導(dǎo)電膜，一起成為電容器的上部電極膜。
在對半導(dǎo)體襯底30的背面進(jìn)行清洗后，如圖11 (b)所示，通過濺射法，在構(gòu)成上部電極的金屬膜59上形成厚度為20nm的氧化鋁膜(A1203)、厚度為200nm的氮化鈦膜，并將它們作為第一掩模材料層60a。進(jìn)而，通過使用TEOS氣體的CVD法，在第一掩模材料層60a上形成厚度為700nm的氧化硅膜，并將該氧化硅膜作為第二掩模材料層60b。
接著，在第二掩模材料層60b上涂覆光致抗蝕劑，并對其進(jìn)行曝光、顯影，從而在第四、第五導(dǎo)電性插件51、 52上形成具有電容器平面形狀的島狀的抗蝕圖案R。然后，將抗蝕圖案R作為掩模，在第二掩模材料層60b上形成圖案。進(jìn)而，將形成有圖案的第二掩模材料層60b作為掩模，對第一掩模料層60a進(jìn)行蝕刻。
如圖12 (a)所示，將形成有圖案的第一、第二掩模材料層60a、 60b用作為硬質(zhì)掩模M。在對第一掩模材料層60a進(jìn)行蝕刻后去除抗蝕圖案R。
接著，如圖12 (b)所示，通過將HBr、 02、 Ar以及C4F8的混合氣體作為蝕刻氣體來進(jìn)行等離子體蝕刻，連續(xù)對未被硬質(zhì)掩模M覆蓋的部分的上部電極膜57a、 57b、 58、 59、 PZT膜56以及下部電極膜55進(jìn)行干式蝕刻。
由此，形成有圖案的上部電極膜57a、 57b、 58、 59成為電容器上部電極61，形成有圖案的鐵電膜56成為電容器電介質(zhì)膜56q，而且，形成有圖案的下部電極膜55成為電容器下部電極55q。由電容器上部電極61、電容器電介質(zhì)膜56q以及電容器下部電極55q構(gòu)成鐵電電容器Q2。
接著，如圖13 (a)所示，通過干式蝕刻或濕式蝕刻來去除第二掩模材
料層60b。例如，在選擇濕式蝕刻的情況下，將氟酸用作為蝕刻劑。
接著，如圖13 (b)所示，對未被鐵電電容器Q2覆蓋的部分的氧阻擋金
屬膜54、基底導(dǎo)電膜53以及第一掩模材料層60a進(jìn)行干式蝕刻，從而去除它們。
進(jìn)而，如圖14 (a)所示，通過濺射法，形成用于覆蓋鐵電電容器Q2的由氧化鋁構(gòu)成的第一保護(hù)絕緣膜62，該第一保護(hù)絕緣膜62的厚度為20nm。此外，也可以通過ALD (atomic layer deposition:原子層沉積)法來形成膜厚為2nm的氧化鋁膜作為第一保護(hù)絕緣膜62，或者，也可以通過濺射法形成PZT膜或TiOj莫作為第一保護(hù)絕緣膜62。
接著，如圖14 (b)所示，為了使受損的電容器電介質(zhì)膜56q的膜質(zhì)恢復(fù)，在含有氧氣的環(huán)境中對電容器電介質(zhì)膜56q實(shí)施恢復(fù)退火。雖然沒有特別限定該恢復(fù)退火的條件，但是在本實(shí)施方式中，將加熱爐內(nèi)的襯底溫度設(shè) 為55(TC 70(TC，在這樣的條件下進(jìn)行恢復(fù)退火。另外，在電容器電介質(zhì)膜 56q為PZT的情況下，優(yōu)選在氧氣環(huán)境中以600°C的襯底溫度進(jìn)行60分鐘的退火。
進(jìn)而，如圖15 (a)所示，形成用于覆蓋第一保護(hù)絕緣膜62以及鐵電電容器Q2的第二保護(hù)絕緣膜63。第二保護(hù)絕緣膜63作為氫阻擋膜發(fā)揮功能。此外，作為第二保護(hù)絕緣膜63，也可以通過CVD法形成厚度為38nm的氧化鋁。
接著，如圖15(b)所示，在第二保護(hù)絕緣膜63上形成例如膜厚為1500nm 的由硅氧化物構(gòu)成的第三層間絕緣膜64。在襯底的整個(gè)面上，例如通過等離子體CVD法來形成硅氧化物。例如，使用TEOS氣體、氧氣和氦氣的混合氣體作為其原料氣體。此外，例如，也可以形成具有絕緣性的無機(jī)膜等作為第三層間絕緣膜64。
接著，例如通過CMP法，對第三層間絕緣膜64的表面進(jìn)行平坦化處理。進(jìn)而，在使用N20氣體或N2氣體等而生成的等離子體環(huán)境中，對第三層間絕緣膜64進(jìn)行熱處理。熱處理的結(jié)果，去除第三層間絕緣膜64中的水分，并且使第三層間絕緣膜64的膜質(zhì)發(fā)生變化，使得水分難以進(jìn)入其中。然后，在第三層間絕緣膜64的整個(gè)面上，例如通過濺射法或CVD法形
成阻擋膜(第三保護(hù)絕緣膜)65。例如，形成膜厚為20nm 100nm的氧化鋁膜作為阻擋膜65。使形成在進(jìn)行過平坦化處理的第三層間絕緣膜64上的阻擋膜65變得平坦。
接著，如圖16 (a)所示，在阻擋膜65的整個(gè)面上形成第四層間絕緣膜 66。例如，利用TEOS氣體，通過等離子體CVD法形成膜厚為800nm 1000nm 的氧化硅膜作為第四層間絕緣膜66。此外，也可以形成SiON膜或氮化硅膜等來作為第四層間絕緣膜66。然后，例如通過CMP法，對第四層間絕緣膜 66的表面進(jìn)行平坦化處理。
進(jìn)而，如圖16 (b)所示，在鐵電電容器Q2上形成第六第八導(dǎo)電性插件69 71。通過以下的工序來形成第六第八導(dǎo)電性插件69 71。
首先，在第四層間絕緣膜66上形成抗蝕圖案(未圖示)，該抗蝕圖案在鐵電電容器Q2的上方具有開口部。然后，將該抗蝕圖案用作為掩模，對從第四層間絕緣膜66到第三層間絕緣膜64的部分進(jìn)行蝕刻，由此在鐵電電容器Q2的電容器上部電極61上形成通孔66a。由此，使第二保護(hù)絕緣膜63 從通孔66a露出。
在去除抗蝕圖案后，將硅襯底30放置在氧環(huán)境中，并以45(TC的溫度對硅襯底30進(jìn)行熱處理。由此，使得隨著形成第一通孔66a而在電容器電介質(zhì)膜56q上發(fā)生的氧缺損恢復(fù)。
然后，通過與通孔66a的形成方法相同的方法，對從第四層間絕緣膜66 到第三層間絕緣膜42的部分進(jìn)行蝕刻，從而在位于p阱32的中央?yún)^(qū)域上的第一導(dǎo)電性插件45a的上方形成接觸孔66b。由此，使防氧化膜46從接觸孔 66b露出。
接著，經(jīng)由通孔66a對防氧化膜46進(jìn)行濕式蝕刻，由此使電容器上部電極61的上表面露出。另外，經(jīng)由接觸孔66b對第一、第二保護(hù)絕緣膜62、 63進(jìn)行蝕刻，由此使第一導(dǎo)電性插件45a的上表面露出。
然后，在通孔66a和接觸孔66b的內(nèi)表面上形成單層的TiN膜作為緊貼膜67。通過濺射法形成Ti膜，并通過MOCVD法在其上形成TiN膜，由此可以形成二層結(jié)構(gòu)的緊貼膜67。
為了在形成TiN膜后從其表面去除碳，在含有氮?dú)夂蜌涞幕旌蠚怏w等離子體中進(jìn)行處理。但是，在該處理中，在本實(shí)施方式中，電容器上部電極60
的最上層由具有氫阻擋功能的金屬氮化化合物59以及金屬膜58構(gòu)成，因此，電容器上部電極60難以被該氫還原。
然后，通過CVD法，在緊貼膜67上生長W膜68，由此在通孔66a和接觸孔66b中嵌入W膜68。接著，通過CMP去除第四層間絕緣膜66上的 W膜68以及緊貼膜67。
由此，將殘留在接觸孔66b內(nèi)的W膜68作為第六導(dǎo)電性插件69，而且，將殘留在通孔66a內(nèi)的W膜68作為通孔插件(via plug) 70、 71 。
接著，例如通過濺射法，在第四層間絕緣膜66上順序形成膜厚為60nm 的Ti膜、膜厚為30nm的TiN膜、膜厚為360nm的AlCu合金膜、膜厚為 5nm的Ti膜以及膜厚為70nm的TiN膜。其結(jié)果，形成由Ti膜、TiN膜、 AlCu合金膜、Ti膜以及TiN膜構(gòu)成的層疊膜。
接著，如圖17所示，利用光刻技術(shù)，在層疊膜上形成圖案。由此，形成由層疊膜構(gòu)成的布線(第一金屬布線層)。即，形成與通孔插件70連接的布線72、與第六導(dǎo)電性插件69連接的導(dǎo)電性焊盤73等。此外，有時(shí)也不通過布線73使兩個(gè)通孔插件70、 71連接。
然后，進(jìn)一步形成層間絕緣膜、接觸插件以及從下開始第二第五層以后的布線等。然后，形成例如由TEOS氧化膜以及SiN膜構(gòu)成的覆蓋膜，從而完成具有鐵電電容器的鐵電存儲器。省略其詳細(xì)說明。
在具有如上述的結(jié)構(gòu)的鐵電電容器Q2的上部電極61上，利用氧化度低的第一導(dǎo)電性氧化膜57a，使與鐵電膜56之間的界面變得平坦，提高電容器特性。另外，利用氧的組成等于或接近化學(xué)計(jì)量組成的第二導(dǎo)電性氧化膜 57b，使得構(gòu)成金屬難以發(fā)揮催化劑作用，而且使晶體的密度均勻，使內(nèi)部的空穴(空心)極其小難以透過還原性氣體。其結(jié)果，防止鐵電膜56的還原氣體所引起的劣化。
而且，由于在第二導(dǎo)電性氧化膜57b上形成有由Ir等的貴金屬構(gòu)成的金屬膜58，因此提高上部電極61的導(dǎo)電性，使電阻減小。另外，金屬膜58還具有提高其上的金屬氮化化合物膜59和導(dǎo)電性氧化膜57a、 57b之間的緊貼性的功能。
金屬氮化化合物膜59防止通過上部電極61上的層間絕緣膜64或接觸孔66a而侵入的氫或水侵入到金屬膜58，由此妨礙第一、第二導(dǎo)電性氧化膜 57a、 57b的還原，防止發(fā)生空穴。
通過如上所述的上部電極61，大幅度提高電容器的耐工序劣化能力，其結(jié)果，能夠使鐵電電容器Qi的反轉(zhuǎn)電荷量增多，使抗電壓減小，使耐疲勞性以及耐刻印性提高。
然而，在上部電極61中的四層結(jié)構(gòu)中，用于使與鐵電膜56之間的界面變得平坦的第一導(dǎo)電性氧化膜57a，以及用于防止水、氫侵入第一導(dǎo)電性氧化膜57a的金屬氮化化合物膜59，是在特性提高中必要的。
因此，作為上部電極61的結(jié)構(gòu)，除了四層結(jié)構(gòu)以外，如圖18 (a)所示，還可以是在鐵電膜56上形成有第一導(dǎo)電性氧化膜57a和金屬氮化化合物膜 59的兩層結(jié)構(gòu)。另外，也可以將第一、第二導(dǎo)電性氧化膜57a、 57b作為一個(gè)導(dǎo)電性氧化膜，在其上形成金屬氮化化合物膜59。而且，如圖18 (b)所示，也可以是在第一導(dǎo)電性氧化膜57a和金屬氮化化合物膜59之間形成有貴金屬制的金屬膜58的三層結(jié)構(gòu)，其中，上述金屬膜58用于使電阻變小。
(第三實(shí)施方式)
圖19、圖20是表示本發(fā)明第二實(shí)施方式的鐵電存儲器(半導(dǎo)體器件) 及其制造方法的剖面圖。此外，在圖19、圖20中，與圖8 圖17相同的附圖標(biāo)記表示相同的要素。
首先，與如圖9 (a)所示同樣地，直至在第二層間絕緣膜47上形成導(dǎo) 電性插件51、 52為止，使用與第二實(shí)施方式相同的工序。通過用于形成導(dǎo) 電性插件51、 52的CMP，使得導(dǎo)電性插件51、 52的上表面的高度一般低于第二層間絕緣膜47的上表面，在導(dǎo)電性插件51、 52的周圍的第二層間絕緣膜47上容易形成凹陷(recess) 47r。凹陷47r的深度為20nm 50nm，典型的深度約為50nm左右。
凹陷對順序形成在第二層間絕緣膜47上的從基底導(dǎo)電膜53到鐵電膜56 為止的多個(gè)膜的各自的面取向產(chǎn)生影響，但是通過以下的工序能夠減少該影響。
首先，如圖19 (a)所示，用氨(NH3)等離子體對第二層間絕緣膜47 的表面進(jìn)行處理，從而使NH基與第二層間絕緣膜47的表面的氧原子結(jié)合。在與NH基結(jié)合的第二層間絕緣膜47的表面上，當(dāng)在其上方堆積用于
構(gòu)成基底導(dǎo)電膜53的Ti原子時(shí)，第二層間絕緣膜47的氧原子難以捕獲Ti 原子，Ti原子能夠在第二層間絕緣膜47的表面上自由移動。其結(jié)果，如圖 19 (b)所示，在第二層間絕緣膜47上形成自組織成為(002)取向的Ti膜 53a。
在上述氨等離子體處理中，例如使用在距離硅襯底30約9mm (350mils) 的位置具有對置電極(未圖示)的平行平板型的等離子體處理裝置。而且，向?qū)毫φ{(diào)整為266Pa (2Torr)并使襯底溫度保持40(TC的處理容器，以 350sccm的流量供給氨氣，以100W的功率向硅襯底30側(cè)供給13.56MHz的高頻，另外，以55W的功率向?qū)χ秒姌O供給350kHz的高頻，供給高頻的時(shí) 間均為60秒鐘，由此能夠執(zhí)行上述氨等離子體處理。
另外，Ti膜的形成條件如下例如，在將硅襯底30和Ti靶之間的距離設(shè)定為60mm的濺射裝置中，將Ar環(huán)境的壓力設(shè)定為0.15Pa，將襯底溫度設(shè)定為15(TC，而且，向靶和襯底之間供給1.4kW的濺射DC功率，供給時(shí) 間為42秒鐘。由此，在第二層間絕緣膜47上形成強(qiáng)(002)取向的Ti膜53a。 Ti膜53a的厚度例如為60nm。
接著，將硅襯底30放置在氮?dú)猸h(huán)境中，并在襯底溫度為65(TC、處理時(shí) 間為60秒鐘的條件下，通過RTA進(jìn)行熱處理，由此使Ti膜53a氮化。由此，如圖20 (a)所示，在第二層間絕緣膜47上形成由(111)取向的TiN構(gòu)成的基底導(dǎo)電膜53。基底導(dǎo)電膜53的厚度優(yōu)選40 200nm。在本實(shí)施方式中，其厚度約為60nm。
此外，基底導(dǎo)電膜53不僅限于氮化鈦膜，也可以形成鎢膜、硅膜以及銅膜中的任一個(gè)來作為基底導(dǎo)電膜53。
然而，根據(jù)凹陷47r的深度或Ti膜53a的形成條件，在由TiN構(gòu)成的基底導(dǎo)電膜53的上表面上形成凹部。在圖20 (a)示出了該凹部。這樣的凹部有可能使形成在基底導(dǎo)電膜53上方的鐵電膜56的結(jié)晶性劣化。
因此，在本實(shí)施方式中，如圖20 (b)所示，通過CMP法，對基底導(dǎo)電膜53的上表面進(jìn)行研磨，從而使其變得平坦，去除上述凹部。雖然沒有特別限定了在該CMP中使用的研磨劑，但是在本實(shí)施方式中，使用Cabot Microelectronics Corporation制的SSW2000 (商品名)。因研磨誤差，導(dǎo)致通過CMP進(jìn)行了處理的基底導(dǎo)電膜53的厚度在硅襯
勺30面內(nèi)或各個(gè)硅襯底30上有偏差?？紤]到該偏差，在本實(shí)施方式中， i:控制研磨時(shí)間將CMP后的基底導(dǎo)電膜53的厚度的目標(biāo)值設(shè)為10nm nm，優(yōu)選20nm。
處于被研磨的狀態(tài)的基底導(dǎo)電膜53的上表面因研磨而容易處于變形的 5。而且，若在晶體已變形的基底導(dǎo)電膜53的上方形成電容器的下部電 55，則下部電極55會受到該變形的影響，因此其結(jié)晶性會被劣化，而且 C上的鐵電膜56的鐵電特性劣化。
因此，如圖20 (b)所示，使基底導(dǎo)電膜53的研磨面暴露在NHs等離 f中，由此使得基底導(dǎo)電膜56的晶體變形不會傳遞至形成在基底導(dǎo)電膜 1:方的膜。
由此，使構(gòu)成其后形成的氧擴(kuò)散阻擋膜54的元素在基底導(dǎo)電膜53的上 Lt容易移動，氧擴(kuò)散阻擋膜54的晶體方位變得良好。因此，氧擴(kuò)散阻 i 54上的下部電極55、鐵電膜56的鐵電特性變得良好。
如上述，使基底導(dǎo)電膜53的研磨面暴露在NH3等離子體中后的工序與二實(shí)施方式相同。
因此，根據(jù)本實(shí)施方式，能夠改善基底電極55、鐵電膜56的晶體方位， l能夠得到與第二實(shí)施方式相同的效果。
l四實(shí)施方式)
圖21、圖22是表示本發(fā)明第四實(shí)施方式的半導(dǎo)體器件的形成工序的剖 3。此外，在圖21、圖22中，與圖8 圖17相同的附圖標(biāo)記表示相同的
首先，如圖20 (a)所示，直至在第二層間絕緣膜47上形成基底導(dǎo)電膜為止的工序與第三實(shí)施方式相同。
然后，如圖21 (a)所示，通過CMP法對基底導(dǎo)電膜35進(jìn)行研磨，僅哲件51、 52上及其周邊的凹陷47r上殘留該基底導(dǎo)電膜35。
然后，如圖21 (b)所示，對導(dǎo)電性插件51、 52上的基底導(dǎo)電膜35和二層間絕緣膜47實(shí)施氨等離子體處理。
由此，如圖22 (a)所示，形成在基底導(dǎo)電膜53以及第二層間絕緣膜47上的氧擴(kuò)散阻擋層54的晶體方位變得良好，與第三實(shí)施方式同樣地，下
部電極膜55、鐵電膜56的晶體方位也變得良好。
如上述，使基底導(dǎo)電膜53以及第二層間絕緣膜47的研磨面暴露在NH3 等離子體中后的工序經(jīng)過與第三實(shí)施方式相同的工序，形成如圖22 (b)所示的結(jié)構(gòu)的半導(dǎo)體器件。
(第五實(shí)施方式)
圖23、圖24是表示本發(fā)明第四實(shí)施方式的半導(dǎo)體器件的形成工序的剖面圖。此外，在圖23、圖24中，與圖8 圖17相同的附圖標(biāo)記表示相同的要素。
首先，如圖8 (a)所示，從在硅襯底30上形成STI31、 p阱32后到形成第一層間絕緣膜42為止的工序與第一實(shí)施方式相同。
然后，如圖23 (a)所示，通過光刻法，在覆蓋絕緣膜41和第一層間絕緣膜42上形成圖案，從而形成分別使p阱32兩側(cè)附近的第二、第三源極/ 漏極擴(kuò)散區(qū)域37、 38露出的第二、第三接觸孔42b、 42c，并在這些接觸孔中形成導(dǎo)電性插件45b、 45c。導(dǎo)電性插件45b、 45c的形成方法與第一實(shí)施方式相同。
接著，直接在第一層間絕緣膜42上形成基底導(dǎo)電膜53，并在其上形成氧擴(kuò)散阻擋膜54。在形成基底導(dǎo)電膜53時(shí)，可以采用與第三、第四實(shí)施方式相同的方法。
接著，如圖23 (b)所示，通過與第二實(shí)施方式相同的工序來形成從基底導(dǎo)電膜53到第一層間絕緣膜64為止的結(jié)構(gòu)。
接著，如圖24 (a)所示，通過光刻法，在p阱32的中央附近的源極/ 漏極區(qū)域36上，從第三層間絕緣膜64開始進(jìn)行局部蝕刻，一直蝕刻到覆蓋絕緣膜41，從而形成接觸孔64a。
然后，在接觸孔64a中嵌入導(dǎo)電性插件79。通過與第二實(shí)施方式的第四導(dǎo)電性插件69的形成方法相同的方法來形成導(dǎo)電性插件79。
進(jìn)而，通過與第二實(shí)施方式相同的方法，在鐵電電容器Q2上形成通孔
64b。
然后，如圖24 (b)所示，在第三層間絕緣膜64上形成經(jīng)由通孔64a而與電容器上部電極61連接的布線72。
根據(jù)以上的實(shí)施方式，在第三層間絕緣膜64上形成一次導(dǎo)電性插件79
即可，與第二實(shí)施方式相比，使工序簡短。
此外，在上述第一第五實(shí)施方式中，將PZT用作為鐵電膜，但是，例如，也可以通過熱處理形成晶體結(jié)構(gòu)為Bi層狀結(jié)構(gòu)或鈣鈦礦結(jié)構(gòu)的膜。作為這樣的膜，除了 PZT膜以外，還可以列舉摻雜了微量的La、 Ca、 Sr禾口/ 或Si等的PZT、 SBT、 BLT以及Bi系列層狀化合物等的通式為XY03 (X、 Y為元素)的膜。另夕卜，用溶膠-凝膠法(sol-gel method)、有機(jī)金屬分解法、 CSD (Chemical Solution Deposition:化學(xué)溶液沉積)法、化學(xué)氣相蒸鍍法、外延生長法、濺射法、MOCVD法中的任意一種方法來形成鐵電膜。
以上說明的實(shí)施方式僅是典型例，對于本領(lǐng)域技術(shù)人員來說，該各實(shí)施方式的構(gòu)成要素的組合、其變形以及變更是顯而易見的，只要是本領(lǐng)域技術(shù) 人員，顯然都能夠在不脫離本發(fā)明的原理以及發(fā)明的保護(hù)范圍的情況下進(jìn)行上述實(shí)施方式的各種變形。
權(quán)利要求
1.一種半導(dǎo)體器件，具有形成在半導(dǎo)體襯底上的鐵電電容器，其特征在于，所述鐵電電容器具有下部電極、形成在所述下部電極上的鐵電膜、形成在所述鐵電膜上的上部電極，所述上部電極是至少包括第一導(dǎo)電膜和形成在所述第一導(dǎo)電膜上的第二導(dǎo)電膜的層疊結(jié)構(gòu)，所述第一導(dǎo)電膜由第一導(dǎo)電性貴金屬氧化物構(gòu)成，所述第二導(dǎo)電膜由金屬氮化化合物構(gòu)成。
2. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，所述金屬氮化化合物包含與構(gòu)成所述第一導(dǎo)電性貴金屬氧化物的金屬元素不同的金屬元素。
3. 根據(jù)權(quán)利要求1或2所述的半導(dǎo)體器件，其特征在于，具有形成在所述第一導(dǎo)電膜和所述第二導(dǎo)電膜之間的第三導(dǎo)電膜，該第三導(dǎo)電膜由貴金屬構(gòu)成。
4. 根據(jù)權(quán)利要求3所述的半導(dǎo)體器件，其特征在于，具有形成在所述第一導(dǎo)電膜和所述第三導(dǎo)電膜之間的第四導(dǎo)電膜，該第四導(dǎo)電膜由第二導(dǎo)電性金屬氧化物構(gòu)成。
5. 根據(jù)權(quán)利要求3或4所述的半導(dǎo)體器件，其特征在于，所述第一導(dǎo) 電性氧化物由與構(gòu)成所述第三導(dǎo)電膜的所述貴金屬相同的金屬元素構(gòu)成。
6. 根據(jù)權(quán)利要求3或4所述的半導(dǎo)體器件，其特征在于，所述第一導(dǎo) 電性氧化物由與構(gòu)成所述第三導(dǎo)電膜的所述貴金屬不同的金屬元素構(gòu)成。
7. 根據(jù)權(quán)利要求1至6中任一項(xiàng)所述的半導(dǎo)體器件，其特征在于，構(gòu) 成所述第二導(dǎo)電膜的所述金屬氮化化合物是含有兩種以上的金屬元素的氮化化合物。
8. 根據(jù)權(quán)利要求4至7中任一項(xiàng)所述的半導(dǎo)體器件，其特征在于，構(gòu) 成所述第四導(dǎo)電膜的金屬元素和構(gòu)成所述第一導(dǎo)電膜的金屬元素是相同的貴金屬元素。
9. 根據(jù)權(quán)利要求4至7中任一項(xiàng)所述的半導(dǎo)體器件，其特征在于，構(gòu) 成所述第四導(dǎo)電膜的金屬元素和構(gòu)成所述第一導(dǎo)電膜的金屬元素由不同的貴金屬元素構(gòu)成。
10. 根據(jù)權(quán)利要求8或9所述的半導(dǎo)體器件，其特征在于，所述第一導(dǎo)電膜是第一氧化物膜，使用組成參數(shù)Xl將該第一氧化物膜表示為化學(xué)式AOxl，而且使用組成參數(shù)X2將該第一氧化物膜的實(shí)際組成表示為化學(xué)式AOc，其中，A為金屬元素，所述第四導(dǎo)電膜是形成在所述第一導(dǎo)電膜上的第二氧化物，使用組成參數(shù)yl將該第二氧化物表示為化學(xué)式BOyl，使用組成參數(shù)y2將該第二氧化物的實(shí)際組成表示為化學(xué)式BOy2，其中，B為金屬元素，并且所述第四導(dǎo)電膜由石墻狀或柱狀的晶體構(gòu)成，所述第四導(dǎo)電膜是氧化比例比所述第一氧化物膜高且所述組成參數(shù)xl、 x2、 yl及y2之間滿足關(guān)系(y2/yl) > (x2/xl) 的第二氧化物膜。
11. 根據(jù)權(quán)利要求1至10中任一項(xiàng)所述的半導(dǎo)體器件，其特征在于，構(gòu)成所述上部電極的所述第一導(dǎo)電膜或所述第四導(dǎo)電膜的金屬元素是銥或釕。
12. 根據(jù)權(quán)利要求1至11中任一項(xiàng)所述的半導(dǎo)體器件，其特征在于，所述第二導(dǎo)電膜是選自TiAlN膜、TiAlON膜、TaAlN膜、TaAlON膜中的一種膜。
13. 根據(jù)權(quán)利要求3至12中任一項(xiàng)所述的半導(dǎo)體器件，其特征在于，所述第三導(dǎo)電膜是選自由銥?zāi)ぁK膜、釕膜、銠膜以及鈀膜組成的組中的一種膜。
14. 一種半導(dǎo)體器件的制造方法，其特征在于，包括在半導(dǎo)體襯底的上方形成下部電極的工序，在所述下部電極上形成鐵電膜的工序，在所述鐵電膜上形成上部電極的工序；形成所述上部電極的工序包括在所述鐵電膜上形成由第一貴金屬氧化膜構(gòu)成的第一導(dǎo)電膜的工序，在所述第一導(dǎo)電膜上形成由含有氮的金屬化合物構(gòu)成的第二導(dǎo)電膜的工序。
15. 根據(jù)權(quán)利要求14所述的半導(dǎo)體器件的制造方法，其特征在于，形成所述第二導(dǎo)電膜的工序使用濺射法。
16. 根據(jù)權(quán)利要求14或15所述的半導(dǎo)體器件的制造方法，其特征在于，在形成所述第一導(dǎo)電膜的工序之后且形成所述第二導(dǎo)電膜之前，包括在所述第一導(dǎo)電膜上形成由貴金屬膜構(gòu)成的第三導(dǎo)電膜的工序。
17. 根據(jù)權(quán)利要求14至16中任一項(xiàng)所述的半導(dǎo)體器件的制造方法，其特征在于，在形成所述第一導(dǎo)電膜的工序之后，包括在所述第一導(dǎo)電膜上形成由第二貴金屬氧化膜構(gòu)成的第四導(dǎo)電膜的工序，在氧氣流量相對于氬氣流量的比例大于形成所述第一導(dǎo)電膜時(shí)的氧氣流量相對于氬氣流量的比例的氣體流量的濺射條件下形成所述第四導(dǎo)電膜，使得所述第四導(dǎo)電膜中的氧化比例比所述第一導(dǎo)電膜高。
18. 根據(jù)權(quán)利要求14至17中任一項(xiàng)所述的半導(dǎo)體器件的制造方法，其特征在于，在形成所述鐵電膜以及所述第一導(dǎo)電膜后，包括如下工序在非活性氣體和氧化性氣體的混合環(huán)境中，利用第一溫度對所述半導(dǎo)體襯底進(jìn)行熱處理的工序。
19. 根據(jù)權(quán)利要求17或18所述的半導(dǎo)體器件的制造方法，其特征在于，在形成所述第四導(dǎo)電膜后，包括如下工序在非活性氣體和氧化性氣體的混合環(huán)境中，利用第二溫度對所述半導(dǎo)體襯底進(jìn)行熱處理的工序。
20. 根據(jù)權(quán)利要求14至19中任一項(xiàng)所述的半導(dǎo)體器件的制造方法，其特征在于，在形成所述鐵電膜之后且形成所述第一導(dǎo)電膜之前，包括在非活性氣體和氧化性氣體的混合環(huán)境中，利用第三溫度對所述鐵電膜進(jìn)行熱處理的工序，形成比所述鐵電膜薄的非結(jié)晶鐵電膜的工序；進(jìn)而，在形成所述第一導(dǎo)電膜后，包括如下工序在含有氧的環(huán)境中，利用比所述第三溫度更高的溫度對所述鐵電膜進(jìn)行熱處理，從而使所述鐵電膜晶體化。
全文摘要
提供一種半導(dǎo)體器件及其制造方法。在具有形成于半導(dǎo)體襯底上的鐵電電容器的半導(dǎo)體器件中，鐵電電容器由下部電極、鐵電膜以及上部電極構(gòu)成該上部電極至少包括第一導(dǎo)電膜和形成在所述第一導(dǎo)電膜上的第二導(dǎo)電膜，所述第一導(dǎo)電膜由第一導(dǎo)電性貴金屬氧化物構(gòu)成，所述第二導(dǎo)電膜由金屬氮化化合物構(gòu)成，而且，在第一導(dǎo)電膜和第二導(dǎo)電膜之間夾持有由第二導(dǎo)電性貴金屬物構(gòu)成的第三導(dǎo)電膜和由貴金屬構(gòu)成的第四導(dǎo)電膜。
文檔編號H01L21/8246GK101627470SQ20078005216
公開日2010年1月13日申請日期2007年3月14日優(yōu)先權(quán)日2007年3月14日
發(fā)明者王文生申請人:富士通微電子株式會社

完整全部詳細(xì)技術(shù)資料下載