專利名稱：半導(dǎo)體裝置及其制造方法、顯示裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明，涉及半導(dǎo)體裝置及其制造方法，以及具有這個半導(dǎo)體
裝置的顯示裝置。
背景技術(shù)：
做為半導(dǎo)體裝置，薄膜晶體管(TFT-Thin-Film Transistor)已為所 知，這個薄膜晶體管(TFT)適合于驅(qū)動液晶顯示裝置或有機EL顯示 裝置等的顯示裝置而為使用。 特別是，溝道區(qū)域只由非晶硅(a-Si)等的非晶膜形成的非晶硅薄 膜晶體管(a-SiTFT)使用的最為普遍。在此，所謂的溝道高型薄膜晶 體管(以前結(jié)構(gòu)1)，參照放大剖面圖的

圖17說明。薄膜晶體管(TFT) 100,具有形成在基板101上的'柵電極102、覆蓋柵電極102的柵絕 緣膜103、形成在柵絕緣膜103上構(gòu)成溝道區(qū)域的非晶硅層104、 在非晶硅層104上圖案形成的n+硅層的源極區(qū)域105及漏極區(qū)域 106、覆蓋源極區(qū)域105的源電極107、和覆蓋漏極區(qū)域106的漏電 極108。 然而，這個以前的結(jié)構(gòu)1的非晶硅薄膜晶體管，由于溝道區(qū)域 為非晶膜，移動度為0.2 0.5cmVVs，導(dǎo)通性較差。相反，通過將柵 極絕緣膜用硅氮化膜形成，可以得到與溝道區(qū)域得非晶硅層104之 間的良好界面特性，提高接通電流的上升特性(S值)。再有，因為 非結(jié)晶硅層104的帶寬間隙寬，所以漏電流(非導(dǎo)通電流)小。還有， 在非結(jié)晶硅層104和源極區(qū)域105以及漏極區(qū)域106之間的界面同 樣降低了漏電流。 另一方面，溝道區(qū)域只由結(jié)晶層膜(微結(jié)晶硅膜)形成的薄膜晶 體管(TFT)2也已為所知。這個薄膜晶體管(TFT)，是在上述非結(jié)晶 硅薄膜晶體管(TFT)結(jié)構(gòu)中，具有溝道區(qū)域由微結(jié)晶硅膜形成的結(jié)
7構(gòu)。還有，柵極絕緣膜是由硅氮化膜或氧化硅膜形成的。根據(jù)這個
薄膜晶體管(TFT),因為溝道區(qū)域具有結(jié)晶性，移動度為1 3cmVVs， 導(dǎo)通性得到提高。 然而，由于微結(jié)晶硅膜(溝道區(qū)域)中欠陷能級數(shù)多，在與n+硅 層(源極區(qū)域及漏極區(qū)域)的接合界面特性差。也就是，與非結(jié)晶硅 層(a-Si層)相比電阻低帶寬間隙窄，所以非導(dǎo)通電流變大。
再有，微結(jié)晶硅膜(溝道區(qū)域)，由于具有結(jié)晶硅和非結(jié)晶硅的 混合結(jié)構(gòu)，即便是由硅氧化膜及硅氮化膜的任何一種形成，也無法 得到良好的界面。也就是，固定電荷密度及界面能級密度非常高， 薄膜晶體管(TFT)的閾值電壓的極端負移動和S值惡化成為問題。 還有，制造工序非常不安定，所以控制閾值電壓是困難的。 在此，參照表示電壓電流特性的曲線的圖19說明上述以前結(jié)構(gòu) 1及以前結(jié)構(gòu)2。圖19中的實線，是表示在以前結(jié)構(gòu)l(溝道區(qū)域為 非結(jié)晶硅層、且柵極絕緣膜是SiNx的結(jié)構(gòu))的薄膜晶體管(TFT)中， 表示對應(yīng)于施加電壓的增大所產(chǎn)生的電流值的變化。施加電壓在一 40V~—10V的范圍中，電流值約在1(T12A以下值大偏差變化。這 樣做，施加電壓如果大于一10V的話，導(dǎo)通電流豎直上升急增大。 其后，伴隨著施加電壓的增大導(dǎo)通電流漸漸接近10^A程度。
圖19中的點劃線，以前結(jié)構(gòu)2(溝道區(qū)域是微結(jié)晶硅層，且柵極 絕緣膜為SiNx結(jié)構(gòu))的薄膜晶體管(TFT),與以上所述相同，表示 了施加電壓的增大產(chǎn)生的電流值的變化。施加電壓在—40V 一22V 范圍內(nèi)，電流值只是減少。其后，伴隨著施加電壓的增大而增大， 導(dǎo)通電流豎直上升漸漸接近1(^A程度。 圖19中的波線，以前結(jié)構(gòu)2(溝道區(qū)域是微結(jié)晶硅層，且柵極絕 緣膜為SiOx結(jié)構(gòu))的薄膜晶體管(TFT)，與以上所述相同，表示了 施加電壓的增大產(chǎn)生的電流值的變化。施加電壓在一40V~—25V范 圍內(nèi)，電流值只是減少。其后，伴隨著施加電壓的增大而增大，導(dǎo) 通電流豎直上升漸漸接近10-3八程度。 這樣，.得知以前結(jié)構(gòu)2中，無論柵極絕緣膜是SiNx或SiOx的 哪一種，在非導(dǎo)通電流增加的同時，電流的豎立上升的特性比以前結(jié)構(gòu)1惡化了。 對此，如剖面圖的圖18所示，使非結(jié)晶硅層104介于微結(jié)晶硅 層110和源極區(qū)域105及漏極區(qū)域106之間以為所知(例如，參照 專利文獻1及專利文獻2)。也就是，在柵極絕緣膜103上形成微結(jié) 晶硅層104。這樣做，非結(jié)晶硅層104上分別形成了源極區(qū)域105 及漏極區(qū)域106。通過這樣，要解決溝道區(qū)域中移動能力低的上述 以前結(jié)構(gòu)1的問題點。
(專利文獻1)日本專利公開昭62-295465號公報 (專利文獻2)日本專利公開2001-217424號公報 (發(fā)明所要解決的課題) 但是，上述專利文獻1及專利文獻2的結(jié)構(gòu)中，無論柵極絕緣 膜103是SiNx或SiOx的哪一種，也無法得到這個柵極絕緣膜103 和構(gòu)成溝道區(qū)域的微結(jié)晶硅層IIO之間的良好界面，固定電荷密度 及界面能級密度變得非常高。其結(jié)果，薄膜晶體管(TFT)的閾值電 壓的極端負移動和S值惡化成為問題。還有，制造工序非常不安定， 所以控制閾值電壓是困難的。
還有，因為源極區(qū)域105—側(cè)及漏極區(qū)域106—側(cè)設(shè)置了高電 阻的非結(jié)晶硅層104，由這個非結(jié)晶硅層104可以降低泄漏電流， 另外又因為柵極絕緣膜103—側(cè)設(shè)置了微結(jié)晶硅層110,由于界面 引起的泄漏電流不減少，非導(dǎo)通電流變高，這成為問題。

發(fā)明內(nèi)容
本發(fā)明，是鑒于上述諸點發(fā)明的，其目的為在包含溝道區(qū)域的
層和柵極絕緣膜之間形成良好的界面的同時，提高溝道區(qū)域內(nèi)的載
流子的移動能力。
(為解決課題的方法)
為了達成上述目的，這個發(fā)明中，將具有溝道區(qū)域的半導(dǎo)體層
和與柵極絕緣膜直接疊層了的第一非晶膜以及結(jié)晶膜疊層形成。
具體的講，本發(fā)明所涉及的半導(dǎo)體裝置，是包括具有溝道區(qū)
域的半導(dǎo)體層、具有源極區(qū)域及漏極區(qū)域的雜質(zhì)層、和隔著柵極絕緣膜與上述半導(dǎo)體層相對設(shè)置的柵電極的半導(dǎo)體裝置，上述半導(dǎo)體 層，具有至少疊層了第一非晶膜、和包含晶相的結(jié)晶膜的疊層結(jié)構(gòu)， 上述第一非晶膜，直接疊層在上迷柵極絕緣膜上。 上迷結(jié)晶膜和上述雜質(zhì)層之間，最好的是至少形成一層第二非 晶膜。 上述柵電極形成在絕緣性基板上，還可以具有上述絕緣性基板 上形成上述半導(dǎo)體層覆蓋上述柵電極及上迷柵極絕緣膜的至少一 部分的底柵(bottom gate)結(jié)構(gòu)。 上述半導(dǎo)體層最好的是由硅構(gòu)成。
上述結(jié)晶膜，最好的是由相對于該結(jié)晶膜表面垂直延伸的柱狀
結(jié)晶形成的微結(jié)晶硅構(gòu)成的。
上述柱狀結(jié)晶的斷面直徑，最好的是在10nm以上且在40nm以下。
上述第一非晶層，最好的是由非晶硅構(gòu)成。
上述柵極絕緣膜，還可以由硅氮化膜構(gòu)成。
上述第一非晶膜的膜厚，最好的是在5nm以上且在30nm以下。 上述雜質(zhì)層，最好的是具有至少疊層了非晶的第一層、和包含 晶相的第二層的疊層結(jié)構(gòu)。 上述雜質(zhì)層，最好的是具有至少疊層了低濃度雜質(zhì)層、和高濃 度雜質(zhì)層的疊層結(jié)構(gòu)。 上述第一非晶膜，最好的是由傅立葉紅外光譜學(xué)(FT-IR)法檢測 具有2000cm"的吸收峰值和2100cm"的吸收峰值，2000cnT1的吸收 峰值的比率為75%以上的光譜(法spectre)。 —種顯示裝置，包括形成了多個薄膜晶體管的第一基板、和隔 著顯示媒體與上述第一基板相對設(shè)置的第二基板，上述薄膜晶體管 包括具有溝道區(qū)域的半導(dǎo)體層、具有源極區(qū)域及漏極區(qū)域的雜質(zhì) 層、和隔著柵極絕緣膜與上述半導(dǎo)體層相對設(shè)置的柵電板，上述半 導(dǎo)體層，具有至少疊層了第一非晶膜、和包含晶相的結(jié)晶膜的疊層 結(jié)構(gòu)，上述第一非晶膜，直接疊層在上述柵極絕緣膜上。
上述結(jié)晶膜和上述雜質(zhì)層之間，最好的是至少形成了一層第二非晶膜。
上述柵電極形成在絕緣性基板上，最好的是具有上述絕緣性基
板上形成上述半導(dǎo)體層覆蓋上迷柵電極及上述柵極絕緣膜的至少 一部分的底柵結(jié)構(gòu)。
上述半導(dǎo)體層最好的是由硅構(gòu)成。
上述結(jié)晶膜，最好的是由相對于該結(jié)晶膜表面垂直延伸的柱狀
結(jié)晶形成的微結(jié)晶硅構(gòu)成的。
上述柱狀結(jié)晶的斷面直徑，最好的是在10nm以上且在40nm以下。
上述第一非晶層，最好的是由非晶硅構(gòu)成。
上述柵極絕緣膜，最好的是由硅氮化膜構(gòu)成。
上述第一非晶膜的膜厚，最好的是在5nm以上且在30nm以下。 上述雜質(zhì)層，最好的是真有至少疊層了非晶的第一層、和包含 晶相的第二層的疊層結(jié)構(gòu)。 上述雜質(zhì)層，還可以具有至少疊層了低濃度雜質(zhì)層、和高濃度 雜質(zhì)層的疊層結(jié)構(gòu)。 上述第一非晶膜，最好的是由傅立葉變換紅外光譜(FT-IR)法檢 測具有2000cmf1的吸收峰值和2100cm"的吸收峰值，2000cm"的吸 收峰值的比率為75%以上的光謙(法spectre)。 本發(fā)明所涉及的半導(dǎo)體裝置的制造方法，是包括在絕緣基板 上形成柵電極的第一工序，以覆蓋上述柵電極的形式形成柵極絕緣 膜的第二工序，形成半導(dǎo)體層和包含雜質(zhì)的半導(dǎo)體層的雜質(zhì)層的第 三工序，蝕刻上述半導(dǎo)體層形成激活層的第四工序，通過蝕刻上述 雜質(zhì)層形成源極區(qū)域及漏極區(qū)域的第五工序的制造方法，上述第三 工序中，包括以覆蓋上述柵極絕緣膜的形式形成第一非晶膜的工 序、和以覆蓋上述第一非晶膜的形式形成包含晶相的結(jié)晶膜的工 序。 上述第三工序中，最好的是包括以覆蓋上述結(jié)晶膜的形式形成 第二非晶膜的工序。
上迷第三工序中，在上迷半導(dǎo)體層上形成蝕刻阻止部，以覆蓋
ii上述半導(dǎo)體層及上述蝕刻阻止部的形式形成上述雜質(zhì)層。 上述第三工序中，最好的是由等離子體化學(xué)氣相沉積(CVD-Che mical Vapor Deposition)法開3成上述半導(dǎo)體層。 上述笫三工序中，最好的是由高密度等離子體化學(xué)氣相沉積(C VD)法形成上述結(jié)晶膜。
上述高密度等離子體化學(xué)氣相沉積(CVD)法，還可以是電感耦 合等離子體(ICP-Inductively coupled plasma)方式。還有，上述高密 度等離子體化學(xué)氣相沉積(CVD)法，可以是表面波等離子體方式。 再有，上述高密度等離子體化學(xué)氣相沉積(CVD)法，還可以是電子 回旋共振(ECR:Electron Cyclotron Resonance)方式。 上述等離子體化學(xué)氣相沉積(CVD)法中，最好的是沉積壓力在 0.133Pa以上且在13.3Pa以下。 上述等離子體化學(xué)氣相沉積(CVD)法中，最好的是做為原料氣 體應(yīng)用SiH4及H2，上述SiH4及H2的流量比SiH4/H2，在1/30以 上且在1/1以下。 上述等離子體化學(xué)氣相沉積(CVD)法中，做為原料氣體還可以 只應(yīng)用SiH4。 在形成上述結(jié)晶膜之前，最好的是對上述第一非晶膜進行用H2 等離子體的表面處理。 —作用一
本發(fā)明所涉及的半導(dǎo)體裝置，因為具有溝道區(qū)域的半導(dǎo)體層具 有結(jié)晶膜，提高了溝道區(qū)域載流子的移動度。也就是，增大導(dǎo)通電 流成為可能。再有，上述半導(dǎo)體層具有第一非晶膜，這個第一非晶 膜直接疊層在柵極絕緣膜上，所以，半導(dǎo)體層和柵極絕緣膜之間形 成了良好的界面。其結(jié)果，固定電荷密度及界面能級密度降低，所 以，閾值電壓的極端負移動被抑制的同時，提高了表示導(dǎo)通電流豎 立上升特性的S值。還有，安定的進行制造工序成為可能，所以， 控制閾值電壓也變得容易。再有，通過將電阻較大的第一非晶膜直 接疊層在柵極絕緣膜上，從半導(dǎo)體層向柵極絕緣膜的泄漏電流減 少，非導(dǎo)通電流降低。
12
特別是，結(jié)晶膜和雜質(zhì)層之間形成了第二非結(jié)晶膜的情況，這 個第二非結(jié)晶膜電阻較大，所以，在半導(dǎo)體層和雜質(zhì)層之間減少了 泄漏電流降低了非導(dǎo)通電流。這樣，具有上述半導(dǎo)體裝置的顯示裝 置，它的顯示品位和信賴性提高了。 上述半導(dǎo)體裝置，例如是由底柵結(jié)構(gòu)最適合形成的。還有，半 導(dǎo)體層，例如由硅最合適的形成。還有，結(jié)晶膜最合適的是硅。由 此，與一般的非結(jié)晶硅薄膜晶體管(TFT)同樣的制造工序進行制造 成為可能。 特別是，只要柱狀結(jié)晶的斷面直徑在10nm以上且在40nm以下， 與元件的大小相比充分的小，元件的特性就被均一。另一方面，第 一非晶膜，由例如非晶硅最合適的形成。還有，柵極絕緣膜，最好 的是例如硅氮化膜。 然而，假設(shè)，當(dāng)?shù)谝环蔷さ哪ず裥∮?nm的情況，得不到良 好的界面特性的同時，而厚于30nm的情況，只使結(jié)晶膜起到溝道 區(qū)域的作用又不容易，得不到良好的導(dǎo)通特性。也就是，第一非晶 膜的膜厚，例如在5nm以上且在30nm以下，導(dǎo)通特性及界面特性 的提高這一點最好。 還有，雜質(zhì)層，例如可以由非晶的第一層、含晶相的第二層構(gòu) 成的疊層結(jié)構(gòu)構(gòu)成，還可以由低雜質(zhì)層和高雜質(zhì)層的疊層結(jié)構(gòu)構(gòu) 成。由此，源極區(qū)域和漏極區(qū)域附近的電場分別得到緩和，非導(dǎo)通 電流降低。 制造上述半導(dǎo)體裝置的情況，進行上迷的第一工序至第四工序。 第一工序中，在絕緣基板上形成柵電極。接下來，第二工序中，以 覆蓋柵電極的形式形成柵極絕緣膜。其后，第三工序中，形成包含 半導(dǎo)體層和雜質(zhì)的半導(dǎo)體層。這個第三工序中，進行以覆蓋柵極絕 緣膜的形式形成第一非晶膜的工序，和以覆蓋第一非晶膜的形式形 成含晶相的結(jié)晶膜的工序。其后，蝕刻半導(dǎo)體層形成激活層。因此， 與非結(jié)晶硅薄膜晶體管(TFT)的 一般的工序例如溝道蝕刻工序等同 樣適用，制造半導(dǎo)體裝置成為可能。
其后，第四工序中，蝕刻半導(dǎo)體層形成激活層。接下來，第五工序中，通過蝕刻雜質(zhì)層，形成源極區(qū)域及漏極區(qū)域。這樣，制造 半導(dǎo)體裝置。 特別是，第三工序中，只要進行以覆蓋結(jié)晶膜的形式形成第二 非結(jié)晶膜的工序，在電阻較大的第二非晶膜上疊層雜質(zhì)層就成為可 能。其結(jié)果，在半導(dǎo)體層和雜質(zhì)層之間也可以降低非導(dǎo)通電流。 還有，第三工序中，在半導(dǎo)體層上形成蝕刻阻止部，只要以覆 蓋半導(dǎo)體層及蝕刻阻止部的形式形成雜質(zhì)層，由蝕刻阻止部保護半 導(dǎo)體層的同時，只蝕刻雜質(zhì)層成為可能。其結(jié)果，提高了元件的導(dǎo) 通特性及信賴性。還有，非結(jié)晶硅薄膜晶體管(TFT)的一般的工序 例如蝕刻阻止工序等同樣適用，制造上述半導(dǎo)體裝置成為可能。 上述結(jié)晶膜，只要是由等離子體化學(xué)氣相沉積(CVD)法(最好的 是高密度等離子體化學(xué)氣相沉積(CVD)法)形成，低溫成膜成為可 能，不適合高溫處理的玻璃基板或塑料基板等都可適用于上迷絕緣 基板的同時，提高它的生產(chǎn)性也成為可能。還有，根據(jù)等離子體化 學(xué)氣相沉積(CVD)法，例如提高了微結(jié)晶硅膜等的結(jié)晶膜的結(jié)晶率， 特別是在成膜初期顯著。換句話講，根據(jù)等離子體化學(xué)氣相沉積(CV D)法，從成膜初期起，就能夠形成結(jié)晶率及密度高的結(jié)晶膜。 還有，SiH4及H2的流量比SiH4/H2，即便是在1/30以上且在 1/1以下也可能形成結(jié)晶膜。還有，等離子體化學(xué)氣相沉積(CVD) 法中，做為原料氣體可以只應(yīng)用SiH4，由此，形成良好的結(jié)晶硅膜， 由于膜的致密化提高了耐藥液性，同時，膜中的氫含量降低信賴性 提高。
還有，形成結(jié)晶膜前，只要對第一非晶膜進行氫(H2)的表面處 理，就可以提高從成膜初期開始的結(jié)晶性。 一發(fā)明的效果一 根據(jù)本發(fā)明，具有溝道區(qū)域的半導(dǎo)體層，是由直接疊層在柵極 絕緣膜上的第一非晶膜、和結(jié)晶膜疊層形成的，所以，在包含溝道 區(qū)域的半導(dǎo)體層的第一非晶膜和柵極絕緣膜之間形成了良好的界 面的同時，還可以提高溝道區(qū)域中的載流子的移動度。其結(jié)果，由 良好的界面，抑制了閾值電壓的極端負移動，能夠提高導(dǎo)通電流的
14豎立上升特性的同時，還可以提高導(dǎo)通特性。 附圖的簡單說明 圖1，是擴大表示實施方式1的薄膜晶體管(TFT)l的構(gòu)成的剖 面圖。
圖2,是表示形成在玻璃基板上的柵電極的剖面圖。 圖3,是表示再形成柵極絕緣膜、半導(dǎo)體層及雜質(zhì)層的狀態(tài)的 剖面圖。
圖4，是表示圖案形成活性區(qū)域的狀態(tài)的剖面圖。 圖5,是表示形成了光敏抗蝕劑、源電極及漏電極的狀態(tài)的剖 面圖。
圖6，是表示形成源極區(qū)域及漏極區(qū)域狀態(tài)的剖面圖。 圖7,是表示液晶顯示裝置的概略構(gòu)成的剖面圖。 圖8，是表示實施方式2的薄膜晶體管(TFT)l的構(gòu)成的擴大剖 面圖。
圖9,是表示再形成柵極絕緣膜、半導(dǎo)體層、雜質(zhì)層及硅氮化
物層的狀態(tài)的剖面圖。
圖10，是表示圖案形成高限制部(H-stopper)狀態(tài)的剖面圖。
圖ll，是表示圖案形成活性區(qū)域狀態(tài)的剖面圖。
圖12，是表示形成源電極、漏電極、源極區(qū)域及漏極區(qū)域狀態(tài)
的剖面圖。
圖13，是一部分擴大表示其它實施方式中的活性區(qū)域的剖面圖。
圖14,是一部分擴大表示其他實施方式中的活性區(qū)域的剖面圖。
圖15,是擴大表示參差結(jié)構(gòu)的薄膜晶體管(TFT)的構(gòu)成的剖面圖。
圖16，是擴大表示溝道蝕刻 共面型薄膜晶體管(TFT)的構(gòu)成 的剖面圖。
圖17，是擴大表示以前的薄膜晶體管(TFT)構(gòu)成的剖面圖。圖18，是擴大表示以前的薄膜晶體管(TFT)構(gòu)成的剖面圖。 圖19 ，是表示以前薄膜晶體管(TFT)的電壓電流特性的曲線圖。
(符號說明)
1薄膜晶體管(TFT)
2溝道區(qū)域
3半導(dǎo)體層
4源極區(qū)域
5漏極區(qū)域
6激活層
11玻璃基板(絕緣基板)
12柵電極
13柵極絕緣膜
14第一非晶膜(第一a-Si膜)
15微結(jié)晶硅膜(結(jié)晶膜)
17n+硅層(雜質(zhì)層)
18電極層
19源電極
20漏電極
30高限制部
31硅氮化膜
33第一層
34第二層
35低雜質(zhì)層
36高雜質(zhì)層
42有源矩陣基板(半導(dǎo)體裝置)
具體實施例方式以下，基于附圖詳細說明本發(fā)明的實施方式。尚，本發(fā)明中，
不為以下實施方式所限定。
《發(fā)明的實施方式l》
16圖1至圖12,表示本發(fā)明的實施方式l。圖7，是概略表示液 晶顯示裝置S的主要部位的剖面圖。圖l，是擴大表示薄膜晶體管 (TFT)l的剖面圖。圖2至圖6，是為說明薄膜晶體管(TFT)l的制造 方法的擴大剖面圖。 液晶顯示裝置S，如圖7所示，包括是半導(dǎo)體裝置的且是第 一基板的有源矩陣基板42、隔著顯示媒體層的液晶層44與上述有 源矩陣基板42相對設(shè)置的第二基板的相對基板43。 有源矩陣基板42中，設(shè)置了多個像素(省略圖示)，如圖l所示 的開關(guān)元件的薄膜晶體管(TFT)l形成在每個像素中。還有，有源矩 陣基板42，在液晶層44 一側(cè)的表面設(shè)置了定向膜45的同時，在與 液晶層44相反一側(cè)的表面上疊層了偏光板46。還有，有源矩陣基 板42上，組裝了為驅(qū)動控制各薄膜晶體管(TFT)l的驅(qū)動器IC(省略 圖示)。這樣，半導(dǎo)體裝置的有源矩陣基板42，就成為多個NMOS 晶體管的薄膜晶體管(TFT) 1制造在同 一 半導(dǎo)體基板上的結(jié)構(gòu)。 相對基板43上，盡管省略了圖示，形成了由彩色濾光片或ITO 形成的共通電極。還有，相對基板43,在液晶層44一側(cè)的表面設(shè) 置了定向膜47的同時，在與液晶層44相反一側(cè)的表面上疊層了偏 光板48。還有，上述液晶層44，由夾在有源矩陣基板42和相對基 板43之間的密封部件49密封。這樣做，液晶顯示裝置S，由薄膜 晶體管(TFT)l使液晶層44中的液晶分子的定向狀態(tài)在每個像素中 受到控制，進行所希望的顯示。 接下來，詳細說明薄膜晶體管(TFT)l。尚，說明一個NMOS晶 體管。 上述薄膜晶體管(TFT)l，如圖l所示，包括具有溝道區(qū)域2 的半導(dǎo)體層3、具有源極區(qū)域4及漏極區(qū)域5的雜質(zhì)層17、與半導(dǎo) 體層3相對的隔著柵極絕緣膜13的柵電極12。 也就是，絕緣基板的玻璃基板11表面上，凸?fàn)钚纬蓶烹姌O12 的同時，以覆蓋柵電極12的形式形成柵極絕緣膜13。柵極絕緣膜 13，例如由硅氮化膜構(gòu)成。柵極絕緣膜13的表面，沿著柵電極12 的表面形成凸?fàn)?。柵極絕緣膜13上，以覆蓋這個凸?fàn)畈糠值男问?br> 17形成了半導(dǎo)體層3。再有，半導(dǎo)體層3上疊層了例如包含磷等雜質(zhì) 的雜質(zhì)層17。半導(dǎo)體層3及雜質(zhì)層17，分別沿著上述柵極絕緣膜 13的表面形成。 半導(dǎo)體層3，由硅構(gòu)成，具有至少由第一非晶膜14和包含晶相 的結(jié)晶膜15疊層的疊層結(jié)構(gòu)。再有，結(jié)晶膜15和雜質(zhì)層17之間， 至少形成了一層第二非晶膜16。也就是，半導(dǎo)體層3，是由第一非 晶膜的第一非結(jié)晶硅層14、結(jié)晶膜的微結(jié)晶硅膜15、和第二非晶 膜的第二非結(jié)晶硅層16構(gòu)成。尚，微結(jié)晶硅膜15和雜質(zhì)層17之 間，還可以疊層多層非晶膜。 第一非結(jié)晶硅層14，由非晶半導(dǎo)體的非晶硅(amorphous silicon) 形成，直接疊層在柵極絕緣膜13的表面上。第一非晶膜14，形成 為5nm以上且30nm以下的膜厚。 微結(jié)晶硅膜15,是由相對于這個微結(jié)晶硅膜15的表面垂直延 伸的柱狀結(jié)晶形成微結(jié)晶硅構(gòu)成的。上述柱狀結(jié)晶的斷面直徑，在 10nm以上且在40nm以下。 第二非結(jié)晶硅層16,與第一非晶膜14 一樣是由非晶硅構(gòu)成， 疊層在微結(jié)晶硅膜15的表面上。還有，雜質(zhì)層17，是由導(dǎo)入了 n 型雜質(zhì)的半導(dǎo)體層的n+硅層17形成的。n+硅層17,在柵電極12 的上方，由后述的開口部21分斷源極區(qū)域4和漏極區(qū)域5。這樣， n+硅層17的源極區(qū)域4及漏極區(qū)域5,直接疊層在上述第二非結(jié) 晶硅層16的表面上。還有，上述源極區(qū)域4和漏極區(qū)域5之間的 微結(jié)晶硅膜15上，形成了溝道區(qū)域2。 n+硅層17上疊層了金屬材料形成的電極層18。電極層18，形 成為覆蓋與n+硅層17—起的柵極絕緣膜13。并且，以貫通電極層 18、及n+硅層17的形式形成開口部21。也就是，第一非晶硅膜 16的上側(cè)表面，以構(gòu)成開口部21的底部的形式成為凹狀。 這樣，電極層18，由開口部21分斷源極區(qū)域19和漏極區(qū)域20。 源極區(qū)域19疊層在源極區(qū)域4上的同時，漏極區(qū)域20疊層在漏極 區(qū)域5上。
電極層18(源極區(qū)域19及漏極區(qū)域20)，由鈍化膜22覆蓋。鈍化膜22,例如由硅氮化膜構(gòu)成，也覆蓋開口部21的內(nèi)部。再有， 這個鈍化膜22,由透明樹脂膜的平整膜23覆蓋。
上述平整膜23及鈍化膜22上，形成了貫通它們的接線孔24。 接線孔24到達漏極區(qū)域5的表面。這樣，平整膜23的表面上，形 成了通過接線孔24連接于漏極區(qū)域5的透明電極25。透明電極25 ， 由例如納米銦錫金屬氧化物(ITO-Indium Tin Oxides)等形成。 這樣，上述薄膜晶體管(TFT)l，對于玻璃基板，具有半導(dǎo)體層 3至少以覆蓋柵電極12及柵極絕緣膜13的一部分的形式形成底部 柵極結(jié)構(gòu)。 —制造方法一
接下來，說明上述半導(dǎo)體裝置的有源矩陣基板42的制造方法。 有源矩陣基板42，是在玻璃基板11上形成上迷薄膜晶體管(TFT)l 或未圖示的布線等后，形成定向膜45，粘貼偏光板46的同時組裝 驅(qū)動器IC(省略圖示)進行制造。 本實施方式的有源矩陣基板42的制造方法，因為在薄膜晶體管 (TFT)l的制造工序中具有特征，所以參照圖1 圖6特別詳細說明 薄膜晶體管(TFT)l的制造工序。
首先，第一工序中，如圖2所示，在玻璃基板11上形成柵電極 12。也就是，在玻璃基板11的表面上通過噴鍍法，按照TaN膜、 Ta膜及TaN膜的順序形成，再通過蝕刻它形成圖案的柵電極12。 蝕刻使用千蝕刻法。這時，通過在蝕刻氣體中加入氧氣，邊使光敏 抗蝕劑后退邊進行蝕刻，使柵電極12的斷面相對于玻璃基板11的 表面成45°的角度成為喇叭狀。
接下來，第二工序中，如圖3所示，以覆蓋柵電極12的形式形 成柵極絕緣膜13。柵極絕緣膜13，通過等離子體化學(xué)氣相沉積(CVD) 法形成膜厚為400nm的硅氮化物(SiNx)而形成。 其后，第三工序中，如圖3所示，形成半導(dǎo)體層3、和雜質(zhì)層(n十 硅層)17。半導(dǎo)體層3，由等離子體化學(xué)氣相沉積(CVD)法形成。這 個第三工序中，包含使第一非結(jié)晶硅層14覆蓋柵極絕緣膜13而形 成的工序、以覆蓋第一非結(jié)晶硅層14的形式形成微結(jié)晶硅膜15的
19工序。再有，以覆蓋微結(jié)晶硅膜15的形式形成第二非結(jié)晶硅層16 的工序。 柵極絕緣膜13的硅氮化膜、第一非結(jié)晶硅層14及第二非結(jié)晶 硅層16,分別由平行平板型等離子體化學(xué)氣相沉積(CVD)裝置形 成。另一方面，微結(jié)晶硅膜15，由高密度等離子體化學(xué)氣相沉積 (CVD)法(電感耦合等離子體(IPC)方式、表面波等離子體方式或電 子回旋共振(ECR)方式)形成。這些膜14、 15、 16，由多重箱型裝置， 在真空中連續(xù)進行成膜處理。 柵極絕緣膜13、第一非結(jié)晶硅層14及第二非結(jié)晶硅層16、 n+ 硅層17,可以由和一般的非結(jié)晶硅薄膜晶體管(TFT)的制造工序相 同的條件形成。另一方面，做為微結(jié)晶硅膜15的成膜條件，使沉 積壓力在0.133Pa以上且在13.3Pa以下。例如，最好的是使沉積壓 力為1.33Pa(10mTorr)。再有，做為等離子體化學(xué)氣相沉積(CVD)法 的原料氣體使用SiH4及H2，使SiH4和H2的流量比SiH4/H2,在 1/30以上且在1/1以下。例如，最好的是使SiH4/Hi為約1/20。這 時，使玻璃基板ll的溫度約為300°C。做為等離子體化學(xué)氣相沉積 (CVD)法使用的氣體，由于可以同時導(dǎo)入輸運氣體的Ar，可以使等 離子體安定。還有，在形成微結(jié)晶硅膜15前，進行對上述第一非 結(jié)晶硅層14的H2等離子體的表面處理。這時的沉積壓力為1.33Pa。 這樣，使第一非結(jié)晶硅層14的膜厚約為10nm，微結(jié)晶硅膜15 的膜厚約為30nm，第二非結(jié)晶硅層16的膜厚為100nm。再有，使 n+硅層17的膜厚為60nm。 n+硅層17,既可以是微結(jié)晶硅也可以 是非結(jié)晶硅。 尚，等離子體化學(xué)氣相沉積(CVD)法中，做為原料氣體可以只 使用SiH4，由此，形成良好結(jié)晶性的硅膜，由于膜的致密提高了耐 藥液性的同時，還可以降低膜中的含氫量提高信賴性。 接下來，第四工序中，如圖4所示，蝕刻半導(dǎo)體層3形成激活 層6。也就是，通過平版印刷法圖案形成半導(dǎo)體層3(第一非結(jié)晶硅 層14、微結(jié)晶硅膜15及第二非結(jié)晶硅層16)及n+硅層17，島狀形 成激活層6。蝕刻用干蝕刻。由此，就能夠形成精細的形狀。蝕刻氣體中，使用與柵極絕緣膜13的硅氮化物選擇比容易取得的氯氣 (Cl2)。并且，蝕刻中，用邊界探測器(EPD)監(jiān)枧蝕刻部分，到柵極 絕緣膜13露出為止進行蝕刻。 其后，如圖5所示，形成源電極19及漏電極20。首先，由噴 鍍法形成Al/Mo膜，以它為電極層18。電極層18的膜厚，分別為 Al=100nm， Mo=100nm。接下來，光敏抗蝕劑27中，在柵電極12 的上方位置以露出電極層18的形式形成開口 28。再以這個光敏抗 蝕劑27為掩模蝕刻電極層18，通過在電極層18上形成開口部21， 在開口部21的兩側(cè)形成源電極19及漏電極20。蝕刻通過濕蝕刻進 行，可以有選擇的只蝕刻除去電極層18。 接下來，第五工序中，如圖6所示，通過蝕刻n+硅層17，形成 源極區(qū)域4及漏極區(qū)域5。也就是，在殘留上述光敏抗蝕劑27的狀 態(tài)下進行干蝕刻，由此蝕刻從上述光敏抗蝕劑27露出的n+硅層17 除去。由此，開口部21,形成為從電極層18貫通n+硅層17，到 達第二非結(jié)晶硅層16。也就是，不只是n+硅層17，第二非結(jié)晶硅 層16的一部分也被蝕刻。由此，利用為形成上述源電極19及漏電
序)。 ' 一 一 其后，如圖l所示，形成透明電極25。首先，以覆蓋上述源電 極19及漏電極20的形式，由等離子體化學(xué)氣相沉積(CVD)法形成 硅氮化膜，以它為鈍化膜22。這時，開口部21的內(nèi)部也形成鈍化 膜22，源極區(qū)域4和漏極區(qū)域5之間由鈍化膜22遮斷。
接下來，以覆蓋鈍化膜22的形式形成樹脂膜(JAS膜)，以它為 平整膜23。接下來，在漏電極20的上方位置，貫通平整膜23和鈍 化膜22形成接線孔24。其后，對接線孔24及平整膜23的表面由 噴鍍法形成納米銦錫金屬氧化膜(ITO)。通過圖案形成它，形成透 明電極25。由以上各工序，制造液晶顯示裝置的有源矩陣基板42 上設(shè)置的多個薄膜晶體管(TFT)l 。
—實施方式l的效果一
在此，微結(jié)晶硅膜15，具有結(jié)晶硅和非結(jié)晶硅混合的結(jié)構(gòu)，可
21以由喇曼分光測定進行測定。結(jié)晶硅在520cm"的波長下有尖銳的 峰值的同時，非晶硅在480cm-1的波長下有較寬大的峰值。微結(jié)晶 硅膜15是兩者混合，所以具有在520cm"的波長達到最高峰值的同 時在它的低波長一側(cè)具有較長的較寬大的峰值的光譜。還有，根據(jù) 520cm-1和480cmf1的峰值強度比可以比較結(jié)晶比率，由高密度等離 子體化學(xué)氣相沉積(CVD)法，峰值比(520cm力480cm")為2~8的程 度。由高密度等離子體化學(xué)氣相沉積(CVD)法可以提高結(jié)晶硅的比 率，但是不能使其全部成為結(jié)晶硅，所以結(jié)晶硅與非晶硅混合存在。
還有，由固層成長(SPC)或激光結(jié)晶的多晶硅中，這個峰值強度 比成為15-80的程度，形成了的膜上實際上不再存在非晶成分。這 樣的結(jié)晶硅膜，硅氧化膜時可以形成良好的界面，微結(jié)晶硅膜15， 因為結(jié)晶硅和非晶硅混合，硅氧化膜及硅氮化膜的任何一個都無法 得到良好的界面特性。特別是，成膜初期結(jié)晶比率低(特別是峰值 強度比為2以下的情況)，這樣不良的界面在底部柵極結(jié)構(gòu)中成為 致命的問題。 對此，本實施方式1中，在柵極絕緣膜13上直接疊層了第一非 結(jié)晶硅層14、微結(jié)晶硅膜15，形成具有溝道區(qū)域2的半導(dǎo)體層3 的第一非結(jié)晶硅層14和柵極絕緣膜13之間形成良好的界面的同 時，還可以提高由微結(jié)晶硅膜15的在溝道區(qū)域2中的載流子的移 動度。其結(jié)果，降低了固定電荷密度及界面能級密度，所以就可以 控制閾值電壓的極端的負移動的同時，還可以提高表示導(dǎo)通電流的 豎立上升特性的S值。還有，因為安定制造工序進行成為可能，所 以控制閾值電壓也變得容易。再有，因為電阻較大的第一非結(jié)晶硅 層14直接疊層在柵極絕緣膜13上，所以減少了從半導(dǎo)體層3向柵 極絕緣膜13的泄漏電流，也就可以降低非導(dǎo)通電流。 再有，微結(jié)晶硅膜15和n+硅膜17之間形成第二非結(jié)晶硅層16， 所以這個第二非結(jié)晶硅層16電阻較大，所以即便是在半導(dǎo)體層3 和n+硅層17之間也可以減少泄漏電流降低非導(dǎo)通電流。 還有，做為結(jié)晶膜15使用了微結(jié)晶硅膜15，由與一般的非結(jié) 晶硅薄膜晶體管(TFT)同樣的制造工序可以容易的進行釗造。再有，
22微結(jié)晶硅膜15所具有的柱狀結(jié)晶的斷面直徑在lOnrn以上且在40 .nm以下，這個結(jié)晶斷面與元件的大小相比充分的小，所以能夠使 元件的特性均一。 然而，假設(shè)第一非結(jié)晶硅層14的膜厚薄于5nm，不能得到良好 的界面特性的同時，而如果厚于30nm,只用微結(jié)晶硅膜15^f故為溝 道區(qū)域2也不容易，因此，就不能得到良好的導(dǎo)通特性。對此，本 實施方式中，規(guī)定第一非結(jié)晶硅層14的膜厚在5nm以上30nm以 下，所以就可以分別提高導(dǎo)通特性及界面特性。 再有，根據(jù)本實施方式的制造方法，使用非結(jié)晶硅薄膜晶體管 (TFT)的一般的工序的溝道H工序，容易的制造薄膜晶體管(TFT)l 及有源矩陣基板42就成為可能。 還有，微結(jié)晶硅膜15，是由等離子體化學(xué)氣相沉積(CVD)法(最 好的是高密度等離子體化學(xué)氣相沉積(CVD)法)形成的，所以，低溫 成膜成為可能，使用于顯示裝置的同時還可以使用于無法適應(yīng)于高 溫處理的玻璃基板或塑料基板等使用于上述絕緣基板11。還有，提 高了它的生產(chǎn)性。再有，由高密度等離子體化學(xué)氣相沉積(CVD)法， 可以提高微結(jié)晶硅膜15的結(jié)晶率，特別在成膜初期得到顯著的提 高。換句話說，根據(jù)高密度等離子體化學(xué)氣相沉積(CVD)法，從成 膜初期的階段，可以形成結(jié)晶率及密度高的微結(jié)晶硅膜15。
在此，所謂的平行平板型的一般的等離子體化學(xué)氣相沉積(CVD) 裝置中，從成膜初期階段得到結(jié)晶性是困難的，初期的厚度50nm 程度部分成了潛伏層。 尚，上述潛伏層，是到微結(jié)晶硅膜開始成長為止的前驅(qū)體，與 本發(fā)明的柵極絕緣膜13界面一側(cè)使用的第一非晶膜(第一非結(jié)晶硅 膜)14結(jié)構(gòu)不同。潛伏層因為在膜中含有大量的空(void),所以，無 法得到與柵極絕緣膜良好的界面，還有移動度也非常低。兩者的不 同，可以由FT-IR法容易的判別。大量包含F(xiàn)T-IR空的情況下，在 波數(shù)為2100cm"附近由Si-H2、 (Si-H2)n的光譜的峰值觀察。另一 方面，空少的情況下，在波數(shù)為2000cm"附近由Si-H的光譜的峰 值觀察。也就是，潛伏層的光譜，在波數(shù)2000 cm"及波數(shù)2100 cm"中具有吸收峰值，在波數(shù)2100 cm"附近吸收峰值的比率為75%以 上，對此，本發(fā)明所用的第一非晶膜(第一非結(jié)晶硅膜)14的光譜， 在波數(shù)2000cm"及波數(shù)2100 cm'1中具有吸收峰值，在波數(shù)2000 cm"附近吸收峰值的比率為75%以上。
還有，為了由這個平行平板型的等離子體化學(xué)氣相沉積(CVD) 裝置得到微結(jié)晶硅膜15，使SiH4/H2比在1/300~1/100的范圍是必 要的，若SiH4的供給速度極端的低，那么，成膜的速度就會變得 非常慢。 對此，本實施方式1中，SiH4及H2的流量比SiH4/H2即便是在 1/30以上1/1以下形成微結(jié)晶硅膜15是可能的。再有，形成微結(jié) 晶硅膜15前，通過對第一非結(jié)晶硅層14進行H2的等離子體表面 處理，可以從成膜初期更提高結(jié)晶性。 這樣，具有上述薄膜晶體管(TFT)l及有源矩陣基板42的液晶 顯示裝置S，提高了它的顯示品位及信賴性。 《發(fā)明的實施方式2》
圖8~圖12，表示本發(fā)明的實施方式2。圖8,是擴大表示薄膜 晶體管(TFT)l的剖面圖。圖9 圖12，是為說明薄膜晶體管(TFT)l 制造方法的擴大剖面圖。尚，以下各實施方式中，與圖1~圖7相 同的部分標(biāo)注相同的符號，省略其詳細說明。 本實施方式2，是在上述實施方式1中形成了蝕刻阻止部30。 也就是，如圖8所示，在半導(dǎo)體層3上，柵電極12的上方位置形 成了蝕刻阻止部30。也就是，蝕刻阻止部30形成在第二非結(jié)晶硅 膜16的表面上，在它的側(cè)面及上表面的一部分由源極區(qū)域4及漏 極區(qū)域5覆蓋。在蝕刻阻止部30的上方，以貫通電極層18及11+ 硅層17的形式形成開口部21。在這個開口部21的內(nèi)部，與上述實 施方式1同樣形成了鈍化膜22。 然而，針對上述實施方式1中除去第二非結(jié)晶硅膜16的一部分 構(gòu)成了開口部21的底部的做法，這個實施方式2中是由蝕刻阻止 部30保護，不除去而原樣保留。薄膜晶體管(TFT)l的其它部分的 結(jié)構(gòu)，與上述實施方式1同樣。
—制造方法一
接下來，說明本實施方式2的制造方法。 首先，與上述實施方式1同樣進行第一工序及第二工序。由此， 在玻璃基板11上形成柵電極12及柵極絕緣膜13。接下來，第三工 序中，形成半導(dǎo)體層3及n+硅層17，但是，特別的是在半導(dǎo)體層 3上形成蝕刻阻止部30,以覆蓋半導(dǎo)體層3及蝕刻阻止部30的形 式形成n+硅層17。 也就是，如圖9所示，首先，以覆蓋柵極絕緣膜13的形式形成 第一非結(jié)晶硅膜14。接下來，以覆蓋第一非結(jié)晶硅膜14的形式形 成微結(jié)晶硅膜15。接下來，以覆蓋微結(jié)晶硅膜15的形式形成第二 非結(jié)晶硅膜16。其后，以覆蓋第二非結(jié)晶硅膜16的形式形成硅氮 化膜13。硅氮化膜13，由平行平板型等離子體化學(xué)氣相沉積(CVD) 裝置形成。
使第一非結(jié)晶硅膜14的膜厚為約5nm，微結(jié)晶硅膜15的膜厚為約 20nm,第二非結(jié)晶硅膜16的膜厚為約25nm。再有，使硅氮化膜 31的膜厚為約150。 接下來，使硅氮化膜31從玻璃基板11的背面一側(cè)(也就是柵電 極12 —側(cè))膝光，如圖10所示，對柵電極12用自定位(self-alignment) 圖案形成。其后，以覆蓋上述第二非結(jié)晶硅膜16及硅氮化膜31的 形式由等離子體化學(xué)氣相沉積(CVD)法形成例如是含磷等雜質(zhì)層的 n+硅層17。接下來，第四工序中，如圖ll所示，蝕刻半導(dǎo)體層3 島狀形成激活層6。 其后，以覆蓋上述n+硅層17及柵極絕緣膜13的形式形成電極 層18。電極層18，是在n+硅膜17及柵極絕緣膜13上通過噴鍍法 堆積Mo膜而形成的。電極層18的膜厚為200nm。通過隔著光敏 抗蝕劑蝕刻這個電極層18,在柵電極12的上方位置形成開口部21。 這時，通過進行濕蝕刻，可以有選擇的只蝕刻Mo膜的電極層18。 腐蝕劑使用SLA腐蝕劑。這樣，分割電極層18，形成源電極19及 漏電極20。
接下來，在原樣殘留上述光敏抗蝕劑的狀態(tài)下，干蝕刻n+硅層
2517。由此，如圖12所示，分割n+硅層17形成源極區(qū)域4及漏極區(qū)域5。這時，在n+硅層17和第二非結(jié)晶硅膜16之間形成蝕刻阻止部30，因此對溝道區(qū)域2不會有蝕刻影響，可以期待導(dǎo)通特性及信賴性的提高。
其后，與上述實施方式1同樣，通過形成鈍化膜22、平整膜23、以及透明電極25制造薄膜晶體管(TFT)l。 —實施方式2的效果一
然而，根據(jù)這個實施方式2，通過蝕刻阻止部30保護半導(dǎo)體層3的同時，可以有選擇的只蝕刻n+珪層17。因此，由于能夠使半導(dǎo)體層3的厚度比溝道蝕刻工序的薄，所以可以更降低非導(dǎo)通電流，提高導(dǎo)通特性及信賴性。
還有，使用非結(jié)晶硅薄膜晶體管(TFT)的一般工序的蝕刻阻止部工序，就可以容易的制造薄膜晶體管(TFT)l及有源矩陣基板42。 《其他實施方式》
本發(fā)明，上述實施方式1還可以是以下的結(jié)構(gòu)。 上述實施方式1及2中，是用一層n+硅層17構(gòu)成了雜質(zhì)層17,但是，本發(fā)明并不為此所限，還可以由多數(shù)層構(gòu)成。例如，如圖13所示，將上述雜質(zhì)層17,疊層為在非晶的第一層33的高電阻非晶.硅n+硅33上，至少疊層含晶相的第二層34的低電阻微結(jié)晶n+硅34而成為的疊層結(jié)構(gòu)。也就是，第二非結(jié)晶硅膜16的表面上形成20nm厚的非結(jié)晶n+硅33，再在它的表面上形成厚度為40nm的微結(jié)晶n+硅34。由此，可以緩和漏極區(qū)域5等的雜質(zhì)層17中的電場，所以，在降低非導(dǎo)通電流的同時可以增大導(dǎo)通電流。在此，通過使非晶n+硅的薄膜電阻在5X107Q/cm2以上且在5X108D/cm2以下，使微結(jié)晶n+硅的薄膜電阻在5X104n/cm2以上且在5Xl(^n/cm2以下，可以得到這個效果。 還有，如圖14所示，將上述雜質(zhì)層17，疊層為具有至少疊層了雜質(zhì)濃度降低的低雜質(zhì)層35、以及雜質(zhì)濃度較高的高雜質(zhì)層36的疊層結(jié)構(gòu)。由此，分別緩和了源極區(qū)域4及漏極區(qū)域5附近的電場，可以降低非導(dǎo)通電流。
26
還有，上述實施方式1及2中，以底柵結(jié)構(gòu)的半導(dǎo)體裝置為例進行了說明，但是，本發(fā)明并不限于此，圖15及圖16所示的頂層?xùn)艠O結(jié)構(gòu)的半導(dǎo)體裝置同樣適用。 也就是，圖15，是表示具有參差結(jié)構(gòu)的薄膜晶體管(TFT)l的剖面圖。這個薄膜晶體管(TFT)l，是在玻璃基板11上源電極19及源極區(qū)域4的n+硅層17按照這個順序疊層形成的同時，在所規(guī)定的間隔中，漏電極20及漏極區(qū)域5的n+硅層17按照這個順序疊層形成。源極區(qū)域4及漏極區(qū)域5上，在這些源極區(qū)域4及漏極區(qū)域5之間，形成半導(dǎo)體層3。這樣，在源極區(qū)域4和漏極區(qū)域5之間，形成了溝道區(qū)域2。 半導(dǎo)體層3，是由第二非結(jié)晶硅膜16、微結(jié)晶硅膜15、及第一非結(jié)晶硅膜14按照這個順序疊層構(gòu)成的。再有，以覆蓋這個半導(dǎo)體層3的形式形成柵極絕緣膜13。也就是，半導(dǎo)體層3的與柵極絕緣膜13的界面，由第一非結(jié)晶硅膜14構(gòu)成。 柵極絕緣膜13上，以相對溝道區(qū)域2的形式設(shè)置柵電極12的同時，形成為通過接線孔39源電極19及漏電極20延伸出來。并且，這些柵電極12、源電極19、及漏電極20，由保護膜36覆蓋。 還有，圖16,是擴大表示溝道蝕刻 共面型薄膜晶體管(TFT)的構(gòu)成的剖面圖。這個薄膜晶體管(TFT)l，是在玻璃基板11上形成半導(dǎo)體層3。半導(dǎo)體層3，是由微結(jié)晶硅膜15及第一非結(jié)晶硅膜14按照這個順序疊層構(gòu)成。半導(dǎo)體層3上，源極區(qū)域4及漏極區(qū)域5間隔所規(guī)定的間隔形成。再有，柵極絕緣膜13,以覆蓋源極區(qū)域4、漏極區(qū)域5、及半導(dǎo)體層3的形式形成。也就是，半導(dǎo)體層3的與柵極絕緣膜13的界面，由第一非結(jié)晶硅膜14構(gòu)成。 柵極絕緣膜13上，在源極區(qū)域4及漏極區(qū)域5之間相對溝道區(qū)域2設(shè)置柵電極12。再有，柵極絕緣膜13上，設(shè)置了源電極19和漏電極20,它們分別通過接線孔19與源極區(qū)域4及漏極區(qū)域5連接。并且，這些柵電極12、源電極19及漏電極20由保護膜36覆蓋。極絕緣膜13的界面也由第一非結(jié)晶硅膜14構(gòu)成，所以，可以得到與上迷實施方式1同樣的效果。再有，微結(jié)晶硅膜15在膜厚增加的同時有結(jié)晶率增加的傾向，它的結(jié)晶率高的區(qū)域設(shè)置在接近與柵極絕緣膜的界面一側(cè)，相對于底柵結(jié)構(gòu)提高移動度成為可能。
還有，上述實施方式1及2中，做為半導(dǎo)體裝置，例舉了液晶顯示裝置的有源矩陣基板42進行了說明，但是，本發(fā)明并不只限于此，有機EL顯示裝置的有源矩陣基板等同樣能夠適用。還有，薄膜晶體管(TFT)l ，不只是做為像素的開關(guān)元件的薄膜晶體管(TFT)l ，還可以做為其它的例如柵極驅(qū)動器或有機EL顯示裝置的開關(guān)元件。
一產(chǎn)業(yè)上的利用可能性一
正如以上說明的那樣，本發(fā)明，對于半導(dǎo)體裝置及其制造方法以及顯示裝置是有用的，特別是，適用于包含溝道區(qū)域的層和柵極絕緣膜之間形成良好的界面的同時，提高溝道區(qū)域中的載流子的移動度的情況。
權(quán)利要求
1. 一種半導(dǎo)體裝置，其特征在于包括具有溝道區(qū)域的半導(dǎo)體層、具有源極區(qū)域及漏極區(qū)域的雜質(zhì)層、和隔著柵極絕緣膜與上述半導(dǎo)體層相對設(shè)置的柵電極，上述半導(dǎo)體層，具有至少疊層了第一非晶膜、和包含晶相的結(jié)晶膜的疊層結(jié)構(gòu)，上述第一非晶膜，直接疊層在上述柵極絕緣膜上。
2. 根據(jù)權(quán)利要求l所述的半導(dǎo)體裝置，其特征在于上述結(jié)晶膜和上述雜質(zhì)層之間，至少形成了一層第二非晶膜。
3. 根據(jù)權(quán)利要求l所述的半導(dǎo)體裝置，其特征在于上述柵電極形成在絕緣性基板上，具有在上述絕緣性基板上形成為上述半導(dǎo)體層覆蓋上述柵電極及上述柵極絕緣膜的至少一部分的底柵結(jié)構(gòu)。
4. 根據(jù)權(quán)利要求l所述的半導(dǎo)體裝置，其特征在于上述半導(dǎo)體層由硅構(gòu)成。
5. 根據(jù)權(quán)利要求l所迷的半導(dǎo)體裝置，其特征在于上述結(jié)晶膜，是由相對于該結(jié)晶膜表面垂直延伸的柱狀結(jié)晶形成的微結(jié)晶硅構(gòu)成的。
6. 根據(jù)權(quán)利要求5所迷的半導(dǎo)體裝置，其特征在于上述柱狀結(jié)晶的斷面直徑，在10nm以上且在40nm以下。
7. 根據(jù)權(quán)利要求l所迷的半導(dǎo)體裝置，其特征在于上述第一非晶層，由非晶硅構(gòu)成。
8. 根據(jù)權(quán)利要求l所述的半導(dǎo)體裝置，其特征在于上述柵極絕緣膜，由硅氮化膜構(gòu)成。
9. 根椐權(quán)利要求l所述的半導(dǎo)體裝置，其特征在于上述第一非晶膜的膜厚，在5nm以上且在30nrn以下。
10. 根據(jù)權(quán)利要求l所述的半導(dǎo)體裝置，其特征在于上述雜質(zhì)層，具有至少疊層了非晶的第一層、和包含晶相的第二層的疊層結(jié)構(gòu)。
11. 根據(jù)權(quán)利要求l所迷的半導(dǎo)體裝置，其特征在于上述雜質(zhì)層，具有至少疊層了低濃度雜質(zhì)層、和高濃度雜質(zhì)層的疊層結(jié)構(gòu)。
12. 根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置i其特征在于上述第一非晶膜，由傅立葉變換紅外光譜法檢測具有2000cm-1的吸收峰值和2100cm"的吸收峰值，2000cm"的吸收峰值的比率為75°/。以上的光譜。
13. —種顯示裝置，包括形成了多個薄膜晶體管的第一基板、和隔著顯示媒體與上述第一基板相對設(shè)置的第二基板，其特征在于上述薄膜晶體管包括具有溝道區(qū)域的半導(dǎo)體層、具有源極區(qū)域及漏極區(qū)域的雜質(zhì)層、和隔著柵極絕緣膜與上述半導(dǎo)體層相對設(shè)置的柵電極，上述半導(dǎo)體層，具有至少疊層了第一非晶膜、和包含晶相的結(jié)晶膜的疊層結(jié)構(gòu)，上述第一非晶膜，直接疊層在上述柵極絕緣膜上。
14. 根據(jù)權(quán)利要求13所述的顯示裝置，其特征在于上述結(jié)晶膜和上述雜質(zhì)層之間，至少形成了一層第二非晶膜。
15. 根據(jù)權(quán)利要求13所述的顯示裝置，其特征在于上迷柵電極形成在絕緣性基板上，具有上述絕緣性基板上形成上述半導(dǎo)體層覆蓋上述柵電極及上述柵極絕緣膜的至少一部分的底柵結(jié)構(gòu)。
16. 根據(jù)權(quán)利要求13所述的顯示裝置，其特征在于上述半導(dǎo)體層由硅構(gòu)成。
17. 根據(jù)權(quán)利要求13所述的顯示裝置，其特征在于上述結(jié)晶膜，是由相對于該結(jié)晶膜表面垂直延伸的柱狀結(jié)晶形成的微結(jié)晶硅構(gòu)成的。
18. 根據(jù)權(quán)利要求17所述的顯示裝置，其特征在于上迷柱狀結(jié)晶的斷面直徑，在10nm以上且在40nm以下。
19. 根據(jù)權(quán)利要求13所述的顯示裝置，其特征在于上述第一非晶層，由非晶硅構(gòu)成。
20. 根據(jù)權(quán)利要求13所述的顯示裝置，其特征在于上述柵極絕緣膜，由硅氮化膜構(gòu)成。
21. 根據(jù)權(quán)利要求13所述的顯示裝置，其特征在于上述第一非晶膜的膜厚，在5nm以上且在30nm以下。
22. 根據(jù)權(quán)利要求13所述的顯示裝置，其特征在于上述雜質(zhì)層，具有至少疊層了非晶的第一層、和包含晶相的第二層的疊層結(jié)構(gòu)。
23. 根據(jù)權(quán)利要求13所述的顯示裝置，其特征在于上迷雜質(zhì)層，具有至少疊層了#/濃度雜質(zhì)層、和高濃度雜質(zhì)層的疊層結(jié)構(gòu)。
24. 根據(jù)權(quán)利要求13所述的顯示裝置，其特征在于上述第一非晶膜，由傅立葉變換紅外光鐠法檢測具有2000cm-1的吸收峰值和2100cm'1的吸收峰值，2000cm"的吸收峰值的比率為75。/。以上的光譜。
25. —種半導(dǎo)體裝置的制造方法，其特征在于包括在絕緣基板上形成柵電極的第一工序，以覆蓋上迷柵電極的形式形成柵極絕緣膜的第二工序，形成半導(dǎo)體層和做為包含雜質(zhì)的半導(dǎo)體層的雜質(zhì)層的第三工序，蝕刻上述半導(dǎo)體層形成激活層的第四工序，通過蝕刻上述雜質(zhì)層形成源極區(qū)域及漏極區(qū)域的第五工序；上述第三工序中，包括以覆蓋上述柵極絕緣膜的形式形成第一非晶膜的工序、和以覆蓋上述第一非晶膜的形式形成包含晶相的結(jié)晶膜的工序。
26. 根據(jù)權(quán)利要求25所述的半導(dǎo)體裝置的制造方法，其特征在于上述第三工序中，包括以覆蓋上述結(jié)晶膜的形式形成第二非晶膜的工序。
27. 根據(jù)權(quán)利要求25或26所述的半導(dǎo)體裝置的制造方法，其特征在于上述第三工序中，在上述半導(dǎo)體層上面形成蝕刻阻止部，以覆蓋上述半導(dǎo)體層及上述蝕刻阻止部的形式形成上述雜質(zhì)層。
28. 根據(jù)權(quán)利要求25至27的任何一項所述的半導(dǎo)體裝置的制造方法，其特征在于上述第三工序中，由等離子體化學(xué)氣相沉積法形成上述半導(dǎo)體層。
29. 根據(jù)權(quán)利要求25至27的任何一項所迷的半導(dǎo)體裝置的制造方法，其特征在于上述第三工序中，由高密度等離子體化學(xué)氣相沉積法形成上述結(jié)晶膜。
30. 根據(jù)權(quán)利要求29所述的半導(dǎo)體裝置的制造方法，其特征在于上述高密度等離子體化學(xué)氣相沉積法，是電感耦合等離子體方式。
31. 根據(jù)權(quán)利要求29所述的半導(dǎo)體裝置的制造方法，其特征在于上述高密度等離子體化學(xué)氣相沉積法，是表面波等離子體方式。
32. 根據(jù)權(quán)利要求29所述的半導(dǎo)體裝置的制造方法，其特征在于上述高密度等離子體化學(xué)氣相沉積法，是電子回旋共振方式。
33. 根據(jù)權(quán)利要求29所述的半導(dǎo)體裝置的制造方法，其特征在于上述等離子體化學(xué)氣相沉積法中，沉積壓力在0.133Pa以上且在13.3Pa以下。
34. 根據(jù)權(quán)利要求29所述的半導(dǎo)體裝置的制造方法，其特征在于上述等離子體化學(xué)氣相沉積法中，做為原料氣體應(yīng)用SiH4及H2,上述SiH4及H2的流量比SiH4/H2，在1/30以上且在1/1以下。
35. 根據(jù)權(quán)利要求29所述的半導(dǎo)體裝置的制造方法，其特征在于上述等離子體化學(xué)氣相沉積法中，做為原料氣體只應(yīng)用SiH4。
36. 根據(jù)權(quán)利要求25至27的任何一項所述的半導(dǎo)體裝置的制造方法，其特征在于在形成上述結(jié)晶膜之前，對上述第一非晶膜進行用氬氣等離子體的表面處理。
全文摘要
半導(dǎo)體裝置及其制造方法，以及使用這個半導(dǎo)體裝置的顯示裝置，為在包含溝道區(qū)域的層和柵極絕緣膜之間形成良好的界面的同時，提高溝道區(qū)域內(nèi)的載流子的移動能力。包括具有溝道區(qū)域的半導(dǎo)體層、具有源極區(qū)域及漏極區(qū)域的雜質(zhì)層、隔著柵極絕緣膜相對半導(dǎo)體層設(shè)置的柵電極。半導(dǎo)體層，具有至少疊層了第一非晶膜、包含晶相的結(jié)晶膜的疊層結(jié)構(gòu)，第一非晶膜，直接疊層在柵極絕緣膜上。
文檔編號H01L29/786GK101512775SQ20078003322
公開日2009年8月19日 申請日期2007年8月3日 優(yōu)先權(quán)日2006年9月8日
發(fā)明者守口正生, 齊藤裕一 申請人:夏普株式會社