專利名稱：：具有在絕緣體上硅或體硅中構(gòu)建的背柵極的結(jié)場效應(yīng)晶體管的制作方法具有在絕緣體上硅或體硅中構(gòu)建的背柵極的結(jié)場效應(yīng)晶體管
背景技術(shù)：
：結(jié)場效應(yīng)晶體管(JFET)被構(gòu)建在半導(dǎo)體襯底中的有源區(qū)中，其中有源區(qū)被場氧化物(fieldoxide)包圍。在有源區(qū)中，形成了被稱為阱(well)的導(dǎo)電區(qū)，該阱與體襯底形成了PN結(jié)。該P(yáng)N結(jié)被稱為背柵極，并且在傳統(tǒng)情況下形成到阱的表面接觸以便可以向阱區(qū)域施加偏壓以用于各種目的。該獨(dú)立的用于阱的接觸消耗了芯片面積，并且減少了在任何晶片上可形成的器件的總數(shù)。在阱中，形成了導(dǎo)電溝道區(qū)域，并且在該溝道區(qū)域中，形成了導(dǎo)電的源極、漏極和柵極區(qū)域。這些源極、漏極和柵極區(qū)域與溝道區(qū)域形成了PN結(jié)。在一類新工藝和結(jié)構(gòu)(這類新工藝和結(jié)構(gòu)是先前由本發(fā)明的受讓人提交的本申請的主題)中，這些源極、漏極和柵極區(qū)域是非常淺的。源極、漏極和柵極區(qū)域中的每一個都有表面接觸。JFET用于選擇性地在源極和漏極接觸之間切換電流流動。這是通過以下方式實(shí)現(xiàn)的向源極和漏極施加合適的電壓，并向柵極接觸施加偏置電壓以使得當(dāng)不希望電流流動時發(fā)生夾斷(pinchoff)并且當(dāng)希望電流流動時打開溝道。夾斷是這樣一種狀況由于溝道中缺乏少數(shù)載流子，來自柵極-溝道結(jié)和溝道襯底結(jié)的耗盡區(qū)域遇到并且阻擋電流流動。在n溝道增強(qiáng)型JFET中，當(dāng)柵極被偏置到足以使得耗盡區(qū)域不相遇的正電壓時，電流發(fā)生流動，從而打開了用于導(dǎo)電的溝道。通過將柵極保持在地電壓實(shí)現(xiàn)了夾斷，或者也可用負(fù)電壓耗盡型器件，當(dāng)施加源極-漏極偏置并且柵極電壓低于夾斷電壓時，這種負(fù)電壓耗盡型器件是常導(dǎo)通的。在這些器件中，柵極必須被驅(qū)動到適合于引起夾斷從而切斷電流流動的電壓。所有這些器件都要求對淺PN柵極-溝道結(jié)進(jìn)行適當(dāng)操作以按照設(shè)計方式進(jìn)行操作。如果該結(jié)被短路，則器件不能操作為正常的四端子JFET。在制作JFET時，存在著一類工藝，其中在包括有源區(qū)的整個結(jié)構(gòu)上沉積一層二氧化硅。在該氧化物層中刻蝕開口，在該開口處要形成源極、漏極和柵極以及背柵極表面接觸。然而，該層是很薄的，并且開口是利用可能過刻蝕的工藝刻蝕的，該工藝可能吃掉在有源區(qū)邊緣處的場氧化物以暴露出有源區(qū)的側(cè)壁。如果過刻蝕的影響足夠壞，則可能暴露出柵極-溝道、源極-溝道和漏極-溝道PN結(jié)。這樣，當(dāng)導(dǎo)電多晶硅(下文中稱為多晶硅)或金屬被沉積到開口中以形成表面接觸時，柵極-溝道、源極-溝道和漏極-溝道PN結(jié)可能被短路。這可能使得器件無法操作，但是這也可被利用來消除用于背柵極的表面接觸。
發(fā)明內(nèi)容本發(fā)明的教導(dǎo)預(yù)期了在刻蝕用于柵極表面接觸的開口時故意過刻蝕有源區(qū)外部的場氧化物以暴露出溝道-阱PN結(jié)，然后將P+多晶硅沉積到開口中。P+多晶硅填充了開口，并且溢出到有源區(qū)外部的凹痕中，如圖l所示。來自P+多晶硅的導(dǎo)電性增強(qiáng)雜質(zhì)被擴(kuò)散驅(qū)動到溝道區(qū)域中以形成P+柵極區(qū)域。由于過刻蝕，P+柵極區(qū)域向下沿著溝道區(qū)域的暴露側(cè)壁延伸，并且遇到溝道-阱PN結(jié)。這短路了溝道-阱PN結(jié)，并且消除了對到阱的表面接觸的需要。在這樣形成的器件中，阱總是具有與柵極相同的偏置電壓，這是因?yàn)樵摉艠O區(qū)域延伸得足夠遠(yuǎn)以至與溝道-阱結(jié)相接觸并使之短路。這使得正常的四端子JFET變?yōu)槿俗悠骷?。利用按這里的教導(dǎo)所構(gòu)造的JFET，阱總是具有與柵極區(qū)域相同的偏置，這是因?yàn)闁艠O區(qū)域向下沿溝道區(qū)域的側(cè)壁延伸，并且柵極多晶硅穿過了有源區(qū)而且向下浸入到在場氧化物中刻蝕的凹痕內(nèi)。這使得溝道-阱PN結(jié)被短路，從而使得阱具有與柵極相同的偏置。因而，當(dāng)柵極-溝道PN結(jié)被正向偏置時，溝道-阱PN結(jié)也被正向偏置。在增強(qiáng)型器件中，這意味著圍繞這些兩個PN結(jié)的耗盡區(qū)域在尺寸上減小，從而打開了通過溝道的導(dǎo)電路徑。通常，在根據(jù)本發(fā)明的教導(dǎo)的器件中，與柵極-溝道結(jié)被正向偏置且阱被接地的常規(guī)四端子增強(qiáng)型JFET相比，大約兩倍的電流流經(jīng)該溝道。當(dāng)阱被接地時，對于溝道-阱PN結(jié)沒有影響，并且其耗盡區(qū)域延伸到溝道區(qū)域中，從而耗盡了溝道區(qū)域的一部分的少數(shù)載流子。溝道的這一部分體積不能傳導(dǎo)源極和漏極之間的電流。在這里教導(dǎo)的三端子器件中，當(dāng)柵極-溝道結(jié)被正向偏置時，溝道-阱結(jié)也被正向偏置。這意味著在四端子器件中通常被圍繞溝道-阱結(jié)的耗盡區(qū)域所消耗的溝道區(qū)域的體積在三端子器件中并不被耗盡區(qū)域消耗，并且可用于導(dǎo)電。因此，當(dāng)柵極被偏置到足以使器件離開夾斷狀態(tài)的電平時，大約兩倍的源極-漏極電流在三端子增強(qiáng)JFET中流動，并且跨導(dǎo)(源極-漏極電流的變化除以引起所述源極-漏極電流的變化的柵極電壓的變化)被加倍。在替換實(shí)施例中，半導(dǎo)體阱下方的材料可以是絕緣體。在這些實(shí)施例中，以絕緣襯底開始，并且利用外延生長在其上形成半導(dǎo)體區(qū)域。該半導(dǎo)體區(qū)域?qū)⒈粨诫s以形成阱，并且形成場氧化物以限定阱的一部分作為有源區(qū)。其后，執(zhí)行處理以形成根據(jù)本發(fā)明的教導(dǎo)的結(jié)構(gòu)，這將在本文中的別處進(jìn)行描述。通過消除阱-襯底PN結(jié)，消除了該結(jié)的寄生電容。這使得器件更快。本發(fā)明能夠消除由背柵極接觸所消耗的面積和圍繞背柵極接觸的所有設(shè)計規(guī)則容差，以及與背柵極相關(guān)聯(lián)的寄生電容。通過消除背柵極接觸寄生電容，根據(jù)本發(fā)明的教導(dǎo)的結(jié)構(gòu)具有比四端子JFET更快的切換速度。這是因?yàn)樵摻Y(jié)構(gòu)消除了與和P-阱交界的P+背柵極接觸相關(guān)聯(lián)的寄生結(jié)電容。另外，構(gòu)建在絕緣襯底上的優(yōu)選實(shí)施例的結(jié)構(gòu)還消除了P-阱和下層的N摻雜體襯底之間的結(jié)的寄生結(jié)電容，從而加速了器件的最大切換速度。圖1是沿圖2中的截面線A-A'所取的通過根據(jù)本發(fā)明的教導(dǎo)構(gòu)建的JFET的橫截面圖，該截面線A-A'通過N-溝道器件中的柵極多晶硅并且向下通過柵極區(qū)域、溝道、P-阱和襯底。圖2是有源區(qū)的頂視圖或俯視圖，圖2示出了被場氧化物包圍的有源區(qū)邊界，并且示出了柵極、源極和漏極多晶硅區(qū)域是如何跨有源區(qū)延伸的。圖3是傳統(tǒng)JFET的符號示意圖，圖3示出了柵極和阱是如何在典型的耗盡型器件中被偏置以使得電流從源極經(jīng)溝道流到漏極的。圖4圖示了使用本發(fā)明的結(jié)構(gòu)對柵極和阱區(qū)域的電壓狀況所產(chǎn)生的影ii響。圖5是一個表，該表圖示了在本發(fā)明的三端子增強(qiáng)型JFET器件中、各種源極-漏極電流流動操作狀況和導(dǎo)致這些電流的前柵極偏置。組成了圖6的圖6A、6B、6C和6D示出了在附錄A中的工藝步驟l-4的結(jié)果。圖6D是有源區(qū)的頂視圖。圖6A是沿圖6D中的截面線A-A'所取的截面圖。圖6B是沿圖6D中的截面線B-B'所取的截面圖。圖6C是沿圖6D中的截面線C-C'所取的截面圖。組成了圖7的圖7A、7B、7C和7D示出了在工藝中的步驟5被執(zhí)行之后的結(jié)構(gòu)的狀態(tài)，步驟5的執(zhí)行是為了沉積CVD氧化物和氮化物層并將其磨平。圖7A、7B、7C分別是在圖7D的俯視圖中沿截面線A-A'、B-B'和C-C'所取的結(jié)構(gòu)的截面圖。組成了圖8的圖8A、8B、8C和8D示出了在工藝中的步驟6被執(zhí)行之后的結(jié)構(gòu)的狀態(tài)，步驟6的執(zhí)行是為了為柵極、源極和漏極接觸開窗。圖8A、8B、8C分別是在圖8D的俯視圖中沿截面線A-A，、B-B，和C-C，所取的結(jié)構(gòu)的截面圖。組成了圖9的圖9A、9B、9C和9D示出了在工藝中的步驟7被執(zhí)行之后的結(jié)構(gòu)的狀態(tài)，步驟7的執(zhí)行是為了掩蔽并注入以形成掩埋柵極。圖9A、9B、9C分別是在圖9D的俯視圖中沿截面線A-A'、B-B'和C-C'所取的結(jié)構(gòu)的截面圖。組成了圖10的圖10A、IOB、IOC和10D示出了在工藝中的步驟9和10被執(zhí)行之后的結(jié)構(gòu)的狀態(tài)，步驟9和10的執(zhí)行是為了掩蔽并注入以形成N+源極和漏極區(qū)域。圖IOA、IOB、IOC分別是在圖IOD的俯視圖中沿截面線A-A'、B-B'和C-C'所取的結(jié)構(gòu)的截面圖。組成了圖11的圖IIA、IIB、IIC禾B11D示出了在工藝中的步驟11被執(zhí)行之后的結(jié)構(gòu)的狀態(tài)，步驟11的執(zhí)行是為了選擇性刻蝕場氧化物以暴露出有源區(qū)單晶硅的側(cè)壁。組成了圖12的圖12A、12B、12C和12D示出了在工藝中的步驟12被執(zhí)行之后的結(jié)構(gòu)的狀態(tài)，步驟12的執(zhí)行是為了在整個結(jié)構(gòu)上沉積未摻雜的多晶硅。組成了圖13的圖13A、13B、13C和13D示出了在工藝中的步驟1312被執(zhí)行之后的結(jié)構(gòu)的狀態(tài)，步驟13的執(zhí)行是為了磨去過量的多晶硅并定義獨(dú)立的源極、漏極和柵極接觸。組成了圖14的圖14A、14B、14C和14D示出了在工藝中的步驟14被執(zhí)行之后的結(jié)構(gòu)的狀態(tài)，步驟14的執(zhí)行是為了旋涂光刻膠、對其進(jìn)行掩蔽并顯影以暴露出柵極接觸多晶硅。組成了圖15的圖15A、15B、15C禾卩15D示出了在工藝中的步驟15被執(zhí)行之后的結(jié)構(gòu)的狀態(tài)，步驟15的執(zhí)行是為了摻雜源極和漏極多晶硅接觸N+并形成源極和漏極區(qū)域。組成了圖16的圖16A、16B、16C和16D示出了在工藝中的步驟16被執(zhí)行之后的結(jié)構(gòu)的狀態(tài)，步驟16的執(zhí)行是為了完成該器件。具體實(shí)施例方式圖1是沿圖2中的截面線A-A'所取的通過根據(jù)本發(fā)明的教導(dǎo)構(gòu)建的JFET的橫截面圖，該截面線A-A，通過N-溝道器件中的柵極多晶硅20并且向下通過柵極區(qū)域28、溝道區(qū)域18、P-阱16和襯底10。襯底10優(yōu)選地是諸如藍(lán)寶石之類的絕緣材料，但是它也可以是P摻雜硅。在某些實(shí)施例中，襯底10可以是〈100〉N摻雜硅。襯底10下文中將主要被稱為襯底，而不考慮其材料。僅需要分別使阱16以及溝道和柵極區(qū)域18和28是半導(dǎo)體即可。使襯底由絕緣體制成實(shí)際上是優(yōu)選的，因?yàn)檫@樣消除了在阱-襯底界面處的PN結(jié)，從而消除了與其相關(guān)聯(lián)的寄生電容并且使得器件更快。盡管在后續(xù)部分中襯底可以被認(rèn)為是半導(dǎo)體，但是本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，這包括了用作阱下的襯底的絕緣材料。另外，盡管示出了N-溝道器件，但是本發(fā)明的教導(dǎo)也可以應(yīng)用于P溝道器件，并且本發(fā)明的教導(dǎo)可以同等地適用于增強(qiáng)型和耗盡型器件。N摻雜襯底IO提供了將在其中形成器件的半導(dǎo)體材料。在該襯底中，有源區(qū)12(見圖2)被包圍有源區(qū)的場氧化物14的區(qū)域所限定。這是典型的淺溝槽隔離。在該襯底中，形成P摻雜阱16(圖1)。通常在傳統(tǒng)JFET中，該阱將具有表面接觸，以使得P-阱可以被偏置到所需的任何電壓。對于本發(fā)明，并不需要該表面接觸。對于圖1的進(jìn)一步描述將在對圖2的簡要討論之后完成，以使得可以更好地理解場氧化物概念的開槽。圖2是有源區(qū)的頂視圖或俯視圖，圖2示出了被場氧化物14包圍的有源區(qū)邊界12，并且示出了柵極、源極和漏極多晶硅區(qū)域是如何跨有源區(qū)延伸的。多晶硅區(qū)20代表柵極接觸。通過該柵極多晶硅的截面線A-A'是限定圖1中所見的結(jié)構(gòu)的截面線。柵極多晶硅20延伸越過有源區(qū)邊界，因?yàn)樗脖挥米鲗艠O接觸連接到電路中的其他端子的互連。這一事實(shí)成為問題的一部分。因?yàn)闁艠O多晶硅延伸越過有源區(qū)的邊界，因此為了刻蝕要填充多晶硅以形成柵極接觸和互連的開口，需要向下刻蝕透過被沉積在襯底表面上的二氧化硅膜。問題在于，當(dāng)刻蝕劑到達(dá)有源區(qū)外部的襯底表面時，它遇到了更多的二氧化硅并且不會自動停止。這一問題在屬于本發(fā)明的受讓人的其他發(fā)明中得到了解決，解決方式是通過在沉積二氧化硅膜之前在整個襯底上首先沉積一層氮化硅。氮化硅用作刻蝕停止層。通過刻蝕時間的定時以便停止在襯底的表面處，防止了在不使用本發(fā)明時由于未使用氮化硅膜而引起的JFET結(jié)構(gòu)中的過刻蝕。由于刻蝕速率不是可精確預(yù)測的并且被刻蝕的膜極薄，因此很難避免過刻蝕。本發(fā)明消除了這一問題。源極多晶硅接觸22和漏極多晶硅接觸24也延伸越過有源區(qū)的邊界。為了防止源極和漏極到溝道結(jié)的短路，根據(jù)襯底的類型采取了各種預(yù)防措施。在絕緣體襯底的情況下，以足夠的能量執(zhí)行N+源極和漏極注入以使得源極和漏極區(qū)域延伸到有源區(qū)的表面，一直延伸到絕緣襯底，如圖10A和10B所示。在半導(dǎo)體N襯底的情況下，以足夠的能量執(zhí)行源極和漏極注入以使得N+/P-源極-漏極結(jié)(源極和漏極結(jié)兩者)在P+背柵極之下但是在P-7N-阱-襯底結(jié)之上，并且因此將使得N+/P-/N-層在S/SN+多晶硅層之下(圖10A中的層46和50)。因而，N+ZP-源極或漏極到溝道結(jié)將要足夠深，以便在"包繞"柵極區(qū)域形成故意短路時不會被短路。返回圖1，當(dāng)形成了用于柵極接觸和互連的開口時，不使用氮化物刻蝕停止層，并且允許刻蝕向下進(jìn)行到場氧化物中足夠遠(yuǎn)的位置，以便暴露出溝道-阱PN結(jié)26或者至少與結(jié)26平齊。這是很重要的，因?yàn)闆]有這一14點(diǎn)，就不能實(shí)現(xiàn)本發(fā)明利用柵極區(qū)域短路溝道-阱PN結(jié)26的目的。為了實(shí)現(xiàn)這一目的，在將場氧化物向下刻蝕到或越過PN結(jié)26之后，形成柵極接觸和柵極互連的P+摻雜多晶硅20被沉積在為其刻蝕的開口中。然后執(zhí)行擴(kuò)散步驟以在P+多晶硅20與其接觸的所有表面處將雜質(zhì)從P+多晶硅驅(qū)動到N摻雜溝道18中。該擴(kuò)散步驟形成了沿溝道區(qū)域18的暴露表面向下一直到P-阱16的柵極區(qū)域，從而短路了PN結(jié)26。這將使得P-阱16總是具有與柵極區(qū)域28相同的偏置。這消除了對于到P-阱16的獨(dú)立表面接觸的需要，并且節(jié)省了該表面接觸的尺寸和圍繞用于該P(yáng)-阱接觸的表面開口的設(shè)計規(guī)范容差所消耗的芯片面積。這將所產(chǎn)生的JFET的端子數(shù)目從四減少到三。圖3是不使用本發(fā)明的教導(dǎo)的現(xiàn)有技術(shù)JFET的符號示意圖。該圖示出了柵極和阱是如何在典型的增強(qiáng)型器件中被偏置以使得電流從源極經(jīng)溝道流到漏極的。溝道區(qū)域18是電流I所流經(jīng)的區(qū)域。在增強(qiáng)型器件中，當(dāng)柵極區(qū)域20被偏置到相對于源極22高大約0.5V或更小的正電壓時，該電流流動。P-阱16被接地，或者被驅(qū)動到相對于源極的正電壓。柵極和阱的這一電壓狀況使得圍繞結(jié)26和34的耗盡區(qū)域在增強(qiáng)型器件中收縮，從而避免了器件的夾斷并且在源極22和漏極24之間開了一條電流I所流經(jīng)的導(dǎo)電溝道。這是增強(qiáng)型JFET的導(dǎo)通(ON)狀態(tài)。當(dāng)在該增強(qiáng)型器件中柵極20和P-阱被接地時，溝道18被夾斷。換句話說，結(jié)26和34的耗盡區(qū)域的邊緣30和32相接觸并且形成了結(jié)26和34之間的一個連續(xù)耗盡區(qū)域。這是增強(qiáng)型JFET的斷開(OFF)狀態(tài)。圖4示意性地圖示了使用本發(fā)明的結(jié)構(gòu)對柵極和阱區(qū)域的電壓狀況所產(chǎn)生的影響。由于短路溝道-阱結(jié)26的柵極區(qū)域，柵極區(qū)域20將在任何時刻都具有與阱區(qū)域完全相同的施加到其的偏置電壓。該短路由線路38代表。圖5是一個表，該表示出了在本發(fā)明的三端子增強(qiáng)型JFET器件中、各種源極-漏極電流流動操作狀況和導(dǎo)致這些電流的前柵極偏置。在情況1中，由PN結(jié)34代表的前柵極具有施加到其的零偏置，而由PN結(jié)26代表的背柵極也具有施加到其的零偏置電壓。在該狀態(tài)下，因?yàn)槠骷窃鰪?qiáng)型JFET，所以夾斷狀況存在，并且源極-漏極電流i接近零或者為零。15情況2代表圖3中所示的現(xiàn)有技術(shù)情況，其中+0.5V被施加到前柵極，而背柵極接地。在這種情況下，源極-漏極電流為i。情況3是根據(jù)本發(fā)明的教導(dǎo)的情況，其中當(dāng)+0.5V被施加到前柵極時，+0.5的相同偏置被自動施加到背柵極。該情況由圖4代表。該情況導(dǎo)致2i的源極-漏極電流。在情況3中電流為2i的原因在于前柵極和背柵極兩者都被正向偏置。這使得耗盡區(qū)域在結(jié)26和34兩者周圍撤退或者消失。這有效地使得電流可流經(jīng)的溝道的量加倍，并且成比例地減少了電阻。這將電流增大到背柵極接地時的現(xiàn)有技術(shù)水平的兩倍。當(dāng)然，在現(xiàn)有技術(shù)結(jié)構(gòu)中，通過使用背柵極的表面接觸來正向偏置背柵極結(jié)，也可以實(shí)現(xiàn)2i的電流。絕緣體實(shí)施例結(jié)構(gòu)上的優(yōu)選Epi和工藝附錄A是一個表，該表給出了構(gòu)造優(yōu)選實(shí)施例的工藝步驟、步驟號和圖示出該步驟的結(jié)果的圖號。圖6A、6B、6C和6D示出了在附錄A中的工藝步驟1-4的結(jié)果。圖6D是有源區(qū)的頂視圖。圖6A是沿圖6D中的截面線A-A'所取的截面圖。圖6B是沿圖6D中的截面線B-B'所取的截面圖。圖6C是沿圖6D中的截面線C-C'所取的截面圖。圖6A-6D示出了在以下步驟之后的優(yōu)選實(shí)施例的構(gòu)造狀態(tài)1)在絕緣襯底10上生長P-摻雜硅(或其他半導(dǎo)體)外延層16;優(yōu)選地通過利用淺溝槽隔離(ShallowTrenchIsolation)(本領(lǐng)域技術(shù)人員稱為STI)在圍繞有源區(qū)的淺溝槽中形成場氧化物14來限定有源區(qū)12(—般為40-20nm);以及進(jìn)行N-溝道注入以形成溝道區(qū)域18。N-溝道注入使其能量水平被設(shè)置為獲得用于產(chǎn)生大約40nm的溝道-阱PN結(jié)22的深度。N-溝道注入的進(jìn)行是為了獲得大約每立方厘米1018摻雜劑原子的濃度。注入能量被設(shè)置為建立大約40到50NM的溝道-襯底結(jié)86。也可以選擇其他深度和摻雜濃度，只要它們與隨后要形成的柵極區(qū)域的深度和摻雜濃度相適應(yīng)即可，以便實(shí)現(xiàn)夾斷和常斷(增強(qiáng)型)操作，但是通過適當(dāng)?shù)乜刂茰系篮蜄艠O區(qū)域摻雜水平以及柵極-溝道和溝道-阱結(jié)深度，也可以形成耗盡型器件。典型的溝道注入是在15KEV下進(jìn)行的1X1(^劑量，接著是在37KEV下進(jìn)行的4X1011劑量的另一次注入，從而實(shí)現(xiàn)用于常斷N-溝道JFET的最優(yōu)摻雜特性。外延層16將變?yōu)镹-溝道JFET的P-阱，并且N注入?yún)^(qū)將形成N-溝道JFET的溝道18。在絕緣襯底上生長外延硅的工藝是公知的。淺溝槽隔離包括在外延硅中刻蝕圍繞有源區(qū)的溝槽并且填充以CVD二氧化硅(場氧化物)，并對所產(chǎn)生的結(jié)構(gòu)拋光以對其平整化。這允許更精確地限定小的有源區(qū)，而不會產(chǎn)生由于氧化物的"鳥嘴"現(xiàn)象造成的到有源區(qū)中的越界量的不確定性，這種"鳥嘴"現(xiàn)象是在場氧化物圍繞有源區(qū)生長、而不是被沉積在圍繞它的溝槽中時形成的。圖7A、7B、7C和7D示出了在工藝中的步驟5被執(zhí)行之后的結(jié)構(gòu)的狀態(tài)，步驟5的執(zhí)行是為了沉積CVD氧化物和氮化物層并將其磨平。圖7A、7B、7C分別是在圖7D的俯視圖中沿截面線A-A'、B-B'和C-C'所取的結(jié)構(gòu)的截面圖。工藝的步驟5導(dǎo)致形成絕緣材料42的層，該層優(yōu)選地大約是500到1000埃的CVD二氧化硅(下文中稱為氧化物)。在沉積了氧化物層42之后，在CVD氧化物層的頂部形成氮化物層44。氮化物層44大約是50埃的厚度。圖8A、8B、8C和8D示出了在工藝中的步驟6被執(zhí)行之后的結(jié)構(gòu)的狀態(tài)，步驟6的執(zhí)行是為了為柵極、源極和漏極接觸開窗。圖8A、8B、8C分別是在圖8D的俯視圖中沿截面線A-A'、B-B'和C-C'所取的結(jié)構(gòu)的截面圖。利用限定形成源極開口46、柵極開口48和漏極開口50的位置的掩模，旋涂光刻膠并對其顯影。然后對氮化物層44和CVD氧化物層42進(jìn)行等離子體刻蝕，以形成向下到有源區(qū)的源極開口、漏極開口和柵極開口。這些開口限定了形成源極接觸、柵極接觸和漏極接觸的位置，這些接觸是通過以下方式形成的沉積多晶硅，并利用N+導(dǎo)電性增強(qiáng)雜質(zhì)對源極開口和漏極開口中的多晶硅進(jìn)行離子注入，并且利用P+導(dǎo)電性增強(qiáng)雜質(zhì)對柵極開口中的多晶硅進(jìn)行注入。當(dāng)刻蝕工藝到達(dá)有源區(qū)外部的場氧化物時，源極、柵極和漏極開口的刻蝕應(yīng)當(dāng)停止，這是因?yàn)椴⒉幌Ｍ搪吩礃O-溝道或漏極-溝道結(jié)。注意，17在圖8D中，源極、柵極和漏極開口46、48和50向外延伸越過有源區(qū)的周界以便覆在場氧化物14上面。由于被用于刻蝕源極、柵極和漏極開口的等離子體刻蝕工藝正刻蝕透過CVD二氧化硅，因此存在繼續(xù)向下刻蝕到場二氧化硅中的風(fēng)險。如果刻蝕到場氧化物中足夠遠(yuǎn)，則可以暴露出有源區(qū)的側(cè)壁足夠深，從而暴露出源極-溝道或漏極-溝道結(jié)并導(dǎo)致不希望發(fā)生的短路。本發(fā)明僅教導(dǎo)了短路柵極區(qū)域下方的溝道-阱結(jié)。因此，分別形成源極、柵極和漏極開口46、48和50的等離子體刻蝕在到達(dá)場氧化物時應(yīng)當(dāng)停止。為此，等離子體刻蝕機(jī)的能力被用于感測在刻蝕工藝所生成的等離子體中何時存在硅原子。當(dāng)刻蝕工藝完成對CVD氧化物的刻透并且與有源區(qū)的硅接觸時，在刻蝕所生成的等離子體混合物中存在硅原子。由于該停止刻蝕工藝的工藝并不是即時的，因此可能發(fā)生一定的過刻蝕。為了防止該過刻蝕短路源極-溝道或漏極-溝道PN結(jié)，使得源極-溝道或漏極-溝道PN結(jié)比在現(xiàn)有技術(shù)JFET中通常情況下的更深。圖9A、9B、9C和9D示出了在工藝中的步驟7被執(zhí)行之后的結(jié)構(gòu)的狀態(tài)，步驟7的執(zhí)行是為了掩蔽并注入以形成掩埋柵極。圖9A、9B、9C分別是在圖9D的俯視圖中沿截面線A-A'、B-B'和C-C'所取的結(jié)構(gòu)的截面圖。旋涂光刻膠56的層并進(jìn)行顯影以保護(hù)該結(jié)構(gòu)中除了柵極開口48上方的區(qū)域以外的所有區(qū)域免受P+注入的影響。然后以足以形成就在溝道18下方的掩埋柵極54的能量水平和濃度水平執(zhí)行P+導(dǎo)電性增強(qiáng)雜質(zhì)注入。掩埋柵極54優(yōu)選地用于實(shí)現(xiàn)對增強(qiáng)型器件中零偏置夾斷的更好控制，但是在某些實(shí)施例中也可以省略。該P(yáng)+掩埋柵極注入可以在溝道注入之前或之后執(zhí)行，并且一般在從大約50KEV到200KEV的能量水平下以一次或多次注入所注入的硼或BF2，以便在溝道-阱結(jié)26下方沉積大部分P型雜質(zhì)。圖IOA、IOB、IOC和IOD示出了在工藝中的步驟9和IO被執(zhí)行之后的結(jié)構(gòu)的狀態(tài)，步驟9和10的執(zhí)行是為了掩蔽并注入以形成N+源極和漏極區(qū)域。圖IOA、IOB、IOC分別是在圖IOD的俯視圖中沿截面線A-A，、B-B，和C-C，所取的結(jié)構(gòu)的截面圖。旋涂光刻膠層并掩蔽和顯影以將源極孔和漏極孔46和50暴露于N+導(dǎo)電性增強(qiáng)注入劑。劑量被設(shè)置為建立N+導(dǎo)電性。優(yōu)選地，能量被設(shè)置為使得源極和漏極區(qū)域62和64分別向下一直延伸通過阱16到達(dá)絕緣體10。這些注入必須以足夠的能量水平進(jìn)行以建立如下的源極-溝道和漏極-溝道結(jié)該源極-溝道和漏極-溝道結(jié)至少足夠深以避免在溝道-阱結(jié)被故意短路時的短路，或者足以使得源極和漏極區(qū)域一直延伸到絕緣體。這是一個預(yù)防措施以確保源極和漏極區(qū)域中場氧化物的任何意外過刻蝕都不會導(dǎo)致源極-溝道或漏極-溝道結(jié)的短路。源極和漏極區(qū)域不需要一直延伸到絕緣體，但是它們應(yīng)當(dāng)足夠深，以使得不會發(fā)生如下情況到場氧化物中的CVD二氧化硅層42過刻蝕在源極和漏極多晶硅接觸被離子注入為N+導(dǎo)電性并且退火驅(qū)動某些N型雜質(zhì)進(jìn)入溝道區(qū)域中時導(dǎo)致源極-溝道或漏極-溝道結(jié)的短路。在不同能量水平下的多次注入和短(0.5到1秒)退火步驟被用于激活雜質(zhì)并使其進(jìn)入到源極和漏極區(qū)域中的半導(dǎo)體晶格內(nèi)。一般而言，源極和漏極注入是在20KEV和100KEV下、使用多次注入(總劑量為1X1015)、利用砷來進(jìn)行的。退火時間一般在1000攝氏度下是5秒。圖IIA、IIB、IIC和IID示出了在工藝中的步驟ll被執(zhí)行之后的結(jié)構(gòu)的狀態(tài)，步驟11的執(zhí)行是為了選擇性刻蝕場氧化物以暴露出有源區(qū)單晶硅的側(cè)壁。圖IIA、IIB、IIC分別是在圖IID的俯視圖中沿截面線A-A'、B-B'和C-C'所取的結(jié)構(gòu)的截面圖。為了到達(dá)圖11A-D的狀態(tài)，結(jié)構(gòu)上剩余的光刻膠被剝離。然后已知的高選擇性等離子體刻蝕工藝被用于穿過源極、柵極和漏極接觸開口刻蝕有源區(qū)外部的二氧化硅場氧化物，以便暴露出外延生長的單晶硅的有源區(qū)的側(cè)壁。該刻蝕的深度一般約為50nm，并且必須足夠暴露出溝道P-阱結(jié)。在圖IIB所示的示例中，刻蝕足夠深以不僅暴露出溝道-阱結(jié)26，還暴露出P+掩埋柵極和P-阱16之間的結(jié)27。然而，刻蝕只需要深到足夠暴露出至少向下到掩埋柵極54的溝道區(qū)域的側(cè)壁(或者至少一個側(cè)壁)的深度即可。選擇性刻蝕工藝方案在A.A.Chambers的題為"Selectivity/EtchRateTradeoffinDeepandHighA/ROxideEtching"的文章(SolidStatetechnology,2005年2月)中得到公開，該文章通過引用結(jié)合于此。選擇性刻蝕在有源區(qū)的兩側(cè)上留下了溝槽66，但是僅暴露出向下到掩埋柵極的溝道區(qū)域的一個側(cè)壁或者溝道區(qū)域和阱區(qū)域之間的PN結(jié)的選擇性刻蝕將足夠?qū)е聳艠O區(qū)域和阱區(qū)域之間的內(nèi)部連接以便消除到背柵極的表面接觸。圖12A、12B、12C和12D示出了在工藝中的步驟12被執(zhí)行之后的結(jié)構(gòu)的狀態(tài)，步驟12的執(zhí)行是為了在整個結(jié)構(gòu)上沉積未摻雜的多晶硅。圖12A、12B、12C分別是在圖12D的俯視圖中沿截面線A-A，、B-B，和C-C，所取的結(jié)構(gòu)的截面圖。通過化學(xué)氣相沉積或者任何其他沉積多晶硅的合適工藝，以未摻雜的多晶硅填充在前一步驟中圍繞有源區(qū)刻蝕的溝槽。多晶硅只需要被沉積到填充了圍繞有源區(qū)的溝槽并填充了接觸孔且高出氮化物層44的厚度即可。一般而言，大約2000埃的厚度就足夠了。圖13A、13B、13C和13D示出了在工藝中的步驟13被執(zhí)行之后的結(jié)構(gòu)的狀態(tài)，步驟13的執(zhí)行是為了磨去過量的多晶硅并定義獨(dú)立的源極接觸、漏極接觸和柵極接觸。圖13A、13B、13C分別是在圖13D的俯視圖中沿截面線A-A'、B-B'和C-C'所取的結(jié)構(gòu)的截面圖?；瘜W(xué)機(jī)械拋光工藝被用于磨去過量的多晶硅。拋光在氮化硅拋光停止層44處停止。過量多晶硅的去除分別產(chǎn)生了獨(dú)立的源極接觸、柵極接觸和漏極接觸70、72和74。替換實(shí)施例包括沉積厚度足夠(例如4000A)的多晶硅層以使得表面非常水平，這是因?yàn)槎嗑Ч杩梢栽贑VD沉積期間使其自身變平。在多晶硅沉積之后，等離子體回蝕被用于去除過量的多晶硅向下直到氮化物層44，并從而定義獨(dú)立的源極接觸、漏極接觸和柵極接觸。圖14A、14B、14C和14D示出了在工藝中的步驟14被執(zhí)行之后的結(jié)構(gòu)的狀態(tài)，步驟14的執(zhí)行是為了旋涂光刻膠、對其進(jìn)行掩蔽并顯影以暴露出柵極接觸多晶硅。圖14A、14B、14C分別是在圖14D的俯視圖中沿截面線A-A，、B-B，和C-C'所取的結(jié)構(gòu)的截面圖。光刻膠層76被掩蔽并顯影以暴露出柵極多晶硅接觸72和圖14B中的多晶硅68，多晶硅68包圍了有源區(qū)12以及溝道區(qū)域18和掩埋柵極54。然后利用P型導(dǎo)電性增強(qiáng)雜質(zhì)對暴露出的多晶硅進(jìn)行注入。優(yōu)選地在不同能量水平下利用多次注入來確保在整個柵極多晶硅中(尤其在圖14B中指定為80和82的區(qū)域(該區(qū)域在有源區(qū)的任一側(cè)上的溝槽中)中的整個多晶硅內(nèi))雜質(zhì)的良好分布。典型的注入能量和劑量是在20KEV和40KEV下多次注入所注入的BF2離子(總劑量為520X1015)。一般而言在20KEV和40KEV下BF2的總劑量為5X1015。劑量被設(shè)置為使得柵極接觸多晶硅P+慘雜。這設(shè)置了在暴露出的有源區(qū)的溝道區(qū)域的頂部和側(cè)壁上創(chuàng)建柵極區(qū)域的階段。要在下面的步驟16中形成的柵極區(qū)域?qū)⑾蛳卵由斓奖┞冻龅臏系绤^(qū)和掩埋柵極的側(cè)壁，以將柵極區(qū)與阱短路并消除對背柵極的需要。圖15A、15B、15C和15D示出了在工藝中的步驟15被執(zhí)行之后的結(jié)構(gòu)的狀態(tài)，步驟15的執(zhí)行是為了N+摻雜源極和漏極多晶硅接觸并形成源極和漏極區(qū)域。圖15A、15B、15C分別是在圖15D的俯視圖中沿截面線A-A'、B-B，和C-C'所取的結(jié)構(gòu)的截面圖。首先，剝離舊的光刻膠。然后旋涂新的光刻膠，掩蔽并顯影以分別暴露出源極和漏極多晶硅接觸70和74。然后以N+摻雜源極和漏極多晶硅接觸的濃度水平對N型導(dǎo)電性增強(qiáng)雜質(zhì)進(jìn)行離子注入。離子注入可以用多次注入在不同能量水平下進(jìn)行，以確保在整個源極和漏極接觸多晶硅中雜質(zhì)的良好分布。其結(jié)果是形成了N+摻雜的多晶硅源極接觸70和N+摻雜的多晶硅漏極接觸72。圖16A、16B、16C和16D示出了在工藝中的步驟16被執(zhí)行之后的結(jié)構(gòu)的狀態(tài)，步驟16的執(zhí)行是為了對N+和P+摻雜的多晶硅退火并形成淺柵極結(jié)和短路了溝道-阱結(jié)的柵極區(qū)域。圖16A、16B、16C分別是在圖16D的俯視圖中沿截面線A-A'、B-B'和C-C'所取的結(jié)構(gòu)的截面圖。在步驟14中P+注入柵極接觸多晶硅接觸72并且分別在源極和漏極接觸多晶硅接觸70和74中注入N+雜質(zhì)之后，雜質(zhì)必須被退火以使其激活并形成淺柵極結(jié)及柵極區(qū)域和用于源極和漏極的歐姆接觸。為了形成柵極區(qū)域和淺柵極結(jié)，該結(jié)構(gòu)在900度下被退火一秒或更少時間以激活所注入的雜質(zhì)。該退火步驟使得柵極接觸72中的P型雜質(zhì)向下擴(kuò)散到在頂部和暴露的側(cè)壁上的有源區(qū)溝道中，如圖16B和圖1中的28所示。該P(yáng)+柵極區(qū)域與P+掩埋柵極54相接觸，從而短路了溝道-阱結(jié)26(圖1)，并從而形成了三端子器件，使得當(dāng)柵極電壓被施加時，"底部"和"頂部"柵極兩者(圖1中的PN結(jié)34是"頂部"柵極，圖1中的PN結(jié)26是"底部"柵極)對溝道跨導(dǎo)進(jìn)行調(diào)制。頂部和底部柵極通過控制有多少溝道區(qū)域在包圍這些PN結(jié)34和26中的每一個的耗盡區(qū)域內(nèi)，來控制在源極和漏極端子之間是否有電流流動。當(dāng)PN結(jié)34和26中的每一個具有施加的正電壓且施加方式使得該結(jié)向正向偏置移動時，每個結(jié)周圍的耗盡區(qū)域的邊界向結(jié)移動，并且這釋放了更多溝道18以用于導(dǎo)電。當(dāng)頂部柵極被施加以使結(jié)34向正向偏置狀態(tài)移動的柵極電壓時，底部柵極26也同樣向正向偏置狀態(tài)移動。圍繞頂部和底部柵極兩者的收縮的耗盡區(qū)域打開，使得用于導(dǎo)電的溝道橫截面積達(dá)到兩倍，從而大約使得跨導(dǎo)加倍。由柵極區(qū)域引起的溝道-阱PN結(jié)26的短路也使得到阱16的表面接觸不再必要。這節(jié)省了相當(dāng)大的表面面積，否則這些面積將被到阱16的表面接觸所消耗。退火步驟還使得N型導(dǎo)電性增強(qiáng)雜質(zhì)從源極和漏極接觸擴(kuò)散到下層的有源區(qū)源極和漏極區(qū)域中，以形成歐姆接觸(其中區(qū)域84是典型的)。圖16A-16D還代表了在硅化物86被形成在N+和P+多晶硅線中的每一個的頂部上之后的結(jié)構(gòu)的狀態(tài)，該多晶硅線將JFET器件的源極、柵極和漏極接觸耦合到電路中的其他節(jié)點(diǎn)。在將每個JFET的源極、柵極和漏極連接到電路中的另一節(jié)點(diǎn)的工藝中，有時會發(fā)生P+多晶硅線被耦合到N+多晶硅線的情況。這形成了不希望發(fā)生的具有二極管屬性的寄生器件和可能減慢器件的結(jié)電容。為了防止形成寄生二極管和相關(guān)聯(lián)的寄生電容，在每條多晶硅線的頂部上形成硅化物。硅化物是以傳統(tǒng)方式形成的沉積一層鈦、將其加熱到約700攝氏度達(dá)一時間，該時間長到足以使其與下層的多晶硅反應(yīng)并形成硅化物，然后剝離剩余的鈦。最終的步驟是1)在整個結(jié)構(gòu)上沉積一厚層的Si02或其他合適的電介質(zhì)；2)形成到多晶硅線的接觸開口；3)在整個晶片上沉積金屬層；4)刻蝕金屬層以定義電路的互連。這完成了該器件。盡管就這里公開的優(yōu)選和替換實(shí)施例的方面公開了本發(fā)明，但是本領(lǐng)域技術(shù)人員將意識到對這里公開的教導(dǎo)的可能的替換實(shí)施例和其他修改，而不會脫離本發(fā)明的精神和范圍。所有這些替換實(shí)施例和其他修改都應(yīng)當(dāng)被包括在權(quán)利要求的范圍內(nèi)。附錄A<table>tableseeoriginaldocumentpage23</column></row><table><table>tableseeoriginaldocumentpage24</column></row><table>和漏極區(qū)域中以形成歐姆接觸。這使得跨導(dǎo)加倍并且消除了背柵極表面接觸(不再需要)所消耗的芯片面積。16A-D17形成硅化物以減小連接到源極、柵極和漏極接觸的多晶硅線的電阻率。當(dāng)P+多晶硅線被耦合到N+多晶硅線時，硅化物短路了在交界處形成的PN結(jié)二極管。未示出18在整個結(jié)構(gòu)上沉積一厚層的Si02或其他合適的電介質(zhì)，然后形成到多晶硅線的接觸開口。然后在整個晶片上沉積金屬并進(jìn)行刻蝕以限定電路的互連。這樣完成了器件。2權(quán)利要求1.一種結(jié)場效應(yīng)晶體管，包括有源區(qū)，該有源區(qū)包括被絕緣材料包圍的單晶半導(dǎo)體；在所述有源區(qū)中的阱區(qū)域，其被摻雜為第一導(dǎo)電類型；在所述有源區(qū)中的溝道區(qū)域，其被摻雜為第二導(dǎo)電類型，并且其被定位成與所述阱區(qū)域形成PN結(jié)；溝槽，該溝槽被形成在所述絕緣材料中，以便暴露出所述有源區(qū)的壁的至少一部分，從而暴露出所述PN結(jié)；填充所述溝槽的柵極接觸多晶硅，該柵極接觸多晶硅摻雜有高濃度的所述第一導(dǎo)電類型的導(dǎo)電性增強(qiáng)雜質(zhì)；在所述溝道區(qū)域中并且摻雜有所述第一導(dǎo)電類型雜質(zhì)的柵極區(qū)域，所述柵極區(qū)域沿著所述有源區(qū)的所述壁的暴露部分延伸以便與所述PN結(jié)形成電接觸。2.如權(quán)利要求1所述的晶體管，還包括絕緣襯底，所述有源區(qū)的所述單晶半導(dǎo)體形成在所述絕緣襯底上。3.如權(quán)利要求1所述的晶體管，其中所述有源區(qū)被形成在單晶半導(dǎo)體襯底中，并且所述阱區(qū)域被形成為具有在距所述有源區(qū)的頂面大約40-50nm處的溝道-阱PN結(jié)。4.如權(quán)利要求1所述的晶體管，還包括摻雜有第二導(dǎo)電類型的導(dǎo)電性增強(qiáng)雜質(zhì)的源極和漏極區(qū)域，所述源極和漏極區(qū)域被形成為向下延伸通過所述溝道區(qū)域進(jìn)入所述阱區(qū)域中并且形成PN結(jié)，該P(yáng)N結(jié)距所述有源區(qū)的壁的所述一部分的表面足夠遠(yuǎn)以便不與所述柵極區(qū)域進(jìn)行電接觸。5.如權(quán)利要求2所述的晶體管，還包括摻雜有第二導(dǎo)電類型的導(dǎo)電性增強(qiáng)雜質(zhì)的源極和漏極區(qū)域，所述源極和漏極區(qū)域被形成為向下延伸通過所述溝道區(qū)域和所述阱區(qū)域一直到所述絕緣襯底。6.如權(quán)利要求1所述的晶體管，其中所述溝槽被形成為將所述有源區(qū)的兩個壁從所述有源區(qū)的頂面向下暴露至足夠遠(yuǎn)的位置，以便在所述有源區(qū)的周界的相對側(cè)上的至少兩個不同位置處暴露出所述溝道區(qū)域和所述阱區(qū)域之間的所述PN結(jié)。7.如權(quán)利要求5所述的晶體管，還包括第一絕緣材料層，該第一絕緣材料層被形成在所述有源區(qū)的頂面上并且覆在限定所述有源區(qū)的所述絕緣材料上；第二絕緣材料層，其包括形成為覆在所述第一絕緣材料層上的氮化硅；形成在覆在所述有源區(qū)上的所述第一和第二絕緣材料層中的用于源極、柵極和漏極的開口，所述用于源極的開口在所述源極區(qū)域上方，所述用于漏極的開口在所述漏極區(qū)域上方，并且所述用于柵極的開口在所述柵極區(qū)域上方；在所述源極和漏極孔中摻雜有所述第二導(dǎo)電類型的雜質(zhì)的多晶硅，該多晶硅被磨平以與所述第二絕緣材料層平齊；其中所述柵極接觸的所述多晶硅被磨平以與所述第二絕緣材料層平齊。8.如權(quán)利要求7所述的晶體管，還包括形成在所述多晶硅源極、漏極和柵極接觸中的每一個的頂部上的一層硅化鈦。9.如權(quán)利要求8所述的晶體管，還包括覆在整個結(jié)構(gòu)上的一層電介質(zhì)，其中形成有開口以暴露出所述源極、漏極和柵極接觸中的每一個；以及與所述源極、漏極和柵極接觸中的每一個形成電接觸的金屬互連線。10.—種結(jié)場效應(yīng)晶體管，包括絕緣襯底；生長在所述絕緣襯底上的一層單晶半導(dǎo)體，該單晶半導(dǎo)體中通過包圍有源區(qū)的絕緣材料而限定有所述有源區(qū)，半導(dǎo)體被摻雜為第一導(dǎo)電類型；阱區(qū)域，其包括所述單晶半導(dǎo)體的被摻雜為第一導(dǎo)電類型的一部分；與所述阱區(qū)域相鄰的溝道區(qū)域，其包括所述單晶半導(dǎo)體的被摻雜為第二導(dǎo)電類型的一部分，所述溝道和阱區(qū)域形成PN結(jié)；限定所述有源區(qū)的所述絕緣材料，其中形成有溝槽，該溝槽沿著所述有源區(qū)的多個側(cè)面中的至少一個以便將所述溝道區(qū)域的至少一個側(cè)壁向下暴露到至少到所述溝道和阱區(qū)域之間的所述PN結(jié)；在所述溝道區(qū)域上方、所述有源區(qū)的表面上的絕緣層，其中有源極開口、漏極開口和柵極開口，至少所述柵極開口延伸越過所述有源區(qū)的周界；由所述柵極開口內(nèi)的多晶硅形成并且填充所述溝槽的柵極接觸，所述多晶硅被摻雜有高濃度的所述第一導(dǎo)電類型的導(dǎo)電性增強(qiáng)雜質(zhì)；被摻雜為所述第一導(dǎo)電類型的柵極區(qū)域，該柵極區(qū)域位于所述柵極接觸下方并且與所述柵極接觸形成電接觸，并且向下沿所述溝道區(qū)域的所述至少一個側(cè)壁延伸以便與所述阱區(qū)域形成電接觸；源極接觸，由被摻雜有高濃度的所述第二導(dǎo)電類型的雜質(zhì)并且位于所述源極開口內(nèi)的多晶硅形成；在所述源極接觸開口下方的源極區(qū)域，該源極區(qū)域向下延伸到所述溝道和阱區(qū)域中足夠遠(yuǎn)的位置以防止與所述柵極區(qū)域的電接觸；漏極接觸，由被摻雜有高濃度的所述第二導(dǎo)電類型的雜質(zhì)并且位于所述漏極開口內(nèi)的多晶硅形成；在所述漏極接觸開口下方的漏極區(qū)域，該漏極區(qū)域向下延伸到所述溝道和阱區(qū)域中足夠遠(yuǎn)的位置以防止與所述柵極區(qū)域的電接觸；以及形成在所述源極、柵極和漏極多晶硅接觸中的每一個的表面上的硅化物，用于降低其電阻并且短路由P摻雜多晶硅到N摻雜多晶硅的連接所引起的任何PN二極管。11.如權(quán)利要求IO所述的晶體管，還包括形成為覆在整個結(jié)構(gòu)上的一層電介質(zhì)，其中形成有開口以與所述源極、柵極和漏極接觸形成接觸；以及在所述開口中形成的多個金屬互連線，用于將所述接觸與電路中的其他節(jié)點(diǎn)相連。12.如權(quán)利要求11所述的晶體管，其中所述單晶硅是是外延生長的，并且所述絕緣材料是淺溝槽隔離，并且所述溝道區(qū)域被形成為具有在距所述有源區(qū)的頂面大約40-50nm處的溝道-阱PN結(jié)。13.如權(quán)利要求ll所述的晶體管，其中所述有源區(qū)具有四個側(cè)面，并且所述溝槽在所述有源區(qū)的相對的兩側(cè)上被向下刻蝕到限定所述有源區(qū)的所述絕緣材料中，以使得所述柵極區(qū)域沿已被所述刻蝕步驟暴露出的所述有源區(qū)的兩側(cè)向下至少延伸到與所述溝道-阱PN結(jié)形成電接觸的點(diǎn)。14.如權(quán)利要求11所述的晶體管，還包括所述阱區(qū)域內(nèi)的掩埋柵極，所述掩埋柵極處于所述柵極接觸下方、所述溝道-阱PN結(jié)處，并且被摻雜為所述第一導(dǎo)電類型。15.—種結(jié)場效應(yīng)晶體管，包括摻雜有第一導(dǎo)電類型的導(dǎo)電性增強(qiáng)雜質(zhì)的半導(dǎo)體襯底；生長在所述半導(dǎo)體襯底上的一層單晶半導(dǎo)體，該單晶半導(dǎo)體中通過包圍有源區(qū)的淺溝槽隔離限定有矩形或方形的所述有源區(qū)，所述半導(dǎo)體被摻雜為第一導(dǎo)電類型；阱區(qū)域，其包括所述單晶半導(dǎo)體的被摻雜為第一導(dǎo)電類型的一部分；與所述阱區(qū)域相鄰的溝道區(qū)域，其包括所述單晶半導(dǎo)體的被摻雜為第二導(dǎo)電類型的一部分，所述溝道和阱區(qū)域形成距所述有源區(qū)的頂面大約40到50nm的PN結(jié)；在所述阱區(qū)域內(nèi)、所述溝道-阱PN結(jié)處的掩埋柵極，其被摻雜為所述第一導(dǎo)電類型；限定所述有源區(qū)的所述絕緣材料，其中形成有溝槽，該溝槽沿著所述有源區(qū)的兩個相對側(cè)，以將所述溝道區(qū)域的至少一個側(cè)壁向下暴露到至少到所述掩埋柵極或所述溝道-阱PN結(jié)；在所述溝道區(qū)域上方、所述有源區(qū)的表面上的絕緣層，其中有源極開口、漏極開口和柵極開口，至少所述柵極開口延伸越過所述有源區(qū)的周界；由所述柵極開口內(nèi)的多晶硅形成并且填充所述溝槽的柵極接觸，所述多晶硅被摻雜有高濃度的所述第一導(dǎo)電類型的導(dǎo)電性增強(qiáng)雜質(zhì)；被摻雜為所述第一導(dǎo)電類型的柵極區(qū)域，該柵極區(qū)域位于所述柵極接觸下方并與所述柵極電接觸，并且向下沿所述溝道區(qū)域的所述至少一個側(cè)壁延伸以便與所述掩埋柵極或所述阱區(qū)域形成電接觸；源極接觸，由被摻雜有高濃度的所述第二導(dǎo)電類型的雜質(zhì)并且位于所述源極開口內(nèi)的多晶硅形成；在所述源極接觸開口下方的源極區(qū)域，該源極區(qū)域向下延伸到所述溝5道和阱區(qū)域中足夠遠(yuǎn)的位置以防止與所述柵極區(qū)域的電接觸；漏極接觸，由被摻雜有高濃度的所述第二導(dǎo)電類型的雜質(zhì)并且位于所述漏極開口內(nèi)的多晶硅形成；在所述漏極接觸開口下方的漏極區(qū)域，該漏極區(qū)域向下延伸到所述溝道和阱區(qū)域中足夠遠(yuǎn)的位置以防止與所述柵極區(qū)域的電接觸；以及形成在所述源極、柵極和漏極多晶硅接觸中的每一個的表面上的硅化物，用于降低其電阻并且短路由P摻雜多晶硅到N慘雜多晶硅的連接所引起的任何PN二極管。16.—種用于構(gòu)造結(jié)場效應(yīng)晶體管的方法，包括在絕緣襯底上外延生長半導(dǎo)體并且對其摻雜第一導(dǎo)電類型的雜質(zhì)以形成阱區(qū)域；利用電介質(zhì)材料在所述阱區(qū)域中限定有源區(qū)；使用一次或多次離子注入來向所述阱區(qū)域中注入第二導(dǎo)電類型的導(dǎo)電性增強(qiáng)雜質(zhì)以形成溝道區(qū)域，并且設(shè)置能量水平以便實(shí)現(xiàn)大約40-50nm的溝道-阱PN結(jié)深度；通過化學(xué)氣相沉積在結(jié)構(gòu)的頂部沉積一層二氧化硅以便覆蓋所述有源區(qū)的表面，該二氧化硅層在下文中稱為CVD氧化物層；在所述CVD氧化物層的頂面上形成一層氮化硅；旋涂光刻膠并對氮化物層和所述CVD氧化物層進(jìn)行掩蔽和等離子體刻蝕，以便產(chǎn)生向下到所述有源區(qū)的開口以用于源極接觸、漏極接觸和柵極接觸；去除舊的光刻膠，旋涂新的光刻膠并進(jìn)行掩蔽以定義在所述柵極開口上方的開口，通過該開口可執(zhí)行離子注入以形成掩埋柵極；使用離子注入來形成所述柵極開口之下的具有第一導(dǎo)電類型的掩埋柵極，所述掩埋柵極就在所述溝道-阱PN結(jié)的下方；去除舊的光刻膠，旋涂新的光刻膠并進(jìn)行掩蔽以暴露出所述源極和漏極接觸開口并阻擋所述柵極接觸開口；使用一次或多次離子注入形成摻雜有第二導(dǎo)電類型的導(dǎo)電性增強(qiáng)雜質(zhì)的源極和漏極區(qū)域，并且使用足以建立源極-溝道結(jié)和漏極-溝道結(jié)的能量水平，該源極-溝道結(jié)和漏極-溝道結(jié)相對于所述有源區(qū)的頂面來說足夠深以防止在形成所述柵極區(qū)域時短路；通過如下操作形成暴露出所述有源區(qū)的至少一個壁的溝槽剝離剩余的光刻膠并穿過所述源極、柵極和漏極孔進(jìn)行選擇性等離子體刻蝕，以刻蝕所述有源區(qū)外部的二氧化硅場氧化物而不刻蝕所述有源區(qū)的單晶硅，從而暴露出所述有源區(qū)的至少一個壁，并且刻蝕足夠長的距離以暴露出所述溝道-阱PN結(jié)或所述掩埋柵極；在該結(jié)構(gòu)的整個表面上沉積多晶硅以便填充所述溝槽和所述接觸開卩；使用化學(xué)機(jī)械拋光磨去過量的多晶硅，向下直到所述氮化物層以便形成單獨(dú)的源極接觸、柵極接觸和漏極接觸；旋涂新的光刻膠并進(jìn)行掩蔽以暴露出柵極接觸；使用離子注入利用第一導(dǎo)電類型的導(dǎo)電性增強(qiáng)雜質(zhì)對柵極接觸進(jìn)行摻雜；剝離剩余的光刻膠，旋涂新的光刻膠并進(jìn)行掩蔽以暴露出源極接觸和漏極接觸；使用離子注入來將第二導(dǎo)電類型的導(dǎo)電性增強(qiáng)雜質(zhì)注入到源極接觸和漏極接觸的多晶硅中；以足夠高的溫度對該結(jié)構(gòu)退火達(dá)足夠長的時段，以激活注入的導(dǎo)電性增強(qiáng)雜質(zhì)并使得導(dǎo)電性增強(qiáng)雜質(zhì)從所述多晶硅源極接觸、漏極接觸和柵極接觸擴(kuò)散到所述有源區(qū)單晶硅中，以便在所述源極和漏極區(qū)域以及柵極區(qū)域處形成歐姆接觸，所述柵極區(qū)域向下沿所述溝道區(qū)域的與所述溝槽中的所述多晶硅接觸的側(cè)壁延伸，以便直接地或者通過所述掩埋柵極與所述阱區(qū)域形成電接觸；在所述源極接觸、柵極接觸和漏極接觸的頂面上形成硅化鈦；在該結(jié)構(gòu)的整個表面上沉積一層電介質(zhì)，并在其中形成足可以與所述源極接觸、柵極接觸和漏極接觸形成電接觸的開口；以及沉積金屬以便填充開口，并對金屬進(jìn)行掩蔽和刻蝕以便形成能夠電連接到所述源極接觸、柵極接觸和漏極接觸的互連。17.如權(quán)利要求16所述的方法，其中限定所述有源區(qū)的步驟包括使用淺溝槽隔離。18.—種制作結(jié)場效應(yīng)晶體管的方法，包括在襯底層上形成阱區(qū)域；在所述阱區(qū)域上形成溝道區(qū)域；在所述溝道區(qū)域上形成柵極區(qū)域，所述柵極區(qū)域包圍了所述溝道區(qū)域并且與所述阱區(qū)域相接觸。19.如權(quán)利要求18所述的方法，還包括在所述柵極區(qū)域上形成柵極接觸區(qū)域。20.如權(quán)利要求19所述的方法，其中所述柵極接觸區(qū)域包圍了所述柵極區(qū)域并且與所述阱區(qū)域相接觸。全文摘要通過故意將溝道-阱PN結(jié)與柵極區(qū)域短路，實(shí)現(xiàn)了一種沒有用于背柵極的表面接觸的結(jié)場效應(yīng)晶體管，該晶體管實(shí)現(xiàn)了溝道中的兩倍跨導(dǎo)并且具有更高的切換速度。這是通過以下方式實(shí)現(xiàn)的故意刻蝕掉至少柵極區(qū)域中有源區(qū)外部的場氧化物，以便暴露出有源區(qū)的側(cè)壁，向下直到與阱形成電接觸的掩埋柵極或溝道-阱PN結(jié)。然后在溝槽中沉積多晶硅并進(jìn)行重?fù)诫s，并且使用退火步驟來將雜質(zhì)驅(qū)動到溝道區(qū)域的頂部和側(cè)壁，從而產(chǎn)生“包繞”柵極區(qū)域，該“包繞”柵極區(qū)域沿溝道區(qū)域的側(cè)壁向下到達(dá)溝道-阱PN結(jié)。這使得被施加到柵極端子的偏置也被施加到阱，從而利用圍繞柵極-溝道PN結(jié)和溝道-阱PN結(jié)兩者的耗盡區(qū)域?qū)系揽鐚?dǎo)進(jìn)行調(diào)制。文檔編號H01L29/10GK101501828SQ200780029842公開日2009年8月5日申請日期2007年8月9日優(yōu)先權(quán)日2006年8月10日發(fā)明者瑪杜胡卡·沃拉申請人:帝斯曼方案公司