專利名稱：具有降低擊穿電壓的低電壓瞬態(tài)電壓抑制器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及瞬態(tài)電壓抑制(TVS)器件，并且更具體地涉及 低電壓TVS器件。
背景技術(shù)：
實際上，所有的電子器件都易于受到諸如靜電放電或電磁耦合干擾 的瞬態(tài)擾動的影響。通常，擾動發(fā)生在對電子器件的輸入/輸出(I/O) 接口。易受瞬態(tài)擾動或信號影響的1/0接口的典型的示例是電源輸入端 子和數(shù)據(jù)總線端子等等。
TVS結(jié)型二極管已經(jīng)被普遍地應(yīng)用于保護(hù)電子器件不受由瞬態(tài)電 壓信號引起的損害。置于電子器件中的用于瞬態(tài)抑制的TVS結(jié)型二極管 在正常、非瞬態(tài)條件下被反向偏置。然而，在瞬態(tài)條件期間，反向偏置 電壓超過了反向擊穿電壓，并且TVS結(jié)型二極管將瞬態(tài)電壓箝位至與二 極管的反向擊穿電壓相等，由此，防止了瞬態(tài)電壓超過可以由電子器件 維持的最大電壓。
現(xiàn)有技術(shù)的TVS結(jié)型二極管對于高電壓(例如，>5伏)應(yīng)用執(zhí)行 得很好，但是，對于低電壓(例如，<5伏)應(yīng)用會引起特定的不利特 性。低電壓TVS結(jié)型二極管的不利特性包括高的擊穿電壓。現(xiàn)在的電子 器件都被設(shè)計為以低于5伏的，諸如3伏和1.8伏或者甚至更低的電池供應(yīng)的電勢來操作。電池操作電路的當(dāng)前要求是被較低地驅(qū)動。因為這 些電子器件中的許多能忍耐的最高電壓相對較低，所以需要將擊穿電壓 降低，使得TVS結(jié)型二極管將瞬態(tài)電壓箝位至更低的電平上。

發(fā)明內(nèi)容
根據(jù)本發(fā)明，提供了一種半導(dǎo)體結(jié)型器件。該器件包括低電阻率半 導(dǎo)體材料的襯底，所述襯底具有預(yù)先選擇的極性。將錐形凹進(jìn)部延伸到 該襯底中，并且凹進(jìn)部在其從襯底的上表面向下延伸時向內(nèi)逐漸變細(xì)。 將半導(dǎo)體層設(shè)置在凹進(jìn)部中，并且延伸到襯底的上表面之上。半導(dǎo)體層 具有與襯底的極性相反的極性。金屬層在半導(dǎo)體層上。
根據(jù)本發(fā)明的一方面，襯底包括硅襯底。
根據(jù)本發(fā)明的另一發(fā)面，錐形的凹進(jìn)部是v型凹槽。 根據(jù)本發(fā)明的另一發(fā)面，錐形的凹進(jìn)部是v型凹槽。
根據(jù)本發(fā)明的另一方面，襯底具有[100]表面取向。 根據(jù)本發(fā)明的另一方面，半導(dǎo)體層包括多晶硅層。
根據(jù)本發(fā)明的另一方面，通過在具有預(yù)先選擇的極性的低電阻率半 導(dǎo)體材料的襯底中形成錐形凹進(jìn)部來開始形成半導(dǎo)體結(jié)型器件的方法。 當(dāng)凹進(jìn)部從襯底的上表面向下延伸時，凹進(jìn)部向內(nèi)逐漸變小。在凹進(jìn)部 內(nèi)形成半導(dǎo)體層并且該半導(dǎo)體層延伸到襯底的上表面之上。半導(dǎo)體層具 有與襯底的極性相反的極性。然后在半導(dǎo)體層上形成金屬層。


圖1示出用作瞬態(tài)電壓抑制器(TVS)的本發(fā)明的半導(dǎo)體結(jié)型器 件，以將電路與電源端子Vcc和Vdd處呈現(xiàn)的瞬態(tài)電壓隔離開。
6圖2-7示出半導(dǎo)體處理步驟的一個示例，其可以用于制造根據(jù)本 發(fā)明的半導(dǎo)體結(jié)型器件。
圖8是示出電流密度增加的凹槽底部處的電流分布的仿真。
圖9a和9b中的每個示出對于根據(jù)本發(fā)明制造的低電壓TVS器件 和對于在沒有提供凹進(jìn)部或者凹槽的情況下的相應(yīng)平面TVS器件的電 壓-電流特性。
圖10-18示出半導(dǎo)體處理步驟的另一示例，其可以用于制造根據(jù) 本發(fā)明的半導(dǎo)體結(jié)型器件。
具體實施例方式
在圖1中，說明了 TVS器件4的應(yīng)用，由此TVS器件4將應(yīng)用電 路2與在電源端子Vcc和Vdd處呈現(xiàn)的瞬態(tài)電壓隔離。TVS器件4對 于抑制應(yīng)用電路2上的負(fù)和正瞬態(tài)電勢都是有效的。應(yīng)該注意，對于 TVS器件4存在各種其他應(yīng)用，諸如用于I/O數(shù)據(jù)線和各種其他接口 的保護(hù)器件。塊6可以表示集成電路，例如，由此應(yīng)用電路2和TVS 器件4可以共存在同一管芯上。相反，塊6可以表示印刷電路板，例 如，由此TVS器件4可以是為應(yīng)用電路2提供保護(hù)的分立組件。
本發(fā)明提供低電壓TVS結(jié)型二極管，其具有可以被降低得低于傳 統(tǒng)器件的擊穿電壓的擊穿電壓。通過增強(qiáng)p-n結(jié)附近的局部電場來實現(xiàn) 降低的擊穿電壓，所述p-n結(jié)處于襯底中。增強(qiáng)的局部電場又增加了局 部的電流密度。通過在襯底和上面的N+多晶硅層之間提供銳角界面來 增加局部電場。如下詳述的，在襯底中提供諸如V型凹槽等的錐形凹 進(jìn)部以形成銳角界面。
結(jié)合圖2-7使用如下所述的半導(dǎo)體處理步驟可以完成根據(jù)本發(fā)明 的TVS器件200的制造。如圖2中所示，選擇具有所期望特性的半導(dǎo) 體材料的晶片202，諸如有均勻厚度(例如，250微米)的p型晶體硅。 在所示的本發(fā)明實施例中，起始材料具有晶體取向(諸如100晶面材 料)使得通過各向異性蝕刻劑可以在其中形成V型凹槽或凹進(jìn)部。為了形成第一掩模，襯底提供有可以通過氧化襯底表面而形成的二氧化
硅層204。在一個實施例中，氧化物層204具有大約5000埃的厚度。
如圖3所示，現(xiàn)在使用光致抗蝕劑掩模206以形成在其中要形成 V型凹進(jìn)部的孔。如圖4所示，在一些實施例中，孔208可以具有沿 著襯底202表面的大約5微米的寬度。在圖5中，將光致抗蝕劑206 移除，并且形成V型凹進(jìn)部210?？梢允褂酶飨虍愋晕g刻劑(例如， 肼和水)來形成V型凹進(jìn)部210。凹進(jìn)部210的底部可以在襯底202 中延伸至大約l-10微米的厚度。接下來，在圖6中，使用傳統(tǒng)技術(shù)沉 積重?fù)诫s的N+多晶硅層212。多晶硅層212填充V型凹進(jìn)部210并且 覆蓋氧化物層204。多晶硅層212可以在襯底202的表面上具有大約 l-10微米的厚度。
在本發(fā)明的一些實施例中，可以通過形成首先沉積未摻雜的多晶 硅層來形成N+多晶硅層212。將合適的摻雜材料(例如，磷、砷)注 入到未摻雜多晶硅層中。不管N+多晶硅是否以此方式或原位來沉積， 隨后的退火工藝用于將摻雜劑擴(kuò)散或者驅(qū)入到襯底202中。這樣，p-n 結(jié)將位于襯底中，而不是在多晶硅/襯底界面處，由此，防止界面狀態(tài) 影響來自p/n結(jié)的漏電流。
接下來，在圖7中，在多晶硅層212上形成金屬層214。金屬層 214可以是諸如，例如鋁的任何合適的金屬。該金屬層作為陽極。還在 襯底的背面上形成金屬層來用作陰極電極。
以上描述了用于制作根據(jù)本發(fā)明的半導(dǎo)體結(jié)型器件的一系列方法 步驟。然而，可以采用其他的方法或者上述方法的變形。例如，也可 以采用利用了氮化硅(Si3N4)層作為蝕刻和氧化阻擋的選擇性氧化類 型的處理，以給出基本相同的結(jié)構(gòu)。同樣，可以提供附加掩模以在器 件中或在器件上形成附加的特征或結(jié)構(gòu)。另外，可以以傳統(tǒng)方式在金 屬陽極的頂部上提供鈍化層，以幫助保護(hù)器件或保持其結(jié)構(gòu)或電學(xué)的完整性。
在以上描述的本發(fā)明的特定實施例中，襯底被選擇成具有在[ioo]
平面中的表面。通過提供這樣的取向，截平的V形凹槽可以在其中被 各向異性地蝕刻。該取向的優(yōu)點在于最初的蝕刻將具有截平的v形， 并且后續(xù)的蝕刻步驟將繼續(xù)移除初始截平的V形凹槽下的區(qū)域，以形 成基本V形的凹進(jìn)部。該種蝕刻相對于初始凹槽壁基本不產(chǎn)生側(cè)向蝕
刻。雖然圖5說明了 V形凹進(jìn)部210的形成，但是倘若錐形的形狀足 以增強(qiáng)在凹進(jìn)部210的底部處的襯底202中的局部電場使得器件的擊 穿電壓被減小，那么也可以將凹進(jìn)部210形成為具有其他錐形形狀。 在這些情況中，可以期望提供具有與[100]平面的不同表面取向的襯底。
與相應(yīng)的傳統(tǒng)半導(dǎo)體結(jié)型器件相比，仿真已經(jīng)確認(rèn)了本發(fā)明中的 擊穿電壓被降低。例如，圖8示出在凹進(jìn)部210的底部處的電流分布。 因為在該位置處的電場增強(qiáng)，所以電流密度增加。圖9a和9b中的每個 示出對于根據(jù)本發(fā)明制造的低電壓TVS器件的電壓-電流特性(圖9a 和9b中的曲線260)和對于沒有提供凹進(jìn)部或者凹槽的情況下的相應(yīng) 的平面TVS器件的電壓-電流特性(在圖9a和9b中的曲線270)。如 附圖所示，本發(fā)明的擊穿電壓比以至少相同襯底摻雜濃度而形成的相 應(yīng)器件的擊穿電壓更低。
圖10-18示出半導(dǎo)體處理步驟的另一示例，其可以用于制造根據(jù) 本發(fā)明的半導(dǎo)體結(jié)型器件。在該示例中，在晶片202中形成多個V型 凹進(jìn)部310。圖10示出在重?fù)诫sN+多晶硅層312被形成之后的器件， 其類似于圖6所示的單個V型凹進(jìn)部器件的狀態(tài)。在圖11中，將光致 抗蝕劑掩模330施加在多晶硅層312上，以便于形成接觸孔。然后， 在圖12中多晶硅層312的暴露部分被蝕刻，以暴露氧化物層304的下 面部分。接下來，在圖13中，在多晶硅層312和氧化物層304上形成 保護(hù)氧化物層335。然后，在蝕刻氧化物335和移除光致抗蝕劑之后， 在圖14中施加圖案化的光致抗蝕劑340，以限定接觸孔360 (圖15)。
9然后在圖16中，沉積金屬化層350，以填充接觸孔360。在圖17中， 在金屬化層350上施加光致抗蝕劑層355,以限定金屬焊盤區(qū)域。在圖 18中，金屬化層350被蝕刻并且移除光致抗蝕劑355，從而完成所示
的器件。
權(quán)利要求
1. 一種半導(dǎo)體結(jié)型器件，包括具有預(yù)先選擇的極性的低電阻率半導(dǎo)體材料的襯底；錐形凹進(jìn)部，其延伸到所述襯底中，并且所述錐形凹進(jìn)部隨著從所述襯底的上表面向下延伸而向內(nèi)逐漸變細(xì)；半導(dǎo)體層，其設(shè)置在所述凹進(jìn)部內(nèi)并且在所述襯底的上表面之上延伸，所述半導(dǎo)體層具有與所述襯底的極性相反的極性；以及金屬層，其覆蓋在所述半導(dǎo)體層上。
2. 根據(jù)權(quán)利要求l所述的半導(dǎo)體結(jié)型器件，其中， 所述襯底包括硅襯底。
3. 根據(jù)權(quán)利要求l所述的半導(dǎo)體結(jié)型器件，其中， 所述錐形凹進(jìn)部是V型凹槽。
4. 根據(jù)權(quán)利要求2所述的半導(dǎo)體結(jié)型器件，其中， 所述錐形凹進(jìn)部是V型凹槽。
5. 根據(jù)權(quán)利要求4所述的半導(dǎo)體結(jié)型器件，其中， 所述襯底具有[100]表面取向。
6. 根據(jù)權(quán)利要求l所述的半導(dǎo)體結(jié)型器件，其中， 所述半導(dǎo)體層包括多晶硅層。
7. —種形成半導(dǎo)體結(jié)型器件的方法，包括在具有預(yù)先選擇的極性的低電阻率半導(dǎo)體材料的襯底中形成錐形 凹進(jìn)部，所述凹進(jìn)部隨著從所述襯底的上表面向下延伸而向內(nèi)逐漸變 細(xì)；在所述凹進(jìn)部內(nèi)形成半導(dǎo)體層，并且該半導(dǎo)體層在所述襯底的上表面之上延伸，所述半導(dǎo)體層具有與所述襯底的極性相反的極性；以 及形成覆蓋在所述半導(dǎo)體層上的金屬層。
8. 根據(jù)權(quán)利要求7所述的方法，進(jìn)一步包括 在所述襯底的上表面的上方形成氧化物層，以及 在所述氧化物層中蝕刻孔，所述錐形凹進(jìn)部通過所述孔來形成。
9. 根據(jù)權(quán)利要求7所述的方法，進(jìn)一步包括 在所述襯底中各向異性地蝕刻所述錐形凹進(jìn)部。
10. 根據(jù)權(quán)利要求9所述的方法，其中， 所述襯底包括硅襯底。
11. 根據(jù)權(quán)利要求IO所述的方法，其中， 所述硅襯底具有[100]表面取向。
12. 根據(jù)權(quán)利要求7所述的方法，其中， 所述錐形凹進(jìn)部是V型凹槽。
13. 根據(jù)權(quán)利要求7所述的方法，其中，所述形成所述半導(dǎo)體層的步驟包括沉積具有與所述襯底的極性相反的極性的半導(dǎo)體材料。
14. 根據(jù)權(quán)利要求13所述的方法，其中， 所述半導(dǎo)體材料是摻雜的多晶硅。
15. 根據(jù)權(quán)利要求7所述的方法，其中，所述形成半導(dǎo)體層的步驟包括沉積半導(dǎo)體材料；在所述半導(dǎo)體材料中注入具有與所述襯底的極性相反的極性的摻雜劑；以及將所述摻雜劑擴(kuò)散到所述半導(dǎo)體襯底中。
16. 根據(jù)權(quán)利要求15所述的方法，進(jìn)一步包括 對所述半導(dǎo)體材料進(jìn)行退火以擴(kuò)散所述摻雜劑。
17. 根據(jù)權(quán)利要求15所述的方法，其中，所述半導(dǎo)體材料是多晶硅。
全文摘要
一種半導(dǎo)體結(jié)型器件，包括低電阻率半導(dǎo)體材料的襯底202，所述襯底具有預(yù)先選擇的極性。錐形凹進(jìn)部210延伸到襯底202中，并且隨著從襯底202的上表面向下延伸而向內(nèi)逐漸變細(xì)。半導(dǎo)體層(N+POLY)設(shè)置在凹進(jìn)部210內(nèi)，并且延伸到襯底202的上表面之上。半導(dǎo)體層(N+POLY)具有與襯底202的極性相反的極性。金屬層212在半導(dǎo)體層(N+POLY)上。
文檔編號H01L21/20GK101501856SQ200780029780
公開日2009年8月5日 申請日期2007年8月10日 優(yōu)先權(quán)日2006年8月10日
發(fā)明者戴圣輝, 汪海寧, 蔣銘泰, 金雅琴 申請人:威世通用半導(dǎo)體公司