專利名稱：在支撐襯底上通過外延獲得的非晶材料中制造包括至少一個薄層的結(jié)構(gòu)的方法和根據(jù)該 ...的制作方法
技術領域：
本發(fā)明涉及一種在支撐襯底上通過所謂的固相外延(SPE)獲得的 非晶材料中制造包括至少一個薄層的結(jié)構(gòu)的方法。 本發(fā)明也涉及通過該方法獲得的結(jié)構(gòu)。
本發(fā)明的一個非限定性的應用涉及制造半導體襯底，其上部層被 摻雜例如用于形成CMOS (互補金屬氧化物半導體)元件，例如晶體 管。
背景技術：
在這方面，特別是微電子領域，可以嘗試降低用于制作電子元件 的襯底層的電阻。通過增加載流子的濃度可以顯著地降低電阻。
載流子濃度的增加，其主要步驟如圖1示意性所示，是通過對如 圖la所示通常采用硅制成的襯底1采用傳統(tǒng)的方法通過注入摻雜物質(zhì) 2 (參考圖lb)摻雜來獲得的。例如，典型地執(zhí)行注入的摻雜物質(zhì)例如 磷或硼。參考圖lc，根據(jù)這種已知的方法得到的襯底因此包括上部摻 雜區(qū)3和下部晶體區(qū)4。
然而，摻雜物質(zhì)具有限制的溶解度，對應著在支撐襯底里可能產(chǎn) 生的載流子的最大濃度。
因此如能夠?qū)σr底的摻雜超過級別在le20 at/cmS的標準溶解度限 制是很有優(yōu)勢的。
為了這個目的，應用所謂的固相外延(SPE)也是眾所周知的，其 主要步驟如圖2示意性所示。
圖2中顯示了用于處理典型為硅的支撐襯底10的固相外延。
在第一步驟(圖2b)期間，為了在支撐襯底10中生成上部非晶體 層12，例如硅的原子物質(zhì)ll從支撐襯底的上部面注入，如圖2c所示。因此，注入原子物質(zhì)后，襯底包括下部晶體層13和上部非晶體層12。
注意到該注入物質(zhì)11在非晶體層12的下面也立即產(chǎn)生區(qū)域15， 該區(qū)域的間隙位置里包括一些原子物質(zhì)(例如硅)，但是該區(qū)域15的 結(jié)構(gòu)沒有被描述為《非晶體》。
在第二可選擇的步驟中，參考圖2d和圖2e，在非晶體層12中注 入摻雜物質(zhì)14例如磷或硼。
接下來，參考圖2f，經(jīng)過前面的可選擇的注入摻雜物質(zhì)步驟后， 進行低溫再結(jié)晶退火，然后注入非晶體層12的摻雜物質(zhì)14被激活使 得摻雜物質(zhì)14在層12中大比例地進入置換位置。
經(jīng)過低溫再結(jié)晶退火，意味著在55(TC至65(TC之間的溫度進行熱 處理，其允許從襯底10的晶體層13進行非晶體層12的再結(jié)晶，該層 13起著仔晶層的作用。
采用這種技術，由此可以在支撐襯底10中激活雜質(zhì)超過其限制的 溶解度。應注意到，在硅的情況下，大多數(shù)目前的摻雜物在溫度從80(TC 到115(TC其限制的溶解度在lel8到1.5e20at/cm3區(qū)間變化。隨著摻雜 物溶解度的增加，支撐襯底10中的載流子濃度增加，這將導致襯底上 的電子元件的源/漏電阻降低，因此降低了該元件的功耗。
然而，這種技術也有缺點，實際上，在再結(jié)晶退火結(jié)束時在緊鄰 位于再結(jié)晶層12的下面區(qū)域15中產(chǎn)生末端(EOR)型缺陷。
這些EOR缺陷是因為結(jié)晶缺陷產(chǎn)生的，其在非晶化步驟中出現(xiàn)并 在再結(jié)晶步驟中發(fā)展。
這些EOR缺陷嚴重惡化了電氣性能，特別是襯底10的載流子遷 移率，從而使得這些襯底不適合用來制作電子元件。
因此，如果SPE型方法真的允許增加襯底中的雜質(zhì)的限制溶解度， 則它們具有某些限制。
發(fā)明內(nèi)容
本發(fā)明的目的就是給出克服這些限制的可能性。
為了該目的和根據(jù)本發(fā)明，提出了一種在支撐襯底上制造包括至
少一個薄層的結(jié)構(gòu)的方法，其特別在于它包括至少這些歩驟-從所述的支撐襯底形成所謂的中間結(jié)構(gòu)，該中間結(jié)構(gòu)包括 O非晶體層，
O包含點缺陷和緊鄰位于所述的非晶體層下面的第一晶體層， O位于中間結(jié)構(gòu)的下部分的第二晶體層， -在所述中間結(jié)構(gòu)的上部面上結(jié)合接收襯底，
-去除中間結(jié)構(gòu)的形成有點缺陷的層，使得所述的非晶體層形成 中間結(jié)構(gòu)的上部層。
根據(jù)本發(fā)明中的方法得到的結(jié)構(gòu)允許襯底摻雜超過摻雜物的限制 溶解度。此外，摻雜的襯底不包括任何點缺陷。
通過沉積外延的晶體層伴隨全部或部分非晶化該層，或者甚至例 如通過沉積非晶體層，在中間結(jié)構(gòu)的表面或在中間結(jié)構(gòu)上形成非晶體 層。
可替代地，非晶體層可能在中間結(jié)構(gòu)中構(gòu)成，以形成上部層，所 謂的中間結(jié)構(gòu)的表面非晶體層。
根據(jù)另一個替代，非晶體層在中間結(jié)構(gòu)中構(gòu)成以形成埋入層，所 謂的埋入非晶體層，緊鄰位于中間結(jié)構(gòu)上部分的第三晶體層的下面。
優(yōu)選地，通過注入物質(zhì)到所述的支撐襯底獲得非晶體層。
在結(jié)合接收襯底的步驟之前，它包括通過所述的中間結(jié)構(gòu)的上部 面注入物質(zhì)來摻雜非晶體層的步驟。
在形成非晶體層的步驟和去除中間結(jié)構(gòu)的形成有點缺陷的層的步 驟之后，并且在結(jié)合接收襯底的步驟之前，它包括通過注入物質(zhì)摻雜 非晶體層的步驟。
通過采用再結(jié)晶所述的非晶體層的熱處理來激活注入到非晶體層 的摻雜物。
所述的熱處理在55(TC至65(TC之間進行，持續(xù)一到兩小時。 優(yōu)選地通過在中間結(jié)構(gòu)中生成弱化區(qū)和接著施加應力來獲得實現(xiàn) 去除中間結(jié)構(gòu)的形成有點缺陷的層的步驟。
在形成非晶體層期間，去除中間結(jié)構(gòu)的形成有點缺陷的層的步驟
根據(jù)下列步驟執(zhí)行
-通過中間結(jié)構(gòu)的上部層注入離子或氣體物質(zhì)以在中間結(jié)構(gòu)中形 成埋入的弱化區(qū)，-在弱化區(qū)形成裂縫，導致中間結(jié)構(gòu)的上部層的分離。 此外，提出了一種結(jié)構(gòu)，即在支撐襯底上的非晶體材料中包括至 少一個薄層的襯底，其特別在于它包括接收襯底，中央晶體層和非晶
體層，所述的接收襯底，晶體層和非晶體層沒有任何EOR型的點缺陷。
同時也提出了一種結(jié)構(gòu)，即包括至少一個接收襯底和沒有任何
EOR型點缺陷的上部摻雜晶體層的襯底，其特別在于所述的摻雜晶體 層的摻雜濃度大于或等于le20at/cm3。
本發(fā)明的其它優(yōu)點和特征從參考附圖作為根據(jù)本發(fā)明方法的非限 制性例子給出的下列幾個替代實施例的描述中將變得更明顯，其中除
了已經(jīng)參考本領域現(xiàn)狀評述的圖1和圖2之外
-圖3是根據(jù)本發(fā)明制造襯底的方法主要步驟的示意圖， -圖4是根據(jù)本發(fā)明制造襯底的方法的第一替代實施例的主要步 驟的示意圖，
-圖5是根據(jù)本發(fā)明制造襯底的方法的第二替代實施例的主要步 驟的示意圖，
-圖6是根據(jù)本發(fā)明制造襯底的方法的第三替代實施例的主要步 驟的示意圖，
-圖7是不同注入能量的SiGe系統(tǒng)的劑量/深度圖，
-圖8是描述注入物質(zhì)的濃度對應在襯底中的深度的示圖。
我們將以可能被構(gòu)思的幾個替代實施例來描述本發(fā)明的優(yōu)選實施
具體實施例方式
具有埋入非晶體層和通過注入弱化去除點缺陷的替代實施例
參考圖3，根據(jù)本發(fā)明的優(yōu)選實施例，該方法包括從襯底32 (圖 3a)的上部面注入物質(zhì)31 (圖3b)的步驟，以形成埋入非晶體層33， 參考圖3c。襯底32例如有沿著水平方向延伸的一般的光盤形狀，。此外，在
下文中，通過上部面，即襯底32的頂部意味著接收第一注入物質(zhì)31 的面。
襯底32是半導體材料例如硅。 物質(zhì)31可以例如為Si。
為了獲得埋入層33，控制注入?yún)?shù)，以在襯底32的表面保留區(qū)域 34，使得區(qū)域34的結(jié)晶度沒有受到注入物質(zhì)31的改變。
形成埋入非晶體層33后，支撐襯底31具有所謂的中間結(jié)構(gòu)32，， 參考圖3c，包括保持為晶體的上部層34，位于上部晶體層34下面的 埋入非晶體層33，包含晶體點缺陷的緊鄰位于埋入非晶體層34下面的 中央晶體層35和下部晶體層36。這些點缺陷是間隙Si原子，它們對 應著圖2c- 2e的層15的缺陷，它們是EOR型點缺陷的起因。
可選擇地，參考圖3d，摻雜物質(zhì)37例如硼和/或磷通過中間結(jié)構(gòu) 32，的上部面局部或者全面地注入到非晶體層33。
根據(jù)《Kluwer Academic Publishers))出版的Jean-Pierre Colinge的 《Silicon-on-I腿lator Technology: Materials to VLSI, 2nd Edition》中50 和51頁所描述的Smart Cut 方法，離子和/或氣體物質(zhì)38接著通過襯 底的上部面被注入以在襯底中形成埋入弱化區(qū)39，如圖3e中虛線所示。
區(qū)域39位于靠近層35的點缺陷處，在非晶化期間形成。
該弱化區(qū)39在層36中形成，靠近層35，和如同以后看到的，允 許層36的部分分離。
該弱化注入步驟優(yōu)選地采用注入(單獨注入氫，單獨注入氦......)，
至少兩種不同的原子物質(zhì)的共同注入，例如氫和氦，先后被注入，氦 一般優(yōu)選地在氫之前注入。
在這個實施例中將看到，選擇所述的物質(zhì)注入的參數(shù)以在中間結(jié) 構(gòu)32'的點缺陷35下面形成弱化區(qū)39。
然而，可以選擇弱化注入?yún)?shù)使得弱化區(qū)39位于點缺陷35水平處。
接下來，參考圖3f，通過任何合適的方法將接收襯底40結(jié)合在中 間結(jié)構(gòu)32，的上部晶體層34上。 '
在下文中，為了組裝它們，結(jié)合意味著緊密地接觸接收襯底40到中間結(jié)構(gòu)32，上。結(jié)合可以根據(jù)不同的方法來獲得
-直接接觸例如Si半導體材料的接收襯底40的表面和中間結(jié)構(gòu)
32'的表面，
-為在中間結(jié)構(gòu)32，的表面上生成連接層，形成非晶體材料層和/ 或為在接收襯底40的表面上生成第二連接層形成非晶體材料層，并接 觸中間結(jié)構(gòu)32'和接收襯底40各自的連接層的表面，
-在至少中間結(jié)構(gòu)32，和/或接收襯底40的表面上形成結(jié)合界面，
-結(jié)合后面的兩種方法。
此外，當結(jié)合接收襯底40到中間結(jié)構(gòu)32，的面上時，為了增強結(jié) 合并在需要時允許在低溫下轉(zhuǎn)換，根據(jù)本發(fā)明的方法包括等離子激活 步驟。
參考圖3g，中間結(jié)構(gòu)32'的晶體層36根據(jù)SmartCutTM方法，通過 熱處理和/或施加應力在弱化區(qū)39處分離。
接著進行打磨中間結(jié)構(gòu)32，剩下的晶體層的上部表面，例如，通過 化學機械平坦化(CMP)型方法，直到非晶體層33形成中間結(jié)構(gòu)32' 的上部層，從而除去富晶體缺陷區(qū)域35。
參考圖3h，得到第一最終襯底，包括下部接收襯底40，中央晶體 層34和上部摻雜非晶體層33。
可選擇地，如果沒有執(zhí)行摻雜步驟和如果目的是獲得最終高度摻 雜的晶體結(jié)構(gòu)，例如硼和/或磷的摻雜物質(zhì)37'被注入非晶體層33。
通過再結(jié)晶退火，在摻雜非晶體層33的步驟后執(zhí)行，或立即在形 成所述的非晶體層33后或在獲得第一最終襯底后，參考圖3i，非晶體 層33將從晶體層34再結(jié) 晶，晶 體層34起著仔晶層的作用。在再結(jié)晶 退火期間，最初注入在非晶體層33中的摻雜物質(zhì)將被激活。
用于再結(jié)晶和激活摻雜物質(zhì)的退火包括在55(TC至65(rC區(qū)間持續(xù) 一到兩個小時的低溫熱處理?？梢钥吹綀?zhí)行再結(jié)晶退火沒有任何末端 (EOR)型點缺陷的形成，點缺陷已經(jīng)在前面的CMP型打磨步驟去除 掉。
因此獲得的襯底，如圖3i所示， 一方面包括下部接收襯底40，另 一方面包括沒有任何EOR型點缺陷和雜質(zhì)濃度大于或等于le20 at/cm3 的上部摻雜晶體層41。這種襯底可以接收CMOS元件，例如晶體管。
在該特殊實施例中，接收襯底40結(jié)合到中間結(jié)構(gòu)32，的上部面上。 具有表面非晶體層和通過注入弱化去除點缺陷的替代實施例
根據(jù)本發(fā)明的另外一個實施例，參考圖4，為了形成表面非晶體層 53，該方法包括從襯底20 (圖4a)的上部面注入物質(zhì)51 (圖4b)的 步驟，參考圖4c。
襯底52是如前面所述的半導體材料，例如硅。
和物質(zhì)51可以例如為Si。
為了得到表面非晶體層53，控制注入?yún)?shù)，以在深度方向保留區(qū)
域56，其結(jié)晶度沒有受到注入物質(zhì)51的改變。
注意到非晶體層53也可以直接沉積到襯底52上。 在形成表面非晶體層53后，支撐襯底52具有所謂的中間結(jié)構(gòu)52'，
參考圖4c，包括上部表面非晶體層53，包含點缺陷的中央晶體層55
和下部晶體層56。這些點缺陷是間隙Si原子；它們對應圖2c-2e的層
15的缺陷。
參考圖4d，摻雜物質(zhì)57例如硼和/或磷，通過原子結(jié)構(gòu)52，的上部 面局部或者全面注入表面非晶體層53。
中間結(jié)構(gòu)52，包括上部摻雜表面非晶體層53、包含點缺陷的中央晶 體層55和下部晶體層56。
通過再結(jié)晶退火，參考圖4f，摻雜表面非晶體層53從起著仔晶層 作用的晶體層56再結(jié)晶。在再結(jié)晶退火期間，最初注入在表面非晶體 層53中的摻雜物質(zhì)將也被激活。
用于再結(jié)晶和激活摻雜物質(zhì)的退火是在55(TC至650°C區(qū)間持續(xù)一 到兩個小時的低溫熱處理。
因此獲得的襯底，如圖4g所示，包括上部摻雜晶體層57、包含點 缺陷的中央晶體層55和下部晶體層56。
根據(jù)《Kluwer Academic Publishers》出版的Jean-Pierre Colinge的 《Silicon-on-Insulator Technology: Materials to VLSI, 2nd Edition》中50 和51頁所描述的Smart Cut 方法，離子和/或氣體物質(zhì)58接著通過襯底上部面被注入以在襯底的摻雜晶體層57中形成埋入弱化區(qū)59，如圖 4g所示。
區(qū)域59位于靠近層55的點缺陷處，在非晶化期間形成。
弱化區(qū)59在層57中形成，靠近層55，和如同以后所看到的，允 許層56的部分分離。
該弱化注入步驟優(yōu)選地采用注入(單獨注入氫，單獨注入氦)，至 少包括兩種不同原子物質(zhì)的共同注入，例如氫和氦先后被注入，氦優(yōu) 選地在氫前被注入。
注意到在本實施例中，選擇所述的物質(zhì)注入的參數(shù)，以在中間結(jié) 構(gòu)52，的點缺55陷上形成弱化區(qū)59。
參考圖4h，接收襯底60通過任何合適的方法結(jié)合到中間結(jié)構(gòu)52' 的上部摻雜晶體層57上。
參考圖4i，中間結(jié)構(gòu)52'的晶體層56和包含點缺陷的層55根據(jù) Smart CutTM方法，采用熱處理和/或施加應力在弱化區(qū)59分離。
接下來進行用于修整摻雜晶體層57的上部面的處理。
參考圖4i，最終獲得的襯底由下部接收襯底60和上部摻雜晶體層 57構(gòu)成。
注意到，在根據(jù)本發(fā)明方法的該替換實施例中，允許通過直接硅 結(jié)合(DSB)形成包括沒有任何EOR的高度摻雜區(qū)域的襯底，非晶體 層53的再結(jié)晶在轉(zhuǎn)移到接收襯底60上之前進行，不像前面的替代實 施例其非晶體層的再結(jié)晶在轉(zhuǎn)移之后進行，其中需要熱處理的精確控 制，以避免在為激活摻雜物的SPE之前在太高溫度下執(zhí)行熱處理。
因此，注意到在該新的替代實施例中，不需要應用太高的熱平衡， 因為激活的襯底保持亞穩(wěn)態(tài)，優(yōu)選熱平衡小于400-500°C。
此外，在該替代實施例中，也可以提供絕緣層來進行結(jié)合。
具有埋入非晶體層和通過形成多孔層去除點缺陷的替代實施例
根據(jù)本發(fā)明的第三實施例，參考圖5，該方法包括在以例如硅的半 導體材料獲得的襯底62 (圖5a)上形成弱化多孔層61 (圖5b)的步 驟。參考圖5c和圖5d，通過在弱化多孔層62上外延63來沉積上部晶 體層64。
該方法接下來包括從晶體層64的上部面注入物質(zhì)65 (圖5e)的 步驟以形成埋入非晶體層66，參考圖5f。 物質(zhì)65可以例如為Si。
為得到埋入層66，控制注入?yún)?shù)，以在襯底的表面保留區(qū)域67， 該區(qū)域?qū)嵸|(zhì)上不接收任何物質(zhì)65。
在形成埋入非晶體層66后，襯底具有所謂的中間結(jié)構(gòu)62'，參考 圖5f，包括保持為晶體的上部層67，位于上部晶體層67下面的埋入非 晶體層66，包含點缺陷的中央晶體層68，第一下部晶體層69，弱化多 孔層61和第二下部晶體層70。
可選擇地，參考圖5g，例如硼和/或磷的摻雜物質(zhì)71，通過中間結(jié) 構(gòu)62，的上部面局部或全面地注入非晶體層66。非晶體層66由此被摻 雜。
參考圖5h，接收襯底72接下來通過任何合適的方法結(jié)合到中間結(jié) 構(gòu)62，的上部晶體層67上。
參考圖5i，晶體層69或中間結(jié)構(gòu)62'通過施加應力在多孔層61的 區(qū)域進行分離。
接著進行打磨中間結(jié)構(gòu)62，的保留晶體層69的上部表面，例如通 過化學機械研磨(CMP)型方法直到摻雜非晶體層68形成中間結(jié)構(gòu)62' 的上部層(圖5i)。
可選擇地，如果沒有執(zhí)行摻雜步驟和如果目的是獲得一個最終高 度摻雜的晶體結(jié)構(gòu)，摻雜物質(zhì)71'例如硼和/或磷被注入到非晶體層66， 參考圖5i，從而去除富點缺陷區(qū)68。
通過再結(jié)晶退火，參考圖5i，慘雜非晶體層66將從起著仔晶層作 用的晶體層67再結(jié)晶。在再結(jié)晶退火期間，最初注入非晶體層66中 的摻雜物質(zhì)將被激活。
用于再結(jié)晶和激活摻雜物質(zhì)的退火是在55(TC至65(rC區(qū)間持續(xù)一 到兩個小時的低溫熱處理?？梢钥吹皆俳Y(jié)晶退火的執(zhí)行沒有任何末端 型點缺陷的形成，導致EOR缺陷的晶體點缺陷已經(jīng)在前面執(zhí)行的打磨 步驟期間被去除。由此獲得的襯底，如圖5j所示，包括下部接收襯底72和上部摻雜
晶體層73，該襯底能夠接收CMOS元件例如晶體管。
具有表面非晶體層和通過形成多孔層去除點缺陷的替代實施例
根據(jù)本發(fā)明的第四實施例，參考圖6，該方法包括在以例如硅的半 導體材料獲得的襯底82 (圖6a)上形成弱化多孔層81 (圖6b)的步 驟。
參考圖6c和圖6d，在弱化多孔層81上通過外延83沉積上部晶體 層84。
該方法接下來包括從晶體層84的上部面注入物質(zhì)85 (圖6e)以 形成表面非晶體層86，參考圖6f。 物質(zhì)85可以例如為Si。
為獲得表面非晶體層86，以本領域技術人員眾所周知的方式控制 注入?yún)?shù)。
注意到非晶體表面層86也可以通過直接沉積非晶體層來制得。 在形成表面非晶體層86后，襯底具有所謂的中間結(jié)構(gòu)82'，參考
圖6f，包括上部表面非晶體層86、包括點缺陷的中央晶體層87、第一
晶體層88 (所謂的埋入晶體層)位于所述的埋入晶體層88下面的弱化
多孔層81和第二晶體層89 (所謂的下部晶體層)。
可選擇地，參考圖6g，摻雜物質(zhì)90例如硼和/或磷，通過中間結(jié)
構(gòu)82，的上部面局部或全面地注入表面非晶體層86。表面非晶體層86
因此被摻雜。
通過再結(jié)晶退火，參考圖6h，摻雜的表面非晶體層86將從起著仔 晶層作用的晶體層88再結(jié)晶。在再結(jié)晶退火期間，最初注入表面非晶 體層86的摻雜物質(zhì)將也被激活。
用于再結(jié)晶和激活摻雜物質(zhì)的退火與前面采用同樣的方式，是在 55(TC至65(TC區(qū)間持續(xù)一到兩個小時的低溫熱處理。
由此獲得的襯底，如圖6h所示，包括能夠接收如晶體管的CMOS 元件的上部摻雜晶體層、包含EOR型點缺陷的中央晶體層87、第一晶 體層88 (所謂的埋入晶體層)、位于所述的埋入晶體層88下面的弱化多孔層81和第二晶體層89 (所謂的下部晶體層)。
參考圖6i，接收襯底91通過任何合適的方法被結(jié)合到中間結(jié)構(gòu)82'
的上部摻雜晶體層86上。
參考圖6i，通過施加應力下部晶體層89在弱化多孔層81分離。 接下來進行打磨中間結(jié)構(gòu)82，的保留晶體層88的上部表面，例如
通過化學機械研磨(CMP)型方法直至摻雜的晶體層86形成中間結(jié)構(gòu)
82，的上部層(圖6i)，從而去除存在于層87內(nèi)的EOR缺陷。
由此獲得的襯底，如圖6j所示，包括下部接收襯底91和上部摻雜
晶體層86，該襯底能夠接收CMOS元件例如晶體管。
可選擇地，進行用于修整摻雜晶體層86的上部面的處理。 參考圖3下文描述了根據(jù)發(fā)明獲得的襯底的特別但非限制性的示
意性實例。
實例
參考圖3，制造該結(jié)構(gòu)的方法包括從以例如硅的半導體材料獲得的 襯底102 (圖3a)的上部面注入物質(zhì)101-硅(圖3b)，以形成埋入非晶 體層103，參考圖3c。
為獲得埋入非晶體層103，控制注入?yún)?shù)以在襯底102的表面保留 區(qū)域104。
埋入非晶體層的屬性(深度和寬度)可根據(jù)劑量和注入能量完全 可調(diào)。在選擇了將注入到Si襯底以將其非晶化的硅的等電物質(zhì)Ge、 Sn或Si自身后，應選擇能量和劑量。這是可以建立這些屬性的草案。
最初由Stein和Vook在文章《E. P. EerNisse; Investigation of Ion Implantation Damage with Stress》，Proc ， 1 st INT. Conf ， On Ion Implantation, Gordon and Breach, London, 17 (1971)提出的臨界能 量密度是用得最多的模型。當達到點缺陷的臨界濃度時，晶體自發(fā)的 轉(zhuǎn)變?yōu)榉蔷w狀態(tài)。缺陷濃度與靶接收的核子能量密度有關。因為缺 陷的臨界濃度和核子碰撞中沉積損傷能量密度(Edc)的臨界值有關。 結(jié)果，如果達到后者，晶體/非晶轉(zhuǎn)換發(fā)生。從這個模型，通過下面的
關系式能夠推斷出位于晶體/非晶界面處的深度X:<formula>formula see original document page 17</formula>
臨界能量密度Edc是通過注入Si+， Ge+或Sn+離子非晶化Si中廣泛 研究的實驗參數(shù)。例如，在是鍺的情況下，該值為2eV/at。通過商用 計算機例如FLOOPS或LUPIN (注冊商標)的模擬，能夠獲得在深度 x處每入射離子的損失能量分布(Ed(x))。對于一個給定的注入能量， 可以通過繪制[Z)^^W(x)]對應深度x的曲線來確定非晶體區(qū)域的深 度。
圖7，給出了以15 keV(a) 、 25 keV(b)、 50 keV(c)、 80 keV(d)、 150 keV(e)注入Ge到Si襯底情況下的曲線例子。臨界損傷能量采用標 準值2eV/at。利用這些曲線，接著可以提供非晶體層的屬性。在給定 的能量下，例如15keV，根據(jù)注入Ge的劑量，非晶體層將埋入或露在 到表面上。為了如所述的發(fā)明中埋入，注入劑量需要保持低于對應選 擇的注入能量的曲線橫坐標x二O處的開始值。例如，以150keV(曲線 e)注入Ge+到Si中的情況下，注入劑量需要小于5e13 at/cm—2以使該 層被埋入。因此，在3el3at/cm々的劑量下，獲得大約從表面下面140A 開始到1090A深度處結(jié)束的非晶體層，g卩，厚度大約為950A的非晶 體層。因此在最初的140埃上保留了晶體結(jié)構(gòu)。這些晶體膜作為隨后 重建非晶體層的仔 晶。
形成埋入非晶體層103后，支撐襯底102具有所謂的中間結(jié)構(gòu) 102'，參考圖3c，包括保持為晶體的上部層104，位于上部晶體層104 下面的埋入非晶體層103，包含點缺陷的中央晶體層105和下部晶體層 106。這些點缺陷是間隙Si原子；它們對應著圖2c-2e中的層15的缺 陷。
參考圖3d,摻雜物質(zhì)107例如硼和/或磷通過中間結(jié)構(gòu)102，的上部 面局部或全面地注入非晶體層103。
根據(jù)《Kluwer Academic Publishers》出版的Jean-Pierre Colinge的 文章《Silicon-On-Insulator Technology: Materials to VLSI, 2nd Edition》 中50和51頁描述的Smart CutTM方法，為在襯底中形成埋入弱化區(qū) 109，如圖3e中虛線所示，離子和/或氣體物質(zhì)108通過襯底上部面被 注入。
區(qū)域109位于靠近非晶化期間形成的層105的點缺陷處。弱化區(qū)109在層106中形成，靠近層105和如同以后所見，允許 層106部分分離。
該弱化注入步驟優(yōu)選地采用注入(單獨注入氫，單獨注入氦)，至 少兩種不同的原子物質(zhì)的共同注入，例如先后注入氫和氦，氦優(yōu)選地 在氫之前注入。
為了使?jié)舛茸畲蟮奈恢贸^上述例子中的1090A，調(diào)整氫和氦的 注入。例如可以25keV、 lel6cn^的劑量注入氫，使?jié)舛茸畲蟮奈恢?的深度大約為2500A， S卩，如圖8中所見超過第二非晶體/晶體界面 1410A。以大約40keV、 lel6cm^注入氦，使?jié)舛茸畲蟮奈恢玫纳疃却?約為2750A， g卩，超過第一氫注入的濃度最大處250A。在圖8中虛線 所示大約位于氫濃度最大處，即在表面下大約2500A的《裂縫區(qū)》中， 將發(fā)生材料裂縫。
參考圖3f，接收襯底110接著采用任何合適的方法結(jié)合到中間結(jié) 構(gòu)102，的上部晶體層104上。
參考圖3g，根據(jù)Smart CutTM方法，通過熱處理和/或施加應力， 在弱化區(qū)109分離中間結(jié)構(gòu)102，的晶體層106。
接下來進行打磨中間結(jié)構(gòu)102，的保留晶體層的上部表面，例如通 過化學機械研磨(CMP)型方法，直至非晶體層103形成中間結(jié)構(gòu)102， 的上部層從而去除富點缺陷的區(qū)105。
根據(jù)圖8的圖，為了去除1750A的硅，打磨步驟是本領域目前狀 態(tài)的機械-化學拋光，稱為CMP。
參考圖3h，獲得第一最終襯底，包括下部接收襯底110、厚度為 140A的中央晶體層104和厚度為610A的上部摻雜非晶體層103。
通過再結(jié)晶退火，在摻雜非晶體層103的步驟后執(zhí)行，或者在形 成非晶體層103的步驟后立即執(zhí)行或者在獲得第一最終結(jié)構(gòu)后執(zhí)行， 參考圖3i，非晶體層103從起著仔晶層作用的晶體層104開始再結(jié)晶。 在再結(jié)晶退火期間，最初注入到非晶體層103中的摻雜物質(zhì)將被激活。
用于再結(jié)晶和激活摻雜物質(zhì)的退火是在55(TC至65(TC區(qū)間持續(xù)一 到兩個小時的低溫熱處理。
由此獲得的襯底，如圖3i所示，包括下部接收襯底110和厚度為 140A的上部摻雜晶體層111。上述的去除中間結(jié)構(gòu)的形成有點缺陷的層的具體實例，通過在中 間結(jié)構(gòu)中形成的弱化區(qū)的分離來執(zhí)行。
然而，這些例子不是限制性的，為了去除其受控的厚度，也能夠 在結(jié)合后通過刻蝕去除中間結(jié)構(gòu)的背面，例如通過刻蝕或拋光，甚至 通過任何已知形式的機械和/化學刻蝕來執(zhí)行這樣的去除。
最后，所有的層轉(zhuǎn)換參數(shù)可以特別地取決于注入物質(zhì)的屬性，注 入能量和注入劑量是非常明顯的，作為本發(fā)明的應用領域，上述的例 子絕非用于限制本發(fā)明。
權利要求
1、一種在支撐襯底(32，52，62，82)上制造包括至少一個薄層的結(jié)構(gòu)的方法，其特征在于它至少包括以下步驟
2、 根據(jù)前述權利要求所述的方法，其特征在于非晶體層(33， 53， 66， 86)形成在中間結(jié)構(gòu)(32，， 52，， 62，， 82，)的表面。
3、 根據(jù)權利要求2所述的方法，其特征在于非晶體層(33， 53， 66， 86)形成在中間結(jié)構(gòu)(32，， 52，， 62，， 82，)上。
4、 根據(jù)權利要求3所述的方法，其特征在于非晶體層(33， 53， 66， 86)通過沉積外延晶體層(53， 64)伴隨全部或部分非晶化所述 的層(54， 84)來制得。
5、 根據(jù)權利要求3所述的方法，其特征在于非晶體層(33， 53， 66， 86)通過沉積非晶體層(33， 53， 66， 86)來制得。
6、 根據(jù)權利要求2所述的方法，其特征在于非晶體層(33， 53，、66， 86)形成在中間結(jié)構(gòu)(32，， 52，， 62，， 82，)中以形成上部層，所 謂的中間結(jié)構(gòu)(32，， 52，， 62'， 82，)的表面非晶體層(53， 86)。
7、 根據(jù)權利要求2所述的方法，其特征在于非晶體層(33， 53， 66， 86)形成在中間結(jié)構(gòu)(32'， 52，， 62'， 82')中以形成埋入層，所 謂的埋入非晶體層(33， 53， 66， 86)緊鄰位于中間結(jié)構(gòu)(32，， 52，， 62，， 82，)的上部分的第三晶體層(34， 67)的下面。
8、 根據(jù)權利要求6或7中任意一個所述的方法，其特征在于通過 注入物質(zhì)到所述支撐襯底(32， 52， 62， 82)中獲得非晶體層(33， 53， 66， 86)。
9、 根據(jù)權利要求1或2中任意一個所述的方法，其特征在于，在 結(jié)合接收襯底(40， 60， 72， 91)的步驟之前，它包括通過所述的中 間結(jié)構(gòu)(32，， 、52，， 62，， 82，)的上部面注入物質(zhì)的摻雜非晶體層(33， 53， 66， 86)的步驟。
10、 根據(jù)權利要求1或2中任意一個所述的方法，其特征在于，在 形成非晶體層(33， 53， 66， 86)的步驟和去除中間結(jié)構(gòu)(32'， 52'， 62'， 82')的形成有點缺陷的層(35， 55， 68， 87)的步驟之后并在結(jié) 合接收襯底(40， 60， 72, 91)的步驟之前，它包括通過注入物質(zhì)摻 雜非晶體層(33， 53， 66， 86)的步驟。
11、 根據(jù)權利要求2至8中任意一個所述的方法，其特征在于通過 采用再結(jié)晶所述非晶體層(33， 53， 66， 86)的熱處理來激活注入到 非晶體層(33， 53， 66， 86)中的摻雜物。
12、 根據(jù)權利要求ll所述的方法，其特征在于在55(TC到650。C的 溫度區(qū)間持續(xù)一 到兩個小時執(zhí)行所述的熱處理。
13、 根據(jù)前面權利要求中任意一個所述的方法，其特征在于通過在 中間結(jié)構(gòu)(32，， 52，， 62，， 82，)中生成弱化區(qū)(39， 57， 61， 81)和通過施加應力來進行去除中間結(jié)構(gòu)(32'， 52，， 62'， 82，)的形成有點 缺陷的層(35， 55， 68， 87)的步驟。
14、 根據(jù)權利要求13所述的方法，其特征在于在形成非晶體層(33， 53， 66， 86)期間去除中間結(jié)構(gòu)(32'， 52'， 62'， 82')的形成有點缺 陷的層(35， 55， 68， 87)的步驟，根據(jù)以下步驟構(gòu)成-通過中間結(jié)構(gòu)(32，， 52，， 62，， 82，)的上部層注入離子或氣體 物質(zhì)以在中間結(jié)構(gòu)G2'， 52'， 62'， 82')中形成埋入弱化區(qū)(39， 59)，-在弱化區(qū)(39， 59)中形成裂縫，導致中間結(jié)構(gòu)(32，， 52，， 62，， 82，)的上部層的分離。
15、 根據(jù)權利要求14所述的方法，其特征在于注入步驟采用氫注入。
16、 根據(jù)權利要求14所述的方法，其特征在于注入步驟采用氦注.入。
17、 根據(jù)權利要求14所述的方法，其特征在于注入歩驟采用至少 兩種不同原子物質(zhì)的共同注入。
18、 根據(jù)權利要求17所述的方法，其特征在于在所述的注入步驟 期間氫和氦物質(zhì)被共同注入。
19、 根據(jù)權利要求18所述的方法，其特征在于所述氫和氦物質(zhì)被 先后注入。
20、 根據(jù)權利要求19所述的方法，其特征在于在氫之前注入氦。
21、 根據(jù)權利要求14至20任意一個所述的方法，其特征在于選擇 所述的物質(zhì)注入的參數(shù)使得弱化區(qū)(39， 59)位于包含點缺陷的層(35， 55)處。
22、 根據(jù)權利要求14至20任意一個所述的方法，其特征在于選擇 所述的物質(zhì)注入的參數(shù)使得弱化區(qū)(59)位于包含點缺陷的層(55) 上面。
23、 根據(jù)權利要求14至20任意一個所述的方法，其特征在于選擇 所述的物質(zhì)注入的參數(shù)使得弱化區(qū)(39)位于包含點缺陷的層(35) 下面。
24、 根據(jù)權利要求4和13所述的方法，其特征在于在沉積外延晶 體層(64， 84)前，在支撐襯底(62， 82)上的弱化多孔層(61， 81) 處執(zhí)行去除中間結(jié)構(gòu)(32'， 52'， 62，， 82，)的形成有點缺陷的層(35， 55， 68， 87)的步驟。
25、 根據(jù)前面權利要求任意一個所述的方法，其特征在于，在結(jié)合 接收襯底(40， 60， 72， 91)到中間結(jié)構(gòu)(32，， 52，， 62，， 82，)的上 部面期間，它包括等離子激活步驟。
26、 一種在支撐襯底上的非晶體材料中包括至少一個薄層的襯底， 其特征在于它包括接收襯底(40)、中央晶體層(34)和非晶體層(33)， 所述的接收襯底(40)、晶體層(34)和非晶體層(33)沒有任何EOR型點缺陷。
27、 一種包括至少一個接收襯底(40， 60， 72， 91)的襯底和沒有 EOR型點缺陷的上部摻雜晶體層(41， 57， 73， 86)的襯底，其特征 在于所述的摻雜晶體層(41， 57， 73， 86)的摻雜濃度大于或等于le20 at/cm30
全文摘要
本發(fā)明涉及一種在支撐襯底上制造包括至少一個薄層的結(jié)構(gòu)的方法，其特別在于它至少包括以下步驟從所述的支撐襯底形成所謂的包括非晶體層、包含點缺陷并緊鄰位于所述的非晶體層下面的第一晶體層、位于中間結(jié)構(gòu)下部分的第二晶體層的中間結(jié)構(gòu)；結(jié)合接收襯底到所述的中間結(jié)構(gòu)上部面上；去除中間結(jié)構(gòu)的形成有點缺陷的層使得非晶體層形成中間結(jié)構(gòu)的上部面。本發(fā)明的另一目的涉及在支撐襯底上非晶體材料中包括至少一個薄層的襯底，其特別在于它包括接收襯底、中央晶體層和非晶體層，所述的接收襯底、晶體層和非晶體層沒有任何EOR型點缺陷。
文檔編號H01L21/762GK101421837SQ200780008941
公開日2009年4月29日 申請日期2007年3月13日 優(yōu)先權日2006年3月13日
發(fā)明者X·埃布拉 申請人:S.O.I.Tec絕緣體上硅技術公司