專利名稱：電介質(zhì)材料中的金屬互連的制作方法
技術(shù)領(lǐng)域：
本發(fā)明主要涉及在電介質(zhì)材料中由導(dǎo)電材料形成互連的領(lǐng)域，更
具體而非詳盡地涉及相對(duì)低介電常數(shù)的電介質(zhì)材料，即低k或超低k (ULK)材料中的金屬互連。
背景技術(shù)：
這些互連可以用于半導(dǎo)體裝置，例如集成電路(IC)。
在傳統(tǒng)的集成電路中，需要在形成于不同金屬化層次上并由電介 質(zhì)層隔離開的導(dǎo)電層之間建立電接觸。
因而集成電路互連可以包括通孔和線路，其用于互連底層半導(dǎo)體 ^J"底(underlying semiconductor substrate)的不同部分，在該坤十底上 形成元件，例如晶體管。線路在與半導(dǎo)體襯底平面平行的平面內(nèi)延伸。 通孔穿過(guò)電介質(zhì)層，在垂直于半導(dǎo)體襯底平面的方向上延伸。線路和 通孔均是通過(guò)在圖案化的電介質(zhì)層的層疊中淀積導(dǎo)電性材料而形成。
半導(dǎo)體裝置性能(速度、低功耗)的改進(jìn)已經(jīng)對(duì)迄今所使用的材 料要求大量的改變。
為了降低形成于 一 電介質(zhì)材料層中的線路之間存在的電容，可以 使用具有低介電常數(shù)"k"的電介質(zhì)材料，其介電常數(shù)通常低于4.2， 或者具有超低介電常數(shù)k的電介質(zhì)材料，其介電常數(shù)通常低于2.4。 線路之間的電容事實(shí)上正比于所使用的電介質(zhì)材料的介電常數(shù)k。 ULK電介質(zhì)材料可以包括多孔材料。多孔材料具有相對(duì)較低的密度。
導(dǎo)電材料來(lái)完成。銅已經(jīng)顯示出其是最佳選擇，銅的電阻系數(shù)幾乎是 摻雜銅的鋁的電阻系數(shù)的 一半。
ULK電介質(zhì)材料和銅分別可以降低線路之間存在的電容C和互連的電阻R。傳播常數(shù)RC的值因而也將降低。具有相對(duì)較低的傳播
常數(shù)RC值的半導(dǎo)體裝置因而可以適當(dāng)?shù)墓ぷ饔谙鄬?duì)較高的頻率，除
非另作聲明，新材料將可以改進(jìn)半導(dǎo)體裝置的性能。
這些新材料可以用于眾所周知的鑲嵌制程或雙鑲嵌制程中。為得
到金屬化層次n,由第一電介質(zhì)材料制成的電介質(zhì)層被淀積在層次n -l的層上。在電介質(zhì)層中蝕刻出溝槽，溝槽對(duì)應(yīng)于互連部分，例如 線路和通孔。進(jìn)行用于淀積薄金屬阻障的金屬化處理，隨后淀積導(dǎo)電 性材料以填充溝槽并研磨至導(dǎo)電性材料與電介質(zhì)層的上表面平齊。
鑲嵌或雙鑲嵌制程非常適合于生產(chǎn)銅線路和通孔，因?yàn)?，盡管銅 對(duì)于窄線路具有良好的導(dǎo)電性質(zhì)，但其在環(huán)境溫度下無(wú)法被蝕刻。另 外，鑲嵌和雙鑲嵌制程可以采用其他金屬用于形成線路和通孔。
在鑲嵌或雙鑲嵌制程中，溝槽的蝕刻之后可以接著進(jìn)行其他的圖 案化處理，例如剝離和清洗。剝離允許去除感光性樹脂的殘留物和/ 或蝕刻化學(xué)品的殘留物。濕式清洗處理也可以進(jìn)行，以去除污染物。
然而，圖案化處理，即蝕刻、剝離和/或清洗，可能損壞一部分電 介質(zhì)層。例如，用于剝離蝕刻殘留物的清洗溶液可能穿透已經(jīng)損壞的 電介質(zhì)層并造成電介質(zhì)層的額外劣化。
在多孔電介質(zhì)材料的情況，電介質(zhì)層可能包括在溝槽側(cè)壁上的損 壞部分。損壞部分可能具有相對(duì)較大的寬度，例如10或20nm。
損壞部分的介電常數(shù)高于第一電介質(zhì)材料的介電常數(shù)，因此經(jīng)蝕 刻的電介質(zhì)層的總體介電常數(shù)提高了。例如，在圖案化處理之后，淀 積的電介質(zhì)層的線路之間的介電常數(shù)可能從2.4提高到3.5。線路之間 的電容正比于總體介電常數(shù)，圖案化處理對(duì)電介質(zhì)層造成的損壞導(dǎo)致 線路之間的電容以及傳播常數(shù)RC的增大。
此外，多孔電介質(zhì)材料可能是吸水性的。如果水分子滲透到電介 質(zhì)層中，總體介電常數(shù)也可能提高。水分子也可能擾亂半導(dǎo)體裝置的 工作。
此外，用于氣相淀積薄金屬阻障的含金屬的前體分子可能擴(kuò)散到 多孔電介質(zhì)材料的孔中，其可能導(dǎo)致短路。如果薄金屬阻障出現(xiàn)中斷，
5銅原子或銅離子也可能滲透到電介質(zhì)層中。
因此需要電介質(zhì)層具有小的總體介電常數(shù)，并且保護(hù)電介質(zhì)層的 孔免于水或金屬分子的擴(kuò)散。
本領(lǐng)域中已知在溝槽側(cè)壁的電介質(zhì)層提供有意的稠化。該有意的 稠化可以在蝕刻之后進(jìn)行，例如采用表面處理或等離子轟擊。
這種稠化使損壞部分的孔相對(duì)地封閉。這樣外圍孔的相對(duì)封閉可 以避免水和金屬分子的擴(kuò)散。
然而，通過(guò)局部提高介電常數(shù)，該有意的稠化也提高了電介質(zhì)層 的總體介電常數(shù)。此外，損壞部分需要一定的寬度以保護(hù)孔免于擴(kuò)散。 隨著半導(dǎo)體器件的尺寸變小，損壞部分的體積與經(jīng)蝕刻的電介質(zhì)層的 整體體積之間的比例增加，因而其增加了電介質(zhì)層的整體介電常數(shù)和
傳播常數(shù)RC。
本領(lǐng)域中同樣已知在經(jīng)蝕刻的電介質(zhì)層上淀積封蓋層以保護(hù)孔 和電介質(zhì)層免于擴(kuò)散。Ching-Fa Yeh等人于2000年第5屆等離子處 理及其導(dǎo)致的損壞國(guó)際討論會(huì)上發(fā)表的"低k有機(jī)電介質(zhì)的02-等離 子退化及其用于鑲嵌溝槽的有效溶劑，，("02- Plasma Degradation of Low畫K Organic Dielectric and its Effective Solution for Damascene Trenches", Ching-Fa Yeh et al.， 2000 5th International Symposium on Plasma Process-Induced Damage )描述了這樣一種封蓋處理。
該封蓋層可以由相對(duì)于電介質(zhì)層的多孔電介質(zhì)材料具有較高介 電常數(shù)和較高密度的電介質(zhì)材料制成。因此，該封蓋層允許遮蔽孔以 避免水分子或包含金屬的分子的擴(kuò)散，例如用于原子層淀積(ALD) 或化學(xué)氣相淀積(CVD)的含鉭蒸氣。隨后，薄金屬阻障可以被淀積 于這 一 封蓋層之上而沒有金屬性淀積于多孔電介質(zhì)材料內(nèi)部。
然而，這一封蓋層的淀積減少了所要填充的銅的體積，在用銅填 充溝槽時(shí)其可能引起問題。此外，當(dāng)互連區(qū)域變?yōu)樵陔娮拥钠骄杂?路徑的級(jí)別內(nèi)時(shí)，互連的電阻將上升。由于半導(dǎo)體器件的尺寸變小， 該封蓋將不可避免地導(dǎo)致互連的電阻上升，并因而導(dǎo)致傳播常數(shù)RC 的值的提高。因此，仍然需要一種半導(dǎo)體裝置，其在電介質(zhì)層中包括由導(dǎo)電性 材料制成的互連，并且其具有相對(duì)較低的傳播常數(shù)RC值。

發(fā)明內(nèi)容
本發(fā)明的第一方面提供了一種用于制造半導(dǎo)體裝置的方法，所述 半導(dǎo)體裝置在第一電介質(zhì)材料制成的電介質(zhì)層中包括一互連，該互連
包含導(dǎo)電性部分，所述方法包括 -在所述電介質(zhì)層形成溝槽；
-去除形成所述溝槽的側(cè)壁的電介質(zhì)層的暴露部分；以及 -在所述溝槽的側(cè)壁上淀積電介質(zhì)內(nèi)襯，所述內(nèi)襯由第二電介質(zhì) 材料制成。
溝槽的形成可以包括圖案化處理，例如蝕刻、剝離和/或濕式清洗， 其可能損壞至少 一部分所述電介質(zhì)層。這種損壞部分至少部分地被去 除步驟所去除并且至少部分地被淀積的電介質(zhì)內(nèi)襯所替代。
該去除可以避免進(jìn)一步互連之間總體介電常數(shù)的上升，例如在溝 槽的側(cè)壁上的電介質(zhì)層進(jìn)行有意的稠化處理時(shí)的情況。
有益的是，第一電介質(zhì)材料和第二電介質(zhì)材料是不同的。淀積的 電介質(zhì)內(nèi)襯可以具有令人滿意的低k值以及良好的和另外金屬阻障的 相互作用特性，因此達(dá)到適當(dāng)?shù)目酌芊狻?br> 淀積電介質(zhì)內(nèi)襯的厚度可以進(jìn)行選擇以避免進(jìn)一 步互連之間總 體介電常數(shù)的顯著上升，同時(shí)確保對(duì)電介質(zhì)層的孔的適當(dāng)保護(hù)。而且， 淀積電介質(zhì)內(nèi)襯的厚度可以選擇小于或基本上等于被去除部分的厚 度，以免減小用于填充導(dǎo)電性材料的體積，例如在損壞的電介質(zhì)層上 直接淀積封蓋層時(shí)的情況。此外，控制內(nèi)襯厚度也可以允許控制所述 進(jìn)一步互連的區(qū)域。
而且，可以淀積若干個(gè)電介質(zhì)內(nèi)襯。例如，可以首先淀積相對(duì)多 孔的電介質(zhì)內(nèi)襯，然后淀積相對(duì)稠密的電介質(zhì)內(nèi)襯。該相對(duì)稠密的電 介質(zhì)內(nèi)襯可以密封該相對(duì)多孔的電介質(zhì)內(nèi)襯和該電介質(zhì)層的孔。
更一般地，對(duì)幾個(gè)參數(shù)，例如密度、介電常數(shù)、厚度、等，可以進(jìn)行控制，因而可以更好地控制所述半導(dǎo)體裝置的性質(zhì)。典型地，對(duì)
這些參數(shù)可以進(jìn)行選擇以使半導(dǎo)體裝置的傳播常數(shù)RC值相對(duì)較低。 可選地，該第 一 電介質(zhì)材料和第二電介質(zhì)材料可以是類似的。 去除步驟可以在形成溝槽之后立即進(jìn)行?？蛇x地，在溝槽的形成
和溝槽側(cè)壁上暴露部分的去除之間，可以進(jìn)行一個(gè)或多個(gè)處理，例如
退火處理。
電介質(zhì)內(nèi)襯的淀積可以在去除步驟之后立即進(jìn)行。可選地，在去 除溝槽側(cè)壁上的暴露部分和在溝槽側(cè)壁上淀積電介質(zhì)內(nèi)襯之間，可以 進(jìn)行一個(gè)或多個(gè)處理，例如退火處理，。
此外，根據(jù)本發(fā)明的 一個(gè)方面的制造方法可以包括眾所周知的處 理和產(chǎn)品，因而相對(duì)易于實(shí)現(xiàn)。
有益地，去除電介質(zhì)層的暴露部分的步驟包括選擇性地去除電介 質(zhì)層的損壞部分。僅損壞部分被去除。
例如，去除電介質(zhì)層的損壞部分的步驟可以使用基于氟化氫(H F ) 的濕式溶劑?；诜瘹涞臐袷饺軇┛梢赃x擇性地溶解電介質(zhì)層的損 壞部分，同時(shí)使電介質(zhì)層的未損壞部分不受影響。
任何其他的選擇性去除技術(shù)可以被采用。
可選地，例如去除可以為時(shí)間控制，即該去除#:作在一確定的持 續(xù)時(shí)間之后停止。該持續(xù)時(shí)間可以通過(guò)實(shí)驗(yàn)或理論確定，其可以完全 去除損壞部分。
被去除部分的深度可以采用任何其他方法來(lái)控制。 去除損壞部分有益地是完全去除以避免殘留損壞區(qū)域。可選地， 損壞區(qū)域可以僅是部分去除。
有益地，所述制造方法還包括給淀積電介質(zhì)內(nèi)襯提供各向異性的
蝕刻以打開 一 個(gè)底層導(dǎo)電性區(qū)域；以及淀積薄金屬性阻障。
介質(zhì)內(nèi)襯的該底部可以確實(shí)接觸導(dǎo)電性區(qū)域，例如晶體管的 一個(gè)接觸 點(diǎn)、互連的通孔或線^各。淀積的電介質(zhì)內(nèi)襯的該底部部分必須;故去除 以在所述導(dǎo)電性區(qū)域和其它導(dǎo)電性部分，例如互連的通孔，之間建立電接觸。
各向異性的蝕刻可以使得淀積的電介質(zhì)內(nèi)襯在所述溝槽的側(cè)壁上。
各向異性蝕刻還可以去除形成于掩模層附近的可能的突出物。各 向異性的蝕刻可能去除電介質(zhì)層表面的掩模層。
可選地，薄金屬阻障淀積于淀積的電介質(zhì)內(nèi)襯之上。隨后進(jìn)行對(duì) 淀積的薄金屬阻障和淀積的電介質(zhì)內(nèi)襯的各向異性蝕刻，以打開底層 導(dǎo)電性區(qū)域。這樣的打孔處理可以去除底部淀積的薄金屬阻障和電介 質(zhì)內(nèi)襯，因而允許導(dǎo)電性區(qū)域和互連的其它導(dǎo)電部分之間的電接觸。
有益地，由導(dǎo)電性材料制成的籽晶層被淀積，由導(dǎo)電性材料制成 的塊也通過(guò)電鍍纟皮淀積。
代地進(jìn)行。
有益地，可以進(jìn)行研磨處理以使淀積的導(dǎo)電性材料和電介質(zhì)層的 表面平齊。該研磨處理還可以去除可能的掩模層。
可選地，可進(jìn)行任何其他可使淀積的導(dǎo)電性材料和電介質(zhì)層的表 面平齊的操作。
電介質(zhì)材料的薄阻障可以淀積或不淀積于經(jīng)研磨的表面上。該電 電介質(zhì)層。
有益地，所述導(dǎo)電性部分包括銅，其為相對(duì)傳導(dǎo)性的材料。 然而，任何其他導(dǎo)電性材料可以被使用。
有益地，第一電介質(zhì)材料的介電常數(shù)可以低于4.2,或甚至低于
2.4。
有益地，電介質(zhì)層可以包括多孔材料。
第 一 電介質(zhì)材料可以有益地從由以下材#牛組成的組中選才奪二氧 化硅(Si02)、引入碳的氧化硅(SiOC)、碳氧化物(SiOCH)、摻氟 硅酸鹽玻璃(FSG )、磷硅酸鹽玻璃(PSG )和硼磷硅酸鹽玻璃(BPSG )。
然而，任何其他合適的材料可以被用作第 一 電介質(zhì)材料。通過(guò)參考以下描述的實(shí)施例，本發(fā)明的這些以及其他方面將得到 進(jìn)一步闡釋和說(shuō)明。


圖1A至圖1E示出了根據(jù)現(xiàn)有技術(shù)在電介質(zhì)層中制造銅互連的過(guò) 程的示例；
圖2A至圖2G示出了根據(jù)本發(fā)明的第一實(shí)施方式的制造方法的 示例；
圖3A和圖3B示出了根據(jù)本發(fā)明的第二實(shí)施方式的制造方法的示
例；
在所有附圖中，相同的標(biāo)記表示相同或相似的元件。
具體實(shí)施例方式
圖1A至圖1E示出了一個(gè)已知的在電介質(zhì)材料中制造銅互連的制 程實(shí)例。在該例中，在先線路3形成于由第一電介質(zhì)材料如二氧化硅 (Si02)制成的在先電介質(zhì)層2，中。先有線路3的導(dǎo)電性材料，例如 銅，被在先薄金屬阻障7'與二氧化硅隔離開來(lái)。該薄金屬阻障7，可以 包括鉭。
電介質(zhì)材料的薄阻障4被淀積于在先電介質(zhì)層2'的表面上。 電介質(zhì)層2被淀積于電介質(zhì)材料的薄阻障4之上。該電介質(zhì)層也 可以包括二氧化硅。雙鑲嵌制程可以在電介質(zhì)層2中形成溝槽1A、 1b。 進(jìn)行微影處理以設(shè)置欲蝕刻區(qū)域。隨后采用例如反應(yīng)性離子蝕刻等離 子體(RIE plasma)蝕刻該電介質(zhì)層。圖1A示出了經(jīng)過(guò)這樣的蝕刻 處理之后的 一部分半導(dǎo)體裝置。
然而，蝕刻或者其他圖案化處理，例如剝離和/或清洗，可能損壞 一部分該電介質(zhì)層。該電介質(zhì)層可能包括溝槽U、 1b側(cè)壁上的損壞部 分8。
參考標(biāo)記5、 6對(duì)應(yīng)于封蓋層，其用作圖案化目的的硬掩模層或 者化學(xué)機(jī)械研磨(CMP)停止層?？蛇x地，在不同的整合方案中，封蓋層可以省略。
如圖IB所示，隨后進(jìn)行金屬化處理，其淀積薄金屬阻障7。金
屬柵7可以包括鉭或者氮化鉭。薄金屬阻障可防止進(jìn)一步互連的銅原 子或銅離子擴(kuò)散入電介質(zhì)層2。
如圖1C所示，隨后淀積銅9以填充溝槽1 A、 1b
銅的淀積可以分兩步進(jìn)行(未示出)。首先，在薄金屬阻障上淀
積銅籽晶層，例如通過(guò)物理氣相淀積(PVD)。然后通過(guò)電鍍將銅塊 淀積于銅籽晶層之上。
如圖1D所示，研磨處理可以平齊淀積的銅9與電介質(zhì)材料的表 面。掩模層5、 6可以通過(guò)研磨去除。研磨可以采用例如化學(xué)機(jī)械研 磨(CMP)來(lái)進(jìn)行。
如圖1E中所示，電介質(zhì)材料的薄阻障IO隨后可以被淀積于經(jīng)研 磨的表面上。
圖2A至圖2G以及圖3A、圖3B示出了本發(fā)明的示范性實(shí)施例。 在示出的實(shí)施例中，在先線路3形成于包括第一電介質(zhì)材料的前 一電介質(zhì)層2，中。第一電介質(zhì)材料可以包括多孔超低k材料。多孔超 低k材料可以由例如？ 1入碳的氧化硅(SiOC )制成。在先線路3的導(dǎo) 電性材料，例如銅，被在先薄金屬阻障7，與碳氧化硅隔離開來(lái)。薄金 屬阻障7'可以包括鉭、氮化鉭或者任何其他合適的金屬材料。 電介質(zhì)材料的薄阻障4被淀積于在先電介質(zhì)層2'的表面。 通過(guò)等離子體增強(qiáng)化學(xué)氣相淀積(PECVD)或者任何其他淀積方 法，電介質(zhì)層2被淀積于電介質(zhì)材料的薄阻障4之上。電介質(zhì)層2也 可以包括多孔SiOC超低k材料。電介質(zhì)層可以具有例如值為2.4的 介電常數(shù)。雙鑲嵌制程可以在電介質(zhì)層2中形成溝槽1A、 1b。進(jìn)行掩 模處理和微影處理以設(shè)置欲蝕刻區(qū)域。隨后蝕刻電介質(zhì)層，例如采用 反應(yīng)性離子蝕刻等離子體(RIE plasma )。
在示出的實(shí)施例中，溝槽包括對(duì)應(yīng)于進(jìn)一步的通孔的第一溝槽1A 和對(duì)應(yīng)于進(jìn)一步線路的第二溝槽1B。進(jìn)行雙鑲嵌制程，即單次進(jìn)一步 淀積可以填充第一溝槽U和第二溝槽1B。在可選的實(shí)施例(未示出)中，在蝕刻新的溝槽之前，各溝槽用 銅填充。
典型地，多個(gè)溝槽在一個(gè)半導(dǎo)體裝置的一個(gè)表面上被同時(shí)蝕刻， 每一溝槽對(duì)應(yīng)于一個(gè)互連。
蝕刻之后可以進(jìn)行剝離處理，可能通過(guò)濕式清洗處理。
圖2A示出了這樣圖案化處理后的一部分半導(dǎo)體裝置。
參考標(biāo)記5、 6對(duì)應(yīng)于封蓋層，該封蓋層用作圖案化目的的硬掩 模層或CMP停止層。
可選地，封蓋層在不同的整合方案中可以省略。
圖案化處理導(dǎo)致電介質(zhì)層2的一部分8的劣化。這種損壞部分8 中的孔可以密封，損壞部分8可能顯現(xiàn)出比電介質(zhì)層2的其余部分更 高的密度和介電常數(shù)。損壞部分8可以伸展至10、 20或30nm。劣化 可能部分地將第一電介質(zhì)材料，即SiOC,轉(zhuǎn)化成不同的電介質(zhì)材料， 例如Si02。
如圖2B中所示，形成溝槽U、 lB的側(cè)壁的電介質(zhì)層的暴露部分 被去除。
去除在溝槽U、 lB的側(cè)壁上進(jìn)行，即在基本上垂直的壁21、 22、 23上進(jìn)行。在本例中，去除還在基本上水平的壁24上進(jìn)行。
去除是選擇性地進(jìn)行，使用例如基于氟化氫(HF)的濕式溶液。 這種選擇性濕式蝕刻可以去除損壞的電介質(zhì)材料，即Si02,而使得第 一電介質(zhì)材料，即SiOC，不受影響。
如圖2C中所示，去除步驟之后進(jìn)行由第二電介質(zhì)材料制成的電 介質(zhì)內(nèi)襯的共形淀積。該共形淀積可以包括例如苯并環(huán)丁烯(BCB) 內(nèi)襯的熱化學(xué)氣相淀積(CVD)。苯并環(huán)丁烯材料的介電常數(shù)為2.7。
其他內(nèi)襯材料，例如SiOC、碳化硅(SiC)、 二氧化硅或聚亞芳 香醚(polyarylene ether, SiLK )也可以采用。
電介質(zhì)內(nèi)村12被淀積于溝槽U、 1b的側(cè)壁，因而可以密封互連 之間的電介質(zhì)層的孔。電介質(zhì)內(nèi)襯12還淀積于在先線路3以及掩模 層5、 6之上。
12第一實(shí)施例
在第一實(shí)施例中，共形淀積之后進(jìn)行小掩模(mask-less)的各向 異性蝕刻，采用例如氟碳等離子體蝕刻(CF4/Ar或C4F8/Ar)。如圖 2D中所示，該各向異性蝕刻可以打開淀積電介質(zhì)內(nèi)^)" 12的底部部分 13,因而露出了在先線路3的銅。
該各向異性蝕刻還可以去除電介質(zhì)內(nèi)襯12的表面部分15以及突 出部分17。
在本例中，臺(tái)階部分16也被去除。
如圖2E中所示，隨后采用普通金屬化制程淀積薄金屬阻障14。 該薄金屬阻障14可以包括鉭或氮化鉭。該薄金屬阻障14可以防止進(jìn) 一步互連的銅原子或銅離子擴(kuò)散入電介質(zhì)內(nèi)襯12。
薄金屬阻障14可以在對(duì)應(yīng)于至少一部分被去除的臺(tái)階部分16的 臺(tái)階區(qū)域接觸第一電介質(zhì)材料。然而，各向異性蝕刻使臺(tái)階區(qū)域的超 低k電介質(zhì)材料稠化。該稠化可以保護(hù)多孔的超低k電介質(zhì)材料免于 金屬原子或金屬離子擴(kuò)散。
中間阻擋層也可用于保護(hù)多孔電介質(zhì)材料免于擴(kuò)散。
此外，臺(tái)階區(qū)域并非位于進(jìn)一步線路部分U和電介質(zhì)層2中的另 一進(jìn)一步線路部分(未示出)之間。線路之間的電容因而相對(duì)不受局 部介電常數(shù)上升的影響。
如圖2F中所示，銅9可以淀積于溝槽之中。淀積可以分兩步進(jìn) 行(未示出)。淀積銅籽晶層和隨后通過(guò)電鍍淀積銅塊。
隨后可以進(jìn)4亍研磨處理以平齊淀積的銅和電介質(zhì)層9。該研磨還 可以去除掩模層5、 6。
如圖2G中所示，隨后可以將電介質(zhì)材料的薄阻障IO淀積于經(jīng)研 磨的表面上。
進(jìn)一步的電介質(zhì)層(未示出)可以被淀積以制造新的銅部分，例 如新的線3各或新的通孔。 第二實(shí)施例
在第二實(shí)施例中，如圖3A所示，電介質(zhì)內(nèi)襯12的共形淀積之后進(jìn)行薄金屬層14的共形淀積。
薄金屬層14可能在線路1b的底部比在通孔1a的底部具有更高的
厚度，其取決于淀積技術(shù)。
隨后可以進(jìn)行各向異性蝕刻，以打開在先線路3。 這種物理氣相淀積(PVD)阻障的打孔制程可以去除薄金屬阻障 14和電介質(zhì)內(nèi)襯12的表面部分。
部去除金屬阻障14和電介質(zhì)內(nèi)襯12。典型地，如圖3B所示，可以 去除通孔U底部的內(nèi)襯12而部分地保留在此結(jié)構(gòu)中其他任何地方的 內(nèi)襯12。
因此這種打孔制程的調(diào)整可以在打開通孔1A底部的同時(shí)保護(hù)電 介質(zhì)層2的基本上水平的壁和基本上垂直的壁。
可以進(jìn)行進(jìn)一步的處理，以得到電介質(zhì)層2中的互連結(jié)構(gòu)。典型 地，打孔之后在溝槽中淀積金屬阻障和銅；隨后進(jìn)行研磨處理，電介 質(zhì)材料的薄阻障被淀積于研磨的表面之上。
在上面的描述中，需要理解的是，當(dāng)一個(gè)元件，例如"層"、"區(qū) 域，，或"襯底，，，被稱為"在另一元件上"或"至另一元件上"時(shí)， 該元件既可以直接在另 一元件之上，也可以在其中還存在居間的元 件。
當(dāng)用于解釋說(shuō)明書及其相關(guān)聯(lián)的權(quán)利要求時(shí)，"包含"、"包括"、
"合并"、"含有"、"是，，和"具有"等表達(dá)方式將被解釋為非獨(dú)占性 的方式，即被解釋為允許存在其他沒有明確定義的項(xiàng)目或成分。所涉 及的單數(shù)形式也可以解釋為復(fù)數(shù)形式，反之亦然。
本領(lǐng)域技術(shù)人員應(yīng)當(dāng)易于理解，本說(shuō)明書中公開的各種參數(shù)可以 修改，各種公開的和/或要求的實(shí)施例可以在不脫離本發(fā)明范圍的前提 下進(jìn)行組合。
權(quán)利要求
1. 一種用于制造半導(dǎo)體裝置的方法，所述半導(dǎo)體裝置在第一電介質(zhì)材料制成的電介質(zhì)層(2)中包括一互連，該互連包括導(dǎo)電性部分，所述方法包括在所述電介質(zhì)層中形成溝槽(1A，1B)；去除形成所述溝槽的側(cè)壁的所述電介質(zhì)層的暴露部分；以及在所述溝槽的側(cè)壁上淀積電介質(zhì)內(nèi)襯(12)，所述內(nèi)襯由第二電介質(zhì)材料制成。
2. 根據(jù)權(quán)利要求1所述的制造方法，其特征在于，所述制造方 法還包括以下步驟為所述淀積的電介質(zhì)內(nèi)襯(12)提供各向異性蝕 刻以打開底層導(dǎo)電性區(qū)域(3);以及淀積薄金屬阻障(14)。
3. 根據(jù)權(quán)利要求1所述的制造方法，其特征在于，所述制造方 法還包括以下步驟在所述淀積的電介質(zhì)內(nèi)襯(12)上淀積薄金屬阻 障(14);以及為所述淀積的薄金屬阻障和所述淀積的電介質(zhì)內(nèi)襯提供各向異 性蝕刻以打開底部導(dǎo)電性區(qū)域(3)。
4. 根據(jù)權(quán)利要求2或3所述的制造方法，其特征在于，所述制 造方法還包括以下步驟淀積由導(dǎo)電性材料制成的籽晶層；以及 通過(guò)電鍍淀積由導(dǎo)電性材料(9)制成的塊。
5. 根據(jù)權(quán)利要求4所述的制造方法，其特征在于，所述制造方 法還包括一研磨操作，以使所述淀積的導(dǎo)電性材料(9)和所述電介 質(zhì)層(2)的表面平齊。
6. 根據(jù)權(quán)利要求5所述的制造方法，其特征在于，所述制造方 法還包括在經(jīng)研磨的表面上淀積電介質(zhì)材料(10)的薄阻障。
7. 根據(jù)權(quán)利要求1所述的制造方法，其特征在于，其中去除所述電介質(zhì)層(2)的暴露部分的步驟包括選擇性地去除該電介質(zhì)層 的損壞部分(8)。
8. 根據(jù)權(quán)利要求7所述的制造方法，其特征在于，其中選擇性 地去除所述電介質(zhì)層(2)的損壞部分(8)的步驟是采用基于氟化氬 的濕式〉容液而進(jìn)4亍的。
9. 根據(jù)權(quán)利要求1所述的制造方法，其特征在于，其中所述第 一電介質(zhì)材料選自下列材料構(gòu)成的組二氧化硅、引入碳的氧化硅、 碳氧化物、摻氟硅酸鹽玻璃、磷硅酸鹽玻璃和硼磷硅酸鹽玻璃。
10. 根據(jù)權(quán)利要求1所述的制造方法，其特征在于，其中所述導(dǎo) 電性部分包括銅。
全文摘要
用于制造半導(dǎo)體裝置的方法，所述半導(dǎo)體器件在第一電介質(zhì)材料制成的電介質(zhì)層中包括一互連，所述互連包含導(dǎo)電部分。在所述電介質(zhì)層中形成溝槽。該方法還包括去除構(gòu)成所述溝槽側(cè)壁的該電介質(zhì)層的暴露部分，并在該溝槽的側(cè)壁上淀積電介質(zhì)內(nèi)襯，該內(nèi)襯由第二電介質(zhì)材料制成。
文檔編號(hào)H01L21/70GK101427361SQ200780007024
公開日2009年5月6日 申請(qǐng)日期2007年2月26日 優(yōu)先權(quán)日2006年2月28日
發(fā)明者華金·托雷斯, 樊尚·阿納爾, 洛朗喬治·戈塞, 維姆·貝斯蘭格 申請(qǐng)人:St微電子(克偌林斯2)股份有限公司;皇家飛利浦電子股份有限公司