專利名稱：制造快閃存儲(chǔ)器件的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及快閃存儲(chǔ)器件，更具體地涉及制造快閃存儲(chǔ)器件的方 法，其中可以減少浮置柵極之間的干擾現(xiàn)象。
背景技術(shù)：
NAND快閃存儲(chǔ)器件包含用于存儲(chǔ)數(shù)據(jù)的多個(gè)單元，所述單元串聯(lián) 連接以形成串。在單元串與漏極、和單元串與源極之間分別形成漏極選 擇晶體管和源極選擇晶體管。在NAND快閃存儲(chǔ)器件的單元中，在半 導(dǎo)體襯底的特定區(qū)域中形成隧道氧化物層、浮置柵極、介電層、和控制 柵極的疊層?xùn)艠O。在所述柵極兩側(cè)形成結(jié)。
在NAND快閃存儲(chǔ)器件中，單元狀態(tài)受周邊單元操作的影響。因 此，保持單元的恒定狀態(tài)是重要的。由于周邊單元的操作尤其是編程操 作而改變單元狀態(tài)的現(xiàn)象稱為干擾現(xiàn)象。換句話說，干擾現(xiàn)象指如下情 況其中對(duì)與待編程的第一單元相鄰的第二單元編程，由于由第二單元 的浮置柵極的電荷變化所引起的電容效應(yīng)，在讀取第一單元時(shí)讀取高于 第一單元的閾值電壓的閾值電壓。讀取單元的浮置柵極的電荷沒有改 變，但是由于相鄰單元狀態(tài)的改變導(dǎo)致實(shí)際單元的狀態(tài)出現(xiàn)改變。由于 該干擾現(xiàn)象導(dǎo)致單元的狀態(tài)改變，這引起故障率的增加和低的良品率。 因此，通過保持單元的恒定狀態(tài)使干擾現(xiàn)象最小化。
在常規(guī)NAND快閃存儲(chǔ)器件的制造過程中，通過自對(duì)準(zhǔn)淺溝槽隔離 (SA-STI)工藝形成隔離層和浮置柵極的一部分。參考圖l描述該工藝。
在半導(dǎo)體襯底10上形成隧道氧化物層11和第一多晶硅膜12。蝕刻 第一多晶硅膜12和隧道氧化物層11的特定區(qū)域。蝕刻半導(dǎo)體襯底10到預(yù)定深度，從而形成溝槽13。用絕緣層填隙(gap fill)溝槽并進(jìn)行拋 光處理以形成隔離層14。順序形成第一氧化物層15、氮化物層16和第 二氧化物層17以完成介電層18。
如果如上所述通過SA-STI工藝制造快閃存儲(chǔ)器件，因?yàn)樵谟米鞲?置柵極的第一多晶硅膜和相鄰第一多晶硅膜之間形成隔離層，所以在第 一多晶硅膜之間可發(fā)生干涉。
圖2說明基于浮置柵極高度和浮置柵極之間距離的干擾現(xiàn)象和耦合 率(coupling ratio)。
參考圖2，柵極間干擾與浮置柵極之間的距離和浮置柵極的高度成 比例。換句話說，如果浮置柵極之間的距離增加和浮置柵極的高度減小， 那么干擾減小。相反，如果浮置柵極的高度減小，那么因此浮置柵極和 控制柵極的界面面積減小并且耦合率降低。

發(fā)明內(nèi)容
本發(fā)明涉及制造快閃存儲(chǔ)器件的方法。在形成隔離溝槽之后，所述 溝槽的底表面和側(cè)壁利用具有有利的階梯覆蓋特性的高深寬比工藝 (HARP)膜來填隙。實(shí)施濕蝕刻工藝，使得HARP膜保留在隧道介電層 的側(cè)壁上，從而形成翼形隔離物。因此，由于待后續(xù)形成的控制柵極位 于浮置柵極之間，所以可以保護(hù)隧道介電層并可以減少干擾現(xiàn)象。
在一個(gè)實(shí)施方案中，制造快閃存儲(chǔ)器件的方法包括在半導(dǎo)體襯底 上順序形成隧道介電層、電子存儲(chǔ)層和硬掩模；蝕刻硬掩模、電子存儲(chǔ) 層、隧道介電層和半導(dǎo)體襯底的一部分以形成溝槽；用絕緣層填隙溝槽； 蝕刻絕緣層的頂表面以控制有效場(chǎng)高度(EFH)，其中絕緣層保留在隧道 介電層的側(cè)壁上，使得形成翼形隔離物；在包括翼形隔離物的所得到表 面上形成緩沖層；進(jìn)行化學(xué)機(jī)械拋光(CMP)工藝以暴露出硬掩模的頂表 面；和除去硬掩模和緩沖層。
溝槽的形成包括蝕刻暴露的半導(dǎo)體襯底的隔離區(qū)以形成第一溝槽； 在第一溝槽的側(cè)壁上形成隔離物；和在隔離物之間的隔離區(qū)中形成寬度 比第一溝槽的寬度更窄并且更深的第二溝槽。絕緣層由具有有利的階梯覆蓋特性的HARP膜形成，并且絕緣層由 具有有利的階梯覆蓋特性的SK)2膜形成。
該方法進(jìn)一步包括在形成絕緣層之后和在形成翼形隔離物之前實(shí) 施退火過程。使用N2氣體或H20氣體實(shí)施所述退火過程，并且在800 ~ 1000攝氏度的溫度下進(jìn)行30分鐘~ 1小時(shí)。
通過SOG方法由PSZ層或HSQ層形成緩沖層。
實(shí)施絕緣層的填隙，使得比電子存儲(chǔ)層低的溝槽底部被填隙，并且 在溝槽側(cè)壁上形成與電子存儲(chǔ)層等高或比其更高的溝槽的上表面。絕緣 層的厚度為350 ~ 450埃，溝槽側(cè)壁上的厚度為150 ~ 200埃。


圖l是說明制造快閃存儲(chǔ)器件的常規(guī)方法的橫截面圖2是說明基于快閃存儲(chǔ)器件的浮置柵極的高度和浮置柵極之間 間隔的干擾和耦合率之間的關(guān)系的圖；和
圖3~11是說明根據(jù)本發(fā)明一個(gè)實(shí)施方案的制造快閃存儲(chǔ)器件的 方法的橫截面圖。
具體實(shí)施例方式
參考附圖描述根據(jù)本發(fā)明的具體實(shí)施方案。
3~11是說明根據(jù)本發(fā)明一個(gè)實(shí)施方案的制造快閃存儲(chǔ)器件的方法 的橫截面圖。
參考圖3,在半導(dǎo)體襯底100上順序形成隧道介電層102、電子存 儲(chǔ)層104和隔離掩模112。隔離掩模112可具有緩沖氧化物層106、氮 化物層108和硬掩模110的堆疊結(jié)構(gòu)?？梢杂傻?、氧化物、SiON或 非晶碳形成硬掩模110。電子存儲(chǔ)層104形成快閃存儲(chǔ)器件的浮置柵極， 并可以由多晶硅或氮化硅層形成。或者，電子存儲(chǔ)層104可以由能存儲(chǔ) 電子的任何材料形成。
參考圖4，順序蝕刻隔離區(qū)的隔離掩膜112、電子存儲(chǔ)層104、隧道介電層102，以暴露出半導(dǎo)體襯底100的隔離區(qū)。具體地，在隔離掩模 112上涂敷光刻膠(未顯示)，然后進(jìn)行曝光和顯影工藝以形成通過其暴 露隔離區(qū)的隔離掩模112的光刻膠圖案(未顯示)。通過使用光刻膠圖案 的蝕刻工藝來除去隔離掩模112的隔離區(qū)。然后除去光刻膠圖案。通過 使用隔離掩模112的蝕刻工藝蝕刻電子存儲(chǔ)層104和隧道介電層102， 使得暴露出隔離區(qū)的半導(dǎo)體襯底100。在氮化物層108、緩沖氧化物層 106、電子存儲(chǔ)層104和隧道介電層102的蝕刻過程中，硬掩模110也 蝕刻到特定的厚度。
通過第一蝕刻工藝蝕刻隔離區(qū)的暴露的半導(dǎo)體襯底100，從而形成 第一溝槽114。每個(gè)第一溝槽114可具有對(duì)應(yīng)于目標(biāo)深度1/6 ~ 1/3的深 度。例如，第一溝槽114可以通過蝕刻半導(dǎo)體襯底100形成為50 ~ 2000 埃的深度。也可實(shí)施第一蝕刻工藝使得第一溝槽114的側(cè)壁具有85 ~ 90 度的坡度。
參考圖5,可以實(shí)施氧化工藝以恢復(fù)由于形成第一溝槽114的蝕刻 工藝導(dǎo)致的第一溝槽114的側(cè)壁和底面上的蝕刻損傷。
其后，在第一溝槽114的側(cè)壁上形成隔離物116。具體地，在包括 第一溝槽114的整個(gè)表面上形成絕緣層之后，進(jìn)行趙覆式回蝕刻工藝以 形成隔離物116，使得絕緣層保留在第一溝槽114的側(cè)壁上，但是從第 一溝槽114的底表面除去。絕緣層也保留在電子存儲(chǔ)層104和隔離掩模 112的側(cè)壁上。因此，隔離物116形成在第一溝槽114、電子存儲(chǔ)層104 和隔離掩^^U2的側(cè)壁上?？梢杂裳趸飳?、HTO氧化物層、氮化物 層或其混合物層形成絕緣層。通過氧化工藝形成氧化物層和HTO氧化 物層。如果隔離物116用作抗氧化層，隔離物116可包含氮化物。其中 隔離物116用作抗氧化層的例子如下描述。隔離物116可以形成為一定 厚度，在該厚度下考慮到第一溝槽114的寬度在隔離物116之間暴露出 第一溝槽114的底表面。例如，隔離物116可以形成為對(duì)應(yīng)于第一溝槽 114的寬度1/6~1/4的厚度、或50 1000埃的厚度。
參考圖6，通過使用隔離物116和隔離掩模112的蝕刻工藝蝕刻暴 露在隔離物116之間的第一溝槽114底面處的半導(dǎo)體襯底100，從而形 成第二溝槽118。每個(gè)第二溝槽118可以形成為500 ~ 20000埃的深度。 因此，在隔離區(qū)中形成頂部寬度比底部寬度更大的各個(gè)溝槽120。參考圖7，蝕刻隔離物116到特定的厚度，使得隔離物116之間的 間隙增大?？梢酝耆ジ綦x物116。如果隔離物116由氧化物形成， 那么可以使用氫氟酸溶液蝕刻隔離物116。如果隔離物116由氮化物形 成，那么可以使用磷酸溶液蝕刻隔離物116。如果隔離物116之間的間 隙增大，深寬比降低，和因此形成在后續(xù)工藝中用于填隙溝槽120的絕 緣層時(shí)，可以改進(jìn)填隙性能?？梢酝ㄟ^使用蝕刻劑的濕蝕刻或干蝕刻工 藝實(shí)施隔離物116的蝕刻工藝。
參考圖8,在除去硬掩才莫110之后，在包括溝槽120的整個(gè)表面上 形成用于隔離的絕緣層122?？梢允褂镁哂杏欣碾A梯覆蓋特性的 HARP膜形成用于隔離的絕緣層122 。用于隔離的絕緣層122的厚度從 平坦表面測(cè)量可為350 ~ 450埃，用于隔離的絕緣層122的厚度從溝槽 120的側(cè)壁測(cè)量可為150~200埃?；蛘?，可以使用具有有利的階梯覆蓋 特性的Si02膜形成用于隔離的絕緣層122。用于隔離的絕緣層122填隙 溝槽底部120,即，填隙處于比電荷存儲(chǔ)層104更低水平面的溝槽底部 120,但是由于用于隔離的絕緣層122的厚度，因此用于隔離的絕緣層 122未完全地填隙溝槽120的頂部。
然后進(jìn)行退火過程以改善用于隔離的絕緣層122的膜質(zhì)量?？梢允?用]\2氣體或H20氣體實(shí)施退火過程。所述退火過程可以在800 ~ 1000 攝氏度的溫度下進(jìn)行30分鐘~ 1小時(shí)。
參考圖9，實(shí)施濕蝕刻工藝以除去形成在溝槽120上表面上的用于 隔離的絕緣層122?？梢詫?shí)施濕蝕刻工藝以除去溝槽120的上表面，即 形成在緩沖氧化物層106和氮化物層108側(cè)壁上的用于隔離的絕緣層 122,但是保留形成在隧道介電層102側(cè)壁上的用于隔離的絕緣層122, 從而形成具有翼形隔離物A的絕緣層122。如上所述，可以實(shí)施濕蝕刻 工藝以形成保護(hù)隧道介電層102側(cè)壁的翼形隔離物A同時(shí)控制絕緣層 122的EFH。
參考圖10，在包括絕緣層122的整個(gè)表面上形成緩沖層124?？梢?^使用PSZ層或HSQ層形成緩沖層124，其通過在后續(xù)蝕刻工藝期間相 對(duì)于絕緣層122具有高蝕刻率的玻璃上硅(SOG)方法形成。通常，在使 用FN的蝕刻工藝期間，HARP膜可具有2埃/秒的蝕刻速率，但是在 PSZ層的情況下，HARP膜可具有7埃/秒的蝕刻速率。然而，可以通過退火過程控制蝕刻速率的差異。緩沖層124用于防止由于在后續(xù)CMP 工藝中溝槽120頂部的空白空間而導(dǎo)致的圖案坍塌。然后實(shí)施CMP工 藝以暴露出氮化物層108。
參考圖11,順序蝕刻并除去暴露的氮化物層和暴露的緩沖氧化物 層。通過濕或干蝕刻工藝除去緩沖層?？梢允褂肍N來實(shí)施濕蝕刻工藝。
盡管圖中未顯示，在包括絕緣層122的整個(gè)表面上形成用于控制柵 極的介電層和導(dǎo)電層。
根據(jù)本發(fā)明的一個(gè)實(shí)施方案，在形成隔離溝槽之后，用具有有利的 階梯覆蓋特性的HARP膜填隙溝槽的底表面和側(cè)壁。實(shí)施濕蝕刻工藝 以使得HARP膜保留在隧道介電層的側(cè)壁上，使得形成翼形隔離物。 因此，由于待后續(xù)形成的控制柵極位于浮置柵極之間，所以可以保護(hù)隧 道介電層并可以減少干擾現(xiàn)象。
盡管已經(jīng)參考具體的實(shí)施方案進(jìn)行了上述說明，應(yīng)理解對(duì)于本領(lǐng)域技 術(shù)人員而言，不背離本發(fā)明和所附權(quán)利要求的精神和范圍，本專利可以進(jìn) 行變化和改變。
權(quán)利要求
1.一種制造快閃存儲(chǔ)器件的方法，所述方法包括在半導(dǎo)體襯底上形成隧道介電層和電子存儲(chǔ)層；通過蝕刻所述電子存儲(chǔ)層、所述隧道介電層、和所述半導(dǎo)體襯底的一部分形成溝槽；形成絕緣層使得所述溝槽被填隙；和蝕刻所述絕緣層的上表面以控制有效場(chǎng)高度(EFH)，其中所述絕緣層保留在所述隧道介電層的側(cè)壁上，由此形成翼形隔離物。
2. 權(quán)利要求1的方法，其中形成所述溝槽包括 蝕刻所述暴露的半導(dǎo)體襯底的隔離區(qū)以形成第一溝槽； 在所述第一溝槽的側(cè)壁上形成隔離物；和形成第二溝槽，所述第二溝槽的寬度比所述第一溝槽的寬度更窄并 且更深，其中所述第二溝槽形成在所述隔離物之間的隔離區(qū)中。
3. 權(quán)利要求1的方法，其中由具有有利的階梯覆蓋特性的高深寬比 工藝(HARP)膜形成所述絕緣層。
4. 權(quán)利要求1的方法，其中由具有有利的階梯覆蓋特性的SiC)2膜形 成所述絕緣層。
5. 權(quán)利要求1的方法，還包括在形成所述翼形隔離物之前和在形成 所述絕緣層之后實(shí)施退火過程。
6. 權(quán)利要求5的方法，其中使用N2氣體或H20氣體實(shí)施所述退火 過程。
7. 權(quán)利要求5的方法，其中在800 ~ 1000攝氏度的溫度下實(shí)施所述 退火過程30分鐘~1小時(shí)。
8. 權(quán)利要求1的方法，其中形成所述絕緣層使得低于所述電子存儲(chǔ) 層的溝槽底部被填隙，并且在所述溝槽的側(cè)壁上形成與所述電子存儲(chǔ)層 至少等高的所述溝槽的上表面。
9. 權(quán)利要求1的方法，其中所述絕緣層的厚度從其上表面是約350 ~ 450埃，比其在所述溝槽的側(cè)壁上的所述絕緣層的厚度是約150 ~ 200 埃。
10. —種制造快閃存儲(chǔ)器件的方法，所述方法包括 在半導(dǎo)體襯底上順序形成隧道介電層、電子存儲(chǔ)層和硬掩模；通過蝕刻所述硬掩模、所述電子存儲(chǔ)層、所述隧道介電層、和所述 半導(dǎo)體襯底的一部分形成溝槽；形成絕緣層使得所述溝槽被填隙；蝕刻所述絕緣層的上表面以控制有效場(chǎng)高度(EFH),其中所述絕 緣層保留在所述隧道介電層的側(cè)壁上，由此形成翼形隔離物；在包括所述翼形隔離物的所得表面上形成緩沖層；實(shí)施化學(xué)機(jī)械拋光(CMP)工藝以暴露出所述硬掩模的上表面；和除去所述硬掩模和所述緩沖層。
11. 權(quán)利要求10的方法，其中形成所述溝槽包括 蝕刻所述暴露的半導(dǎo)體襯底的隔離區(qū)以形成第一溝槽； 在所述第一溝槽的側(cè)壁上形成隔離物；和形成第二溝槽，所述第二溝槽的寬度比所述第一溝槽的寬度更窄并 且更深，其中所述第二溝槽形成在所述隔離物之間的隔離區(qū)中。
12. 權(quán)利要求10的方法，其中由具有有利的階梯覆蓋特性的高深寬 比工藝(HARP)膜形成所述絕緣層。
13. 權(quán)利要求10的方法，其中由具有有利的階梯覆蓋特性的Si02 膜形成所述絕緣層。
14. 權(quán)利要求10的方法，還包括在形成所述翼形隔離物之前和在形 成所述絕緣層之后實(shí)施退火過程。
15. 權(quán)利要求14的方法，其中使用N2氣體或H20氣體實(shí)施所述退 火過程。
16. 權(quán)利要求14的方法，其中在800 ~ 1000攝氏度的溫度下實(shí)施所 述退火過程30分鐘~ 1小時(shí)。
17. 權(quán)利要求10的方法，其中通過SOG方法由PSZ層或HSQ層形 成所述緩沖層。
18. 權(quán)利要求10的方法，其中使用濕蝕刻工藝或干蝕刻工藝實(shí)施所述緩沖層的除去。
19. 權(quán)利要求18的方法，其中使用FN來實(shí)施所述濕蝕刻工藝。
20. 權(quán)利要求10的方法，其中形成所述絕緣層使得低于所述電子存 儲(chǔ)層的所述溝槽底部被填隙，并且在所述溝槽的側(cè)壁上形成與所述電子 存儲(chǔ)層至少等高的所述溝槽的上表面。
21. 權(quán)利要求10的方法，其中所述絕緣層的厚度從其上表面是約 350 ~ 450埃，和在所述溝槽的側(cè)壁上的所述絕緣層的厚度是約150 ~ 200 埃。
全文摘要
一種制造快閃存儲(chǔ)器件的方法包括，在形成隔離溝槽之后，利用具有有利的階梯覆蓋的HARP膜填隙溝槽的底面和側(cè)壁。實(shí)施濕蝕刻工藝使得HARP膜保留在隧道介電層的側(cè)壁上，從而形成翼形隔離物。因此，由于待后續(xù)形成的控制柵極位于浮置柵極之間，所以可以保護(hù)隧道介電層并且可以減少干擾現(xiàn)象。
文檔編號(hào)H01L21/8247GK101295678SQ20071030188
公開日2008年10月29日 申請(qǐng)日期2007年12月20日 優(yōu)先權(quán)日2007年4月25日
發(fā)明者明成桓, 趙揮元, 金奭中, 金正根 申請(qǐng)人:海力士半導(dǎo)體有限公司