專利名稱：靜電放電防護電路的制作方法
技術領域：
本發(fā)明涉及一種靜電放電(electrostatic discharge, ESD)防護電路，且特 別涉及一種具有形成寄生硅控整流器(silicon controlled rectifier, SCR)的二極 管元件及驟回(snapback)元件的ESD防護電路。
背景技術：
圖1是傳統(tǒng)顯示器高壓輸入墊的ESD防護電路的半導體結構示意圖。 請參照圖1， ESD防護電路的半導體結構包括P型基板100、 二極管列(diode string)110、 P型環(huán)(P-ring)120、 P型環(huán)控制電路130以及N型金屬氧化物半 導體(N-type metal oxide semiconductor,顧OS)晶體管140。 二極管歹'J 110連 接至輸入墊(i叩utpad)150， NMOS晶體管M0連接至二極管列110,且P型 基板100中第一二極管160與NMOS晶體管140之間形成寄生硅控整流器 (silicon controlled rectifier, SCR)。 二極管列110可以包括一個、二個或二個 以上的二極管。二極管列110的二極管數(shù)目可以用來調整ESD防護電路的 導通電壓。
正常操作時，P型環(huán)控制電路130控制P型環(huán)120以防止寄生SCR導通， 而在ESD事件中，寄生SCR導通以釋放ESD電流達到ESD防護的效果。 然而，如何降低ESD防護電路的面積以符合小尺寸元件的要求是集成電路 (IC)發(fā)展的重要課題之一 。
發(fā)明內容
本發(fā)明涉及一種ESD防護電路。在此ESD防護電路中，控制電路控制 環(huán)網(wǎng)結構(ring structure)以防止二極管元件與第 一驟回(snapback)元件之間的 寄生SCR導通，且第二驟回元件形成于環(huán)網(wǎng)結構與第一驟回元件之間，可 作為正常操作時的功率箝制器(power clamp)。由于此ESD防護電路內建功率 箝制器而不需要外接功率箝制器，因此可以減少ESD防護電路的面積。
根據(jù)本發(fā)明的第一方面，提出一種ESD防護電路，此ESD防護電路連
接至一輸入墊，其包括基板、二極管元件、第一驟回元件、環(huán)網(wǎng)結構、第二 驟回元件以及控制電路。二極管元件形成于基板中，且二極管元件具有第一 端以及第二端，其中第一端連接至該輸入墊。第一驟回元件形成于基板中， 且第 一驟回元件包括第 一重離子摻雜區(qū)、第 一柵極以及第二重離子摻雜區(qū)，
其中第 一重離子摻雜區(qū)連接至第二端，第 一柵極連接至第二重離子摻雜區(qū)， 且基板中的第一端與第二重離子摻雜區(qū)之間形成寄生SCR。環(huán)網(wǎng)結構形成于 基板中，且環(huán)網(wǎng)結構的第三重離子摻雜區(qū)位于二極管元件以及第二重離子摻 雜區(qū)之間。第二驟回元件形成于基板上，且第二驟回元件具有第二重離子摻 雜區(qū)、第二柵極以及第三重離子摻雜區(qū)，其中第二柵極連接至第二重離子摻
雜區(qū)?？刂齐娐愤B接至第三重離子摻雜區(qū)，用以于正常操作中防止寄生SCR導通。
根據(jù)本發(fā)明的第二方面，提出一種ESD防護電路。此ESD防護電路連 接至一輸入墊，其包括基板、二極管元件、第一驟回元件、環(huán)網(wǎng)結構、第二 驟回元件以及控制電路。二極管元件形成于基板中，且二極管元件具有第一 端以及第二端，其中第一端連接至該輸入墊。第一驟回元件形成于基板中， 且第 一驟回元件包括第 一重離子摻雜區(qū)、第 一柵極以及第二重離子摻雜區(qū)，
其中第一重離子摻雜區(qū)連接至第二端，第一柵極連接至第二重離子摻雜區(qū)， 且基板中的第一端與第二重離子摻雜區(qū)之間形成寄生SCR。環(huán)網(wǎng)結構形成于 基板中，且環(huán)網(wǎng)結構的第三重離子摻雜區(qū)位于二極管元件以及第二重離子摻 雜區(qū)之間。第二驟回元件形成于基板上，且第二驟回元件具有第二重離子摻 雜區(qū)、第二柵極以及第三重離子摻雜區(qū)，其中第二柵極連接至第二重離子摻 雜區(qū)。控制電路連接至第三重離子摻雜區(qū)，用以于正常操作中提供一操作電 壓至環(huán)網(wǎng)結構，以避免寄生SCR導通。
為讓本發(fā)明的上述內容能更明顯易懂，下文特舉兩優(yōu)選實施例，并配合 所附圖示，作詳細說明如下
圖1是傳統(tǒng)顯示器高壓輸入墊的ESD防護電路的半導體結構示意圖。 圖2繪示依照本發(fā)明一優(yōu)選實施例的一種ESD防護電路的半導體結構 示意圖。
圖3A以及圖3B為圖2中環(huán)網(wǎng)結構的控制電路結構圖。
圖4A至圖4D為繪示圖3B的開關的四種結構圖。
圖5繪示依照本發(fā)明第二實施例的ESD防護電路半導體結構示意圖。
附圖標記說明100:P型基板
110、204: 二極管列
120:P型環(huán)120
130:P型環(huán)控制電路
140:NMOS晶體管
150、210:輸入墊
160:第一二極管
200、500: ESD防護電路
202:基板
202a:第一N型阱
205:環(huán)網(wǎng)結構
205a:第三重離子摻雜區(qū)
205b:第二N型阱
206:第一驟回元件
206a:第一重離子摻雜區(qū)
206b:第 一柵極
206c:第二重離子摻雜區(qū)
207:第二柵極
208:第二驟回元件
209:控制電路
209a:開關
211:二極管元件
510:深N型阱
520:P型阱
具體實施方式
第一實施例
請參照圖2,其繪示依照本發(fā)明第一實施例的一種ESD防護電路的半導 體結構示意圖。ESD防護電路200連接至輸入墊210，例如是一種高壓輸入 墊，且ESD防護電路200包括基板202、 二極管列204、第一驟回元件206、 環(huán)網(wǎng)結構205、第二驟回元件208以及控制電路209。 二極管元件211形成 于基板202中，其包括第一端El以及第二端E2。第一端El連接至輸入墊 210。在本實施例中，基板202為P型基板，且二極管元件211為二極管列 204的第一二極管。第一端El為P+區(qū)域，且第二端E2為N+區(qū)域。二極管 元件211形成于基板202的第一N型阱202a。 二極管列204可以包括一個、 二個或二個以上的二極管。二極管列204的二極管數(shù)目可用以調整ESD防 護電路200的導通電壓。
第一驟回元件206設置于基板202中，其包括第一重離子摻雜區(qū)206a、 第一柵極206b以及第二重離子摻雜區(qū)206c。第一重離子摻雜區(qū)206a連接至 第二端E2，且第一^f冊極206b連接至第二重離子摻雜區(qū)206c。在本實施例中， 第一驟回元件206為NMOS晶體管，第一及第二重離子摻雜區(qū)206a及206c 皆為N+區(qū)域，且第二重離子摻雜區(qū)206c接地。因此，由圖2可看出，第一 端(P+區(qū)域)E1、第一N型阱202a、 (P型)基板202以及第二重離子摻雜(N+) 區(qū)206c形成寄生墊接地(pad-to-GND) SCR。
環(huán)網(wǎng)結構205形成于基板202中，其包括位于二極管列211的第二端 E2與第二重離子摻雜區(qū)206c之間的第三重離子摻雜區(qū)205a。第二柵極207 形成于基板202上第二重離子摻雜區(qū)206c與第三重離子摻雜區(qū)205a之間區(qū) 域。第二柵極207、第二重離子摻雜區(qū)206c以及第三重離子摻雜區(qū)205a形 成第二驟回元件208,且第二柵極207連接至第二重離子摻雜區(qū)206c。
在本實施例中，環(huán)網(wǎng)結構205為N型環(huán)，第三重離子摻雜區(qū)205a為N+ 區(qū)，且第三驟回元件208為NMOS晶體管。環(huán)網(wǎng)結構205包括形成于第一N 型阱202a與第二重離子摻雜區(qū)206c之間的第二N型阱205b。第三重離子 摻雜區(qū)205a形成于第二N型阱205b上，且第二N型阱205b的深度大于第 三重離子摻雜區(qū)205a的深度。此外，為了形成第二驟回元件208，第二 N 型阱205b的二側邊落于第三重離子摻雜區(qū)205a的二側邊以內。值得注意的 是，使用N型環(huán)的環(huán)網(wǎng)結構205有助于提高正常操作時ESD防護電路200 的閉鎖(latch-up)效果。
由圖2可以看出，第一端(P+區(qū)域)E1、第一N型阱202a、 (P型)基板202
以及第三重離子摻雜(N+)區(qū)205a形成另一寄生SCR。上述的兩個寄生SCR 在ESD事件提供了兩條ESD電流放電的路徑，因此有助于提高ESD防護電 路200的ESD防護效果。
控制電路209連接至第二重離子摻雜區(qū)205a以避免正常操作時寄生 SCR突然導通。舉例來說，如圖3A所示，在正常操作中，控制電路209提 供一操作電壓，例如高電壓Vdd,至環(huán)網(wǎng)結構205的第三重離子摻雜區(qū)205a 以防止這些寄生SCR導通；而于ESD事件中，第三重離子摻雜區(qū)205a電性 浮接。由圖3A可知，第二驟回元件208在高電壓Vdd與接地電壓之間形成 了 一個功率箝制器(p。wer clamp)。由于功率箝制器系ESD防護電路的必要元 件，本發(fā)明的ESD防護電路200不需要再外接功率箝制器，因而可降低ESD 防護電路200的面積。
在另一實例中，如圖3B所示，控制電路209包括連接至輸入墊210的 開關209a。開關209a導通時可由輸入墊210傳送一接點信號(pad signal)至 環(huán)網(wǎng)結構205以避免正常操作時寄生SCR導通；而在ESD事件中開關209a 不導通。
圖4A至圖4D為繪示圖3B的開關209a的其它結構圖。如圖4A所示， 開關209a包括NMOS晶體管Nl， NMOS晶體管Nl的漏極連接至輸入墊 210，且NMOS晶體管Nl的源極連接至第三重離子摻雜區(qū)205a。在正常操 作時，操作電壓Vdd提供至NMOS晶體管Nl的柵極以導通NMOS晶體管 Nl而在ESD事件中電壓Vdd浮接使得NMOS晶體管Nl不導通。
如圖4B或圖4C所示，開關209a包括RC耦接NMOS晶體管N2或RC 耦接PMOS晶體管Pl，其漏極連接至輸入墊210,其源極連接至第三重離子 摻雜區(qū)205a。通過使用適當?shù)腞C時間常數(shù)，NMOS晶體管N2或PMOS晶 體管Pl可于正常操作時導通而于ESD事件中關閉。
或者如圖4D所示，開關209a包括PMOS晶體管P2以及NMOS晶體 管N3。 PMOS晶體管P2包括耦接輸入墊210的漏極以及耦接第三重離子摻 雜區(qū)205a的源極。NMOS晶體管N3的漏極連接PMOS晶體管P2的才冊極， 且NMOS晶體管N3的源極接地。同樣地，在正常操作中，電壓Vdd提供 至NMOS晶體管N3的柵極以導通NMOS晶體管N3，并將PMOS晶體管 P2的柵極接地以導通PMOS晶體管P2。在ESD事件中，電壓Vdd浮接且 NMOS晶體管N3不導通使得PMOS晶體管P2的柵極也電性浮接。最后， 由于PMOS晶體管P2的柵極連接至輸入墊210的高電壓而造成PMOS晶體 管P2不導通。
第二實施例
請參照圖5，其繪示依照本發(fā)明第二實施例的ESD防護電路半導體結構 示意圖。不同于ESD防護電路200，本實施例的ESD防護電路500的基板 202包括深N型阱510，且環(huán)網(wǎng)結構205,例如是N型環(huán)，包括形成于深N 型阱510的P型阱520以及形成于P型阱520的第三重離子#^雜區(qū)205a。 使用N型環(huán)的環(huán)網(wǎng)結構205可以提高正常操作時ESD防護電路500的閉鎖 效果。此外，二極管元件211形成于P型阱520以外的深N型阱510的區(qū)域 中，且第一驟回元件206與第二驟回元件208形成于P型阱520中。由于 ESD防護電^各500的其它結構相同于ESD防護電^各200，在此便不贅述。
在本實施例中，第一驟回元件206為NMOS晶體管，且第一及第二重 離子摻雜區(qū)206a及206c皆為N+區(qū)域。因此，由圖5可知，第 一端(P+區(qū)域)E1 、 深N型阱510以及第二重離子摻雜(N+)區(qū)206c形成一寄生SCR。同樣地， 第一端(P+區(qū)域)E1、深N型阱510、 P型阱520以及第三重離子摻雜(N+)區(qū) 205a亦形成另一個寄生SCR。此兩寄生SCR可提供ESD事件中排放ESD 電流的兩條路徑，有效提高ESD防護電路500的ESD防護效果。
相似于ESD防護電路200，如圖3A所示，在正常操作中，控制電路209 可提供操作電壓，例如高壓Vdd，至第三重離子摻雜區(qū)205a以避免寄生SCR 導通，而于ESD事件中第三重離子摻雜區(qū)205a電性浮接。因此，第二驟回 元件在高電壓Vdd與接地電壓之間形成一個功率箝制器。由于功率箝制器為 ESD防護電路的必要元件，本發(fā)明不需要外接功率箝制器，因而降低ESD 防護電^各的面積。
本發(fā)明上述兩實施例所:波露的ESD防護電^各具有下列幾項優(yōu)點
1. 由N型環(huán)及其控制電路組成的環(huán)網(wǎng)結構有助于提高正常操作中ESD 防護電路的閉鎖效果。
2. 在正常操作中，當控制電路供應一操作電壓時，第一驟回元件的第二 重離子摻雜區(qū)與環(huán)網(wǎng)結構的第三重離子摻雜區(qū)所形成的第二驟回元件可充 常一種功率箝制器。因此，可有效降低ESD防護電路的制造面積。
3. 在基板上形成兩個寄生SCR可提供ESD事件中兩條釋放ESD電流的
路徑。因此可提高ESD防護電路的ESD防護效果。
綜上所述，雖然本發(fā)明已以兩優(yōu)選實施例披露如上，然其并非用以限定 本發(fā)明。本發(fā)明所屬技術領域中普通技術人員，在不脫離本發(fā)明的精神和范 圍內，當可作各種的更動與潤飾。因此，本發(fā)明的保護范圍當視所附的權利 要求所界定者為準。
權利要求
1.一種靜電放電防護電路，連接至一輸入墊，該靜電放電防護電路包括基板；二極管元件，形成于該基板中，該二極管元件具有第一端以及第二端，其中該第一端連接至該輸入墊；第一驟回元件，形成于該基板中，該第一驟回元件包括第一重離子摻雜區(qū)、第一柵極以及第二重離子摻雜區(qū)，其中該第一重離子摻雜區(qū)連接至該第二端，該第一柵極連接至該第二重離子摻雜區(qū)，且該基板中的該第一端與該第二重離子摻雜區(qū)之間形成一寄生硅控整流器；環(huán)網(wǎng)結構，形成于該基板中，該環(huán)網(wǎng)結構具有第三重離子摻雜區(qū)，位于該二極管元件以及該第二重離子摻雜區(qū)之間；第二驟回元件，形成于該基板上，該第二驟回元件具有該第二重離子摻雜區(qū)、第二柵極以及該第三重離子摻雜區(qū)，其中該第二柵極連接至該第二重離子摻雜區(qū)；以及控制電路，連接至該第三重離子摻雜區(qū)，用以在正常操作中防止該寄生硅控整流器導通。
2. 如權利要求1所述的靜電放電防護電路，其中該基板為P型基板， 該第 一驟回元件為第一 N型金屬氧化物半導體晶體管，且該第二驟回元件為 第二NMOS晶體管。
3. 如權利要求2所述的靜電放電防護電路，其中該環(huán)網(wǎng)結構為N型環(huán)。
4. 如權利要求3所述的靜電放電防護電路，其中該基板包括第一 N型 阱，該環(huán)網(wǎng)結構包括第二N型阱，該第二N型阱形成于該第一N型阱與該 第二重離子摻雜區(qū)，該二極管元件形成于該第一N型阱中，且該第三重離子 摻雜區(qū)形成于該第二N型阱上。
5. 如權利要求4所述的靜電放電防護電路，其中該第二N型阱的深度 大于該第三重離子摻雜區(qū)的深度，且該第二N型阱的二側邊落于該第三重離 子4參雜區(qū)的二側邊以內。
6. 如權利要求4所述的靜電放電防護電路，其中該基板包括深N型阱， 該環(huán)網(wǎng)結構包括P型阱，形成于該深N型阱中，該二極管元件形成于該P 型阱以外的該深N型阱中，且該第 一驟回元件與該第二驟回元件形成于該P型阱中。
7. 如權利要求4所述的靜電放電防護電路，其中該控制電路于正常操作 時提供一高電壓至該第三重離子摻雜區(qū)，以避免該寄生硅控整流器導通，且 在靜電放電事件中該第三重離子摻雜區(qū)為電性浮接。
8. 如權利要求4所述的靜電放電防護電路，其中該控制電路包括開關，耦接至該輸入墊，在正常操作時，該開關導通以將一接點信號由該輸入墊傳 送至該環(huán)網(wǎng)結構，以避免該寄生硅控整流器導通，且在靜電放電事件中，該 開關系不導通。
9. 如權利要求1所述的靜電放電防護電路，其中該二極管元件為二極管列。
10. 如權利要求1所述的靜電放電防護電路，其中該輸入墊為一高壓輸 入墊。
全文摘要
本發(fā)明公開了一種ESD防護電路，包括基板、二極管元件、第一驟回元件、環(huán)網(wǎng)結構、第二驟回元件以及控制電路。二極管元件形成于基板中，且二極管元件具有第一端以及第二端，第一端連接至該輸入墊。第一驟回元件形成于基板中，且第一驟回元件包括連接至第二端的第一重離子摻雜區(qū)、相互連接的第二重離子摻雜區(qū)和第一柵極，且第一端與第二重離子摻雜區(qū)之間形成寄生SCR。環(huán)網(wǎng)結構形成于基板中，且環(huán)網(wǎng)結構的第三重離子摻雜區(qū)位于二極管元件和第二重離子摻雜區(qū)之間。第二驟回元件形成于基板上，且第二驟回元件具有相互連接的第二重離子摻雜區(qū)和第二柵極以及第三重離子摻雜區(qū)?？刂齐娐愤B接至第三重離子摻雜區(qū)，用以在正常操作中防止基板的寄生SCR導通。
文檔編號H01L27/02GK101207121SQ20071019429
公開日2008年6月25日 申請日期2007年12月14日 優(yōu)先權日2006年12月15日
發(fā)明者賴純祥 申請人:旺宏電子股份有限公司