專利名稱：像素陣列基板的制作方法
技術領域：
本發(fā)明涉及一種像素陣列基板，且特別涉及一種絕緣層的厚度變化的像
素陣列基板。
背景技術：
像素陣列基板的絕緣層用以隔絕兩金屬層，如分隔柵極與漏極、柵極與 源極及掃描線與數(shù)據線交錯的區(qū)域。為了降低臨界電壓減少驅動成本，因此 傳統(tǒng)的像素陣列基板具有較薄的絕緣層。然而絕緣層的厚度若過薄，會導致 交錯的掃描線與數(shù)據線之間、柵極與漏極之間及柵極與源極之間的寄生電容
效應增加而造成電阻電容延遲(RC delay )，進而使信號延遲失真而降低像素 陣列基板的品質。
發(fā)明內容
有筌于此，本發(fā)明涉及一種像素陣列基板，增加掃描線與數(shù)據線交錯的 區(qū)域的絕緣層厚度，并減少儲存電容的絕緣層厚度，以降低電阻電容延遲并 提高開口率。
根據本發(fā)明的一方面，提出一種像素陣列基板，包括基材、像素陣列及 數(shù)個儲存電容?；木哂酗@示區(qū)。像素陣列由絕緣層分隔的數(shù)條平行的掃描 線及數(shù)條平行的數(shù)據線交錯形成于顯示區(qū)中。這些儲存電容分別設置于像素 陣列中。各儲存電容包括共同電極線及導電層。共同電極線設置于基材上。 導電層設置于共同電極線之上并與共同電極線以絕緣層分隔。其中，位于各 掃描線及各數(shù)據線之間的絕緣層厚度大于各儲存電容的絕緣層厚度。
為讓本發(fā)明的上述內容能更明顯易懂，下文特舉優(yōu)選實施例，并配合所 附圖示，作詳細說明如下。
圖1繪示依照本發(fā)明第一實施例的像素陣列基板的俯視圖；圖2繪示圖1中沿1A-1A，的剖面圖3繪示圖1中沿1B-1B，的剖面圖4A繪示像素陣列基板制造方法的流程圖4B繪示圖4A的像素陣列基板制造方法的詳細流程圖5繪示依照本發(fā)明第一實施例的形成絕緣層的流程圖6繪示依照本發(fā)明第二實施例的布線區(qū)的剖面圖7繪示依照本發(fā)明第二實施例的顯示區(qū)的剖面圖；以及
圖8繪示依照本發(fā)明第二實施例的形成絕緣層的流程圖。
附圖標記說明100:像素陣列基板
110、210:基材
111、112、 211、 212:掃描線
llla、211a:第一掃描線
112a、212a:第二掃描線
113、114、 213:數(shù)據線
120、220:儲存電容
121、221:共同電^l線
122、222:導電層
130、230:絕緣層
140、141、 240、 241:像素電極
40a、141a、 240a、 241a:接觸孔
150:薄膜晶體管
151、251:柵極
152、252:漏極
153、253:源才及
154、254:溝道層
155、255:半導體層
160、260:保護層
230a:第一絕緣層
230b:第二絕緣層El:顯示區(qū) E2:布線區(qū) Pl:像素
具體實施例方式
以下提出優(yōu)選實施例作為本發(fā)明的說明。然而實施例所提出的顯示元件 的細部結構與制造方法的所有步驟僅為舉例說明之用，并不會對本發(fā)明欲保 護的范圍做限縮。再者，實施例中的圖示亦省略不必要的元件，以利清楚顯 示本發(fā)明的技術特點。
第一實施例
請參照圖1至圖3,圖1繪示依照本發(fā)明第一實施例的像素陣列基板的 俯視圖，圖2繪示圖1中沿1A-1A，的剖面圖，圖3繪示圖1中沿1B-1B'的 剖面圖。請參照圖1,像素陣列基板100包括基材110、像素陣列及數(shù)個儲 存電容(storage capacitor, Cst) K0?；?10例如是透明玻璃并具有顯示 區(qū)l;:l。像素陣列為數(shù)個像素(如P1)排列而成的陣列，且像素P1由平行的 掃描線1U與U2及平行的數(shù)據線113與114交錯形成于顯示區(qū)El中。請 同時參照圖1及圖3，各掃描線(如111 )及各數(shù)據線(如113 )交錯的區(qū)域 以絕緣層130分隔。儲存電容120設置于像素陣列上，并包括共同電極線121 及導電層122。如圖3所示，共同電極線121設置于基材110上。導電層122 設置于共同電極線121之上，并以絕緣層130與共同電極線121分隔。其中， 位于掃描線111及數(shù)據線113之間的絕緣層130厚度大于儲存電容120的絕 緣層130厚度。
由于掃描線111及數(shù)據線113傳遞信號時會產生寄生電容并造成電阻電 容延遲(RC delay)增加而導致信號延遲失真，因此通過增加掃描線111及 數(shù)據線113之間的絕緣層130厚度可降低寄生電容進而減少信號延遲。此外， 若要維持儲存電容120的電容量不變，儲存電容120的面積與共同電極線121 及導電層122之間的絕緣層130厚度成正比，因此通過降低共同電極線121 及導電層122之間的絕緣層130厚度可以使儲存電容120的面積減小，減少 了像素中光線無法穿透的區(qū)域進而提升開口率，具有高亮度及低耗電的功 效。
再者，如圖l所示，基材IIO還包括于顯示區(qū)El之外的布線區(qū)E2。像素陣列基板100還包括第一掃描線llla、第二掃描線112a、半導體層155、 保護層160及第一像素電極141。第一掃描線llla設置于布線區(qū)E2的基材 IIO上，并由位于顯示區(qū)El的掃描線111延伸至布線區(qū)E2而成。第二掃描 線112a設置于部分的第一掃描線llla上，并與第一掃描線llla以絕緣層 130分隔，如圖2所示。半導體層155形成于絕緣層130上，且形成于第二 掃描線112a及第一掃描線llla交錯的部分。保護層160形成于部分的第二 掃描線112a上，且部分掃描線112上無保護層160以暴露出部分掃描線112 的表面，由此形成第一接觸孑L (contact hole) 141a。第一像素電極141設置 于第一接觸孔141a上，以電性連接第二掃描線112a及掃描線1U。
在本實施例中，第一掃描線llla及第二掃描線112a并非如傳統(tǒng)作法將 所有的掃描線都設置于基材上，而是將掃描線分二層設置，其間以絕緣層130 分隔以減少布線所需面積，其中上下二層掃描線重疊配置。然在實際應用時， 第一掃描線llla及第二掃描線112a亦可交錯設置或部分重疊設置。優(yōu)選的 是，布線區(qū)E2的絕緣層130厚度大于儲存電容120的絕緣層130厚度。由 于布線區(qū)E2的絕緣層130厚度增加，可降低第一掃描線llla及第二掃描線 112a之間的電阻電容延遲。
另外，如圖1所示，像素陣列基板100還包括數(shù)個薄膜晶體管(如150), 分別設置于像素陣列的像素(如P1)中。請同時參照圖l及圖3,薄膜晶體 管150包括柵極151、漏極152、源極153及溝道層154。柵極151及源極 153分別與掃描線111及數(shù)據線113電性連接，柵極151設置于基材110上。 溝道層154設置于柵極151之上，并與柵極151以絕緣層130分隔。漏極152 與源極153相互絕緣地設置于溝道層154之上。其中，柵極151及漏極152 與源極153之間的絕緣層130厚度大于溝道層154及柵極151之間的絕緣層 130厚度。由于柵極151及漏極152與源極153之間的絕緣層130厚度增加， 可以降低柵極151及漏極152與源極153之間的寄生電容。再者，臨界電壓 (threshold voltage, Vth )為驅動薄膜晶體管150作用的最低電壓，通過柵極 51的電壓透過絕緣層130于溝道層154感應漏極152與源極153。由于溝 道層154及柵極151之間的絕緣層130的厚度減小，可以使臨界電壓降低， 進而達到降低驅動成本的功效。更進一步來說，柵極151及漏極152與源極 153之間的絕緣層130厚度大于儲存電容120的絕緣層130厚度。
此外，如圖l及圖3所示，像素陣列基板100還包括數(shù)個第二像素電極(如140)，分別設置于像素陣列的像素(如P1 )中且設置于基材110之上， 并與基材110以絕緣層130分隔。像素電極140優(yōu)選地為銦錫氧化物(indium ti隨ide， ITO)。第二像素電極140分別與漏極152及導電層122電性連接。 優(yōu)選的是，位于掃描線111及數(shù)據線113之間的絕緣層130厚度大于位于第 二像素電極140及基材110之間的絕緣層130厚度。由于位于第二像素電極 140及基材110之間的絕緣層130厚度減小，可使光線穿透像素Pl的效能提 高，進而提高光使用率。
另夕卜，絕緣層130例如是氮化硅(silicon nitride, SiN)、氮氧化硅(silicon oxynkride， SiON)、氮化物、氮氧化物或氧化物等材料構成。此外，在本實 施例中，像素陣列基板100還包括保護層160用以將溝道層154、第二掃描 線112a、掃描線111及數(shù)據線113與塵?；蛩畾飧艚^。
在本實施例中，絕緣層130的厚度實質上以360 nm為調變的基準。因 此，位于掃描線111及數(shù)據線113之間的絕緣層130厚度、布線區(qū)E2的絕 緣層130厚度以及柵極151及漏極152與源極153之間的絕舌彖層130厚度實 質上大于360 nm。且儲存電容120的絕緣層130厚度、像素電極140及基材 110之間的絕緣層130厚度以及溝道層154及柵極151之間的絕緣層130厚 度實質上小于360 nm。
以下更搭配流程圖說明像素陣列基板100的制造方法。請參照圖4A， 其繪示像素陣列基板制造方法的流程圖。并請同時參照圖1 3的元件標號。 首先，如圖4A的步驟S301所示，提供基材110，且基材110具有顯示區(qū) Kl及布線區(qū)E2,基材110例如是透明玻璃。
再者，如步驟S302所示，形成掃描線111及112、第一掃描線llla及 共同電極線121。掃描線111及112形成于基材110的顯示區(qū)El上，且掃描 線111及112相互平行。第一掃描線llla由掃描線111延伸至布線區(qū)E2所 形成。共同電極線！21形成于基材110的顯示區(qū)El上，且介于掃描線111 及112之間。
然后，如步驟S303所示，形成絕緣層130于基材110上并覆蓋部分的 掃描線111及112、位于布線區(qū)E2的第一掃描線llla及共同電極線121， 且絕緣層130具有不相等的厚度。
接著，如步驟S304所示，形成半導體層155于絕緣層130上，并對應 于第一掃描線llla。再者，如步驟S305所示，形成數(shù)條數(shù)據線113及114、導電層122及第 二掃描線112a。數(shù)據線113及114形成于顯示區(qū)El中，并與掃描線lll及 112垂直交錯且以絕緣層130分隔。導電層122對應形成于共同電極線121 之上以形成儲存電容120,且導電層122與共同電極線121以絕緣層130分 隔。第二掃描線112a形成于部分的第一掃描線llla之上，并與第一掃描線 llla以絕緣層130分隔。
接著，如步驟S306所示，形成保護層160，并蝕刻部分的保護層160 以暴露出部分掃描線112的表面及部分第二掃描線112a的表面，由此以形 成第一接觸孔141a。保護層160用以隔絕塵埃或水氣。
再者，如步驟S307所示，形成第一像素電極141于第一接觸孔141a上， 以電性連接第二掃描線112a及掃描線112。
由上述像素陣列基板制造方法可獲得不同厚度的絕緣層130。其中，掃 描線111及數(shù)據線113之間的絕緣層130厚度大于儲存電容120的絕緣層130 厚度。且布線區(qū)E2的絕緣層130厚度大于儲存電容120的絕緣層130厚度。
請參照圖4B，其繪示圖4A的像素陣列基板制造方法的詳細流程圖。并 請同時參照圖1 ~3的元件標號。圖4B的步驟S401與圖4A的步驟S301相 同，即提供基材UO,且基材IIO具有顯示區(qū)El及布線區(qū)E2。
接著，在圖4B的步驟S402中，除了實施圖4A的步驟S302外，優(yōu)選 地同時形成柵極151于基材110的顯示區(qū)El中，且柵極151電性連接于掃 描線111。
此外，在圖4B的步驟S403中，除了實施圖4A的步驟S303外，優(yōu)選 地同時形成絕緣層130于柵極151上。
接著，在圖4B的步驟S404中，除了實施圖4A的步驟S304外，優(yōu)選 地同時形成溝道層154于絕緣層130上并對應于柵極151。
再者，在圖4B的步驟S405中，除了實施圖4A的步驟S305外，優(yōu)選 地還包括同時形成源極153及漏極152。源極153及漏極152相互絕纟彖地形 于溝道層154上，由此形成數(shù)個薄膜晶體管150。源極153電性連接至數(shù)據 線113。
此外，在圖4B的步驟S406中，除了實施圖4A的步驟S306外，優(yōu)選 地同時蝕刻部分的保護層160以暴露出部分漏極152的表面，由此以形成第 二接觸孔140a。另外，在圖4B的步驟S407中，除了實施圖4A的步驟S307外，優(yōu)選 地同時形成數(shù)個第二像素電極140于基材110的顯示區(qū)El上，且形成于第 二接觸孔140a上并覆蓋導電層122，以電性連接漏極152及導電層122。第 二像素電極140與基材110以絕緣層130分隔。
上述的像素陣列基板制造方法中，絕緣層130具有不同的厚度。其中， 位于掃描線111及數(shù)據線113之間的絕緣層130厚度大于像素Pl中位于第 二像素電極140及基材IIO之間的絕緣層130厚度。且柵極151及漏極152 與源極153之間的絕緣層130厚度大于溝道層154及柵極151之間的絕緣層 130厚度。此外，柵極151及漏極152與源極153之間的絕緣層130厚度大 于儲存電容120的絕緣層130厚度。
在本實施例中，絕緣層130以蝕刻的方式調變厚度。請參照圖5，其繪 示依照本發(fā)明第一實施例的形成絕緣層的流程圖。并請同時參照圖1~3的 元件標號。首先，如步驟S501所示，形成實質上相同厚度的絕緣層130, 絕緣層130的厚度例如是360nm。接著，如步驟S502所示，蝕刻部分的絕 緣層130，例如是蝕刻儲存電容120、第二像素電極140及基材110之間以 及溝道層154及柵極151之間的絕緣層130，經過蝕刻后其間的絕緣層130 厚度減小，例如是實質上小于原始厚度360 nm;而其余未經蝕刻的絕緣層則 較厚，例如是位于布線區(qū)E2、掃描線111及數(shù)據線113之間、以及柵極151 及漏極152與源極153之間，則具有較厚的絕緣層130。
雖然在本實施例中，絕緣層通過蝕刻的方式以達到不同厚度，然絕緣層 亦可通過形成多層絕緣層或其他方式以達到不同厚度。
第二實施例
本實施例披露通過形成另 一絕緣層的方式以調變絕緣層厚度。請參照圖 6及圖7，圖6繪示依照本發(fā)明第二實施例的布線區(qū)的剖面圖，圖7繪示依 照本發(fā)明第二實施例的顯示區(qū)的剖面圖。本實施例與第一實施例不同之處在 于絕緣層230,其余相同之處不再重述。絕緣層230包括第一絕緣層230a 及第二絕緣層230b。
本實施例中，第一絕緣層230a設置于基材210之上并覆蓋掃描線211、 柵極251、共同電極線221及第一掃描線211a,且第二絕緣層230b分別形 成于掃描線211與數(shù)據線213之間、柵極251與漏極252之間、柵極251與
10源極253之間及第一掃描線211a與第二掃描線212a之間，并設置于第一絕 緣層230a上。
請參照圖8,其繪示依照本發(fā)明第二實施例的形成絕緣層的流程圖。并 請同時參照圖6及圖7的元件標號。首先，如步驟S801所示，形成實質上 相同厚度的第一絕緣層230a，第一絕緣層230a的厚度例如是360 nm。接著， 如步驟S802所示，形成第二絕緣層230b于部分的第一絕緣層230a上，例 如是形成在位于掃描線211與數(shù)據線213之間、柵極251與漏極252之間、 柵極251與源極253之間及第一掃描線211a與第二掃描線212a之間的第一 絕緣層230a上。通過形成雙層絕緣層的方式，使得掃描線211與數(shù)據線213 之間、柵極251與漏極252之間、柵極251與源極253之間及第 一掃描線211 a 與第二掃描線212a之間的絕緣層230厚度實質上大于360 nm。而只具有第 一絕緣層230a的部分，例如是儲存電容220、第二像素電極240與基材210 之間及溝道層254與柵極251之間則具有較薄的絕緣層230。
在本實施例中，第一絕緣層230a及第二絕緣層230b的材料不相同，以 達到優(yōu)選的絕緣效果。然而第一絕緣層230a及第二絕緣層230b亦可為相同 材料。另外，絕緣層厚度的調變可以綜合上述蝕刻、形成多層絕緣層或其他 方式來達成，并不限定于其中一種方式。
本發(fā)明上述實施例所披露的像素陣列基板，具有不同厚度的絕緣層，以 下僅列舉部分優(yōu)點說明
第一、布線區(qū)的第一掃描線及第二掃描線重疊設置并以較厚的絕緣層分 隔，以降低布線區(qū)的寬度。此外，增加第一掃描線及第二掃描線之間的絕緣 層厚度，可降低第 一掃描線及第二掃描線之間的寄生電容并減少電阻電容延 遲。
第二、顯示區(qū)中掃描線及數(shù)據線之間的絕緣層具有較厚的厚度，因此可 降低當掃描線及數(shù)據線傳遞信號時產生的寄生電容及電阻電容延遲，進而減 少掃描線及數(shù)據線之間的信號延遲失真。
第三、儲存電容具有較薄的絕緣層，因此可相對地降低儲存電容的面積， 使像素中光線無法穿透的區(qū)域減少，進而增加開口率以達到高亮度及低耗電 的功*文。
第四、薄膜晶體管中溝道層及柵極之間的絕緣層具有較薄的厚度以使臨 界電壓降低，進而達到降低驅動成本的功效。第五、薄膜晶體管中柵極及漏極與源極之間的絕緣層具有較厚的厚度， 以降低柵極及漏極與源極之間的寄生電容。
第六、像素電極及基材之間的絕緣層具有較薄的厚度，以使光線穿透像 素的效能提高，進而提高光使用率。
綜上所述，雖然本發(fā)明已以優(yōu)選實施例纟皮露如上，然其并非用以限定本 發(fā)明。本發(fā)明所屬技術領域中普通技術人員，在不脫離本發(fā)明的精神和范圍 內，當可作各種的更動與潤飾。因此，本發(fā)明的保護范圍當視所附的權利要 求所界定者為準。
權利要求
1. 一種像素陣列基板，包括基材，具有顯示區(qū)；像素陣列，由絕緣層分隔的多條平行的掃描線及多條平行的數(shù)據線交錯形成于該顯示區(qū)中；以及多個儲存電容，分別設置于該像素陣列中，各這些儲存電容包括一共同電極線，設置于該基材上；及一導電層，設置于該共同電極線之上，并與該共同電極線以該絕緣層分隔；其中，位于各這些掃描線及各這些數(shù)據線之間的該絕緣層厚度大于各這些儲存電容的該絕緣層厚度。
2. 如權利要求1所述的像素陣列基板，其中位于各這些掃描線及各這些 數(shù)據線之間的該絕緣層厚度實質上大于360 nm，且各這些儲存電容的該絕緣 層厚度實質上小于360 nm。
3. 如權利要求1所述的像素陣列基板，其中該基材具有布線區(qū)，位于該 顯示區(qū)之外，該像素陣列基板還包括多條第一掃描線，設置于該布線區(qū)的該基材上，由位于該顯示區(qū)的部分 這些掃描線延伸而成；多條第二掃描線，設置于部分這些第一掃描線之上，并與這些第一掃描 線以該絕緣層分隔；半導體層，形成于該絕緣層之上，并形成于這些第二掃描線及這些第一 掃描線交錯的部分；保護層，設置于部分這些第二掃描線上，部分的這些掃描線上無該保護 層以暴露出部分這些掃描線的表面，由此形成多個接觸孔；以及多個像素電極，形成于這些接觸孔上，以電性連接這些第二掃描線及這 些掃描線；其中，該布線區(qū)的該絕緣層厚度大于各這些儲存電容的該絕緣層厚度。
4. 如權利要求3所述的像素陣列基板，其中該布線區(qū)的該絕緣層厚度實 質上大于360 nm,且各這些儲存電容的該絕緣層厚度實質上小于360 nm。
5.如權利要求1所述的像素陣列基板，其中該像素陣列基板還包括多個像素電極，分別設置于該像素陣列中且設置于該基材之上，并與該基材以該絕緣層分隔；其中，各這些掃描線及各這些數(shù)據線之間的該絕緣層厚度大于各這些像 素電極及該基材之間直接夾置的該絕緣層厚度。
6 如權利要求5所述的像素陣列基板，其中各這些掃描線及各這些數(shù)據 線之間的該絕緣層厚度實質上大于360 nm,且各這些像素電極及該基材之間 直接夾置的該絕緣層厚度實質上小于360 nm。
7. 如權利要求1所述的像素陣列基板，其中還包括多個薄膜晶體管分別 設置于該像素陣列中，各這些薄膜晶體管包括柵極，設置于該基材上；溝道層，設置于該柵極之上，并與該柵極以該絕緣層分隔；以及 漏極與源極，相互絕緣地設置于該溝道層上；其中該柵極及該漏極與該源極之間的該絕緣層厚度大于該溝道層及該 柵極之間的該絕緣層厚度。
8. 如權利要求7所述的像素陣列基板，其中該柵極及該漏極與該源極之 間的該絕緣層厚度實質上大于360 nm,且該溝道層及該柵極之間的該絕緣層 厚度實質上小于3 60 nm。
9. 如權利要求7所述的像素陣列基板，其中該柵極及該漏極與該源極之 間的該絕緣層厚度大于各這些儲存電容的該絕緣層厚度。
10. 如權利要求1所述的像素陣列基板，還包括另一絕緣層，在各這些 掃描線及各這些數(shù)據線之間的該絕緣層上。
全文摘要
本發(fā)明公開了一種像素陣列基板，包括基材、像素陣列及數(shù)個儲存電容。基材具有顯示區(qū)。像素陣列由絕緣層分隔的數(shù)條平行的掃描線及數(shù)條平行的數(shù)據線交錯形成于顯示區(qū)中。此些儲存電容分別設置于像素陣列中。各儲存電容包括共同電極線及導電層。共同電極線設置于基材上。導電層設置于共同電極線之上并與共同電極線以絕緣層分隔。其中，位于各掃描線及各數(shù)據線之間的絕緣層厚度大于各儲存電容的絕緣層厚度。
文檔編號H01L27/12GK101442056SQ200710193628
公開日2009年5月27日 申請日期2007年11月23日 優(yōu)先權日2007年11月23日
發(fā)明者王一晉, 鄧志容, 郭建忠 申請人:勝華科技股份有限公司