專利名稱：半導(dǎo)體裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種不僅維持耐壓特性而且縮小分離區(qū)域的形成區(qū)域及裝 置尺寸的半導(dǎo)體裝置及其制造方法。
背景技術(shù)：
作為現(xiàn)有的半導(dǎo)體裝置的一個實施例，已知有一種下述的NPN晶體管 141的結(jié)構(gòu)。如圖15所示，在P型半導(dǎo)體襯底142上，形成N型外延層143。 在外延層143中，形成從襯底142表面向上下方向(深度方向)擴散的P 型埋置擴散層144、 145和從外延層143表面擴散的P型擴散層146、 147。 而且，外延層143被P型埋置擴散層144、 145和P型擴散層146、 147連 結(jié)而成的分離區(qū)域148、 149劃分成多個元件形成區(qū)域。在元件形成區(qū)域之 一中，例如形成NPN晶體管141。 NPN晶體管141主要由作為集電區(qū)使用 的N型埋置擴散層150、作為基區(qū)使用的P型擴散層151及作為發(fā)射區(qū)使 用的N型擴散層152形成。此外，構(gòu)成分離區(qū)域148、 149的P型埋置擴散 層144、 145,通過將襯底142例如放置在1050 ( 。C )的氮氣環(huán)境中大約1 個小時，進(jìn)行專用的熱處理，進(jìn)行擴散。另一方面，構(gòu)成分離區(qū)域148、 149 的P型擴散層146、 147，通過將襯底142例如放置在1000 ( 。C )的氮氣環(huán) 境中大約2個小時，進(jìn)行專用的熱處理，進(jìn)行擴散。利用此熱擴散工序， 連結(jié)P型埋置擴散層144、 145和P型擴散層146、 147，形成分離區(qū)域148、 149 (例如，參照專利文獻(xiàn)1 )。專利文獻(xiàn)l JP特開平9-283646號公報(第3-4、 6頁，第l、 5-7圖) 如上所述，在現(xiàn)有的半導(dǎo)體裝置中，考慮NPN晶體管141等的耐壓而 決定外延層143的膜厚。例如，在同一半導(dǎo)體襯底142上將功率用的半導(dǎo) 體元件和控制用的半導(dǎo)體元件形成為單片電路的情況下，就會根據(jù)功率用 的半導(dǎo)體元件的耐壓特性來決定外延層143的膜厚。而且，構(gòu)成分離區(qū)域 148、 149的P型埋置擴散層144、 145會從襯底142的表面向外延層143蠕 升。另一方面，構(gòu)成分離區(qū)域148、 149的P型擴散層146、 147會從外延層143表面蠕降。通過此結(jié)構(gòu)，P型埋置擴散層144、 145,根據(jù)其蠕升的 寬度，其橫方向擴散寬度W15、 W16也會擴寬。其結(jié)果，就會存在難以縮 小所謂分離區(qū)域148、 149的形成區(qū)域的問題。此外，在現(xiàn)有的半導(dǎo)體裝置中，在半導(dǎo)體襯底142上形成外延層143。 在被分離區(qū)域148、 149劃分的外延層143中形成NPN型晶體管141。而且， 外延層143是N型低雜質(zhì)濃度區(qū)域。由于借助于此結(jié)構(gòu)，P型埋置擴散層 144或P型擴散層151的形成區(qū)域偏移，所以兩擴散層144、 151間的間隔 距離L5會變短，耗盡層擴展區(qū)域就會變窄。而且，在NPN晶體管141中， 基區(qū)-分離區(qū)域間容易發(fā)生短路，就會存在難于荻得所希望的耐壓特性的問 題。此外，由于間隔距離L5的偏差，就會存在所謂NPN晶體管141的耐 壓特性不穩(wěn)定的問題。此外，現(xiàn)有的半導(dǎo)體裝置中，為了實現(xiàn)NPN晶體管141所希望的耐壓， P型擴散層151和分離區(qū)域148的P型埋置擴散層144的間隔距離L5就必 須為一定的距離以上。同樣地，P型擴散層151和分離區(qū)域148的P型擴散 層146的間隔距離L6也必須為一定的距離以上。但是，由于構(gòu)成分離區(qū)域 148的P型埋置擴散層144及P型擴散層146的橫方向擴散寬度W15、W17 的擴寬，就存在難于縮小NPN晶體管141的裝置尺寸這樣的問題。此外，在現(xiàn)有的半導(dǎo)體裝置的制造方法中，為了使構(gòu)成分離區(qū)域148、 149的P型埋置擴散層144、 145和P型擴散層146、 147連結(jié)，進(jìn)行所述的 2次熱擴散工序。利用此制造方法，P型埋置擴散層144、 145按照其蠕升 的寬度，也會擴寬其橫方向擴散寬度W15、 W16。此外，利用該熱擴散工 序，N型埋置擴散層150也會向外延層143表面?zhèn)热渖?。其結(jié)果，還難于 減薄外延層143的膜厚，存在很難縮小分離區(qū)域148、 149的形成區(qū)域及 NPN晶體管141的裝置尺寸這樣的問題。而且，如圖16所示，說明NPN晶體管161、 162通過分離區(qū)域163相 鄰接的結(jié)構(gòu)。對NPN晶體管161的集電區(qū)施加接地電壓(GND),對NPN 晶體管162的集電區(qū)施加電源電壓(Vcc)。此情況下，在NPN晶體管162 中，就在P型的分離區(qū)域163及P型的半導(dǎo)體襯底164和N型的外延層165 及N型埋置擴散層166的PN結(jié)區(qū)施加逆偏壓。而且，耗盡層就從PN結(jié)區(qū) 向P型分離區(qū)域163及P型半導(dǎo)體襯底164側(cè)擴展。此時，在分離區(qū)域163中，P型埋置擴散層167和P型擴散層168的重疊區(qū)域的雜質(zhì)濃度變?yōu)榈蜐舛葧r，如虛線所示，耗盡層就會向NPN型晶體管161側(cè)擴展。而且，當(dāng)耗盡層擴展到N型埋置擴散層169時，就會存在 NPN晶體管161、 162間的集電區(qū)短路，產(chǎn)生漏電電流的問題。另一方面， 為了防止此漏電電流，就需要進(jìn)一步使P型埋置擴散層167及P型擴散層 168擴展擴散，提高重疊區(qū)域的雜質(zhì)濃度。在此情況下，P型埋置擴散層167 的擴散寬度W18及P型擴散層168的擴散寬度W19就會變寬，存在很難縮 小NPN晶體管161、 162的裝置尺寸這樣的問題。 發(fā)明內(nèi)容本發(fā)明是鑒于所述各情況而研發(fā)的，在本發(fā)明的半導(dǎo)體裝置中，其特 征在于，包括 一導(dǎo)電類型的半導(dǎo)體襯底，在所述半導(dǎo)體襯底上形成的相 反導(dǎo)電類型的外延層，將所述外延層劃分成多個元件形成區(qū)域的一導(dǎo)電類 型的分離區(qū)域；連結(jié)跨越所述半導(dǎo)體襯底和所述外延層形成的一導(dǎo)電類型 的第1埋置擴散層、在所述外延層中形成的一導(dǎo)電類型的第2埋置擴散層 和在所述外延層中形成的一導(dǎo)電類型的第1的擴散層，形成所述分離區(qū)域。 因此，就能夠使一導(dǎo)電類型的第1及第2的埋置擴散層及一導(dǎo)電類型的第1 擴散層的橫方向擴散寬度減少，使分離區(qū)域的形成區(qū)域變窄。此外，在本發(fā)明的半導(dǎo)體裝置的制造方法中，其特征在于，包括準(zhǔn) 備一導(dǎo)電類型的半導(dǎo)體襯底的工序；對所述半導(dǎo)體襯底離子注入用于形成 一導(dǎo)電類型的第1埋置擴散層的雜質(zhì)之后，在所述半導(dǎo)體襯底上形成相反 導(dǎo)電類型的外延層的工序；自所述外延層的表面注入形成一導(dǎo)電類型的第2 埋置擴散層的雜質(zhì)之后，注入用于形成一導(dǎo)電類型擴散層的雜質(zhì)，通過熱 擴散形成使所述一導(dǎo)電類型的第1埋置擴散層、所述一導(dǎo)電類型的第2埋 置擴散層及所述一導(dǎo)電類型擴散層連結(jié)的分離區(qū)域的工序。因此，在本發(fā) 明中，省略了離子注入用于形成一導(dǎo)電類型的第1埋置擴散層的雜質(zhì)之后 的專用的熱擴散工序，該第1埋置擴散層用于形成分離區(qū)域。利用此制造 方法，就能夠使一導(dǎo)電類型的第1埋置擴散層的橫方向擴散減少，使分離 區(qū)域的形成區(qū)域變窄。根據(jù)本發(fā)明，在深度方向上形成多個構(gòu)成分離區(qū)域的擴散層，使各個 擴散層的蠕升寬度或蠕降寬度減少。利用此結(jié)構(gòu)，能夠使分離區(qū)域的形成 區(qū)域變窄。此外，根據(jù)本發(fā)明，在NPN晶體管的基區(qū)和分離區(qū)域之間形成N型擴散層。利用此結(jié)構(gòu)，形成基區(qū)-分離區(qū)域間難以短路的結(jié)構(gòu)，能夠提高NPN 晶體管的耐壓特性。此外，根據(jù)本發(fā)明，在NPN晶體管的基區(qū)和分離區(qū)域之間配置的N型 擴散層是兩重擴散結(jié)構(gòu)。利用此結(jié)構(gòu)，形成基區(qū)-分離區(qū)域間更難短路的結(jié) 構(gòu)。此外，根據(jù)本發(fā)明，連續(xù)進(jìn)行從外延層表面向構(gòu)成分離區(qū)域的埋置擴 散層及擴散層的離子注入工序。利用此制造方法，能夠削減使該埋置擴散 層擴散的專用的熱擴散工序，能夠防止分離區(qū)域的形成區(qū)域的擴寬。此外，根據(jù)本發(fā)明，連續(xù)進(jìn)行從外延層表面向構(gòu)成分離區(qū)域的埋置擴 散層及擴散層的離子注入工序。利用此制造方法，能夠削減掩膜片數(shù)，能 夠降低制造成本。此外，根據(jù)本發(fā)明，形成LOCOS氧化膜后，形成構(gòu)成分離區(qū)域的擴散 層。利用此制造方法，能夠減少在構(gòu)成分離區(qū)域的擴散層的形成區(qū)域表面 及其附近區(qū)域產(chǎn)生的晶體缺陷。此外，根據(jù)本發(fā)明，利用共用工序來形成構(gòu)成分離區(qū)域的擴散層和構(gòu) 成MOS晶體管的背柵區(qū)域的擴散層。利用此制造方法，能夠減少熱擴散工 序，能夠抑制分離區(qū)域的形成區(qū)域的擴寬。


圖1是說明本發(fā)明的實施方式的半導(dǎo)體裝置的剖面圖； 圖2是說明本發(fā)明的實施方式的半導(dǎo)體裝置的制造方法的剖面圖； 圖3是說明本發(fā)明的實施方式的半導(dǎo)體裝置的制造方法的剖面圖； 圖4是說明本發(fā)明的實施方式的半導(dǎo)體裝置的制造方法的剖面圖； 圖5是說明本發(fā)明的實施方式的半導(dǎo)體裝置的制造方法的剖面圖； 圖6是說明本發(fā)明的實施方式的半導(dǎo)體裝置的制造方法的剖面圖； 圖7是說明本發(fā)明的實施方式的半導(dǎo)體裝置的制造方法的剖面圖； 圖8是說明本發(fā)明的實施方式的半導(dǎo)體裝置的制造方法的剖面圖； 圖9是說明本發(fā)明的實施方式的半導(dǎo)體裝置的制造方法的剖面圖； 圖10( A)是說明本發(fā)明的實施方式的半導(dǎo)體裝置的剖面圖、圖10(B) 是平面圖；圖11 ( A)是說明本發(fā)明的實施方式的分離區(qū)域的雜質(zhì)濃度和擴散深度的圖，圖11 (B)是說明分離區(qū)域的剖面圖，圖11 (C)是說明按照濃度分布示出的分離區(qū)域的圖；圖12是說明本發(fā)明的實施方式的半導(dǎo)體裝置的制造方法的剖面圖 圖13是說明本發(fā)明的實施方式的半導(dǎo)體裝置的制造方法的剖面圖 圖14是說明本發(fā)明的實施方式的半導(dǎo)體裝置的制造方法的剖面圖 圖15是說明現(xiàn)有的實施方式的半導(dǎo)體裝置的剖面圖； 圖16是說明現(xiàn)有的實施方式的半導(dǎo)體裝置的剖面圖。 符號說明2 分離區(qū)域 4 NPN晶體管6 P型單晶》圭襯底1分離區(qū)域3 分離區(qū)域5 N溝道型MOS晶體管7 N型外延層 12 P型埋置擴散層18 P型擴散層22 N型擴散層9 P型埋置擴散層 15 P型埋置擴散層 20 N型擴散層具體實施方式
以下參照圖1，詳細(xì)地說明本發(fā)明的第1實施方式的半導(dǎo)體裝置。圖1 是說明本發(fā)明的實施方式的半導(dǎo)體裝置的剖面圖。如圖1所示，在由分離區(qū)域1、 2、 3劃分的1個元件形成區(qū)域中形成 NPN晶體管4，在另一個元件形成區(qū)域中形成N溝道型MOS (金屬氧化物 半導(dǎo)體，Metal Oxide Semiconductor)晶體管5。雖然未圖示，還在其它的 元件形成區(qū)域中形成P溝道型MOS晶體管、PNP晶體管等。首先，如圖所示，分離區(qū)域l、 2、 3將P型單晶硅襯底6及N型外延 層7劃分為多個元件形成區(qū)域。分離區(qū)域l由P型埋置擴散層8、 9及P型 擴散層10構(gòu)成。同樣地，分離區(qū)域2由P型埋置擴散層11、 12及P型擴 散層13構(gòu)成，分離區(qū)域3由P型埋置擴散層14、 15及P型擴散層16構(gòu)成。 還有，在圖l所示的剖面中，雖然單獨示出分離區(qū)域l、 2、 3,但也可以一 體地形成分離區(qū)域l、 2、 3以便包圍元件形成區(qū)域。在P型單晶硅襯底6上形成N型外延層7?？缭揭r底6和外延層7形成P型埋置擴散層8、 11、 14。還有，詳情在半導(dǎo)體裝置的制造方法中進(jìn)行說明，通過使對襯底6離子注入的P型雜質(zhì) 進(jìn)行熱擴散，來形成P型埋置擴散層8、 11、 14。僅在外延層7中形成P型埋置擴散層9、 12、 15。 P型埋置擴散層9、 12、 15和P型埋置擴散層8、 11、 14連結(jié)。還有，將在以后詳細(xì)說明半導(dǎo) 體裝置的制造方法，通過使從外延層7表面離子注入的P型的雜質(zhì)進(jìn)行熱 擴散來形成P型埋置擴散層9、 12、 15。在外延層7中，形成P型擴散層IO、 13、 16。 P型擴散層IO、 13、 16 和P型埋置擴散層9、 12、 15連結(jié)。還有，將在以后詳細(xì)說明半導(dǎo)體裝置 的制造方法，通過使對外延層7離子注入的P型的雜質(zhì)進(jìn)行熱擴散來形成P 型擴散層10、 13、 16。如圖所示，在分離區(qū)域l中，在P型埋置擴散層8和P型擴散層10之 間配置P型埋置擴散層9。而且，P型埋置擴散層9與從襯底6表面蠕升的 P型埋置擴散層8和從外延層7表面蠕降的P型擴散層10連結(jié)。利用此結(jié) 構(gòu)，能夠減少向P型埋置擴散層8的表面方向(深度方向)蠕升的寬度， 還能夠大幅度地減少向P型埋置擴散層8的橫方向的擴散寬度W1。即，由 于由向P型埋置擴散層8的橫方向的擴散寬度Wl決定分離區(qū)域1的形成 區(qū)域，就能夠大幅度地減小分離區(qū)域1的形成區(qū)域。同樣地，在分離區(qū)域2、 3中，使P型埋置擴散層ll、 14的擴散寬度W2、 W3大幅度地變窄，就能 夠大幅度地減少分離區(qū)域2、 3的形成區(qū)域。此外，在分離區(qū)域l、 2、 3中， 借助于P型埋置擴散層9、 12、 15,使P型擴散層IO、 13、 16的蠕升寬度 減少，使向P型擴散層IO、 13、 16的橫方向的擴散寬度W4、 W5、 W6減 少。接著，NPN晶體管4主要由P型單晶硅襯底6、 N型的外延層7、作為 集電區(qū)使用的N型埋置擴散層17、作為基區(qū)使用的P型擴散層18、作為發(fā) 射區(qū)使用的N型擴散層19和N型擴散層20、 21、 22、 23構(gòu)成?？缭揭r底6和外延層7形成N型埋置擴散層17。在外延層7中形成N型擴散層20、 21。與N型擴散層20重疊而形成 N型擴散層22。與N型擴散層21重疊而形成N型擴散層23。而且，在作 為基區(qū)的P型擴散層18和分離區(qū)域1、 2之間配置N型擴散層20、 21。雖 然未圖示，但是，例如可以將N型擴散層20、 21配置為一環(huán)狀，以便包圍 P型擴散層18的周圍。在外延層7上形成LOCOS氧化膜24、 25、 26。在LOCOS氧化膜24、 25、 26的平坦部，其膜厚例如為3000 ~ IOOOOA左右。在LOCOS氧化膜24、 26的下方，形成P型的分離區(qū)域l、 2。在外延層7上面，形成絕緣層27。用NSG (Nondoped Silicate Glass, 非摻雜硅玻璃)膜及BPGS ( Boron Phospho Silicate Glass,硼磷硅玻璃)膜 等形成絕緣層27。然后，使用公知的光刻技術(shù)，通過例如使用CHFplCF4 類的氣體的干法腐蝕，在絕緣層27中形成接觸孔28、 29、 30。在接觸孔28、 29、 30中,例如選擇地形成由Al-Si膜、Al-Si-Cu膜、 A1-Cu膜等形成的鋁合金膜，形成發(fā)射極電極31 、基極電才及32及集電極33。 此時，集電極33通過接觸孔30與N型擴散層23連接。而且，由于利用N 型擴散層21、 23，就能夠降低集電區(qū)的薄層電阻值。再有，所述發(fā)射極電 極31、基極電極32及集電極33也可以是在所述接觸孔28、 29、 30內(nèi)嵌入 鎢(W)等的金屬插塞，并在其上形成鋁合金膜的情形。接著，N溝道型MOS晶體管5主要由P型單晶硅襯底6、 N型外延層 7、 N型埋置擴散層34、作為背柵區(qū)域使用的P型擴散層35、 36、作為源 極區(qū)使用的N型擴散層37、 39、作為漏極區(qū)使用的N型擴散層38、 40和 柵極電極41構(gòu)成。跨越襯底6和外延層7形成N型埋置擴散層34。在外延層7中形成P型擴散層35,作為背柵極區(qū)域使用。與P型擴散 層35重疊而形成P型擴散層36，作為背柵極引出區(qū)域使用。在P型擴散層35中，形成N型擴散層37、 38。 N型擴散層37作為源 區(qū)使用。N型擴散層38作為漏區(qū)使用。在N型擴散層37中形成N型擴散 層39,在N型擴散層38中形成N型擴散層40。利用此結(jié)構(gòu)，漏區(qū)成為DDD (Double Diffused Drain,雙擴散漏區(qū))結(jié)構(gòu)。而且，位于N型擴散層37、 38間的P型擴散層35作為溝道區(qū)域使用。在溝道區(qū)域上方的外延層7上面， 形成柵極氧化膜42。在柵氧化膜42的上面，形成沖冊4及電極41 。例如，片冊極電極41由多晶 硅膜和硅化鴒膜形成為所希望的膜厚。雖然未圖示，可以在硅化鎢膜的上面形成氧化硅膜。在外延層7上形成LOCOS氧化膜26、 43、 44。在外延層7上面形成絕緣層27。然后，使用公知的光刻技術(shù)，通過例如使用CHF3或CF4類的氣體的千法腐蝕，在絕緣層27中形成接觸孔45、 46、 47。在接觸孔45、 46、 47中例如選擇地形成由Al-Si膜、Al-Si-Cu膜、Al-Cu 膜等形成的鋁合金膜，形成源極電極48、漏極電極49及背柵極電極50。 再有，所述源電極48、漏電極49及背柵電極50也可以是在所述接觸孔45、 46、 47內(nèi)嵌入鴒(W)等的金屬插塞，并在其上形成鋁合金膜的情形。將在以后詳細(xì)說明半導(dǎo)體裝置的制造方法，但削減了用于擴散各個P 型埋置擴散層8、 9、 11、 12、 14、 15及P型擴散層10、 13、 16的專用的 熱擴散工序。特別是，由于省略了用于擴散P型埋置擴散層8、 11、 14的 專用的熱擴散工序，就能夠減小N型埋置擴散層17、 34的蠕升寬度，能夠 減薄外延層7的膜厚。具體地，維持NPN晶體管4等的耐壓特性，在現(xiàn)有 結(jié)構(gòu)中，雖然外延層143 (參照圖15)的膜厚例如為2.1 jum,但在本實施 方式中外延層7的膜厚例如成為1.6 Mm。即，減薄了外延層7的膜厚，而 且，使P型埋置擴散層8的橫方向的擴散寬度Wl變窄，由此能夠使得P 型擴散層18和P型埋置擴散層8的間隔距離Ll變窄。此外，如上所述， 通過使P型擴散層10的橫方向的擴散寬度W4變窄，就能夠使P型擴散層 18和P型擴散層10的間隔距離L2變窄。在現(xiàn)有的結(jié)構(gòu)中，P型擴散層151 (參照圖15)和P型埋置擴散層144 (參照圖15)的間隔距離L5 (參照圖 15)例如是1.7 pm, P型擴散層151和P型擴散層146 (參照圖15)的間 隔距離L6 (參照圖15)例如是2.0 ym。但是，本實施方式中，間隔距離 Ll例如為0.8 Mm,間隔距離L2例如為1.0 jum。其結(jié)果，不僅能夠維持 NPN晶體管4的耐壓特性，而且使基區(qū)-分離區(qū)域間變窄，縮小了 NPN晶 體管4的裝置尺寸。而且，如上所述，在作為基區(qū)使用的P型擴散層18和P型的分離區(qū)域1、 2之間配置N型擴散層20、 21、 22、 23。由于配置了 N型擴散層20、21、 22、 23， P型擴散層18和P型的分離區(qū)域1、 2之間的外延層7的雜質(zhì)濃度變高。利用此結(jié)構(gòu)，關(guān)于從P型擴散層18和N型的外延層7的PN結(jié)區(qū)擴展的耗盡層，擴展到N型的外延層7側(cè)的耗盡層就會因N型擴散層20、21、 22、 23而變得難于擴寬。同樣地，從P型的分離區(qū)域1、 2和N型的外延層7的PN結(jié)區(qū)擴展的耗盡層也會因為N型擴散層20、 21、 22、 23而變得難于擴寬。由此，通過借助于N型擴散層20、 21、 22、 23調(diào)整所述耗盡層的擴展，就能夠使基區(qū)-分離區(qū)域間變得很難短路，并提高NPN晶體管4的耐壓特性。此時，與N型擴散層20重疊而形成N型擴散層22,與N型擴散層21 重疊而形成N型擴散層23,不僅抑制了擴散寬度，而且還形成了高雜質(zhì)濃 度的N型擴散層。利用此結(jié)構(gòu)，不僅提高了 NPN晶體管4的耐壓特性，而 且使基區(qū)-分離區(qū)域間變窄，并縮小了 NPN晶體管4的裝置尺寸。再有，在本實施方式中，雖然-沈明了在分離區(qū)域1、 2、 3中，在P型 埋置擴散層8、 11、 14和P型擴散層10、 13、 16之間僅配置P型埋置擴散 層9、 12、 15的情形，但不限于此情形。例如，可以是在P型埋置擴散層8、 11、 14和P型擴散層10、 13、 16之間配置多段P型埋置擴散層的情形。此外，在本實施方式中，N型擴散層20、 21、 22、 23的配置區(qū)域可以 根據(jù)NPN晶體管4的耐壓特性進(jìn)行各種設(shè)計變更。例如，根據(jù)P型擴散層 18和P型的分離區(qū)域1、 2的間隔距離，在能夠確保所希望的耐壓特性的區(qū) 域中，也不一定必須配置N型擴散層20、 21、 22、 23。即，在P型擴散層 18和P型的分離區(qū)域1、 2的間隔距離短的區(qū)域中，至少可以不配置N型 擴散層20、 21、 22、 23。此外，在本實施方式中，雖然說明了重疊而形成N型擴散層20和N 型擴散層22、重疊而形成N型擴散層21和N型擴散層23的情形，但不限 于此情形。例如，也可以僅僅是N型擴散層20、 21的情形。此外，還可以 是各種三重擴散結(jié)構(gòu)等更多重擴散結(jié)構(gòu)的情形。此外，在不脫離本發(fā)明宗 旨的范圍內(nèi)，可以進(jìn)行各種變更。接著，參照圖2 圖9，詳細(xì)地說明本發(fā)明的第2實施方式的半導(dǎo)體裝 置的制造方法。圖2~圖9是用于說明本實施方式的半導(dǎo)體裝置的制造方法 的剖面圖。首先，如圖2所示，準(zhǔn)備P型單晶硅襯底6。在襯底6上形成氧化^5圭膜 51,選擇地去除氧化硅膜51，以便在N型埋置擴散層53、 54的形成區(qū)域 上形成開口部。然后，將氧化硅膜51用作掩膜，利用旋轉(zhuǎn)涂敷法在襯底6 的表面上涂敷N型雜質(zhì)，例如，含銻(Sb)的液體源52。此后，使銻(Sb) 熱擴散，形成N型埋置擴散層53、 54后，去除氧化硅膜51及液體源52。接著，如圖3所示，在襯底6上形成氧化硅膜55,在氧化硅膜55上形 成光刻膠56。然后，使用公知的光刻技術(shù)，在形成P型埋置擴散層57、 58、59的區(qū)域上的光刻膠56中形成開口部。此后，從襯底6的表面以加速電壓 70 90keV、導(dǎo)入量3.0 x 1012 ~ 1.0 x I014/cm2,離子注入P型雜質(zhì)，例如硼 (B+)。接著，如圖4所示，在氣相外延生長裝置的基座上放置襯底6，在襯底 6上形成N型外延層7。此時，按膜厚為1.5 ~ 1.7 nm左右來形成外延層7。 通過此外延層7的形成工序中的熱處理，使所述N型埋置擴散層53、 54(參 照圖3)及所述P型埋置擴散層57、 58、 59 (參照圖3)進(jìn)行熱擴散，形成 N型埋置擴散層17、 34及P型埋置擴散層8、 11、 14。此后，不進(jìn)行用于熱擴散P型埋置擴散層8、 11、 14的專用的熱擴散 工序，在外延層7上形成氧化硅膜60后，在氧化硅膜60上形成光刻膠61。 使用公知的光刻技術(shù)，在形成N型擴散層62、 63、 64、 65的區(qū)域上的光刻 膠61中形成開口部。首先，為了形成N型擴散層62、 63,從外延層7的表 面，例如以加速電壓370 390keV、導(dǎo)入量1.0 x lOn ~ 1.0 x I013/cm2，離子 注入N型雜質(zhì)的磷(P+)。接著，為了形成N型擴散層64、 65，從外延層 7的表面，例如以加速電壓370 390keV、導(dǎo)入量1.0 x 1011 ~ 1.0 x 10l3/cm2， 繼續(xù)離子注入N型雜質(zhì)的磷(P+)。此后，去除光刻膠61，去除熱擴散后 的氧化硅膜60。再有，利用該熱擴散工序，使N型擴散層62、 63、 64、 65 進(jìn)行熱擴散，形成N型擴散層20、 21、 22、 23 (參照圖5)。接著，如圖5所示，在外延層7的所希望的區(qū)域上形成LOCOS氧化膜 24、 25、 26、 43、 44。在外延層7上面，形成氧化硅膜66,在氧化硅膜66 上形成光刻膠67。然后，使用公知的光刻技術(shù)，在形成P型埋置擴散層68、69、 70、 71的區(qū)域上的光刻膠67中形成開口部。此后，從外延層7的表面， 以加速電壓290~310keV、導(dǎo)入量2.5 x 1012 - 1.0 x 10'Vcm2,離子注入P型 雜質(zhì)，例如硼(B++)。接著，不對P型埋置擴散層68、 69、 70、 71進(jìn)行熱擴散，使用同一光 刻膠67，進(jìn)行第2次離子注入。從光刻月交67上，以加速電壓150 ~ 170keV、 導(dǎo)入量l.Ox 1012~ l.Ox 1014/cm2，離子注入P型雜質(zhì)，例如硼(B+)。利用 此第2次離子注入工序，形成P型擴散層72、 73、 74、 75。此后，去除光 刻膠67。即，在本實施方式中，削減了用于熱擴散P型埋置擴散層68、 69、70、 71及P型擴散層72、 73、 74、 75的專用的熱擴散工序。在此，形成LOCOS氧化膜24、 26、 43、 44后，從LOCOS氧化膜24、26、 43、 44上離子注入硼(B++、 B+)。利用此制造方法，能夠防止從因離 子注入分子級較大的硼(B++、 B+ )而受到損傷的外延層7的表面因LOCOS 氧化膜24、 26、 43、 44形成時的熱而產(chǎn)生晶體缺陷。接著，如圖6所示，在氧化硅膜66上形成光刻膠76。使用公知的光刻 技術(shù)，在形成N型擴散層77、 78的區(qū)域上的光刻膠76中形成開口部。然 后，從外延層7的表面，以加速電壓70 90keV、導(dǎo)入量1.0 x 1011 ~ 1.0 x 10l3/cm2，離子注入N型雜質(zhì)，例如磷(P+)。此后，去除光刻膠76，進(jìn)行 熱擴散后，去除氧化硅膜66。再有，利用該熱擴散工序，使P型埋置擴散層68、 69、 70、 71， P型 擴散層72、 73、 74、 75及N型擴散層77、 78進(jìn)行熱擴散，形成P型埋置 擴散層9、 12、 15 (參照圖7)、 P型擴散層10、 13、 16、 35 (參照圖7)及 N型擴散層79、 80(參照圖7)。在下面的說明中，說明形成P型埋置擴散 層9、 12、 15， P型擴散層10、 13、 16、 35及N型擴散層79、 80。此外， 由于通過熱擴散，P型埋置擴散層70和P型擴散層74相連結(jié)，成為P型擴 散層35(參照圖7),所以下面說明形成P型擴散層35。并且，雖然未圖示， 但N型擴散層79、 80與構(gòu)成P溝道型MOS晶體管的背柵極區(qū)域的N型擴 散層可以利用相同工序來形成。但是，既可以是形成N型擴散層79、 80的 情況，也可以是不形成N型擴散層79、 80的情況。如使用圖5及圖6所述，在第1次離子注入工序后，不進(jìn)行熱擴散工 序，進(jìn)行連續(xù)的第2次離子注入。并且，不進(jìn)行熱擴散工序，進(jìn)行用于形 成N型擴散層79、 80的離子注入工序，此后，進(jìn)行熱擴散工序。利用此制 造方法，通過l次熱擴散工序，就形成了 P型埋置擴散層9、 12、 15、 P型 擴散層10、 13、 16、 35及N型擴散層79、 80。即，由于省略第1次及第2 次的離子注入后的2次熱擴散工序，所以抑制了 P型埋置擴散層8、 11、 14 的橫方向擴散寬度W1、 W2、 W3 (參照圖)，還能使分離區(qū)域l、 2、 3 (參 照圖1 )的形成區(qū)域變窄。并且，在第1次的離子注入工序中，利用比第2次離子注入工序更高 的加速電壓進(jìn)行離子注入。而且，在P型埋置擴散層8、 11、 14的附近形 成P型埋置擴散層9、 12、 15。利用此制造方法，不僅使P型埋置擴散層8、 11、 14的蠕升寬度減少，而且能夠確實地連結(jié)P型埋置擴散層9、 12、 15 和P型埋置擴散層8、 11、 14。而且，由于在P型埋置擴散層8、 11、 14的附近形成P型埋置擴散層9、12、 15，所以能夠減小P型埋置擴散層8、 11、 14的蠕升寬度。利用此制 造方法，能夠使P型埋置擴散層8、 11、 14的雜質(zhì)濃度成為低濃度，抑制P 型埋置擴散層8、 11、 14的橫方向擴散寬度W1、 W2、 W3,還能夠使分離 區(qū)域l、 2、 3的形成區(qū)域變窄。同樣地，由于減小P型擴散層IO、 13、 16 的蠕降寬度，就能夠抑制P型擴散層10、 13、 16的橫方向擴散寬度W4、 W5、 W6 (參照圖1 )。接著，如圖7所示，在外延層7上形成作為柵氧化膜42使用的氧化硅 膜。然后，在柵氧化膜42上，例如順序形成多晶硅膜、硅化鴒膜，使用公 知的光刻技術(shù)，形成柵電極41。此后，在作為柵氧化膜42使用的氧化硅膜 上形成光刻膠81。然后，使用公知的光刻技術(shù)，在形成N型擴散層82、 83 的區(qū)域上的光刻膠81中形成開口部。然后，從外延層7表面，以加速電壓 70 90keV、導(dǎo)入量1.0 x 1011 ~ 1.0 x 10'Vcm2,離子注入N型雜質(zhì)，例如磷 (P+)。此時，由于利用LOCOS氧化膜26、 43及柵電極41為掩膜，就能 夠位置精度高地形成N型擴散層82、 83,此后，去除光刻膠81,進(jìn)行熱擴 散。再有，利用此熱擴散工序，使N型擴散層82、 83熱擴散，形成N型擴 散層37、 38 (參照圖8)。接著，如圖8所示，在作為柵氧化膜42使用的氧化硅膜上形成光刻膠 84。然后，使用公知的光刻技術(shù)，在形成P型擴散層85的區(qū)域上的光刻膠 84中形成開口部。然后，從外延層7表面，以加速電壓70 90keV、導(dǎo)入 量3.0x 1012~ 1.0x io14/cm2,離子注入P型雜質(zhì)，例如硼(B)。此后，去 除光刻膠84,進(jìn)行熱擴散。再有，利用該熱擴散工序，使P型擴散層85熱 擴散，形成P型擴散層18 (參照圖9)。最后，如圖9所示，使用公知的光刻技術(shù)及公知的離子注入技術(shù)，形 成N型擴散層19、 39、 40后，形成P型擴散層36。此后，在外延層7上 淀積例如NSG膜及BPSG膜等作為絕緣層27。然后，使用公知的光刻技術(shù)， 通過例如使用CHF3或CF4類的氣體的干法腐蝕，在絕緣層27中形成接觸 孑L28、 29、 30、 45、 46、 47。在才妄角蟲孑L28、 29、 30、 45、 46、 47中如j^口選 擇地形成由Al-Si月莫、Al-Si-Cu月莫、Al-Cu膜等形成的鋁合金膜，形成發(fā)射 極電極31、基極電極32、集電極33、源極電極48、漏極電極49及背柵電 極50。再有，在本實施方式中，雖然說明了在形成構(gòu)成分離區(qū)域的擴散層時，從LOCOS氧化膜24、 25、 26、 43、 44上，使用相同的抗蝕劑掩膜，進(jìn)行 連續(xù)的2次離子注入工序的情形，但不限于此情形。例如，也可以是從 LOCOS氧化膜24、 25、 26、 43、 44上使用相同的抗蝕劑掩膜連續(xù)進(jìn)行3 次以上的離子注入工序，在P型埋置擴散層8、 11、 14和P型擴散層10、 13、 16之間形成多段的P型埋置擴散層的情形。另外，在不脫離本發(fā)明的 宗旨的范圍下，可以進(jìn)行各種變更。接著，參照圖10~圖11,詳細(xì)地說明本發(fā)明的第3實施方式的半導(dǎo)體 裝置。圖10 (A)是用于說明本發(fā)明的實施方式的半導(dǎo)體裝置的剖面圖。 圖10 (B)是用于說明圖(A)所示的NPN晶體管的平面圖。圖11 (A) 是用于說明構(gòu)成本實施方式的分離區(qū)域的擴散層的雜質(zhì)濃度和擴散深度的 圖。圖11 (B)是用于說明本實施方式的分離區(qū)域的剖面圖。圖11(C)用 于說明按照濃度分布示出的分離區(qū)域的圖。再有，在本實施方式中，主要是分離區(qū)域91、 92、 93的形狀與圖l所 示的分離區(qū)域l、 2、 3的形狀不同。而且，在由分離區(qū)域91、 92、 93劃分 的元件形成區(qū)域中形成的NPN晶體管94及N溝道型MOS型晶體管95的 形狀實質(zhì)上與圖1所示的NPN晶體管4及N溝道型MOS晶體管5的形狀 是相同的。因此，適當(dāng)參照所述圖1的說明，對相同的構(gòu)成要素賦予相同 的符號。如圖10(A)所示，在P型單晶硅襯底6上形成N型的外延層7。外 延層7被分離區(qū)域91、 92、 93劃分成多個元件形成區(qū)域。而且，在元件形 成區(qū)域的一個區(qū)域中形成NPN晶體管94，在另一區(qū)域中形成N溝道型MOS 晶體管95。分離區(qū)域91由P型埋置擴散層96、 97及P型擴散層98構(gòu)成。如圓標(biāo) 記99所示，其一部分區(qū)域與P型埋置擴散層96和P型擴散層98重疊。在 外延層7中形成P型埋置擴散層97,以使其也與用圓標(biāo)記99表示的所述重 疊區(qū)域重疊。然后，P型埋置擴散層97形成N型擴散層20、 22和PN結(jié)區(qū)。 再有，與所述分離區(qū)域91同樣地，分離區(qū)域92、 93由P型埋置擴散層100、 101、 103、 104及P型擴散層102、 105構(gòu)成。如圖10(B)所示，實線106~ 110所包圍的區(qū)域表示分離區(qū)域91、 92 的P型擴散層98、 102。虛線lll、 112所包圍的區(qū)域表示作為NPN晶體管94的集電區(qū)的N型擴散層20-23。 一點劃線113所包圍的區(qū)域表示作為 NPN晶體管94的基區(qū)的P型擴散層18。實線114所包圍的區(qū)域表示作為 NPN晶體管94的發(fā)射區(qū)的N型擴散層19。如圖所示，N型擴散層20-23 在分離區(qū)域91、 92的內(nèi)側(cè)被配置成一環(huán)狀，形成分離區(qū)域的P型埋置擴散 層97、 101和PN結(jié)區(qū)。再有，在圖10(A)的剖面中，雖然未圖示，但實 際上將P型擴散層98、 102作為各個擴散層作為一環(huán)狀的一個擴散層而被 形成。此外，P型埋置擴散層97、 101, P型埋置擴散層96、 100, N型擴 散層20、 21及N型擴散層22、 23也是相同的。在圖11 (A)中，縱軸表示P型埋置擴散層96、 97及P型擴散層98 的雜質(zhì)濃度，橫軸表示P型埋置擴散層96、 97及P型擴散層98的擴散深 度。并且，實線表示分離區(qū)域91整體，虛線表示P型擴散層98, —點劃線 表示P型埋置擴散層97,雙點劃線表示P型埋置擴散層96。如虛線所示，形成P型擴散層98以使雜質(zhì)濃度的峰值處于距外延層7 表面0.3 jum左右的區(qū)域中。此外，如一點劃線所示，形成P型埋置擴散 層97以使雜質(zhì)濃度的峰值位于距外延層7表面0.5 jam左右的區(qū)域中。此 外，如雙點劃線所示，形成P型埋置擴散層96以使雜質(zhì)濃度的峰值位于距 外延層7表面1.75 jam左右的區(qū)域中。此外，如實線所示，由于P型擴散 層98與P型埋置擴散層97重疊，所以分離區(qū)域91具有在距外延層7表面 0.3-0.5 nm的范圍內(nèi)向高濃度推移的區(qū)域。而且，由于P型擴散層98和 P型埋置擴散層96在距外延層7表面1.0 jam左右的區(qū)域中重疊，所以即 使在此重疊區(qū)域中也維持l.Ox 1017/0112以上的雜質(zhì)濃度。利用此結(jié)構(gòu)，橫向截斷分離區(qū)域91就能夠防止從P型的分離區(qū)域91 及P型的襯底6和N型的外延層7及N型擴散層17的PN結(jié)區(qū)擴展的耗盡 層擴展到鄰接的其它元件形成區(qū)域。而且，能夠防止鄰接的元件間的漏電 電流。圖11 (B)中，dl表示P型擴散層98的雜質(zhì)濃度的峰值位置的深度， d2表示P型埋置擴散層97的雜質(zhì)濃度的峰值位置的深度，d3表示到P型 擴散層98和P型埋置擴散層96的重疊區(qū)域的深度，d4表示外延層的膜厚， d5表示P型埋置擴散層96的雜質(zhì)濃度的峰值位置的深度。再有，如使用圖 11 (A)所述，分別地，dl=0.3 ym左右，d2=0.5 iam左右，d3=1.0 |a m 左右，d4=1.65 iam左右，d5=1.75 jam左右。此外，在圖11 (B)中，雖然說明了分離區(qū)域91，但分離區(qū)域92也是同樣的。如圖所示，P型擴散層98及P型埋置擴散層97的雜質(zhì)濃度的峰值， 相比外延層7的中央?yún)^(qū)域(0.8 pm左右)位于外延層7表面?zhèn)?。其結(jié)果， 分離區(qū)域91的形狀為在P型埋置擴散層96上配置橫方向扁平的P型埋置 擴散層97及P型埋置擴散層98的形狀。而且，P型擴散層98和P型埋置 擴散層97重疊，在距外延層7表面0.3~0.5 nm左右的區(qū)域中，P型埋置 擴散層97和N型擴散層20、 22形成PN結(jié)區(qū)。在此P型雜質(zhì)為高濃度的 區(qū)域中，雖然橫方向擴散也容易變寬，但由于N型擴散層20、 22，就能夠 抑制P型埋置擴散層97的擴散寬度W7的擴寬。而且，由于抑制分離區(qū)域 91的橫方向擴散寬度，就能夠縮小NPN晶體管94的裝置尺寸。再有，如 圖10(A)、 (B)所示，由于N型擴散層20 23在分離區(qū)域91、 92的內(nèi)側(cè) 被配置成一環(huán)狀，所以還在整個周邊上抑制了 P型埋置擴散層97、 101的 擴散寬度W7的擴寬。同樣地，在距外延層7表面1.6-2.0 jum左右的區(qū)域中，P型埋置擴 散層96和N型埋置擴散層17形成PN結(jié)區(qū)。而且，由于P型埋置擴散層 96在淀積外延層7的前工序中進(jìn)行離子注入，所以加上熱處理，時間會變 長，也容易發(fā)生橫方向擴散。但是，P型埋置擴散層96借助于N型埋置擴 散層17就抑制了橫方向的擴散寬度W8的擴寬。而且，由于抑制了分離區(qū) 域91的4黃方向擴散，就能縮小NPN晶體管94的裝置尺寸。而且，形成P型埋置擴散層97，使其還與圓標(biāo)記99所表示的重疊區(qū)域 重疊。利用此結(jié)構(gòu)，.借助于3個擴散層96、 97、 98，能夠?qū)⒂脠A標(biāo)記99表 示的重疊區(qū)域的雜質(zhì)濃度設(shè)計成所希望的濃度以上。為此，能夠使P型埋 置擴散層96的蠕升寬度及P型擴散層98的蠕降(這t、下)寬度變窄。而 且，由于使P型擴散層98的擴散寬度W7及P型埋置擴散層96的擴散寬 度W8變窄，抑制分離區(qū)域91的橫方向擴散，所以能夠縮小NPN晶體管 94的裝置尺寸。如圖11(C)所示，粗線114表示分離區(qū)域91的外形形狀。再有，在 圖11 (C)中，省略了 LOCOS氧化膜24。此外，顏色濃的顯示區(qū)域為高濃 度區(qū)域。首先，說明分離區(qū)域91形成外延層7和PN結(jié)區(qū)的一側(cè)(紙面左側(cè))。 向距外延層7表面?zhèn)壬疃萪3緩緩地擴展橫方向擴散寬度。而且，在從深度d3到d4之間，緩緩地使橫方向擴散寬度變窄后，再次擴寬橫方向擴散寬度。即，在距外延層7的中央?yún)^(qū)域的上方，重疊3個擴散層96、 97、 98，擴寬 其橫方向上的擴散寬度。接著，說明分離區(qū)域91形成N型擴散層20、 22或N型埋置擴散層17 和PN結(jié)區(qū)的一側(cè)(紙面右側(cè))。在從深度d2到深度d3的區(qū)域中，重疊3 個擴散層96、 97、 98，其橫方向擴散的擴展容易發(fā)生。但是，借助于N型 擴散層20、 22,能夠抑制在其重疊區(qū)域的橫方向擴散的擴展。同樣地，在 從深度d4到d5的區(qū)域中，其橫方向擴散的擴展被N型埋置擴散層17抑制。 如上所述，借助于N型擴散層20、 22, N型埋置擴散層17來抑制分離區(qū)域 91的橫方向擴散寬度。即，紙面右側(cè)的分離區(qū)域91的外形形狀相比于紙面 左側(cè)的分離區(qū)域91的外形形狀，其曲面發(fā)生變化。再有，在本實施方式中，能夠使圖10 (A)所示的P型擴散層18和P 型埋置擴散層97的間隔距離L3及P型擴散層18和P型埋置擴散層96的 間隔距離L4變窄。利用此結(jié)構(gòu)，與使用圖1說明的實施方式相同，都能夠 維持NPN晶體管94的耐壓特性，能夠縮小NPN晶體管94裝置尺寸。此外，雖然說明了在襯底61上層疊l層外延層7，在外延層7中形成 分離區(qū)域91、 92、 93的結(jié)構(gòu)，但不限于此情形。例如，也可以是在襯底上 層疊2層以上的外延層，在此多層外延層中形成所述結(jié)構(gòu)的分離區(qū)域的情 緒。即使在此情形下，由于在最上層的外延層中配置所述結(jié)構(gòu)的分離區(qū)域， 也能夠一面抑制分離區(qū)域的橫方向擴散， 一面調(diào)整其雜質(zhì)濃度。另外，在 不脫離本發(fā)明的宗旨的范圍內(nèi)，可以進(jìn)行各種變更。接著，參照圖12~圖14詳細(xì)地說明本發(fā)明的第4實施方式的半導(dǎo)體裝 置的制造方法。圖12~圖14是用于說明本實施方式的半導(dǎo)體裝置的制造方 法的剖面圖。而且，如上所示，NPN晶體管94及N溝道型MOS晶體管95 的形狀實質(zhì)上與圖1所示的NPN晶體管4及N溝道型MOS晶體管5的形 狀是相同的。由此，適當(dāng)參照所述的圖2、圖4、圖5、圖7 圖9的i兌明， 對相同的構(gòu)成要素賦予相同的符號。首先，如圖2所示，準(zhǔn)備P型單晶硅襯底6，在襯底6中形成N型埋 置擴散層53、 54。再有，詳細(xì)的制造方法參照圖2的說明。接著，如圖12所示，在襯底6上形成氧化硅膜121，在氧化硅膜121 上形成光刻膠122。然后，使用公知的光刻技術(shù)，在形成P型埋置擴散層123、 124、 125的區(qū)域上的光刻膠122中形成開口部。此后，從襯底6表面， 以加速電壓80keV、導(dǎo)入量3.0x 1013/cm2，離子注入P型雜質(zhì)，例如硼(B+)。 此時，光刻膠122的厚度tl例如為1.8 Mm，P型埋置擴散層123、 124、 125的形成區(qū)域上的線寬W9、 WIO、 Wll例如為1.2 |um。這是由于在增 厚光刻膠的膜厚，形成離子注入用的開口部的情況下，會引起以下的問題。 對光刻膠進(jìn)行開口時，光刻膠的膜厚厚的情況下，腐蝕時間會變長，開口 部的光刻膠側(cè)面容易塌陷(力i扎)。即光刻膠越接近上端部，腐蝕時間越長， 越接近開口部的上端部，其開口面積就越大。其結(jié)果，光刻膠的塌陷區(qū)域 的膜厚比其它區(qū)域的膜厚變薄。按照滿足光刻膠厚的部分的加速電壓離子 注入雜質(zhì)時，在光刻膠的塌陷區(qū)域中，雜質(zhì)就會通過光刻膠。而且，由于 對比設(shè)計的線寬更寬的區(qū)域注入雜質(zhì)，對其進(jìn)行熱擴散，所以微細(xì)加工就 會變得很困難。因此，如上所述，通過減薄光刻膠122的膜厚tl，就能使腐蝕時間縮 短，防止開口部的塌陷。而且，使得光刻膠122的布線寬度W9、 WIO、 Wll的微細(xì)加工成為可能。并且，對應(yīng)減薄光刻膠122的膜厚tl,降低離子 注入時的加速電壓。其結(jié)果，P型埋置擴散層123、 124、 125的雜質(zhì)濃度的 峰值就變得接近襯底6表面?zhèn)?，P型埋置擴散層123、 124、 125就容易向外 延層7蠕升(這L、上)。而且，由于能夠縮短使P型埋置擴散層123、 124、 125擴散的熱處理時間，所以就能夠使其橫方向擴散寬度變窄。接著，如圖4 圖5所示，在襯底6上形成N型外延層7。在外延層7 中形成N型擴散層20 23后，形成LOCOS氧化膜24 26、 43、 44。而且， 即使在本實施方式中,也不進(jìn)行用于熱擴散P型埋置擴散層123、 124、 125、 的專用的熱擴散工序。再有，詳細(xì)的制造方法參照圖4~圖5的說明。接著，如圖13所示，在外延層7上面，形成氧化硅膜126,在氧化硅 膜126上形成光刻膠127。然后，利用公知的光刻技術(shù)，在形成P型埋置擴 散層128、 129、 130、 131的區(qū)域上的光刻膠127中形成開口部。此后，從 外延層7表面，以加速電壓300keV、導(dǎo)入量2.5 x I013/cm2,離子注入P型 雜質(zhì)，例如硼(B++)。此時，光刻膠127的厚度t2例如為1.8 Mm, P型埋置擴散層128、 129、 131的形成區(qū)域上的線寬W12、 W13、 W14例如為1.2 jum。如上所述，由 于減薄光刻膠127的厚度t2,線寬W12、 W13、 W14的微細(xì)加工成為可能。而且，由于降低離子注入雜質(zhì)時的加速電壓，P型的埋置擴散層128、 129、 131的雜質(zhì)濃度的峰值就會接近外延層7表面?zhèn)?。接著，不對P型埋置擴散層128-131進(jìn)行熱擴散，使用同一光刻膠127 進(jìn)行第2次的離子注入。從光刻膠127上，以加速電壓190keV、導(dǎo)入量8.0 x 1012/cm2，離子注入P型雜質(zhì)，例如硼(B+)。通過此第2次離子注入工 序，形成P型擴散層132、 133、 134、 135。此后，去除光刻膠127。再有， 雖然未圖示，但在N型擴散層22、 23的形成區(qū)域中，注入N型雜質(zhì)例如磷 (P+)后，利用與此N型雜質(zhì)相同的工序，熱擴散P型埋置擴散層128-131及P型擴散層132~ 135。即，在本實施方式中，削減了用于熱擴散P 型埋置擴散層128- 131及P型擴散層132 - 135的專用的熱擴散工序。然后，對應(yīng)光刻膠127的厚度t2,降低離子注入雜質(zhì)時的加速電壓， 由此使P型擴散層132、 133、 135的雜質(zhì)濃度的峰值接近外延層7表面。 利用能夠此制造方法，雖然離子注入相對分子級較大的硼(B++、 B+),但 借助于硼就可降低外延層7受損傷的區(qū)域。再有，在結(jié)束全部的離子注入 工序后，為了恢復(fù)所述損傷，在氮氣環(huán)境中進(jìn)行退火。接著，如圖7~圖9所示，在外延層7上形成柵極氧化膜42、柵電極 41。此后，形成N型擴散層19、 37~40及P型擴散層18、 36。再有，詳 細(xì)的制造方法參照圖7 ~圖9的說明。最后，如圖14所示，在外延層7上例如淀積NSG膜及BPSG膜等作 為絕緣膜27。然后，使用公知的光刻技術(shù)，通過例如使用CHF3或CF4類的 氣體的干法腐蝕，在絕^彖層27中形成接觸孔28~30、 45 -47。在接觸孔 28~30、 45~47中例如選擇地形成由Al-Si膜、Al-Si-Cu膜、Al-Cu膜等形 成的鋁合金膜，形成發(fā)射極電極31、基極電極32、集電極33、源極電極 48、漏極電極49及背柵電極50。再有，在本實施方式中，雖然說明了在形成分離區(qū)域時，從外延層7 表面形成P型埋置擴散層97、 101、 104及P型擴散層098、 102、 105情形， 但不限于此情形。并且，也可以是使用光刻膠127 (參照圖13)作為同一 掩膜，例如，以加速電壓40keV、導(dǎo)入量4.0x I012/cm2,離子注入硼(B+) 的情形。在此情況下，P型擴散層98、 102、 105的形成區(qū)域中的雜質(zhì)濃度， 也為高濃度。另外，在不脫離本發(fā)明的宗旨的范圍內(nèi)，可以進(jìn)行各種變更。
權(quán)利要求
1. 一種半導(dǎo)體裝置，其特征在于，包括一導(dǎo)電類型的半導(dǎo)體襯底；在所述半導(dǎo)體襯底上形成的相反導(dǎo)電類型的外延層；將所述外延層劃分成多個元件形成區(qū)域的一導(dǎo)電類型的分離區(qū)域，所述分離區(qū)域連結(jié)跨越所述半導(dǎo)體襯底和所述外延層形成的一導(dǎo)電類型的第1埋置擴散層、在所述外延層中形成的一導(dǎo)電類型的第2埋置擴散層以及在所述外延層中形成的一導(dǎo)電類型的第1的擴散層而形成。
2、 根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于， 在所述元件形成區(qū)域的1個區(qū)域中形成雙極晶體管，在作為所述雙極晶體管的基區(qū)的一導(dǎo)電類型的第2擴散層和所述分離區(qū)域之間形成相反導(dǎo) 電類型擴散層。
3、 根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置，其特征在于， 配置所述相反導(dǎo)電類型擴散層以包圍所述一導(dǎo)電類型的第2擴散層，所述雙極晶體管的集電極與所述相反導(dǎo)電類型的擴散層連接。
4、 根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于， 所述一導(dǎo)電類型的第1埋置擴散層和所述一導(dǎo)電類型的第1擴散層在所述外延層中，它們的一部分區(qū)域重疊；相比于所述外延層的中央，所述一導(dǎo)電類型的第1埋置擴散層的雜質(zhì) 濃度的峰值位于所述襯底側(cè)，并且，相比于所述外延層的中央，所述一導(dǎo) 電類型的第2埋置擴散層的雜質(zhì)濃度的峰值及所述一導(dǎo)電類型的第1擴散 層的雜質(zhì)濃度的峰值位于所述外延層的表面?zhèn)取?br> 5、 根據(jù)權(quán)利要求4所述的半導(dǎo)體裝置，其特征在于， 相比于所述重疊區(qū)域，在所述外延層的表面?zhèn)忍幩鲆粚?dǎo)電類型的第2埋置擴散層具有雜質(zhì)濃度的峰值，并且，所述一導(dǎo)電類型的第2埋置擴散 層包含所述重疊區(qū)域而與所述一導(dǎo)電類型的第1埋置擴散層及所述一導(dǎo)電 類型的第l擴散層重疊，從而形成所述一導(dǎo)電類型的第2埋置擴散層。
6、 根據(jù)權(quán)利要求4或權(quán)利要求5所述的半導(dǎo)體裝置，其特征在于， 在所述元件形成區(qū)域的1個區(qū)域中形成雙極晶體管，在作為所述雙極晶體管的基區(qū)的一導(dǎo)電類型的第2擴散層和所述分離區(qū)域之間形成相反導(dǎo)電類型擴散層；所述一導(dǎo)電類型的第2埋置擴散層和所述相反導(dǎo)電類型擴散層形成結(jié)區(qū)。
7、 根據(jù)權(quán)利要求6所述的半導(dǎo)體裝置，其特征在于， 包圍所述一導(dǎo)電類型的第2擴散層配置所述相反導(dǎo)電類型擴散層，跨越所述相反導(dǎo)電類型擴散層的形成區(qū)域形成所述結(jié)區(qū)。
8、 一種半導(dǎo)體裝置的制造方法，其特征在于，包括 準(zhǔn)備一導(dǎo)電類型的半導(dǎo)體襯底的工序；對所述半導(dǎo)體襯底離子注入用于形成一導(dǎo)電類型的第1埋置擴散層的 雜質(zhì)之后，在所述半導(dǎo)體襯底上形成相反導(dǎo)電類型的外延層的工序；自所述外延層的表面離子注入用于形成一導(dǎo)電類型的第2埋置擴散層 的雜質(zhì)之后，連續(xù)地離子注入用于形成一導(dǎo)電類型擴散層的雜質(zhì)，通過熱 擴散形成使所述一導(dǎo)電類型的第1埋置擴散層、所述一導(dǎo)電類型的第2埋 置擴散層及所述一導(dǎo)電類型的擴散層連結(jié)的分離區(qū)域的工序。
9、 根據(jù)權(quán)利要求8所述的半導(dǎo)體裝置的制造方法，其特征在于， 使用同一抗蝕劑掩膜，離子注入用于形成所述一導(dǎo)電類型的第2埋置擴散層及所述一導(dǎo)電類型的擴散層的雜質(zhì)。
10、 根據(jù)權(quán)利要求8或權(quán)利要求9所述的半導(dǎo)體裝置的制造方法，其 特征在于，在所述外延層中形成LOCOS氧化膜后，從所述LOCOS氧化膜上離子 注入用于形成所述一導(dǎo)電類型的第2埋置擴散層及所述一導(dǎo)電類型的擴散 層的雜質(zhì)。
11、 根據(jù)權(quán)利要求8所述的半導(dǎo)體裝置的制造方法，其特征在于， 在離子注入用于形成所述一導(dǎo)電類型的第2埋置擴散層及所述一導(dǎo)電類型的擴散層的雜質(zhì)的工序中，離子注入所述雜質(zhì)，以使所述一導(dǎo)電類型 的第2埋置擴散層及所述一導(dǎo)電類型的擴散層的雜質(zhì)濃度的峰值相比于所 述外延層的中央位于所述外延層的表面?zhèn)取?br> 12、 根據(jù)權(quán)利要求11所述的半導(dǎo)體裝置的制造方法，其特征在于， 使用同一抗蝕劑掩膜，離子注入用于形成所述一導(dǎo)電類型的第2埋置擴散層及所述一導(dǎo)電類型的擴散層的雜質(zhì)。
全文摘要
一種半導(dǎo)體裝置及其制造方法。由于在現(xiàn)有的半導(dǎo)體裝置中構(gòu)成分離區(qū)域的P型埋置擴散層的橫方向擴散寬度會擴寬等，存在難于使分離區(qū)域的形成區(qū)域變窄這樣的問題。在本發(fā)明的半導(dǎo)體裝置中，在P型單晶硅襯底(6)上形成外延層(7)。在襯底6及外延層(7)中形成分離區(qū)域(1、2、3)，劃分成多個元件形成區(qū)域。連結(jié)P型埋置擴散層(8、9)及P型擴散層(10)，形成分離區(qū)域(1)。然后，通過在P型埋置擴散層(8)和P型擴散層(10)之間配置P型埋置擴散層(9)，從而使P型埋置擴散層(8)的橫方向擴散寬度W1變窄。利用此結(jié)構(gòu)，可使分離區(qū)域(1)的形成區(qū)域變窄。
文檔編號H01L21/76GK101276814SQ200710185780
公開日2008年10月1日 申請日期2007年12月21日 優(yōu)先權(quán)日2006年12月21日
發(fā)明者天辰芳正, 畑博嗣, 相馬充 申請人:三洋電機株式會社;三洋半導(dǎo)體株式會社