專利名稱：半導(dǎo)體裝置的制造方法
技術(shù)領(lǐng)域：
0001
本發(fā)明涉及半導(dǎo)體裝置的制造方法，特別涉及具有柵電極整個(gè)
被硅化物化的全硅化(Fully Silicided:FUSI)柵極的半導(dǎo)體裝置的制造方法。
背景技術(shù)：
0002
在場效應(yīng)晶體管即MOS晶體管中柵電極的耗盡化使柵絕緣膜的 有效膜厚增加，所以為了提高晶體管的性能，希望具有可抑制柵極 耗盡化的結(jié)構(gòu)。 —
0003
特別地，在柵絕緣膜上淀積的多晶硅柵極完全硅化物化后的FUSI 柵極，與傳統(tǒng)的工藝流程的相容性良好，被認(rèn)為是用作抑制柵極耗 盡化的理想方法。
0004
在FUSI柵極形成時(shí)，在柵絕緣膜上形成多晶硅柵極，再在半導(dǎo) 體襯底的表面內(nèi)形成源-漏擴(kuò)展層及源-漏層，然后，僅與多晶硅柵極
的上面相接地形成例如鎳膜。然后，通過在3ocrc下進(jìn)行約數(shù)百秒的
熱處理，在多晶硅柵極內(nèi)形成Ni^i層。
0005
然后，用磷酸和硝酸的混合液等以蝕刻方式除去未反應(yīng)的鎳膜， 通過在50(TC下進(jìn)行約數(shù)十秒的熱處理，使Ni2Si變成NiSi，整個(gè)柵 極被硅化物化，形成整個(gè)柵電極成為硅化物的晶體管。
0006
FUSI柵極的形成方法不限于上述方法，例如在專利文獻(xiàn)1中公
開的技術(shù)是為了使硅化物化容易進(jìn)行，將鍺和硅以離子方式注入 多晶硅柵極而非晶化，然后執(zhí)4亍硅化物化工序。
0007
就具有這樣形成的FUSI 4冊(cè)極的MOS晶體管而言，存在以下的 課題
0008
首先，第l課題是難以使FUSI柵極中的硅化物成分保持一定， 因此，具有FUSI柵極的MOS晶體管的晶體管特性不穩(wěn)定。
0009
雖然在硅化鎳中存在NiSi、 Ni2Si、 N",Si^及Ni3Si等各種成分， 但為了使晶體管特性穩(wěn)定，最好穩(wěn)定地形成特定的成分。
0010
但是，這些成分有隨柵長度而變化的情況，另外，同一柵長度 而成分不同的情況也時(shí)有出現(xiàn)，所以，實(shí)際上難以使晶體管特性穩(wěn) 定。
0011
第2課題是難以在1片晶圓內(nèi)特意地改變硅化物的成分。
0012
例如，在非專利文獻(xiàn)1中記載在使用硅化鎳作為硅化物，使 用HfSiON(含氮的硅酸鉿)等高電介質(zhì)膜作為柵絕緣膜的情況下，晶 體管的閾值(Vth)根據(jù)由NiSi、 Ni2Si、 Ni31Si12及Ni3Si中哪種成分來 構(gòu)成硅化鎳而變化。
0013
即在P溝道MOS晶體管中鎳含量越多，閾值越低，在N溝道 MOS晶體管中鎳含量越多，閾值越高，所以要求在形成N溝道MOS 晶體管的NMOS區(qū)域中形成鎳含量少的柵極，在形成P溝道MOS 晶體管的PMOS區(qū)域中形成鎳含量多的柵極。
0014
硅化物化是通過淀積在多晶硅柵極上的鎳層經(jīng)熱處理，與多晶 硅柵極的硅反應(yīng)而產(chǎn)生的。實(shí)際上，柵極附近的鎳通過擴(kuò)散而轉(zhuǎn)移
到柵極中與硅反應(yīng)，所以存在4冊(cè)極體積越小、就會(huì)與相對(duì)地越多的 鎳進(jìn)行反應(yīng)的傾向。
0015
因此，非專利文獻(xiàn)1中公開的技術(shù)是，通過使PMOS區(qū)域的多 晶硅柵極的高度低于NMOS區(qū)域的多晶硅柵極的高度，從而減小體 積，相對(duì)地提高鎳含量。
0016
專利文獻(xiàn)l:特開2006-140319號(hào)公報(bào)
非專利文獻(xiàn)1: A丄auwers et al. ， 「 CMOS Integration of Dual Work Function Phase Controlled Ni FUSI with Simultaneous Silicidation of NMOS(NiSi) and PMOS(Ni-nch silicide)Gates on HfSiON J IEDM 2005, pp.661-66
發(fā)明內(nèi)容
0017
如以上說明，在具有FUSI柵極的MOS晶體管中存在的問題是 難以使FUSI柵極中的硅化物成分保持一定，從而晶體管特性不穩(wěn)定， 同時(shí)存在的問題是難以在1片晶圓內(nèi)特意地改變硅化物成分。
0018
本發(fā)明為解決上述的問題而提出，其目的在于提供一種具有 FUSI柵極中的硅化物成分一定，晶體管特性穩(wěn)定的MOS晶體管的 半導(dǎo)體裝置，并提供在1片晶圓內(nèi)具有>5圭化物成分不同的MOS晶體 管的半導(dǎo)體裝置。
0019
在本發(fā)明實(shí)施例1中提出的是以下的制造方法即用抗蝕劑掩 模覆蓋半導(dǎo)體村底1表面，然后使用光刻法及干式蝕刻工藝，形成 使NMOS區(qū)域的多晶硅柵極的整個(gè)上面露出的開口部。接著，通過 該開口部將氮離子注入多晶硅4冊(cè)極內(nèi)。此時(shí)的注入能量設(shè)定為使注 入離子不會(huì)穿透多晶硅柵極。在除去抗蝕劑掩模后，形成鎳膜而覆 蓋半導(dǎo)體襯底表面，在300。C下進(jìn)行約數(shù)百秒的熱處理，在多晶硅柵 極的上層部形成硅化鎳層。在除去未反應(yīng)的鎳膜后，在50(TC下進(jìn)行
約數(shù)十秒的熱處理，使整個(gè)多晶硅柵極硅化物化。
0020
根據(jù)上述實(shí)施例，能夠在含氮的多晶硅柵極中抑制鎳擴(kuò)散，所 以在通過其后的熱處理進(jìn)行全石主化物化時(shí)，整個(gè)硅化物化后的柵極 成分的單位體積鎳含量少。
0133
圖1是本發(fā)明實(shí)施例1的半導(dǎo)體裝置的制造方法的剖面圖。 圖2是本發(fā)明實(shí)施例1的半導(dǎo)體裝置的制造方法的剖面圖。 圖3是本發(fā)明實(shí)施例1的半導(dǎo)體裝置的制造方法的剖面圖。 圖4是本發(fā)明實(shí)施例1的半導(dǎo)體裝置的制造方法的剖面圖。 圖5是本發(fā)明實(shí)施例1的半導(dǎo)體裝置的制造方法的剖面圖。 圖6是本發(fā)明實(shí)施例1的半導(dǎo)體裝置的制造方法的剖面圖。 圖7是本發(fā)明實(shí)施例1的半導(dǎo)體裝置的制造方法的剖面圖。 圖8是本發(fā)明實(shí)施例1的半導(dǎo)體裝置的制造方法的剖面圖。 圖9是本發(fā)明實(shí)施例1的半導(dǎo)體裝置的制造方法的剖面圖。 圖IO是本發(fā)明實(shí)施例2的半導(dǎo)體裝置的制造方法的剖面圖。 圖11是本發(fā)明實(shí)施例2的半導(dǎo)體裝置的制造方法的剖面圖。 圖12是本發(fā)明實(shí)施例2的半導(dǎo)體裝置的制造方法的剖面圖。 圖13是本發(fā)明實(shí)施例3的半導(dǎo)體裝置的制造方法的剖面圖。 圖14是本發(fā)明實(shí)施例3的半導(dǎo)體裝置的制造方法的剖面圖。 圖15是本發(fā)明實(shí)施例3的半導(dǎo)體裝置的制造方法的剖面圖。 圖16是本發(fā)明實(shí)施例3的半導(dǎo)體裝置的制造方法的剖面圖。 圖17是本發(fā)明實(shí)施例3的半導(dǎo)體裝置的制造方法的剖面圖。 圖18是本發(fā)明實(shí)施例4的半導(dǎo)體裝置的制造方法的剖面圖。 圖19是本發(fā)明實(shí)施例4的半導(dǎo)體裝置的制造方法的剖面圖。 圖20是本發(fā)明實(shí)施例4的半導(dǎo)體裝置的制造方法的剖面圖。 圖21是本發(fā)明實(shí)施例4的半導(dǎo)體裝置的制造方法的剖面圖。
圖22是本發(fā)明實(shí)施例5的半導(dǎo)體裝置的制造方法的剖面圖。 圖23是本發(fā)明實(shí)施例5的半導(dǎo)體裝置的制造方法的剖面圖。 圖24是本發(fā)明實(shí)施例5的半導(dǎo)體裝置的制造方法的剖面圖。 才示i己i兌明 0134
1半導(dǎo)體襯底；ii、 21、 31、 41柵絕緣膜；12、 22、 32、 42多 晶硅柵極；15、 25、 35、 45側(cè)壁絕緣膜；IL1層間絕緣膜；LN層間 內(nèi)村膜。
具體實(shí)施例方式
0021
rMOS」這個(gè)術(shù)語早先用于金屬/氧化物/半導(dǎo)體的層積結(jié)構(gòu)，取 自Metal-Oxide-Semiconductor的首字母。但是，特別是在具有MOS 結(jié)構(gòu)的場效應(yīng)晶體管(以下筒單稱作「MOS晶體管J)中，近年來基 于集成化及制造工藝的改善等方面的考慮，柵絕緣膜及柵極的材料 正在被改善。
0022
例如，主要基于自調(diào)整地形成源-漏的考慮，在MOS晶體管中 作為柵極的材料， 一直用多晶硅代替金屬。另外，基于電氣特性改 善的考慮，采用高電介質(zhì)常數(shù)的材料作為柵絕緣膜的材料，但該材 料不一定限于氧化物。
0023
所以，「 MOS」的術(shù)語不一定僅限于金屬/氧化物/半導(dǎo)體的層積 結(jié)構(gòu)而采用，本說明書中也不以這種限定為前提。即鑒于技術(shù)常識(shí)， 這里所謂rMOS」不僅作為起因于其詞源的簡稱，也廣義地具有包 含導(dǎo)體/絕緣體/半導(dǎo)體的層積結(jié)構(gòu)的意義。
0024
A.實(shí)施例1
作為本發(fā)明的實(shí)施例1,使用依次表示制造工序的圖1~圖9, 說明在共用的半導(dǎo)體襯底1上具有N溝道型MOS晶體管(NMOS晶
體管)IO及P溝道型MOS晶體管(PMOS晶體管)20的半導(dǎo)體裝置的 制造方法。另外，對(duì)于NMOS晶體管IO及PMOS晶體管20的結(jié)構(gòu)， 示于圖9。
0025
A-l.制造工序
首先，如圖1所示，準(zhǔn)備石圭襯底等半導(dǎo)體襯底1,在其主面內(nèi)使 用眾所周知的技術(shù)，有選擇地形成STI(Shallow Trench Isolation)構(gòu)造 的元件分離絕緣膜IS，規(guī)定形成半導(dǎo)體元件的活性區(qū)域。該活性區(qū) 域包含形成NMOS晶體管的NMOS區(qū)域(第1區(qū)域)和形成PMOS晶 體管的PMOS區(qū)域(第2區(qū)域)。
0026
然后，僅在NMOS區(qū)域?qū)肱?B)等P型雜質(zhì)，在半導(dǎo)體襯底1 的表面內(nèi)形成P阱lOl。另外，在PMOS區(qū)域?qū)胧瘔?P)等N型雜質(zhì)， 在半導(dǎo)體襯底l的表面內(nèi)形成N阱102。
0027
隨后，按照CVD(chemical vapor deposition)法或PVD(physical vapor deposition)法，在半導(dǎo)體坤于底1上形成金屬氧化物膜及^i酸鹽 膜，例如HfC^膜及HfSiON膜。HfC^膜及HfSiON膜是所謂的高k 膜(高電介質(zhì)膜)，由它們構(gòu)成柵絕緣膜，能夠使柵絕緣膜的有效厚度 增大。
0028
接著，在整個(gè)高電介質(zhì)膜上，例如采用CVD法形成多晶硅層。 這里，多晶硅層的厚度設(shè)定為約100nm。
0029
接著，在多晶硅層上，例如采用CVD法形成硅氮化膜，然后用 光刻法及干式蝕刻工藝，依次有選擇地除去硅氮化膜、多晶硅層及 柵絕緣膜。由此，在NM0S區(qū)域形成柵絕緣膜11、多晶硅柵極12及 柵硬掩才莫13的層疊膜LF1,在PMOS區(qū)域形成柵絕緣膜21 、多晶硅 柵極22及柵硬掩模23的層疊膜LF2。
0030
然后，在NMOS區(qū)域以層疊膜LF1作為注入掩^f莫，例如在2.0-6.0keV的注入能量下，以離子形式注入砷等N型雜質(zhì)，使劑量為3 x 1014~3 x 10I5/cm2,在層疊膜LF1的側(cè)面外的半導(dǎo)體襯底1的表面 內(nèi)形成源-漏擴(kuò)展層14。
0031
另外，在PMOS區(qū)域以層疊膜LF2作為注入掩模，例如在0.3~ 0.8keV的注入能量下，以離子形式注入硼等P型雜質(zhì)，使劑量為1 x 1014~ 1 x 1015/cm2,在層疊膜LF2的側(cè)面外的半導(dǎo)體襯底1的表面 內(nèi)形成源-漏擴(kuò)展層24。
0032
接著，在圖2所示的工序中，例如用CVD法形成硅氧化膜，以 覆蓋包含層疊膜LF1及LF2的半導(dǎo)體襯底1表面，然后通過干式蝕 刻除去該硅氧化膜，在層疊膜LF1及LF2的側(cè)面分別形成側(cè)壁絕緣 膜15及25。再有，該側(cè)壁絕緣膜15及25也可以用硅氮化膜形成， 但在這種情況下，預(yù)先在層疊膜LF1及LF2的側(cè)面覆蓋薄的硅氧化 膜，然后再淀積硅氮化膜。
0033
然后在NMOS區(qū)域，以形成了側(cè)壁絕緣膜15的層疊膜LF1作 為注入掩斗莫，例如在5~20keV的注入能量下，以離子形式注入砷等 N型雜質(zhì)，使劑量成為3 x 1015~6x I015/cm2，在側(cè)壁絕緣膜15的側(cè) 面外的半導(dǎo)體襯底1的表面內(nèi)形成源-漏層16。
0034
另外在PMOS區(qū)域，以形成了側(cè)壁絕緣膜25的層疊膜LF2作為 注入掩模，例如在0.8~4keV的注入能量下，以離子形式注入硼等P 型雜質(zhì)，使劑量成為1 x 1015~6 x 10i5/cm2，在側(cè)壁絕緣膜25的側(cè)面 外的半導(dǎo)體襯底l的表面內(nèi)形成源-漏層26。
0035
接著，例如用濺射法形成鎳膜而覆蓋半導(dǎo)體村底1表面，通過 熱處理而使鎳與石圭發(fā)生硅化物反應(yīng)。
0036
再有，由于與絕緣膜之間不發(fā)生硅化物反應(yīng)，因此在側(cè)壁絕緣
膜15及25表面以及在柵硬掩才莫13及23表面殘留未反應(yīng)的Ni膜， 將它除去，僅在源-漏層16及26上形成硅化物層SS，如圖3所示。
0037
接著，在圖4所示的工序中，為了覆蓋半導(dǎo)體襯底1表面，例 如用原子層淀積法(ALD: Atomic Layer Deposition)法淀積厚度約30nm 的硅氮化膜，形成層間內(nèi)襯膜LN。
0038
隨后，例如用高密度等離子CVD法淀積厚度約500nm的硅氧化 膜而形成層間絕緣膜IL1，將半導(dǎo)體襯底1表面覆蓋。
0039
接著，在圖5所示的工序中，通過以柵硬掩模13及23為止擋 的CMP(Chemical Mechanical Polishmg)處理，除去多晶硅柵極12及 22上的層間絕緣膜IL1和層間內(nèi)襯膜LN。此時(shí)，在多晶硅柵極12 及22上僅留下柵硬掩模13及23。
0040
接著，在圖6所示的工序中，通過除去硅氮化膜的干式蝕刻， 除去在多晶硅柵極12及22上殘留的柵硬掩才莫13及23,使多晶硅柵 極12及22露出。再有，凹陷部是除去了柵硬掩才莫13及23后留下 的痕跡。
0041
接著，在圖7所示的工序中用抗蝕劑掩模RM覆蓋半導(dǎo)體襯底1 表面，然后用光刻法及干式蝕刻工藝，形成使多晶硅柵極12的整個(gè) 上面露出的開口部OP。
0042
然后，通過開口部OP將氮以離子形式注入多晶硅柵極12內(nèi)。 此時(shí)的注入能量設(shè)定為使注入離子不穿透多晶硅柵極12,例如，若 為氮分子(N》離子，則約為10keV，劑量設(shè)為約1 x 1015/cm2。
0043
再有，在注入能量為10keV時(shí)，若為氮分子(N2)離子，則注入峰
值的位置約為深度10nm,從而注入離子不會(huì)穿透厚lOOnm的多晶硅 柵極12。還有，也可以用氮(N)離子代替N2離子，也可使用氧(O)離 子、鍺(Ge)離子，但無論使用哪種離子，均設(shè)定為注入深度不大于多 晶硅柵極12高度的一半，優(yōu)選將注入能量設(shè)定為使注入峰值的位置 約為多晶硅柵極12高度的1/5。
0044
另外，如果A離子的劑量增多，則后文說明的抑制鎳擴(kuò)散的效 果提高，但實(shí)用的范圍是5 x 1014~ 1 x 10'W。
0045
這樣，通過用離子注入導(dǎo)入氮，具有導(dǎo)入?yún)^(qū)域能夠按抗蝕劑掩 模的圖案而簡便、任意設(shè)定的優(yōu)點(diǎn)。
0046
接著，在除去了抗蝕劑掩沖莫RM后，在圖8所示的工序中，例 如采用濺射法，形成厚度約200nm的鎳膜ML而將半導(dǎo)體襯底1表 面覆蓋，然后在30(TC下進(jìn)行約數(shù)百秒的熱處理，在多晶硅柵極12 及22的上層部各自形成主要由N"Si構(gòu)成的硅化鎳層17及27。
0047
此時(shí)，因?yàn)樵诤亩嗑Ч钖艠O12中能夠抑制鎳擴(kuò)散，所以其 上形成的硅化鎳層17的厚度比不含氮的多晶硅柵極22上形成的硅 化鎳層27薄。
0048
接著，通過使用磷酸和硝酸的混合液等的濕式蝕刻工藝，除去 未反應(yīng)的鎳膜ML。
0049
其后在500。C下進(jìn)行約數(shù)十秒的熱處理，硅化鎳層17及27中的 鎳擴(kuò)散，整個(gè)多晶硅柵極12及22被硅^物化，如圖9所示，分別 形成FUSI柵極171及271，制成NMOS晶體管10及PMOS晶體管 20。
0050
此時(shí)，由于鎳從厚的硅化鎳層27擴(kuò)散到FUSI柵極271中，因
此，其單位體積的鎳含量比FUSI柵極171多。
0051
隨后，例如用高密度等離子CVD法，淀積厚度約500nm的硅氧 化膜而形成層間絕緣膜IL2,將層間絕緣膜IL1表面覆蓋。
0052
然后，用光刻法及干式蝕刻工藝，形成貫通層間絕緣膜IL2及IL1 并到達(dá)源-漏層16及26上的硅化物層SS的多個(gè)接觸開口部CH。此 時(shí)，使接觸開口部CH形成為到達(dá)FUSI柵極171及271 (圖9中未 示出)。
0053
此后，以傳統(tǒng)方法在接觸開口部CH內(nèi)填充導(dǎo)體層而形成接觸 部，進(jìn)而在層間絕緣膜IL2上形成布線層圖案而將接觸部覆蓋，從而 得到所要的半導(dǎo)體裝置。
0054 A-2.效果
根據(jù)以上說明的實(shí)施例1的半導(dǎo)體裝置的制造方法，在NMOS 晶體管10的制造過程中將氮以離子形式注入多晶硅柵極12,然后在 多晶硅柵極12的上層部形成主要由Ni2Si構(gòu)成的硅化鎳層17。
0055
因?yàn)楹亩嗑Ч钖艠O12中鎳擴(kuò)散被抑制，所以硅化鎳層17 的厚度比不含氮的多晶硅柵極22上形成的硅化鎳層27薄，在通過 以后的熱處理^C全珪化物化時(shí)，使FUSI柵極171的成分中每單位體 積的鎳含量變少。例如，即使對(duì)于不含氮而變?yōu)镹i2Si的情況，也能 因氮的存在而使它轉(zhuǎn)變?yōu)镹iSi。
0056
再有，關(guān)于通過氮注入而抑制鎳擴(kuò)散的效果，發(fā)明人的實(shí)驗(yàn)已 確認(rèn)作了氮注入后的多晶硅柵極中的鎳濃度降低至未作氮注入時(shí) 的約72%。
0057
這樣，通過使FUSI柵極171的成分中每單位體積的鎳含量變少，
可降低NMOS晶體管10的閾值(Vth)，另外，通過設(shè)定成在多晶硅 柵極22中不含氮，能夠使FUSI柵極271的成分中每單位體積的鎳 含量多，從而降低PMOS晶體管20的閾值(Vth)。
0058
再有，除氮、鍺之外，也可通過注入硼(B)或氟(F),取得在多晶 硅中抑制鎳擴(kuò)散的效果。
0059
這里，在用高k膜作為柵絕緣膜、用FUSI柵極作為柵電極的晶 體管中，不具有通過所謂的柵才及注入將與源-漏層相同的導(dǎo)電型雜質(zhì) 導(dǎo)入柵極而產(chǎn)生的效果，即使將與源-漏層不同導(dǎo)電型的雜質(zhì)大量地 導(dǎo)入，也不會(huì)產(chǎn)生不良情況，因此，對(duì)用于硅化物金屬的擴(kuò)散抑制 的注入離子的種類不必考慮其導(dǎo)電型。
0060
另外，若注入N2離子或Ge離子等質(zhì)量比B或F大的離子，則 能夠使多晶硅非晶化，硅化物金屬會(huì)均勻地?cái)U(kuò)散，因而也具有抑制 晶體管特性波動(dòng)的效果。
0061
B.實(shí)施例2
作為本發(fā)明的實(shí)施例2，用依次表示制造工序的圖10~圖12說 明在共用的半導(dǎo)體村底1上具有NMOS晶體管10A及PMOS晶體管 20A的半導(dǎo)體裝置的制造方法。再有，關(guān)于NMOS晶體管10A及PMOS 晶體管20A的結(jié)構(gòu)，示于圖12。
0062
B-l.制造工序
經(jīng)由實(shí)施例1中說明的圖1 ~圖6所示的工序，從多晶硅柵極12 及22上除去柵硬掩才莫13及23,使多晶硅柵極12及22露出。
0063
接著，在圖IO所示的工序中，用抗蝕劑掩模RM覆蓋半導(dǎo)體襯 底]表面，然后使用光刻法及干式蝕刻工藝，形成使多晶硅柵極22 的整個(gè)上面露出的開口部OP。
0064
然后，通過開口部OP,將,圭以離子形式注入多晶硅柵極22內(nèi)， 使多晶硅柵極22非晶化，形成非晶硅柵極221。
0065
此時(shí)的注入能量設(shè)定為使注入離子不會(huì)穿透多晶硅柵極22,若 為硅離子，則為約5keV,劑量約為2xl015/cm2。再有，在注入能量 是5keV時(shí)，注入峰值的位置約為深7nm,注入離子不會(huì)穿透厚100nm 的多晶硅柵極22。再有，可用磷(P)、氬(Ar)、鍺(Ge)、砷(As)、銻(Sb) 及銦(In)代替硅(Si)，但無論使用哪種離子，注入深度均不大于多晶 硅柵極22高度的一半，優(yōu)選將注入能量設(shè)定為使注入峰值的位置為 多晶硅柵極22的高度的1/5。
0066
這樣，通過用離子注入導(dǎo)入硅，具有導(dǎo)入?yún)^(qū)域可按抗蝕劑掩模 的圖案而筒便、任意地設(shè)定的優(yōu)點(diǎn)。
0067
另外，如果硅離子的劑量多，則促進(jìn)多晶硅柵極的非晶化效果 提高，但實(shí)用的范圍是5xl014-lxl016/cm2。
0068
接著，在除去抗蝕劑掩模RM后，在圖11所示的工序中，例如 用濺射法形成厚度約200nm的鎳膜ML，在30CTC下進(jìn)行約數(shù)百秒的 熱處理，在多晶硅柵極12及非晶硅柵極221的上層部各自形成主要 由Ni2Si構(gòu)成的硅化鎳層17及27，將半導(dǎo)體襯底1表面覆蓋。
0069
接著，通過使用磷酸和硝酸的混合液等的濕式蝕刻工藝，除去 未反應(yīng)的鎳膜ML。
0070
然后，如果在50(TC下進(jìn)行約數(shù)十秒的熱處理，則硅化鎳層17 及27中的鎳擴(kuò)散，整個(gè)多晶硅柵極12及非晶硅柵極221被硅化物 化，如圖12所示，分別成為FUSI柵極172及272,從而制成NMOS 晶體管IOA及PMOS晶體管20A。其后的工序與用圖9說明的工序 相同，說明略。
0071
B-2.效果
根據(jù)以上說明的實(shí)施例2的半導(dǎo)體裝置的制造方法，在PMOS 晶體管20A的制造過程中將硅以離子形式注入多晶硅柵極22,形成 非晶硅柵極221，然后在其上層部形成主要由Ni2Si構(gòu)成的硅化鎳層 27。
0072
由于多晶硅存在晶界的不均勻性，鎳等硅化物金屬的擴(kuò)散狀態(tài) 有可能出現(xiàn)差別，但通過由離子注入而進(jìn)行非晶化，硅化物金屬將 會(huì)均勻地?cái)U(kuò)散，可抑制晶體管特性的偏差。
0073
再有，通過離子注入而進(jìn)行多晶硅的非晶化也可用P、 Ar、 Ge、 As、 Sb及In進(jìn)行。它們與為設(shè)定多晶硅柵極的導(dǎo)電型而作的摻雜不 同，其目的是控制硅化物金屬擴(kuò)散，因此在全硅化物工序即將進(jìn)行 之前執(zhí)行。
0074
另外，在用高k膜作為柵絕緣膜、用FUSI柵極作為柵電極的晶 體管中，不具有通過所謂的柵極注入而將與源-漏層相同的導(dǎo)電型雜 質(zhì)導(dǎo)入柵極而產(chǎn)生的效果，而即使將與源-漏層不同導(dǎo)電型的雜質(zhì)大 量地導(dǎo)入，也不會(huì)產(chǎn)生不良情況，因此，對(duì)用于硅化物化的注入離 子種類不必考慮其導(dǎo)電型。
0075
c.實(shí)施例3
作為本發(fā)明的實(shí)施例3，用依次表示制造工序的圖13~圖17說 明在共用的半導(dǎo)體襯底1上具有NMOS晶體管IO及PMOS晶體管20B 的半導(dǎo)體裝置的制造方法。再有，NMOS晶體管IO和PMOS晶體管 20B的結(jié)構(gòu)示于圖17。
0076
C-l.制造工序
經(jīng)由實(shí)施例1中說明的圖1 ~圖6所示的工序，從多晶硅柵極12
及22上除去柵硬掩才莫13及23，使多晶硅柵極12及22露出。
0077
接著，在圖13所示的工序中，用抗蝕劑掩模RM1覆蓋半導(dǎo)體 襯底1表面，然后用光刻法及千式蝕刻工藝，形成使多晶硅柵極12 的整個(gè)上面露出的開口部0P1。
0078
然后，通過開口部0P1 ，將氮以離子形式注入多晶硅柵極12內(nèi)。 此時(shí)的注入條件與實(shí)施例1中用圖7說明的氮離子注入的條件相同。 另外，也可取代N2離子而注入氮(N)離子，也可注入鍺(Ge)離子。
0079
在除去抗蝕劑掩模RM1后，在圖14所示的工序中用抗蝕劑掩 模RM2覆蓋半導(dǎo)體襯底1表面，然后用光刻法及干式蝕刻工藝形成 使多晶硅柵極22的整個(gè)上面露出的開口部OP2。
0080
隨后，通過除去多晶硅的干式蝕刻工藝，將多晶硅柵極22蝕刻 掉約40nm。由此多晶硅柵極22的高度約為60腿，低于高度約100nm 的多晶硅柵極12。
0081
然后，在圖15所示的工序中，通過開口部OP2將硅離子注入多 晶硅柵極22內(nèi)，從而使多晶硅柵極22非晶化而形成非晶硅柵極222。 此時(shí)的注入條件與實(shí)施例2中用圖10說明的硅離子注入的條件相 同。另夕卜，也可用P、 Ar、 Ge、 As、 Sb及In代替Si。
0082
再有，Ge還具有抑制多晶硅中的硅化物金屬擴(kuò)散的功能，但任 何一個(gè)在促進(jìn)非晶化方面的效果均顯著。
0083
接著，在除去抗蝕劑掩模RM2后，在圖16所示的工序中，例 如用賊射法形成厚度約200nm的鎳膜ML，以覆蓋半導(dǎo)體襯底1表 面，然后在300。C下進(jìn)行約數(shù)百秒的熱處理，在多晶硅柵極12的上
層部形成主要由Ni^i構(gòu)成的硅化鎳層17。另夕卜，由于非晶硅柵極222 的高度已降低到約60nm,因此，形成大致整體主要由Ni2Si構(gòu)成的 硅化鎳層27。
0084
接著，通過使用磷酸和硝酸的混合液等的濕式蝕刻工藝，除去 未反應(yīng)的鎳膜ML。
0085
然后在500。C下進(jìn)行約數(shù)十秒的熱處理，硅化鎳層17及27中的 鎳擴(kuò)散，整個(gè)多晶硅柵極12及非晶硅柵極222被珪化物化，如圖17 所示，分別成為FUSI柵極171及273,從而制成NMOS晶體管10 和PMOS晶體管20B。
0086
此時(shí)，在FUSI柵極273中，由于鎳從厚的硅化鎳層27擴(kuò)散， 因此，每單位體積的鎳含量比FUSI柵極171增多。
0087 C-2.效果
根據(jù)以上說明的實(shí)施例3的半導(dǎo)體裝置的制造方法，在NMOS 晶體管10的制造過程中將氮以離子形式注入多晶硅柵極12,然后在 多晶硅柵極12的上層部形成主要由Ni2Si構(gòu)成的硅化鎳層17。
0088
因?yàn)樵诤亩嗑Ч钖艠O12中能夠抑制鎳擴(kuò)散，所以硅化鎳層 17的厚度比不含氮的非晶硅柵極222的硅化鎳層27薄，在通過以后 的熱處理被全硅化物化時(shí)，F(xiàn)USI柵極171的成分中每單位體積的鎳 含量變少。
0089
另一方面，非晶硅柵極222的高度已減薄到約60nm，所以大致 整體形成硅化鎳層27，在通過以后的熱處理被全硅化物化時(shí)，F(xiàn)USI 柵極273的成分中每單位體積的鎳含量比FUSI柵極171多。
0090
這樣，通過使FUSI柵極171成分中的鎳減少，能夠降低NMOS
晶體管10的閾值(Vth),另外，通過使非晶硅柵極222中不含氮，能 夠使FUSI柵極273成分中的鎳增多，從而能夠降低PMOS晶體管20B 的閾值CVth;)。
0091
另外，在PMOS晶體管20B的制造過程中，將硅以離子形式注 入多晶硅柵極22，形成非晶硅柵極222。由于多晶硅存在晶界的不 均勻性，鎳等硅化物金屬的擴(kuò)散狀態(tài)有可能出現(xiàn)差別，但通過由離 子注入而進(jìn)行非晶化，硅化物金屬將會(huì)均勻地?cái)U(kuò)散，從而能夠抑制 晶 體管特性偏差。
0092
D.實(shí)施例4
作為本發(fā)明的實(shí)施例4，用依次表示制造工序的圖18~圖21說 明在共用的半導(dǎo)體襯底1上具有不同柵極尺寸的MOS晶體管30及40 的半導(dǎo)體裝置的制造方法。再有，MOS晶體管30及40的結(jié)構(gòu)示于 圖21。
0093
D-l.制造工序
圖18~圖21表示如下的工序?qū)雽?dǎo)體襯底1分成形成邏輯電 路的邏輯區(qū)域(第1區(qū)域)和設(shè)置輸入輸出電路的I/O區(qū)域(第2區(qū)域)， 在邏輯區(qū)域形成柵絕緣膜薄、柵長度短的MOS晶體管30(圖21),在 I/O區(qū)域形成柵絕緣膜厚、柵長度長的MOS晶體管40(圖21)。
0094
在圖18所示的邏輯區(qū)域中，例如在Si(^膜上層積了 HfSiON膜 的2層的柵絕緣膜31上設(shè)置多晶硅柵極32,在柵絕緣膜31及多晶 硅柵極32的側(cè)面設(shè)置例如由硅氧化膜構(gòu)成的側(cè)壁絕緣膜35。
0095
另外，在多晶硅柵極32的側(cè)面外的半導(dǎo)體襯底1的表面內(nèi)設(shè)置 源-漏擴(kuò)展層34,在側(cè)壁絕緣膜35的側(cè)面外的半導(dǎo)體襯底1的表面 內(nèi)設(shè)置源-漏層36，從而構(gòu)成晶體管結(jié)構(gòu)。另外，在源-漏層36上設(shè) 置硅化物層SS。0096
再有，源-漏擴(kuò)展層34和源-漏層36的導(dǎo)電型，并不限定于哪種 導(dǎo)電型。
0097
另外，在I/0區(qū)域中，例如在SiOJ莫上層積了 HfSiON膜的2層 的柵絕緣膜41上設(shè)置多晶硅柵極42,在柵絕緣膜41和多晶硅柵極 42的側(cè)面設(shè)置例如由硅氧化膜構(gòu)成的側(cè)壁絕緣膜55。
0098
另外，在多晶硅柵極42的側(cè)面外的半導(dǎo)體村底1的表面內(nèi)設(shè)置 源-漏擴(kuò)展層44，在側(cè)壁絕緣膜45的側(cè)面外的半導(dǎo)體襯底1的表面 內(nèi)設(shè)置源-漏層46，構(gòu)成晶體管結(jié)構(gòu)。然后，在源-漏層46上設(shè)置硅 化物層SS。
0099
再有，源-漏擴(kuò)展層44及源-漏層46的導(dǎo)電型，并不限于哪種導(dǎo) 電型。
0100
柵絕緣膜31的厚度比柵絕緣膜41薄，多晶硅柵極32的柵長度 比多晶硅柵極42的短。另外，多晶硅柵極32的高度比多晶硅柵極42 的低。其原因是形成于邏輯區(qū)域的MOS晶體管的驅(qū)動(dòng)電壓比形成 于I/O區(qū)域的MOS晶體管低，另外，由于電流驅(qū)動(dòng)強(qiáng)度小即可，因 此柵寬度也設(shè)定得窄(未圖示)。
0101
再有，圖18所示的結(jié)構(gòu)通過與實(shí)施例1中說明的圖1~圖6所 示的工序大致相同的工序形成，其說明省略。
0102
圖18表示的是除去多晶硅柵極32及42上方的層間內(nèi)襯膜LN 及層間絕緣膜IL1、再除去多晶硅柵極32及42上設(shè)置的柵硬掩模(未 圖示)而露出多晶硅柵極32及42的狀態(tài)。再有，凹陷部是除去柵硬 掩模后留下的痕跡。
0103
在圖19所示的工序中，用抗蝕劑摘r模RM覆蓋半導(dǎo)體襯底1表 面，然后用光刻法及干式蝕刻工藝，形成使多晶硅柵極32的整個(gè)上 面露出的開口部OP。
0104
然后，通過開口部OP，將氮以離子形式注入多晶硅^f冊(cè)極32內(nèi)。 此時(shí)的注入能量設(shè)定為使注入離子不穿透多晶硅柵極32。例如，在 多晶硅柵極42的高度為厚度約100nm時(shí)，晶硅柵極32的高度是其 約一半，即使用約10keV的能量來注入氮分子(NJ離子，注入離子也 不會(huì)穿透多晶硅柵極32。
0105
再有，可以用氮(N)離子代替N2離子，也可用氧(0)離子、鍺(Ge) 離子，但無論使用哪種離子，注入深度均不超過多晶硅柵極32高度 的一半，最好將注入能量設(shè)定為使注入峰值的位置為多晶硅柵極32 高度的約1/5。另夕卜，N2離子劑量的實(shí)用范圍是5x 1014~1 x I016/cm2。
0106
接著，在除去了抗蝕劑掩才莫RM后，在圖20所示的工序中，例 如用濺射法形成厚度約200nm的鎳膜ML,將半導(dǎo)體襯底1表面覆 蓋，接著在30(TC下進(jìn)行約數(shù)百秒的熱處理，在多晶硅柵極32及42 的上層部各自形成主要由Ni2Si枸成的硅化鎳層37及47。
0107
此時(shí)，在含氮的多晶硅柵極32中能夠抑制鎳擴(kuò)散，因此，其上 形成的硅化鎳層37的厚度比不含氮的多晶硅柵極42上形成的硅化 鎳層47薄。
0108
接著，通過使用磷酸和硝酸的混合液等的濕式蝕刻工藝，除去 未反應(yīng)的鎳膜ML。
0109
然后，在500。C下進(jìn)行約數(shù)十秒的熱處理，使硅化鎳層37及47 中的鎳擴(kuò)散，整個(gè)多晶硅柵極32及42被硅化物化，如圖21所示， 分別形成FUSI柵極371及471,從而制成MOS晶體管30及40。
0110
此時(shí)，由于在FUSI柵極471中，鎳從厚的硅化鎳層47擴(kuò)散開， 因此，與FUSI柵極371相比，每單位體積的鎳含量增多。
0111
D-2.效果
根據(jù)以上說明的實(shí)施例4的半導(dǎo)體裝置的制造方法，在邏輯區(qū) 域形成的MOS晶體管30的制造過程中，將氮以離子形式注入多晶 硅柵極32，然后在多晶硅柵極32的上層部形成主要由Ni2Si構(gòu)成的 硅化鎳層37。
0112
這里，因?yàn)闁砰L度短的晶體管或柵寬度短的晶體管的柵極體積 小，所以與硅進(jìn)行反應(yīng)的鎳量相對(duì)增加，易成為富鎳。但是，因?yàn)?在含氮的多晶硅柵極32中能夠抑制鎳擴(kuò)散，所以硅化鎳層37的厚 度比不含氮的多晶硅柵極22上形成的硅化鎳層27薄，在通過以后 的熱處理被全硅化物化時(shí)，F(xiàn)USI柵極371的成分中每單位體積的鎳 含量變少。因此，能防止MOS晶體管30中FUSI柵極371成為富鎳。
0113
如前面所說明，在PMOS晶體管中鎳含量越多，閾值越低，在 NMOS晶體管中鎳含量越多，閾值越高，因此在柵極成為富鎳的晶 體管和未成為富鎳的晶體管之間出現(xiàn)閾值偏差，另外，也難以控制 鎳與石圭之間的反應(yīng)比。
0114
但是，如上所述，通過將氮離子僅注入柵長度和柵寬度或柵高 度小而易成為富鎳的晶體管的柵極，鎳與硅的反應(yīng)比變得易于控制， 因此，能夠防止在同 一邏輯區(qū)域的晶體管之間閾值不同的狀態(tài)。
0115
再有，實(shí)施例4中以設(shè)置在邏輯區(qū)域和I/O區(qū)域的2種MOS晶 體管為例，就兩個(gè)晶體管中驅(qū)動(dòng)電壓不同的情況作了說明，當(dāng)然， 在驅(qū)動(dòng)電壓相同但因電流驅(qū)動(dòng)強(qiáng)度不同而柵寬度相異的MOS晶體管 中，也能使用實(shí)施例4的制造方法來防止閣值誤差。0116
E.實(shí)施例5
作為本發(fā)明的實(shí)施例5,用依次表示制造工序的圖22~圖24說 明在共用的半導(dǎo)體襯底1上具有不同柵極尺寸的MOS晶體管30A及 40B的半導(dǎo)體裝置的制造方法。再有，MOS晶體管30A及40A的結(jié) 構(gòu)示于圖24。 ..
0117
E-l.制造工序
圖22 ~圖24表示的工序是將半導(dǎo)體襯底1分成邏輯區(qū)域和I/O 區(qū)域，在邏輯區(qū)域形成柵絕緣膜薄、柵長度短的MOS晶體管30A(圖 24),在I/O區(qū)域形成柵絕緣膜厚、柵長度長的MOS晶體管40A(圖 24)。
0118
圖22所示的邏輯區(qū)域和I/O區(qū)域中的晶體管結(jié)構(gòu)與圖18所示的 結(jié)構(gòu)相同，對(duì)于同一結(jié)構(gòu)附以同一標(biāo)記，并省略重復(fù)的說明。
0119
在圖22所示的工序中，用抗蝕劑掩模RM覆蓋半導(dǎo)體襯底1表 面，然后用光刻法及干式蝕刻工藝，形成使多晶硅柵極42的整個(gè)上 面露出的開口部0P。
0120
然后，通過開口部OP,將^圭以離子形式注入多晶硅柵極42內(nèi)， 從而使多晶硅柵極42非晶化，形成非晶硅柵極421。
0121
此時(shí)的注入能量設(shè)定為使注入離子不會(huì)穿透多晶硅柵極42,若 為珪離子，則約為5keV,劑量約為2xl015/cm2。再有，在注入能量 為5keV時(shí)，注入峰值的位置約為深7nm,注入離子不會(huì)穿透厚100nm 的多晶硅柵極22。再有，也可用P、 Ar、 Ge、 As、 Sb及In代替Si, 但無論使用哪種離子，注入能量均設(shè)定為使注入深度不大于多晶硅 柵極42高度的一半，優(yōu)選使注入峰值的位置為多晶硅柵極42的高 度的1/5。另外，硅離子的劑量的實(shí)用范圍是5x 1014~1 x I016/cm2。
0122
接著，在除去了抗蝕劑掩才莫RM后，在圖23所示的工序中，例 如采用濺射法，形成厚度約200nm的鎳膜ML而覆蓋半導(dǎo)體村底1 表面，然后在30(TC下進(jìn)行約數(shù)百秒的熱處理，在多晶硅柵極32和 非晶硅柵極421的上層部各自形成主要由Ni2Si構(gòu)成的硅化鎳層37 及47。
0123
接著，通過使用^l酸和硝酸的混合液等的濕式蝕刻工藝，除去 未反應(yīng)的鎳膜ML。
0124
然后在50(TC下進(jìn)行約數(shù)十秒的熱處理，于是硅化鎳層37及47 中的鎳擴(kuò)散，整個(gè)多晶硅柵極32和非晶硅柵極421被硅化物化，如 圖24所示，分別成為FUSI柵極372及472，制成NMOS晶體管30A 和PMOS晶體管40A。后續(xù)工序與用圖9說明的工序相同，其說明 省略。
0125 E-2.效果
根據(jù)以上說明的實(shí)施例5的半導(dǎo)體裝置的制造方法，在MOS晶 體管40A的制造過程中將硅以離子形式注入多晶硅柵極42，形成非 晶硅柵極421 ，然后在其上層部形成主要由Ni2Si構(gòu)成的硅化鎳層47。
0126
由于多晶硅存在晶界不均勻性，鎳等硅化物金屬的擴(kuò)散狀態(tài)有 可能出現(xiàn)差別，但通過由離子注入而進(jìn)行非晶化，使硅化物金屬均 勻地?cái)U(kuò)散，從而晶體管特性偏差得到抑制。
0127
再有，通過離子注入進(jìn)行多晶硅的非晶化也可采用P、 Ar、 Ge、 As、 Sb及In。它們與設(shè)定多晶硅柵極導(dǎo)電型的摻雜不同，其目的是 控制硅化物金屬擴(kuò)散，所以在全硅化物工序即將開始前執(zhí)行。
0128
另外，在用高k膜作為柵絕緣膜、用FUSI柵極作為柵電極的晶
體管中，不具有通過所謂的柵才及注入將與源-漏層相同的導(dǎo)電型雜質(zhì) 導(dǎo)入柵極而產(chǎn)生的效果，而即-f吏將與源-漏層不同導(dǎo)電型的雜質(zhì)大量 地導(dǎo)入，也不會(huì)產(chǎn)生不良情況，因此，對(duì)用于硅化物化的注入離子 種類不必考慮其導(dǎo)電型。
0129
另外，在以上說明的實(shí)施例1~5中說明了用鎳作為硅化物金屬 的例子，但本發(fā)明并不限定于使用鎳的情況，例如，在使用鈦(Ti)、 錳(Mn)、鈷(Co)、鋯(Zr)、鉬(Mo)、把(Pd)、鎢(W)及鉑(Pt)時(shí)本發(fā)明 也同樣有效。
0130
另外，如以上說明，可通過將氮導(dǎo)入多晶硅柵極來抑制硅化物 金屬的擴(kuò)散，通過將硅導(dǎo)入多晶硅柵極來促進(jìn)非晶化，以均勻地?cái)U(kuò) 散硅化物金屬。
0131
作為該性質(zhì)的利用方式，如實(shí)施例1 5所示，在NMOS晶體管 和PMOS晶體管或者邏輯區(qū)域和I/O區(qū)域的組合中，不限于將氮僅 導(dǎo)入一方或者將硅僅導(dǎo)入一方的方式。就是說，也可采用將氮導(dǎo)入 所有晶體管的多晶硅柵極或者將硅導(dǎo)入所有晶體管的多晶硅柵極的 方式。
0132
由此，能夠獲得在所有晶體管中抑制硅化物金屬擴(kuò)散或者在所 有晶體管中促進(jìn)非晶化的效果。
權(quán)利要求
1.一種制造具有設(shè)于半導(dǎo)體襯底上第1區(qū)域的N溝道型NMOS晶體管和設(shè)于第2區(qū)域的P溝道型PMOS晶體管的半導(dǎo)體裝置的方法，包括如下工序(a)在所述第1區(qū)域有選擇地層積第1高電介質(zhì)柵絕緣膜和第1多晶硅柵極，然后在所述第1高電介質(zhì)柵絕緣膜和所述第1多晶硅柵極的側(cè)面形成第1側(cè)壁絕緣膜，從而形成第1柵極結(jié)構(gòu)，并在所述第2區(qū)域有選擇地層積第2高電介質(zhì)柵絕緣膜和第2多晶硅柵極，然后在所述第2高電介質(zhì)柵絕緣膜和所述第2多晶硅柵極的側(cè)面形成第2側(cè)壁絕緣膜，從而形成第2柵極結(jié)構(gòu)；(b)在所述第1柵極結(jié)構(gòu)的側(cè)面外的所述半導(dǎo)體襯底的表面內(nèi)形成成對(duì)的第1雜質(zhì)層，并在所述第2柵極結(jié)構(gòu)的側(cè)面外的所述半導(dǎo)體襯底的表面內(nèi)形成成對(duì)的第2雜質(zhì)層；(c)包括所述第1及第2柵極結(jié)構(gòu)表面在內(nèi)，用絕緣膜覆蓋所述半導(dǎo)體襯底表面，然后除去所述絕緣膜，直至所述第1及第2多晶硅柵極的上面露出；(d)掩蓋所述第2多晶硅柵極表面，將選自硼、氮、氧、氟及鍺中的一種元素導(dǎo)入所述第1多晶硅柵極；以及(e)與所述第1及第2多晶硅柵極的上面相接地形成硅化物金屬膜，將所述整個(gè)第1及第2多晶硅柵極完全硅化物化。
2. —種制造具有設(shè)于半導(dǎo)體襯底上第1區(qū)域的第1 MOS晶體管 和設(shè)于笫2區(qū)域的第2MOS晶體管的半導(dǎo)體裝置的方法，包括如下工 序 '(a)在所述第1區(qū)域有選擇地層積第1高電介質(zhì)柵絕緣膜和第1多 晶硅柵極，然后在所述第1高電介質(zhì)柵絕緣膜和所述第1多晶硅柵極 的側(cè)面形成第側(cè)壁絕緣膜，/人而形成第1柵極結(jié)構(gòu)，并在所述第2 區(qū)域有選擇地層積第2高電介質(zhì)柵絕緣膜和第2多晶硅柵極，然后在 所述第2高電介質(zhì)柵絕緣膜和所述第2多晶硅柵極的側(cè)面形成第2側(cè) 壁絕緣膜，從而形成第2柵極結(jié)構(gòu)；(b) 在所述第1柵極結(jié)構(gòu)的側(cè)面外的所述半導(dǎo)體襯底的表面內(nèi)形成成對(duì)的第l雜質(zhì)層，并在所迷第2柵極結(jié)構(gòu)的側(cè)面外的所述半導(dǎo)體村 底的表面內(nèi)形成成對(duì)的第2雜質(zhì)層；(c) 包括所述第1及第2柵極結(jié)構(gòu)表面在內(nèi)，用絕緣膜覆蓋所述半 導(dǎo)體襯底表面，然后除去所述絕緣膜，直至所述第1及第2多晶硅柵 極的上面露出；(d) 掩蓋所述第2多晶硅柵才及表面，將選自硼、氮、氧、氟及鍺中 的一種元素導(dǎo)入所述第1多晶-圭;慨極；以及(e) 與所述笫1及第2多晶硅柵極的上面相接地形成硅化物金屬 膜，將所述整個(gè)第1及第2多晶硅柵極完全硅化物化，所述工序(a)包含將所述第1多晶硅柵極的柵長度和柵寬度中至少 一方形成得比所述第2多晶硅柵極的柵長度和柵寬度中至少一方短的 工序。
3. 如權(quán)利要求1或2記載的半導(dǎo)體裝置的制造方法，其中所述工 序(d)還包含在所述工序(c)后執(zhí)行的如下工序除去所述絕緣膜，直到所迷第1及第2多晶硅柵極的上面露出， 然后形成將第1開口部圖案化的第1抗蝕劑掩才莫，以使所述第1多晶 硅柵極的上面露出，并通過所述第I開口部進(jìn)行離子注入而導(dǎo)入所述 一種元素。
4. 如權(quán)利要求3記載的半導(dǎo)體裝置的制造方法，其中還包括所述 工序(d)之后、所述工序(e)之前的如下工序(f) 形成將第2開口部圖案化的第2抗蝕劑掩才莫，以使所述第2多 晶硅柵極的上面露出，并通過所述第2開口部進(jìn)行離子注入而將選自 硅、磷、氬、鍺、砷、銻及銦中的一種元素導(dǎo)入所述第2多晶硅柵極。
5. 如權(quán)利要求4記載的半導(dǎo)體裝置的制造方法，其中所述工序(f) 還包含如下工序在通過所述第2開口部進(jìn)行所述離子注入之前，通過所述第2開 口部進(jìn)行蝕刻來減薄所述第2多晶硅柵極的厚度。
6. —種制造具有設(shè)于半導(dǎo)體襯底上第1區(qū)域的N溝道型NMOS 晶體管和設(shè)于第2區(qū)域的P溝道型PMOS晶體管的半導(dǎo)體裝置的方 法，包括如下工序(a) 在所述第1區(qū)域有選擇地層積第1高電介質(zhì)柵絕緣膜和第1多 晶硅柵極，然后在所述第1高電介質(zhì)柵絕緣膜和所述第1多晶硅柵極 的側(cè)面形成第1側(cè)壁絕緣膜，從而形成第1柵極結(jié)構(gòu)，并在所述第2 區(qū)域有選擇地層積第2高電介質(zhì)柵絕緣膜和第2多晶硅柵極，然后在 所述第2高電介質(zhì)柵絕緣膜和所述第2多晶硅柵極的側(cè)面形成第2側(cè) 壁絕緣膜，從而形成第2柵極結(jié)構(gòu)；(b) 在所述第1柵極結(jié)構(gòu)的側(cè)面外的所述半導(dǎo)體襯底的表面內(nèi)形成 成對(duì)的第1雜質(zhì)層，并在所述第2柵極結(jié)構(gòu)的側(cè)面外的所述半導(dǎo)體襯 底的表面內(nèi)形成成對(duì)的第2雜質(zhì)層；(c) 包括所述第1及第2一冊(cè)4及結(jié)構(gòu)表面在內(nèi)，用絕緣膜覆蓋所述半 導(dǎo)體襯底表面，然后除去所述絕緣膜，直至所述第1及第2多晶硅柵 極的上面露出；(d) 掩蓋所述第1多晶硅柵極表面，將選自硅、磷、氬、鍺、砷、 銻及銦中的一種元素導(dǎo)入所述第2多晶硅柵極；以及(e) 與所述第1及第2多晶硅柵極的上面相接地形成硅化物金屬 膜，將所述整個(gè)第1及第2多晶硅柵極完全硅化物化。
7. —種制造具有設(shè)于半導(dǎo)體襯底上第1區(qū)域的第1 MOS晶體管 和設(shè)于第2區(qū)域的第2MOS晶體管的半導(dǎo)體裝置的方法，包括如下工 序(a) 在所迷第1區(qū)域有選擇地層積第1高電介質(zhì)柵絕緣膜和第1多 晶硅柵極，然后在所述第1高電介質(zhì)柵絕緣膜和所述第1多晶硅柵極 的側(cè)面形成第1側(cè)壁絕緣膜，從而形成第1柵極結(jié)構(gòu)，并在所述第2 區(qū)域有選擇地層積第2高電介質(zhì)柵絕緣膜和第2多晶硅柵極，然后在 所述第2高電介質(zhì)柵絕緣膜和所述第2多晶硅柵極的側(cè)面形成第2側(cè) 壁絕緣膜，從而形成第2柵極結(jié)構(gòu)；(b) 在所述第1柵極結(jié)構(gòu)的側(cè)面外的所述半導(dǎo)體襯底的表面內(nèi)形成4 成對(duì)的第雜質(zhì)層，并在所述第2柵極結(jié)構(gòu)的側(cè)面外的所述半導(dǎo)體襯底的表面內(nèi)形成成對(duì)的第2雜質(zhì)層；(c) 包括所述第1及第2柵才及結(jié)構(gòu)表面在內(nèi)，用絕緣膜覆蓋所述半 導(dǎo)體襯底表面，然后除去所述絕緣膜，直至所述第1及第2多晶硅柵 ^及的上面露出；(d) 掩蓋所述第1多晶硅柵極表面，將選自硅、磷、氬、鍺、砷、 銻及銦中的一種元素導(dǎo)入所述第2多晶硅柵極；以及(e) 與所述第1及第2多晶硅柵極的上面相接地形成硅化物金屬 膜，將所述整個(gè)第1及第2多晶硅柵極完全硅化物化，所述工序(a)包含將所述第1多晶硅柵極的柵長度和柵寬度中至少 一方形成得比所述第2多晶硅柵極的柵長度和柵寬度中至少一方短的 工序。
8. 如權(quán)利要求6或7記載的半導(dǎo)體裝置的制造方法，其中所述工 序(d)包含在所述工序(c)后執(zhí)行的如下工序除去所述絕緣膜，直至所述第1及第2多晶硅柵極的上面露出， 然后形成將開口部圖案化的抗蝕劑掩;f莫，以使所述第2多晶硅柵極的 上面露出，并通過所述開口部進(jìn)行離子注入而導(dǎo)入所述一種元素。
9. 如權(quán)利要求1或權(quán)利要求7記載的半導(dǎo)體裝置的制造方法，其中所述第1區(qū)域相當(dāng)于設(shè)置邏輯電路的邏輯區(qū)域， 所述第2區(qū)域相當(dāng)于設(shè)置輸入輸出電路的I/O區(qū)域， 所述工序(a)包含將所述第1高電介質(zhì)柵絕緣膜的厚度形成得比所 述第2高電介質(zhì)柵絕緣膜薄的工序。
10. —種制造具有設(shè)于半導(dǎo)體襯底上的MOS晶體管的半導(dǎo)體裝 置的方法，包括如下工序(a) 在所述半導(dǎo)體襯底的主表面上有選擇地層積高電介質(zhì)柵絕緣膜 和多晶硅柵極，然后在所述高電介質(zhì)柵絕緣膜和所述多晶硅柵極的側(cè) 面形成側(cè)壁絕緣膜，從而形成柵極結(jié)構(gòu)；(b) 在所述柵極結(jié)構(gòu)的側(cè)面外的所述半導(dǎo)體襯底的表面內(nèi)形成成 對(duì)的第1雜質(zhì)層；(C)包括所述柵極結(jié)構(gòu)表面在內(nèi)，用絕緣膜覆蓋所述半導(dǎo)體襯底表面，然后除去所述絕緣膜，直至所述多晶硅柵極的上面露出；(d) 將選自硅或氮分子中的一種元素導(dǎo)入所述多晶硅柵極；以及(e) 與所述多晶硅柵極的上面相接地形成硅化物金屬膜，將所述整 個(gè)多晶硅柵極完全硅化物化。
11. 如權(quán)利要求1、權(quán)利要求2、權(quán)利要求6及權(quán)利要求7中任何 一項(xiàng)記載的半導(dǎo)體裝置的制造方法，其中所述工序(a)包含用Hf02膜或HfSiON膜形成所述第1及第2高電 介質(zhì)柵絕緣膜的工序。
12. 如權(quán)利要求IO記載的半導(dǎo)體裝置的制造方法，其中 所述工序(a)包含用Hf02膜或HfSiON膜形成所述高電介質(zhì)柵絕緣膜的工序。
全文摘要
提供一種具有FUSI柵極中的硅化物成分一定、且晶體管特性穩(wěn)定的MOS晶體管的半導(dǎo)體裝置，并提供一種在1片晶圓內(nèi)具有硅化物成分不同的MOS晶體管的半導(dǎo)體裝置。用抗蝕劑掩模(RM)覆蓋半導(dǎo)體襯底(1)表面，然后用光刻法及干式蝕刻工藝形成使多晶硅柵極(12)的整個(gè)上面露出的開口部(OP)。然后，通過開口部(OP)將氮以離子形式注入多晶硅柵極(12)內(nèi)。此時(shí)的注入能量設(shè)定成使注入離子不穿透多晶硅柵極(12)。
文檔編號(hào)H01L21/70GK101188212SQ200710169728
公開日2008年5月28日 申請(qǐng)日期2007年11月15日 優(yōu)先權(quán)日2006年11月15日
發(fā)明者堀田勝之, 山下朋弘, 岳 林, 永久克己, 西田征男 申請(qǐng)人:株式會(huì)社瑞薩科技